JP6834557B2 - 横流電流抑制制御装置 - Google Patents
横流電流抑制制御装置 Download PDFInfo
- Publication number
- JP6834557B2 JP6834557B2 JP2017022736A JP2017022736A JP6834557B2 JP 6834557 B2 JP6834557 B2 JP 6834557B2 JP 2017022736 A JP2017022736 A JP 2017022736A JP 2017022736 A JP2017022736 A JP 2017022736A JP 6834557 B2 JP6834557 B2 JP 6834557B2
- Authority
- JP
- Japan
- Prior art keywords
- command value
- output
- gate
- inverter unit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
表1はFC型3レベルインバータのスイッチングパターンを示す。零電圧を出力するときは、スイッチングデバイスTN1,TN3をON、またはスイッチングデバイスTN2,TN4をONすることでFCを導通させる。
(1)基本波の周波数はキャリア三角波の周波数に対して十分小さく、キャリア頂点が出力電圧1パルスの中心にほぼ等しい。
(2)スイッチング素子導通期間中では、電流変化は特許文献2の図3に示すように傾き一定である。
本実施形態1は、図13に示す電力変換回路の横流電流を抑制するものである。図13では直流電圧源VdcにインバータユニットがN台並列接続されているが、本実施形態1では、直流電圧源Vdcにインバータユニットが2台並列接続されているものとする。
デッドタイム処理器3a〜3dの出力するゲート信号は、対応するスイッチングデバイスに入力される。
アンプI1,I2は動作する。
積分アンプI3〜I8についても同様の構成である。ただし、以下の点が異なる。
・積分アンプI1,I2はゲート指令値Gref1が0から1に変化した後に動作する。
・積分アンプI3,I4はゲート指令値Gref1が1から0に変化した後に動作する。
・積分アンプI5,I6はゲート指令値Gref2が0から1に変化した後に動作する。
・積分アンプI7,I8はゲート指令値Gref2が1から0に変化した後に動作する。
・積分アンプI1,I2の出力は比例アンプPの出力と加算した後、−1倍し遅延指令値DrefU1となる。
・積分アンプI3,I4の出力は比例アンプPの出力と加算し、そのまま遅延指令値DrefD1となる。
・積分アンプI5,I6の出力は比例アンプPの出力と加算した後、−1倍し遅延指令値DrefU2となる。
・積分アンプI7,I8の出力は比例アンプPの出力と加算し、そのまま遅延指令値DrefD2となる。
本実施形態1の基本的な動作は、図14に示す特許文献2の従来法のゲート遅延指令値演算部4の動作と同じである。すなわち、横流電流を検出、横流電流の大きさに応じてゲートタイミングを調整することで横流電流を抑制する。
インバータユニット出力電流指令値と出力電流Iinv2との偏差、すなわち横流電流をローパスフィルタLPFを介して比例アンプに入力し、ゲインをかけた値をゲート指令値の遅延指令値として出力する。横流電流が正の場合は、出力電流Iinv2が指令値よりも小さい状態である。
横流電流がローパスフィルタLPFを介して積分アンプI1に入力され、ゲインをかけ、積算した値をゲートの遅延指令値として出力する。前後のスイッチSW11,SW12は出力電流Iinv1の符号が正の時に閉じるため、積分アンプI1は出力電流符号が正の時だけ積算を行い、指令値を出力する。
積分アンプI2前後のスイッチSW21,SW22が閉じる条件が、積分アンプI1とは異なり出力電流Iinv1の符号が負の場合である。このとき、電流はスイッチングデバイスT21の逆並列ダイオードを通過する。積分アンプI2はスイッチングデバイスT24のターンOFFのタイミング調整を担当する。
スイッチSW31,SW32の閉じる条件は、積分アンプI1(スイッチSW11,SW12)と同じである。しかし、動作タイミングはゲート指令値Gref1立ち下がりの後であり、出力する遅延指令値はDrefD1となりゲート指令値Gref1の立ち下がりに反映される。そのため、積分アンプI3はスイッチングデバイスT21ターンOFFのタイミング調整を担当する。
同様に、積分アンプI4はスイッチングデバイスT24ターンONのタイミング調整を担当する。
各積分アンプの担当を以下に示す。
I5:T22ターンON
I6:T23ターンOFF
I7:T22ターンOFF
I8:T23ターンON
図14の従来法では、積分アンプの動作トリガとしてキャリア頂点信号を入力し積分アンプの動作タイミングをキャリア頂点としていた。しかし、本実施形態1ではゲート指令値Gref1,Gref2に変化があったことを検出し、遅延を加えて積分アンプの動作トリガとしているため積分の動作タイミングはゲート指令値Gref1,Gref2信号の変化直後となる。
・電流検出器にオフセットが重畳し電流符号を正しく検出できない恐れがあり、制御回路の誤動作を防ぐため。
・出力電流の絶対値が小さければ発生する横流電流も限られ、制御しなくても熱責務への影響が小さくスイッチングデバイスが破壊される恐れがないため。
図4に本実施形態2の横流電流指令値演算部を示す。
比較器cmp1は、第1インバータユニットのFCの電圧検出信号VFC1がVdc/2を超えているか否かを検出する。符号検出器14は、インバータユニット出力電流指令値(Iinv1またはIinv/N)の符号が正ならば1を出力し、負ならば0を出力する。
図5に本実施形態3のゲート指令値遅延制御部4に示す。実施形態2と同様の箇所については説明を省略する。
図7に本実施形態4の横流電流抑制制御部を示す。本実施形態4は、単純に実施形態2と実施形態3の横流電流指令値を足し合わせ、新たな横流電流指令値としたものである。
比較器cmp1は、第1インバータユニットのFCの電圧検出信号VFC1がVdc/2を超えているか否かを検出する。符号検出器14は、インバータユニット出力電流指令値(Iinv1またはIinv/N)の符号が正ならば1を出力し、負ならば0を出力する。
2…FC電圧制御器
3a〜3d…デッドタイム処理器
4…ゲート遅延指令値演算部
5…比較器
6…符号検出器
7a〜7d…NOT回路
8…加算器
9…減算器
10…加算器
11a〜11d…AND素子
12a〜12d…遅延付加器
13…減算器
14…符号検出器
15…乗算器
16…乗算器
17…乗算器
18…リミッタ
19…減算器
20…乗算器
21…乗算器
22…加算器
Claims (5)
- 直流電圧源にインバータユニットを2つ以上並列接続した電力変換回路における横流電流を抑制する横流電流抑制制御装置であって、
前記インバータユニットは、順次直列接続された第1〜第4のスイッチングデバイスと、第1,第2スイッチングデバイスの共通接続点と第3,第4スイッチングデバイスの共通接続点との間に介挿されたフライングキャパシタと、を有し、
前記横流電流抑制制御装置は、
固定値の立ち上がりのゲート遅延指令値をPWM変調器とFC電圧制御器によって生成された前記第1,第4スイッチングデバイスをON/OFFする第1ゲート指令値に付加する第1立ち上がり遅延付加器と、固定値の立ち上がりのゲート遅延指令値をPWM変調器とFC電圧制御器によって生成された前記第2,第3スイッチングデバイスをON/OFFする第2ゲート指令値に付加する第2立ち上がり遅延付加器と、固定値の立ち下がりのゲート遅延指令値を前記第1ゲート指令値に付加する第1立ち下がり遅延付加器と、固定値の立ち下がりのゲート遅延指令値を前記第2ゲート指令値に付加する第2立ち下がり遅延付加器と、を第1インバータユニットに設け、
インバータユニット出力電流指令値に横流電流指令値を加算した値から自らのインバータユニット出力電流検出値を減算した値を横流電流としてゲインを乗算する比例アンプと、前記横流電流を入力し前記第1ゲート指令値が0から1に変化した後、かつ、前記インバータユニット出力電流指令値の符号が正の時に動作する第1積分アンプと、前記横流電流を入力し前記第1ゲート指令値が0から1に変化した後、かつ、前記インバータユニット出力電流指令値の符号が負の時に動作する第2積分アンプと、前記横流電流を入力し前記第1ゲート指令値が1から0に変化した後、かつ、前記インバータユニット出力電流指令値の符号が正の時に動作する第3積分アンプと、前記横流電流を入力し前記第1ゲート指令値が1から0に変化した後、かつ、前記インバータユニット出力電流指令値の符号が負の時に動作する第4積分アンプと、前記横流電流を入力し前記第2ゲート指令値が0から1に変化した後、かつ、前記インバータユニット出力電流指令値の符号が正の時に動作する第5積分アンプと、前記横流電流を入力し前記第2ゲート指令値が0から1に変化した後、かつ、前記インバータユニット出力電流指令値の符号が負の時に動作する第6積分アンプと、前記横流電流を入力し前記第2ゲート指令値が1から0に変化した後、かつ、前記インバータユニット出力電流指令値の符号が正の時に動作する第7積分アンプと、前記横流電流を入力し前記第2ゲート指令値が1から0に変化した後、かつ、前記インバータユニット出力電流指令値の符号が負の時に動作する第8積分アンプと、を有し、前記インバータユニット出力電流指令値の符号が正の時前記比例アンプの出力と前記第1積分アンプの出力とを加算して−1を乗算した値を第1立ち上がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が負の時前記比例アンプの出力と前記第2積分アンプの出力とを加算して−1を乗算した値を第1立ち上がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が正の時前記比例アンプの出力と前記第3積分アンプの出力とを加算した値を第1立ち下がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が負の時前記比例アンプの出力と前記第4積分アンプの出力とを加算した値を第1立ち下がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が正の時前記比例アンプの出力と前記第5積分アンプの出力とを加算して−1を乗算した値を第2立ち上がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が負の時前記比例アンプの出力と前記第6積分アンプの出力とを加算して−1を乗算した値を第2立ち上がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が正の時前記比例アンプの出力と前記第7積分アンプの出力とを加算した値を第2立ち下がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が負の時前記比例アンプの出力と前記第8積分アンプの出力とを加算した値を第2立ち下がりのゲート遅延指令値として出力するゲート遅延指令値演算部と、前記第1立ち上がりのゲート遅延指令値を前記第1ゲート指令値に付加する第3立ち上がり遅延付加器と、前記第2立ち上がりのゲート遅延指令値を前記第2ゲート指令値に付加する第4立ち上がり遅延付加器と、前記第1立ち下がりのゲート遅延指令値を前記第1ゲート指令値に付加する第3立ち下がり遅延付加器と、前記第2立ち下がりのゲート遅延指令値を前記第2ゲート指令値に付加する第4立ち下がり遅延付加器と、を第2〜第N(N=2以上の整数)インバータユニットにそれぞれ設けたことを特徴とする横流電流抑制制御装置。 - 前記インバータユニット出力電流指令値の絶対値がしきい値以下のとき、前記第1〜第8積分アンプの更新を停止させることを特徴とする請求項1記載の横流電流抑制制御装置。
- 前記インバータユニット出力電流指令値は、全インバータユニットの出力電流検出値の合計値を前記インバータユニットの台数で除算した値とすることを特徴とする請求項1または2記載の横流電流抑制制御装置。
- 前記インバータユニット出力電流指令値は、第1インバータユニットの出力電流検出値とすることを特徴とする請求項1または2記載の横流電流抑制制御装置。
- 全てのインバータユニットにおいて、横流電流指令値=0とすることを特徴とする請求項1〜4のうち何れかに記載の横流電流抑制制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017022736A JP6834557B2 (ja) | 2017-02-10 | 2017-02-10 | 横流電流抑制制御装置 |
JP2020160599A JP6965976B2 (ja) | 2017-02-10 | 2020-09-25 | 横流電流抑制制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017022736A JP6834557B2 (ja) | 2017-02-10 | 2017-02-10 | 横流電流抑制制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020160599A Division JP6965976B2 (ja) | 2017-02-10 | 2020-09-25 | 横流電流抑制制御装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018129968A JP2018129968A (ja) | 2018-08-16 |
JP2018129968A5 JP2018129968A5 (ja) | 2020-11-12 |
JP6834557B2 true JP6834557B2 (ja) | 2021-02-24 |
Family
ID=63173356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017022736A Active JP6834557B2 (ja) | 2017-02-10 | 2017-02-10 | 横流電流抑制制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6834557B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7108932B2 (ja) * | 2018-11-30 | 2022-07-29 | パナソニックIpマネジメント株式会社 | 電力変換装置、制御方法、及びプログラム |
JP6690750B1 (ja) | 2019-03-19 | 2020-04-28 | 株式会社明電舎 | Fc型3レベル電力変換装置 |
JP7120101B2 (ja) * | 2019-03-20 | 2022-08-17 | 株式会社明電舎 | Fc型3レベル電力変換装置 |
JP7306249B2 (ja) * | 2019-12-10 | 2023-07-11 | 株式会社明電舎 | マルチレベル電力変換器の制御装置 |
JP7367604B2 (ja) * | 2020-05-11 | 2023-10-24 | 株式会社明電舎 | 電力変換装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1427094A3 (de) * | 2002-12-06 | 2006-01-25 | Loher GmbH | Verfahren zum Betrieb mehrerer parallelgeschalteter Pulswechselrichter |
CN2901688Y (zh) * | 2006-05-25 | 2007-05-16 | 山东新风光电子科技发展有限公司 | 一种电流源的逆变电路 |
JP2008092651A (ja) * | 2006-09-29 | 2008-04-17 | Mitsubishi Electric Corp | 電力変換装置および電力変換システム |
JP5891940B2 (ja) * | 2012-05-17 | 2016-03-23 | 富士電機株式会社 | 3レベルユニットインバータ |
WO2014123199A1 (ja) * | 2013-02-06 | 2014-08-14 | 株式会社明電舎 | 電力変換回路の横流電流抑制制御装置 |
-
2017
- 2017-02-10 JP JP2017022736A patent/JP6834557B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018129968A (ja) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6834557B2 (ja) | 横流電流抑制制御装置 | |
CN108631357B (zh) | 一种中高压能量变换*** | |
TWI517547B (zh) | 變頻調速系統及方法 | |
CN102751873B (zh) | 多相电源转换器的增强型相数控制电路及方法 | |
TW201325043A (zh) | 電源電路及調適性暫態控制 | |
US20210083597A1 (en) | Three-level power conversion device, three-level power conversion device control method, and storage medium | |
JP4896044B2 (ja) | 電力変換装置 | |
JP6965976B2 (ja) | 横流電流抑制制御装置 | |
WO2013123433A2 (en) | Negative sequence current compensation controller and method for power conversion system | |
US11368019B2 (en) | Active filter device and air conditioner | |
US20230006535A1 (en) | Controlling a cascaded multilevel converter | |
JP3259308B2 (ja) | インバータ装置及びそれを使用した無停電電源装置 | |
JP5119992B2 (ja) | 電力変換装置 | |
Ting et al. | Digital control of IGBTs for module shutdown in input-series and output-parallel connected modular DC-DC converter | |
Chiang et al. | Current limitation control for multi-module parallel operation of UPS inverters | |
JP2020043716A (ja) | マルチレベル電力変換装置およびマルチレベル電力変換装置の横流電流抑制制御方法 | |
JP6802278B2 (ja) | 電力供給システム | |
JP6635617B1 (ja) | 負荷装置 | |
JP7371545B2 (ja) | 電力変換装置およびその制御方法 | |
JP3825665B2 (ja) | 無停電電源装置及び並列運転型無停電電源装置並びにインバータ装置及び並列運転型インバータ装置 | |
JP6869446B1 (ja) | 受電装置 | |
WO2024003991A1 (ja) | 無停電電源装置 | |
JP7120101B2 (ja) | Fc型3レベル電力変換装置 | |
JP6895067B2 (ja) | 3レベルチョッパ及びその制御回路 | |
JPH11313449A (ja) | シングルコンバージョン方式ups |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6834557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |