JP6895067B2 - 3レベルチョッパ及びその制御回路 - Google Patents

3レベルチョッパ及びその制御回路 Download PDF

Info

Publication number
JP6895067B2
JP6895067B2 JP2017141676A JP2017141676A JP6895067B2 JP 6895067 B2 JP6895067 B2 JP 6895067B2 JP 2017141676 A JP2017141676 A JP 2017141676A JP 2017141676 A JP2017141676 A JP 2017141676A JP 6895067 B2 JP6895067 B2 JP 6895067B2
Authority
JP
Japan
Prior art keywords
correction amount
balance correction
capacitors
voltage
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017141676A
Other languages
English (en)
Other versions
JP2019022408A (ja
Inventor
翔直 佐賀
翔直 佐賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017141676A priority Critical patent/JP6895067B2/ja
Publication of JP2019022408A publication Critical patent/JP2019022408A/ja
Application granted granted Critical
Publication of JP6895067B2 publication Critical patent/JP6895067B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、3レベルチョッパの出力電圧を分担する二個のコンデンサの電圧を均等化する技術に関する。
図4は、特許文献1に記載された直流電源システムの主回路構成図である。
この直流電源システムは、半導体スイッチング素子(以下、単にスイッチング素子という)の動作により、直流電源電圧を昇圧して中性点を持つ直流電圧に変換するものであり、いわゆる3レベルチョッパによって構成されている。
この3レベルチョッパは、直流電源BATと、その正負極間にリアクトルL,Lを介して接続されたスイッチング素子S,Sの直列回路と、この直列回路の両端にスイッチング素子S,Sをそれぞれ介して互いに直列に接続されたコンデンサC,Cとを備え、コンデンサC,Cの直列回路の両端に負荷LDが接続されている。
なお、D〜Dはスイッチング素子S〜Sにそれぞれ逆並列に接続された還流ダイオード、Pは正側端子、Nは負側端子であり、Mはスイッチング素子S,Sの直列接続点に接続されたコンデンサC,Cの直列接続点(中性点)である。
以下、この回路の動作を簡単に説明する。
まず、スイッチング素子S,Sを共にオンするとリアクトルL,Lにエネルギーが蓄積される。次に、スイッチング素子Sをオンしたままでスイッチング素子Sをオフすると、リアクトルL,Lの蓄積エネルギーによりスイッチング素子Sと還流ダイオードDとを介してコンデンサCが充電される。次いで、スイッチング素子Sをオフしてスイッチング素子Sをオンすると、リアクトルL,Lの蓄積エネルギーにより還流ダイオードDとスイッチング素子Sとを介してコンデンサCが充電される。
上記の動作を繰り返すことにより、端子P,N間の出力電圧Vpnは直流電源電圧Vbatよりも高い電圧に昇圧される。ここで、出力電圧Vpnは3つのレベル(Vdcp、Vdcn、及び、Vdcp+Vdcn)をとり得るため、3レベルチョッパと呼ばれている。
この種の3レベルチョッパにおいて、スイッチング素子の故障や回路定数のばらつき等に起因して、出力側の二個のコンデンサの電圧に偏りが生じると、スイッチング素子やコンデンサが過電圧によって破壊されることがある。
このため、特許文献1では、図5の制御回路を用いて電圧Vdcp,Vdcnを等しくする制御を行っている。
図5は、スイッチング素子S〜Sを駆動するための制御回路を示している。
図5において、コンデンサC,Cの電圧Vdcp,Vdcnが直流電圧指令値(出力電圧指令値)Vpn の1/2とそれぞれ等しくなるように電圧調節器AVR,AVRが動作し、これらの出力が切替スイッチSW,SWを介して同一構成のPWM回路PWM,PWMに加えられている。
PWM回路PWM,PWMは、コンパレータCmp、タイマTM,TM、論理回路11〜15、立下り検出回路16,17、DQフリップフロップ18を備え、DQフリップフロップ18の出力が、それぞれの入力側の切替スイッチSW,SWに対する切替信号1,2となる。
パルス出力判定回路PJは、電圧検出値Vdcp,Vdcnの大小関係に応じて、PWM回路PWM,PWMの出力信号S’〜S’をスイッチング素子S〜Sの駆動信号(ゲート信号)として選択し、出力する。
上記制御回路では、図6(a),(b)に示すように、電圧検出値Vdcp,Vdcnの大小関係に応じてスイッチング素子S,Sのオン時間を調節している。具体的には、電圧が低い方のコンデンサの充電量を多くするように、当該コンデンサに直列接続されたスイッチング素子のオン時間を長くして図4の電流Ichを増減させ、電圧Vdcp,Vdcnを均等化する制御を行っている。
なお、スイッチング素子S,Sは、コンデンサC,Cのエネルギーを直流電源側に回生して電圧Vdcp,Vdcnを所定値に維持するように機能するものである。
特開2013−5649号公報(段落[0015]〜[0023]、図1,図3〜図5)
特許文献1に記載された技術において、スイッチング素子S,Sのオン時間が長くなり過ぎると素子の温度が設計値以上になり、結果的に、スイッチング素子の破壊を防止するための保護動作が働いて装置の運転が停止してしまう場合がある。
そこで、本発明の解決課題は、出力側の直列コンデンサの電圧を均等化しつつ、スイッチング素子の過熱を防止して安定的に運転を継続可能とした3レベルチョッパ及びその制御回路を提供することにある。
上記課題を解決するため、請求項1に係る3レベルチョッパは、
直流電源の正負極間に、リアクトルを介して第1,第2のスイッチング素子が直列に接続され、前記第1,第2のスイッチング素子の直列回路の両端に、第1,第2のダイオードをそれぞれ介して第1,第2のコンデンサが直列に接続されると共に、前記第1,第2のスイッチング素子の直列接続点と前記第1,第2のコンデンサの直列接続点とが接続され、前記第1,第2のコンデンサの直列回路の両端に負荷が接続される3レベルチョッパであって、
前記第1のコンデンサの電圧、前記第2のコンデンサの電圧を所定値に一致させるための電圧指令を生成する電圧指令生成部と、
前記第1,第2のコンデンサの電圧を等しくするためのバランス補正量を生成するバランス補正量生成部と、
前記電圧指令と前記バランス補正量とに基づいて前記第1,第2のスイッチング素子をオン・オフする駆動信号を生成する手段と、
前記第1,第2のコンデンサの電圧、前記第1,第2のスイッチング素子の温度及び温度閾値に応じて、前記バランス補正量を調整するバランス補正量調整部と、を備え、
前記バランス補正量調整部は、
前記第1,第2のスイッチング素子のうち一方のスイッチング素子の温度が温度閾値未満である期間は、両方のスイッチング素子に対するバランス補正量を所定値に保ち、前記一方のスイッチング素子の温度が温度閾値以上である期間は、当該スイッチング素子に対するバランス補正量を0にすると共に他方のスイッチング素子に対するバランス補正量を前記所定値に保つことを特徴とする。
請求項2に係る3レベルチョッパは、
直流電源の正負極間に、リアクトルを介して第1,第2のスイッチング素子が直列に接続され、前記第1,第2のスイッチング素子の直列回路の両端に、第1,第2のダイオードをそれぞれ介して第1,第2のコンデンサが直列に接続されると共に、前記第1,第2のスイッチング素子の直列接続点と前記第1,第2のコンデンサの直列接続点とが接続され、前記第1,第2のコンデンサの直列回路の両端に負荷が接続される3レベルチョッパであって、
前記第1のコンデンサの電圧、前記第2のコンデンサの電圧を所定値に一致させるための電圧指令を生成する電圧指令生成部と、
前記第1,第2のコンデンサの電圧に応じて、前記第1,第2のコンデンサの電圧を等しくするためのバランス補正量を生成するバランス補正量生成部と、
前記電圧指令と前記バランス補正量とに基づいて前記第1,第2のスイッチング素子をオン・オフする駆動信号を生成する手段と、
前記第1,第2のコンデンサの電圧、前記第1,第2のスイッチング素子の温度及び温度閾値に応じて、前記バランス補正量を調整するバランス補正量調整部と、を備え、
前記バランス補正量調整部は、
前記第1,第2のスイッチング素子のうち一方のスイッチング素子の温度が温度閾値未満である期間は、両方のスイッチング素子に対するバランス補正量を所定値に保ち、前記一方のスイッチング素子の温度が温度閾値以上である期間は、当該スイッチング素子に対するバランス補正量を0に向けて徐々に変化させると共に他方のスイッチング素子に対するバランス補正量を前記所定値に保つことを特徴とする。
請求項3に係る3レベルチョッパは、請求項1または2に記載した3レベルチョッパにおいて、前記バランス補正量調整部は、前記第1,第2のコンデンサの電圧の差分の絶対値が電圧差分閾値未満である時に前記第1,第2のスイッチング素子に対するバランス補正量を0にすることを特徴とする。
請求項4に係る3レベルチョッパは、請求項1〜3の何れか1項に記載した3レベルチョッパにおいて、前記直流電源の電圧を昇圧して前記負荷に供給することを特徴とする。
請求項5に係る3レベルチョッパは、請求項1〜4の何れか1項に記載した3レベルチョッパにおいて、前記第1のダイオードに第3のスイッチング素子を逆並列に接続し、かつ、前記第2のダイオードに第4のスイッチング素子を逆並列に接続したことを特徴とする。
請求項6に係る3レベルチョッパは、請求項5に記載した3レベルチョッパにおいて、前記第3,第4のスイッチング素子をオンさせて前記第1,第2のコンデンサのエネルギーを前記直流電源に回生することを特徴とする。
請求項7に係る3レベルチョッパの制御回路は、
直流電源の正負極間に、リアクトルを介して第1,第2のスイッチング素子が直列に接続され、前記第1,第2のスイッチング素子の直列回路の両端に、第1,第2のダイオードをそれぞれ介して第1,第2のコンデンサが直列に接続されると共に、前記第1,第2のスイッチング素子の直列接続点と前記第1,第2のコンデンサの直列接続点とが接続されて前記第1,第2のコンデンサの直列回路の両端に負荷が接続される3レベルチョッパの制御回路であって、
前記第1のコンデンサの電圧、前記第2のコンデンサの電圧を所定値に一致させるための電圧指令を生成する電圧指令生成部と、
前記第1,第2のコンデンサの電圧に応じて、前記第1,第2のコンデンサの電圧を等しくするためのバランス補正量を生成するバランス補正量生成部と、
前記電圧指令と前記バランス補正量とに基づいて前記第1,第2のスイッチング素子をオン・オフする駆動信号を生成する手段と、
前記第1,第2のコンデンサの電圧、前記第1,第2のスイッチング素子の温度及び温度閾値に応じて、前記バランス補正量を調整するバランス補正量調整部と、を備え、
前記バランス補正量調整部は、
前記第1,第2のスイッチング素子のうち一方のスイッチング素子の温度が温度閾値未満である期間は、両方のスイッチング素子に対するバランス補正量を所定値に保ち、前記一方のスイッチング素子の温度が温度閾値以上である期間は、当該スイッチング素子に対するバランス補正量を0にすると共に他方のスイッチング素子に対するバランス補正量を前記所定値に保つことを特徴とする。
請求項8に係る3レベルチョッパの制御回路は、
直流電源の正負極間に、リアクトルを介して第1,第2のスイッチング素子が直列に接続され、前記第1,第2のスイッチング素子の直列回路の両端に、第1,第2のダイオードをそれぞれ介して第1,第2のコンデンサが直列に接続されると共に、前記第1,第2のスイッチング素子の直列接続点と前記第1,第2のコンデンサの直列接続点とが接続されて前記第1,第2のコンデンサの直列回路の両端に負荷が接続される3レベルチョッパの制御回路であって、
前記第1のコンデンサの電圧、前記第2のコンデンサの電圧を所定値に一致させるための電圧指令を生成する電圧指令生成部と、
前記第1,第2のコンデンサの電圧に応じて、前記第1,第2のコンデンサの電圧を等しくするためのバランス補正量を生成するバランス補正量生成部と、
前記電圧指令と前記バランス補正量とに基づいて前記第1,第2のスイッチング素子をオン・オフする駆動信号を生成する手段と、
前記第1,第2のコンデンサの電圧、前記第1,第2のスイッチング素子の温度及び温度閾値に応じて、前記バランス補正量を調整するバランス補正量調整部と、を備え、
前記バランス補正量調整部は、
前記第1,第2のスイッチング素子のうち一方のスイッチング素子の温度が温度閾値未満である期間は、両方のスイッチング素子に対するバランス補正量を所定値に保ち、前記一方のスイッチング素子の温度が温度閾値以上である期間は、当該スイッチング素子に対するバランス補正量を0に向けて徐々に変化させると共に他方のスイッチング素子に対するバランス補正量を前記所定値に保つことを特徴とする。
本発明によれば、スイッチング素子のオン時間を必要以上に長くせずに、過熱による破壊を防止しつつ直列コンデンサの電圧を均等にして装置の安定した運転を継続することができる。
本発明の第1実施形態に係る制御回路の構成図である。 本発明の第2実施形態に係る制御回路の構成図である。 本発明の各実施形態におけるスイッチング素子の温度検出値とバランス補正量との関係を示す図である。 特許文献1に記載された直流電源システムの主回路構成図である。 特許文献1に記載された制御回路の構成図である。 図5の動作を示す波形図である。
以下、図に沿って本発明の実施形態を説明する。
図1は、本発明の第1実施形態に係る制御回路の構成図である。この制御回路は、前述した図4の3レベルチョッパを対象としてスイッチング素子S〜Sの駆動信号を生成するものである。
図1において、PWM指令生成部100は、直流電圧指令値Vpn 及び直流電圧検出値Vpnと直流電流検出値(図4のバッテリーBATから流入する電流の検出値)Ichとに基づいて、上記VpnをVpn に制御するためのPWM指令(電圧指令)を生成する。
このPWM指令は、加減算器101,102により、後述するローパスフィルタ211,213の出力であるバランス補正量とそれぞれ加減算され、PWM回路PWM,PWMに入力される。PWM回路PWM,PWMでは、入力された各指令とキャリア1,2とをそれぞれ比較することにより、図4のスイッチング素子S,S用、及び、スイッチング素子S,S用の駆動信号を生成する。
バランス補正量調整部200Aは、PWM指令にそれぞれ加減算するバランス補正量を、バランス補正量生成部300の出力または「0」に制御する。このバランス補正量調整部200Aの構成及び機能については後述する。
バランス補正量生成部300は、コンデンサC,Cの電圧検出値Vdcp,Vdcnを等しくするためのバランス補正量を生成し、バランス補正量調整部200Aに出力する。
次に、バランス補正量調整部200Aについて詳細に説明する。
このバランス補正量調整部200Aは、コンデンサC,Cの電圧検出値Vdcp,Vdcn、スイッチング素子S,Sの温度検出値T,T及び温度閾値T1t,T2tに基づいて、バランス補正量生成部300から出力されたバランス補正量または「0」を切り替えて出力する機能を備えている。
すなわち、スイッチング素子Sの温度検出値Tと温度閾値T1tとがコンパレータ203により比較され、その出力はアンド回路208に入力されている。また、電圧検出値Vdcp,Vdcnがコンパレータ204により比較され、その出力はアンド回路208に入力されると共に、否定回路207を介してアンド回路209に入力されている。
更に、電圧検出値Vdcp,Vdcnの差分が加減算器201により求められ、その絶対値が絶対値演算器202により演算される。絶対値演算器202の出力と電圧差分閾値ΔVとはコンパレータ205により比較され、その出力はアンド回路208,209に入力されている。
また、スイッチング素子Sの温度検出値Tと温度閾値T2tとがコンパレータ206により比較され、その出力はアンド回路209に入力されている。
アンド回路208の出力は、切替信号208Sとして切替スイッチ210に加えられ、アンド回路209の出力は、切替信号209Sとして切替スイッチ212に加えられている。
切替スイッチ210,212の入力端子T(True)にはそれぞれ「0」が入力され、入力端子F(False)には、前記バランス補正量生成部300により生成されたバランス補正量がそれぞれ入力されている。
ここで、切替スイッチ210,212は、切替信号208S,209Sの論理が「H(High)」レベルである時に入力端子T側に接続され、「L(Low)」レベルである時に入力端子F側に接続される。
切替スイッチ210,212の出力は、それぞれ第1,第2のローパスフィルタ211,213を介して、加減算器101,102に図示の符号で入力されている。
次に、コンデンサC,Cの電圧検出値Vdcp,Vdcnの大小関係、及び、スイッチング素子S,Sの温度検出値T,Tに応じた第1実施形態の動作を、図3(a),(b)を参照しつつ説明する。
(1)Vdcp>Vdcnであり、かつ、VdcpとVdcnとの差分の絶対値が電圧差分閾値ΔVより小さい場合
この場合には、図4におけるコンデンサCの電圧が加わるスイッチング素子Sを電圧Vdcpから保護する必要がある。
そのためには、コンデンサCへの充電量を多くして電圧Vdcnを高くするように、スイッチング素子Sのオン時間を長くするためのバランス補正量を、加減算器101を介してPWM指令に加算すれば良いが、本実施形態では、図3(a)に実線で示すごとく、スイッチング素子Sの温度検出値Tが閾値T1t以上になったらバランス補正量を0にする。
一方、コンデンサCへの充電量を少なくして電圧Vdcpの上昇を抑制するために、図3(a)に破線で示すごとく、スイッチング素子Sのオン時間を短くするためのバランス補正量は、スイッチング素子Sの温度に関わらず一定値とする。
図1の回路では、温度検出値Tが閾値T1tを超えない期間はアンド回路208から出力される切替信号208Sが「L」であるため、バランス補正量が切替スイッチ210の入力端子F及びローパスフィルタ211を介して加減算器101に入力される。また、TがT1t以上になってコンパレータ203の出力が「H」になり、他のコンパレータ204,205の出力も「H」である場合には、切替信号208Sが「H」となり、ローパスフィルタ211の入力が0になってスイッチング素子Sに対するバランス補正量も0になる。
なお、スイッチング素子Sに対して一定値のバランス補正量を与えるバランス調整動作は、Vdcp>Vdcnの場合にはアンド回路209から出力される切替信号が「L」になり、バランス補正量が切替スイッチ212の入力端子F及びローパスフィルタ213を介して加減算器102に入力されることで実現される。
上記の動作により、スイッチング素子Sの温度が高くなると、そのオン時間を変えずにスイッチング素子Sのオン時間のみを短くしてコンデンサCの電圧Vdcpの上昇を抑制することができる。このため、スイッチング素子Sの損失を低減しつつ電圧Vdcp,Vdcnを均等化し、装置の運転を継続させることが可能になる。
(2)Vdcp<Vdcnであり、かつ、VdcpとVdcnとの差分の絶対値が電圧差分閾値ΔVより小さい場合
この場合には、コンデンサCの電圧が加わるスイッチング素子Sを電圧Vdcnから保護する必要がある。
そのためには、コンデンサCへの充電量を多くして電圧Vdcpを高くするように、スイッチング素子Sのオン時間を長くするためのバランス補正量を、加減算器102を介してPWM指令に加算すれば良いが、本実施形態では、図3(b)に破線で示すごとく、スイッチング素子Sの温度検出値Tが閾値T2t以上になったらバランス補正量を0にする。
一方、コンデンサCへの充電量を少なくして電圧Vdcnの上昇を抑制するために、図3(b)に実線で示すごとく、スイッチング素子Sのオン時間を短くするためのバランス補正量は、スイッチング素子Sの温度に関わらず一定値とする。
図1の回路では、温度検出値Tが閾値T2tを超えない期間はアンド回路209から出力される切替信号209Sが「L」であるため、バランス補正量が切替スイッチ212の入力端子F及びローパスフィルタ213を介して加減算器102に入力される。また、温度検出値Tが閾値T2t以上になってコンパレータ206の出力が「H」になると共に、コンパレータ205及び否定回路207の出力も「H」である場合には、切替信号209Sが「H」となり、ローパスフィルタ213の入力が0になってスイッチング素子Sに対するバランス補正量も0になる。
なお、スイッチング素子Sに対して一定のバランス補正量を与えるバランス調整動作は、Vdcp<Vdcnの場合にはアンド回路208の出力が「L」になり、バランス補正量が切替スイッチ210の入力端子F及びローパスフィルタ211を介して加減算器101に入力されることで実現される。
上記の動作により、スイッチング素子Sの温度が高くなると、そのオン時間を変えずにスイッチング素子Sのオン時間のみを短くすることによってコンデンサCの電圧Vdcnの上昇を抑制することができる。このため、スイッチング素子Sの損失を低減しつつ電圧Vdcp,Vdcnを均等化し、装置の運転を継続させることが可能になる。
(3)VdcpとVdcnとの差分の絶対値が電圧差分閾値ΔV以上である場合
この場合には、過電圧状態にある側のコンデンサやスイッチング素子が耐圧を超える恐れがあるため、スイッチング素子の温度に関わらず、電圧Vdcp,Vdcnを均等化する必要がある。
dcpとVdcnとの差分の絶対値がΔV以上であると、コンパレータ205の出力が「L」となり、アンド回路208,209から出力される切替信号208S,209Sも「L」となる。従って、切替スイッチ210,212は何れも入力端子F側に切り替わり、バランス補正量が切替スイッチ210,212及びローパスフィルタ211,213を介して加減算器101,102にそれぞれ入力されることにより、電圧Vdcp,Vdcnを均等化する制御が実行されることになる。
次に、本発明の第2実施形態について説明する。この第2実施形態は、スイッチング素子S,Sの温度に応じて一方のスイッチング素子に対するバランス補正量を徐々に変化させるようにしたものである。
図2は、第2実施形態に係る制御回路の構成図であり、図1と同一の部分については同一の符号を付して説明を省略し、以下では図1と異なる部分を中心に説明する。
図2に示すバランス補正量調整部200Bにおいて、コンパレータ204の出力信号はアンド回路214に入力されると共に、否定回路207を介してアンド回路215に入力されている。また、コンパレータ205の出力信号はアンド回路214,215に入力されている。
スイッチング素子Sの温度検出値Tと閾値T1tとの差分が加減算器216により演算され、その差分とゲインGとが乗算器217により乗算される。乗算器217の出力は、下限値が0であるリミッタ218を介して切替スイッチ219の入力端子Tに加えられ、他方の入力端子Fには0が設定されている。切替スイッチ219の出力は、バランス補正量生成部300からのバランス補正量と共に図示の符号で加減算器220に入力され、その出力はスイッチング素子S側の加減算器101に加えられている。
同様にして、スイッチング素子Sの温度検出値Tと閾値T2tとの差分が加減算器221により演算され、その差分とゲインGとが乗算器222により乗算される。乗算器222の出力は、下限値が0であるリミッタ223を介して切替スイッチ224の入力端子Tに加えられ、他方の入力端子Fには0が設定されている。切替スイッチ224の出力は、バランス補正量生成部300からのバランス補正量と共に図示の符号で加減算器225に入力され、その出力はスイッチング素子S側の加減算器102に加えられている。
なお、上記のゲインG,Gは大きさが等しく、正負が逆になっている。
次いで、コンデンサC,Cの電圧検出値Vdcp,Vdcnの大小関係、及び、スイッチング素子S,Sの温度検出値T,Tに応じた第2実施形態の動作を、図3(c),(d)を参照しつつ説明する。
(1a)Vdcp>Vdcnであり、かつ、VdcpとVdcnとの差分の絶対値が電圧差分閾値ΔVより小さい場合
この場合には、コンデンサCの電圧が加わるスイッチング素子Sを電圧Vdcpから保護する必要がある。
そのためには、コンデンサCへの充電量を多くして電圧Vdcnを高くするように、スイッチング素子Sのオン時間を長くするためのバランス補正量を、加減算器101を介してPWM指令に加算すれば良いが、本実施形態では、図3(c)に実線で示すごとく、スイッチング素子Sの温度検出値Tが閾値T1tより小さい期間はバランス補正量を一定とし、閾値T1t以上の期間では温度検出値Tが高くなるにつれてバランス補正量を直線的に減少させ、最終的に0にする。
一方、コンデンサCへの充電量を少なくして電圧Vdcpの上昇を抑制するために、図3(c)に破線で示すごとく、スイッチング素子Sのオン時間を短くするためのバランス補正量は、スイッチング素子Sの温度に関わらず一定値とする。
図2の回路では、温度検出値Tが閾値T1tより小さい期間はリミッタ218の出力が0に制限されるため、切替スイッチ219の入力端子Tを介して加減算器220に入力される信号は0である。ここで、切替スイッチ219は、アンド回路214から出力される切替信号214Sにより入力端子T側に切り替わっている。
よって、バランス補正量生成部300により生成されたバランス補正量は、調整されることなく加減算器101に入力される。
しかし、温度検出値Tが閾値T1t以上になると、その上昇分に応じて温度偏差が増加し、乗算器217によるゲインGとの乗算結果も増加するので、リミッタ218及び切替スイッチ219を介して加減算器220に入力される調整量も次第に増加する。これにより、加減算器220から出力されて加減算器101に入力されるバランス補正量は、図3(c)の実線のように変化する。
なお、スイッチング素子Sに対して一定のバランス補正量を与えるバランス調整動作は、Vdcp>Vdcnの場合にはアンド回路215から出力される切替信号215Sが「L」になって切替スイッチ224には0が入力されるので、バランス補正量がそのまま加減算器225を介して加減算器102に入力されることで実現される。
上記の動作により、スイッチング素子Sのオン時間を変えずにスイッチング素子Sのオン時間のみを短くすることで、電圧Vdcpの上昇を抑制することができる。このため、スイッチング素子Sの損失を低減しつつ電圧Vdcp,Vdcnを均等化し、装置の運転を継続させることが可能になる。
(2a)Vdcp<Vdcnであり、かつ、VdcpとVdcnとの差分の絶対値が電圧差分閾値ΔVより小さい場合
この場合には、コンデンサCの電圧が加わるスイッチング素子Sを電圧Vdcnから保護する必要がある。
そのためには、コンデンサCへの充電量を多くして電圧Vdcpを高くするように、スイッチング素子Sのオン時間を長くするためのバランス補正量を、加減算器102を介してPWM指令に加算すれば良いが、本実施形態では、図3(d)に破線で示すごとく、スイッチング素子Sの温度検出値Tが閾値T2tより小さい期間はバランス補正量を一定とし、閾値T2t以上の期間では温度検出値Tが高くなるにつれてバランス補正量を直線的に増加させ(負方向に減少させ)、最終的に0にする。
一方、コンデンサCへの充電量を少なくして電圧Vdcnの上昇を抑制するために、スイッチング素子Sのオン時間を短くするためのバランス補正量は、スイッチング素子Sの温度に関わらず一定値とする。
図2の回路では、温度検出値Tが閾値T2tより小さい期間はリミッタ223の出力が0に制限されるため、切替スイッチ224の入力端子Tを介して加減算器225に入力される信号は0である。なお、切替スイッチ224は、アンド回路215から出力される切替信号215Sにより入力端子T側に切り替わっている。
よって、バランス補正量生成部300により生成されたバランス補正量は、調整されることなく加減算器102に入力される。
しかし、温度検出値Tが閾値T2t以上になると、その上昇分に応じて温度偏差が増加し、乗算器222によるゲインGとの乗算結果も増加するので、リミッタ222及び切替スイッチ224を介して加減算器225に入力される調整量も徐々に増加する。これにより、加減算器225から出力されて加減算器102に入力されるバランス補正量は、図3(d)の破線のように変化する。
なお、スイッチング素子Sに対して一定のバランス補正量を与えるバランス調整動作は、Vdcp<Vdcnの場合にはアンド回路214から出力される切替信号214Sが「L」になって切替スイッチ219には0が入力されるので、バランス補正量がそのまま加減算器220を介して加減算器101に入力されることで実現される。
上記の動作により、スイッチング素子Sのオン時間を変えずにスイッチング素子Sのオン時間のみを短くすることで、電圧Vdcnの上昇を抑制することができる。このため、スイッチング素子Sの損失を低減しつつ電圧Vdcp,Vdcnを均等化し、装置の運転を継続させることが可能になる。
(3a)VdcpとVdcnとの差分の絶対値が電圧差分閾値ΔV以上である場合
この場合には、過電圧状態にある側のコンデンサやスイッチング素子が耐圧を超える恐れがあるため、スイッチング素子の温度に関わらず、電圧Vdcp,Vdcnを均等化する必要がある。
dcpとVdcnとの差分の絶対値がΔV以上であると、コンパレータ205の出力が「L」となり、アンド回路214,215から出力される切替信号214S,215Sも「L」となる。従って、切替スイッチ210,212は何れも入力端子F側に切り替わって加減算器220,225に入力される調整量は0になる。
よって、バランス調整量はそのまま切替スイッチ210,212を介して加減算器101,102にそれぞれ入力されることにより、電圧Vdcp,Vdcnを均等化する制御が実行される。
以上説明したように、第1実施形態、第2実施形態においては、従来技術のように出力側のコンデンサC,Cをそれぞれ充電するスイッチング素子S,Sのオン時間を長くして電圧を均等化する方法によらないため、スイッチング素子が設計値以上に過熱される恐れがなく、スイッチング素子の破壊を防止する共にコンデンサC,Cの電圧Vdcp,Vdcnを均等にして装置の安定した運転を継続することができる。
なお、図4におけるスイッチング素子S,SをオンさせればコンデンサC,Cのエネルギーを直流電源BATに回生することが可能であるが、本発明は、スイッチング素子S,Sを備えていない3レベルチョッパにも適用することができる。
また、第1実施形態、第2実施形態においては、スイッチング素子S,Sの温度検出値T,Tを用いてバランス補正量の切替条件を判定したが、スイッチング素子S,Sの温度検出値T,Tに代えて、各スイッチング素子の温度推定値を用いても良い。スイッチング素子の温度は、例えば、スイッチング素子の印加電圧、通流電流、通流時間及び周囲温度を用いて推定することができる。
本発明に係る3レベルチョッパは、例えば無停電電源装置や太陽光発電システム等に利用可能である。
BAT:直流電源
〜S:スイッチング素子
〜D:還流ダイオード
,L:リアクトル
,C:コンデンサ
LD:負荷
P:正側端子
N:負側端子
M:中性点
PWM,PWM:PWM回路
100:PWM指令生成部
101,102:加減算器
200A,200B:バランス補正量調整部
201,216,220,221,225:加減算器
202:絶対値演算器
203〜206:コンパレータ
207:否定回路
208,209,214,215:アンド回路
208S,209S,214S,215S:切替信号
210,212,219,224:切替スイッチ
211,213:ローパスフィルタ
217,222:乗算器
218,223:リミッタ
300:バランス補正量生成部

Claims (8)

  1. 直流電源の正負極間に、リアクトルを介して第1,第2のスイッチング素子が直列に接続され、前記第1,第2のスイッチング素子の直列回路の両端に、第1,第2のダイオードをそれぞれ介して第1,第2のコンデンサが直列に接続されると共に、前記第1,第2のスイッチング素子の直列接続点と前記第1,第2のコンデンサの直列接続点とが接続され、前記第1,第2のコンデンサの直列回路の両端に負荷が接続される3レベルチョッパであって、
    前記第1のコンデンサの電圧、前記第2のコンデンサの電圧を所定値に一致させるための電圧指令を生成する電圧指令生成部と、
    前記第1,第2のコンデンサの電圧を等しくするためのバランス補正量を生成するバランス補正量生成部と、
    前記電圧指令と前記バランス補正量とに基づいて前記第1,第2のスイッチング素子をオン・オフする駆動信号を生成する手段と、
    前記第1,第2のコンデンサの電圧、前記第1,第2のスイッチング素子の温度及び温度閾値に応じて、前記バランス補正量を調整するバランス補正量調整部と、を備え、
    前記バランス補正量調整部は、
    前記第1,第2のスイッチング素子のうち一方のスイッチング素子の温度が温度閾値未満である期間は、両方のスイッチング素子に対するバランス補正量を所定値に保ち、前記一方のスイッチング素子の温度が温度閾値以上である期間は、当該スイッチング素子に対するバランス補正量を0にすると共に他方のスイッチング素子に対するバランス補正量を前記所定値に保つことを特徴とする3レベルチョッパ。
  2. 直流電源の正負極間に、リアクトルを介して第1,第2のスイッチング素子が直列に接続され、前記第1,第2のスイッチング素子の直列回路の両端に、第1,第2のダイオードをそれぞれ介して第1,第2のコンデンサが直列に接続されると共に、前記第1,第2のスイッチング素子の直列接続点と前記第1,第2のコンデンサの直列接続点とが接続され、前記第1,第2のコンデンサの直列回路の両端に負荷が接続される3レベルチョッパであって、
    前記第1のコンデンサの電圧、前記第2のコンデンサの電圧を所定値に一致させるための電圧指令を生成する電圧指令生成部と、
    前記第1,第2のコンデンサの電圧に応じて、前記第1,第2のコンデンサの電圧を等しくするためのバランス補正量を生成するバランス補正量生成部と、
    前記電圧指令と前記バランス補正量とに基づいて前記第1,第2のスイッチング素子をオン・オフする駆動信号を生成する手段と、
    前記第1,第2のコンデンサの電圧、前記第1,第2のスイッチング素子の温度及び温度閾値に応じて、前記バランス補正量を調整するバランス補正量調整部と、を備え、
    前記バランス補正量調整部は、
    前記第1,第2のスイッチング素子のうち一方のスイッチング素子の温度が温度閾値未満である期間は、両方のスイッチング素子に対するバランス補正量を所定値に保ち、前記一方のスイッチング素子の温度が温度閾値以上である期間は、当該スイッチング素子に対するバランス補正量を0に向けて徐々に変化させると共に他方のスイッチング素子に対するバランス補正量を前記所定値に保つことを特徴とする3レベルチョッパ。
  3. 請求項1または2に記載した3レベルチョッパにおいて、
    前記バランス補正量調整部は、
    前記第1,第2のコンデンサの電圧の差分の絶対値が電圧差分閾値未満である時に前記第1,第2のスイッチング素子に対するバランス補正量を0にすることを特徴とする3レベルチョッパ。
  4. 請求項1〜3の何れか1項に記載した3レベルチョッパにおいて、
    前記直流電源の電圧を昇圧して前記負荷に供給することを特徴とする3レベルチョッパ。
  5. 請求項1〜4の何れか1項に記載した3レベルチョッパにおいて、
    前記第1のダイオードに第3のスイッチング素子を逆並列に接続し、かつ、前記第2のダイオードに第4のスイッチング素子を逆並列に接続したことを特徴とする3レベルチョッパ。
  6. 請求項5に記載した3レベルチョッパにおいて、
    前記第3,第4のスイッチング素子をオンさせて前記第1,第2のコンデンサのエネルギーを前記直流電源に回生することを特徴とする3レベルチョッパ。
  7. 直流電源の正負極間に、リアクトルを介して第1,第2のスイッチング素子が直列に接続され、前記第1,第2のスイッチング素子の直列回路の両端に、第1,第2のダイオードをそれぞれ介して第1,第2のコンデンサが直列に接続されると共に、前記第1,第2のスイッチング素子の直列接続点と前記第1,第2のコンデンサの直列接続点とが接続されて前記第1,第2のコンデンサの直列回路の両端に負荷が接続される3レベルチョッパの制御回路であって、
    前記第1のコンデンサの電圧、前記第2のコンデンサの電圧を所定値に一致させるための電圧指令を生成する電圧指令生成部と、
    前記第1,第2のコンデンサの電圧に応じて、前記第1,第2のコンデンサの電圧を等しくするためのバランス補正量を生成するバランス補正量生成部と、
    前記電圧指令と前記バランス補正量とに基づいて前記第1,第2のスイッチング素子をオン・オフする駆動信号を生成する手段と、
    前記第1,第2のコンデンサの電圧、前記第1,第2のスイッチング素子の温度及び温度閾値に応じて、前記バランス補正量を調整するバランス補正量調整部と、を備え、
    前記バランス補正量調整部は、
    前記第1,第2のスイッチング素子のうち一方のスイッチング素子の温度が温度閾値未満である期間は、両方のスイッチング素子に対するバランス補正量を所定値に保ち、前記一方のスイッチング素子の温度が温度閾値以上である期間は、当該スイッチング素子に対するバランス補正量を0にすると共に他方のスイッチング素子に対するバランス補正量を前記所定値に保つことを特徴とする、3レベルチョッパの制御回路。
  8. 直流電源の正負極間に、リアクトルを介して第1,第2のスイッチング素子が直列に接続され、前記第1,第2のスイッチング素子の直列回路の両端に、第1,第2のダイオードをそれぞれ介して第1,第2のコンデンサが直列に接続されると共に、前記第1,第2のスイッチング素子の直列接続点と前記第1,第2のコンデンサの直列接続点とが接続されて前記第1,第2のコンデンサの直列回路の両端に負荷が接続される3レベルチョッパの制御回路であって、
    前記第1のコンデンサの電圧、前記第2のコンデンサの電圧を所定値に一致させるための電圧指令を生成する電圧指令生成部と、
    前記第1,第2のコンデンサの電圧に応じて、前記第1,第2のコンデンサの電圧を等しくするためのバランス補正量を生成するバランス補正量生成部と、
    前記電圧指令と前記バランス補正量とに基づいて前記第1,第2のスイッチング素子をオン・オフする駆動信号を生成する手段と、
    前記第1,第2のコンデンサの電圧、前記第1,第2のスイッチング素子の温度及び温度閾値に応じて、前記バランス補正量を調整するバランス補正量調整部と、を備え、
    前記バランス補正量調整部は、
    前記第1,第2のスイッチング素子のうち一方のスイッチング素子の温度が温度閾値未満である期間は、両方のスイッチング素子に対するバランス補正量を所定値に保ち、前記一方のスイッチング素子の温度が温度閾値以上である期間は、当該スイッチング素子に対するバランス補正量を0に向けて徐々に変化させると共に他方のスイッチング素子に対するバランス補正量を前記所定値に保つことを特徴とする、3レベルチョッパの制御回路。
JP2017141676A 2017-07-21 2017-07-21 3レベルチョッパ及びその制御回路 Active JP6895067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017141676A JP6895067B2 (ja) 2017-07-21 2017-07-21 3レベルチョッパ及びその制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017141676A JP6895067B2 (ja) 2017-07-21 2017-07-21 3レベルチョッパ及びその制御回路

Publications (2)

Publication Number Publication Date
JP2019022408A JP2019022408A (ja) 2019-02-07
JP6895067B2 true JP6895067B2 (ja) 2021-06-30

Family

ID=65355165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017141676A Active JP6895067B2 (ja) 2017-07-21 2017-07-21 3レベルチョッパ及びその制御回路

Country Status (1)

Country Link
JP (1) JP6895067B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298773B2 (ja) * 2008-10-30 2013-09-25 パナソニック株式会社 蓄電装置
JP5800130B2 (ja) * 2011-06-20 2015-10-28 富士電機株式会社 直流電源システム
JP6527225B2 (ja) * 2015-04-01 2019-06-05 東芝三菱電機産業システム株式会社 無停電電源装置およびそれを用いた無停電電源システム

Also Published As

Publication number Publication date
JP2019022408A (ja) 2019-02-07

Similar Documents

Publication Publication Date Title
US7522435B2 (en) Power supply converter/s with controller/s responsive to voltage, current, and power
US10158286B2 (en) DC/DC converter
KR101445057B1 (ko) 교류 모터 구동 시스템
US10079558B2 (en) Switching scheme for static synchronous compensators using cascaded H-bridge converters
US10742128B2 (en) Parallel power supply device
JP5947109B2 (ja) 無停電電源装置、無停電電源装置の制御方法
EP2383877A1 (en) Power conversion device
JP6090275B2 (ja) 電力変換装置
JP6230665B1 (ja) 直流電源装置
JPWO2018127946A1 (ja) 無停電電源システムおよび無停電電源装置
JP6877640B2 (ja) 電力変換装置および電力変換システム
JPWO2018033964A1 (ja) 系統連系インバータ装置及びその運転方法
JP2018129968A (ja) 横流電流抑制制御装置
US11233420B2 (en) Uninterruptible power supply apparatus
JP2018093558A (ja) 電力変換装置
JP4304519B2 (ja) 無停電電源装置
JP6895067B2 (ja) 3レベルチョッパ及びその制御回路
JP2023099680A (ja) 電力変換装置
JP6907855B2 (ja) 3レベルチョッパ及びその制御回路
US11183929B2 (en) DC-DC power conversion device having battery control
JP2020043716A (ja) マルチレベル電力変換装置およびマルチレベル電力変換装置の横流電流抑制制御方法
KR20210108305A (ko) 전력 변환기를 제어하기 위한 방법 및 제어 디바이스
JP2005354756A (ja) 無停電電源装置
JP6852561B2 (ja) 燃料電池発電装置及びその制御装置
JP2019103284A (ja) チョッパ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210519

R150 Certificate of patent or registration of utility model

Ref document number: 6895067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250