JP2020043716A - マルチレベル電力変換装置およびマルチレベル電力変換装置の横流電流抑制制御方法 - Google Patents
マルチレベル電力変換装置およびマルチレベル電力変換装置の横流電流抑制制御方法 Download PDFInfo
- Publication number
- JP2020043716A JP2020043716A JP2018171053A JP2018171053A JP2020043716A JP 2020043716 A JP2020043716 A JP 2020043716A JP 2018171053 A JP2018171053 A JP 2018171053A JP 2018171053 A JP2018171053 A JP 2018171053A JP 2020043716 A JP2020043716 A JP 2020043716A
- Authority
- JP
- Japan
- Prior art keywords
- cross current
- gate
- inverter units
- output
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】3レベルのインバータユニットを複数並列接続したマルチレベル電力変換装置において、電圧指令値の全領域において横流電流を抑制する。【解決手段】キャリア信号生成部CARRYにおいて、振幅方向に重なったオーバーラップ領域を有する2つのキャリア信号を生成する。PWM制御部PWMは2つのキャリア信号と電圧指令値Vrefとを比較し、ゲート指令Grefを出力する。横流電流抑制制御部GATE DELAYは、インバータユニット間の横流電流に応じて、ゲート指令Grefを遅延させゲート信号GATEとして出力することで複数のインバータユニット間の横流電流を抑制する。【選択図】図2
Description
本発明は、マルチレベルのインバータユニットを複数並列接続したマルチレベル電力変換装置に係り、特に、インバータユニット間の横流電流抑制制御に関する。
マルチレベル電力変換装置の構成例として、図1に示す3レベルの相電圧を出力する3レベルインバータがある。各相電圧は、インバータ内のスイッチング素子がON/OFF動作することによって生成される。
このようなインバータユニットを複数台並列接続して電力変換装置を構成し、大容量化に対応する場合がある。このとき、インバータユニットに個体差があるとインバータユニット間で出力電流に差が生じて横流電流が発生し、電流責務がばらついてしまう。
これにより、特定のインバータユニットに発熱が集中し寿命が短くなる、最悪の場合は過電流や過熱でスイッチング素子が破壊されてしまう、といった問題が発生する。
対策として各インバータユニットに横流抑制リアクトルを接続する方法が考えられる。しかし、横流抑制リアクトルを接続すると、コストや重量、損失の増加などの新たな問題が生じる。この問題の解決のため、できる限り横流抑制リアクトルを小さくし、制御により横流電流を抑制する手法が検討されている。その一例として、特許文献1の技術では、各インバータユニットでのゲート信号を調節してインバータユニット間の横流電流を抑制し、並列運転を実現している。
3レベルのインバータユニットを用いた電力変換装置では2つのキャリア信号によってゲート制御が行われるため、電圧指令値のゼロクロス近傍においては、キャリア半周期当たりのスイッチング回数が0回となる。スイッチングがない期間は、ゲート駆動自体を行わないため、特許文献1の制御方法では、ゲート遅延補償は不可能である。すなわち、電圧指令値のゼロクロス近傍において、ゲート遅延補償に基づく横流抑制をすることができない。
以上示したようなことから、インバータユニットを複数並列接続したマルチレベル電力変換装置において、電圧指令値の全領域において横流電流を抑制することが課題となる。
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、3レベルの電圧を出力するインバータユニットを複数並列接続したマルチレベル電力変換装置であって、振幅方向に重なったオーバーラップ領域を有する2つのキャリア信号を生成するキャリア信号生成部と、前記2つのキャリア信号と電圧指令値とを比較し、ゲート指令を出力するPWM制御部と、前記インバータユニット間の横流電流に応じて、前記ゲート指令を遅延させゲート信号として出力することで複数のインバータユニット間の横流電流を抑制する横流電流抑制制御部と、を備えたことを特徴とする。
また、その一態様として、負荷電流検出値と負荷電圧検出値により負荷力率を算出する負荷力率演算部を備え、前記キャリア信号生成部は、前記負荷力率によって前記オーバーラップ領域を可変とすることを特徴とする。
また、他の態様として、負荷電圧検出値に基づいて、歪補償信号を算出する電圧歪補償部を備え、前記キャリア信号生成部は、前記歪補償信号に応じて前記オーバーラップ領域を可変とすることを特徴とする。
本発明によれば、インバータユニットを複数並列接続したマルチレベル電力変換装置において、電圧指令値の全領域において横流電流を抑制することが可能となる。
以下、本願発明におけるマルチレベル電力変換装置の実施形態1〜3を図1〜図9に基づいて詳述する。
[実施形態1]
図1は、本実施形態1におけるマルチレベル電力変換装置を示す回路構成図である。本実施形態1は、T−type3レベル変換器(インバータユニット)がk台並列接続される。図1は、代表して、N台目のインバータユニットUnitNを示している(N=1,2,…,k)。
図1は、本実施形態1におけるマルチレベル電力変換装置を示す回路構成図である。本実施形態1は、T−type3レベル変換器(インバータユニット)がk台並列接続される。図1は、代表して、N台目のインバータユニットUnitNを示している(N=1,2,…,k)。
N台目のインバータユニットUnitNは、それぞれ直列接続された2台の第1,第2直流電源DC1,DC2を有する。第1直流電源DC1の正極と第2直流電源DC2の負極との間に第1,第4半導体スイッチT1,T4が直列接続される。第1,第2直流電源DC1,DC2の接続点と第1,第4半導体スイッチT1,T4の接続点との間に、第2,第3半導体スイッチT2,T3が逆並列接続される。また、第1,第4半導体スイッチT1,T4の接続点には、インダクタLNが接続される。
また、各インバータユニットUnit1〜Unitkの出力端子は接続され、その接続点の出力側にLCフィルタ2が接続される。各インバータユニットUnit1〜Unitkのインバータ出力電流をIinv1〜Iinvkとし、全インバータユニットUnit1〜Unitkの合計電流をIinv,LCフィルタ2から負荷側へ出力される負荷電流をIout、負荷電圧をVoutとして検出する。
なお、図1では、T−type3レベル変換器を示しているが、3レベルのインバータユニットを複数台並列接続する構成であれば良い。
図2に本実施形態1における制御部1のブロック図を示す。制御部1は、減算器3において、負荷電圧指令値Vout_refと負荷電圧検出値Vout_detの偏差を算出する。PI制御部PIは、その偏差に基づいて比例積分演算を行い、操作量を算出する。
補償部CMPは、インバータ電流検出値Iinv_det,負荷電流検出値Iout_detから補償項Vcmpを算出する。補償部CMPの処理は本願発明と直接関係ないため、ここでの詳細な説明は省略する。
電圧歪補償部HARMは、負荷電圧検出値Vout_detから負荷電圧の電圧歪補償項Vharmを算出する。電圧歪補償部HARMは図9の構成の二乗和計算部calcおよび歪補償信号Vharm_satの出力を除外したものである。
具体的には、図9に示すように、乗算器16a,16bにおいて、負荷電圧検出値Vout_detに、出力の電気角位相をθとしたcos6θ,sin6θを乗算し、負荷電圧検出値Vout_detの6次高調波成分を抽出する。移動平均部MAは、負荷電圧検出値Vout_detの6次高調波成分の移動平均を取る。
積分部17a,17bは、移動平均部MAの出力を積分する。乗算器18a,18bは、積分部17a,17bの出力にcos6θ,sin6θをそれぞれ乗算する。加算器19は、乗算器18a,18bの出力を足し合わせ、電圧歪補償項Vharmとして出力する。
加算器4,5は、PI制御部PIの出力(操作量)に補償項Vcmpおよび電圧歪補償項Vharmを加算し電圧指令値Vrefとして出力する。電圧指令値Vrefは他の方法により算出しても良い。キャリア信号生成部CARRYはレベルシフト(上下キャリア)の2つのキャリア信号を生成する。本実施形態1のキャリア信号生成部CARRYは、振幅方向に重なったオーバーラップ領域を有する2つのキャリア信号を生成する。
PWM変調部PWMは、電圧指令値Vrefと2つのキャリア信号との比較によりPWM変調を行い、ゲート指令Gref(Gref1,Gref2)を出力する。横流電流抑制制御部GATE DELAYは、各インバータユニットUnit1〜Unitk間の横流電流に応じて、ゲート指令Grefに遅延を付加し、ゲート信号Gateとして出力することでインバータユニットUnit1〜Unitk間の横流電流を抑制する。このゲート信号Gateにより各インバータユニットUnit1〜Unitkの第1〜第4半導体スイッチT1〜T4を制御する。
図3は、横流電流抑制制御部GATE DELAYを示すブロック図である(特許文献1の段落[0014]〜[0015]参照)。
図3に示す横流電流抑制制御部GATE DELAYは、k個のインバータユニットのインバータ電流検出値Iinv1〜Iinvkの平均値Iinv_baseと自身のインバータ電流検出値Iinv_det_Nの偏差によって比例項と積分項から自身のゲート信号を遅延させて横流電流を抑制するための制御を実現する。
具体的には、減算器6において、インバータ電流検出値の平均値Iinv_baseと自身のインバータ電流検出値Iinv_det_Nの偏差を算出する。比例アンプPは偏差を比例演算する。
絶対値換算器ABSは、自身のインバータ電流検出値Iinv_det_Nの絶対値を算出する。比較器7は、インバータ電流検出値Iinv_det_Nの絶対値が閾値THを超えているか否かを判定する。比較器7は、インバータ電流検出値の絶対値が閾値THを超えている場合「1」を出力し、超えていない場合「0」を出力する。
符号検出器8は、インバータ電流検出値Iinv_det_Nの符号を検出し、プラスなら「1」、マイナスなら「0」を出力する。符号検出器8の出力は、AND回路10a,スイッチ12aに出力される。また、符号検出器8の出力は、NOT回路9で論理反転された上で、AND回路10b,スイッチ12bに出力される。
ゲートエッジ検出部15は、ゲート指令Gref1,Gref2のエッジを検出し、エッジ部分の時「1」を出力し、それ以外の時「0」を出力する。
AND回路10aは、比較器7の出力、および、符号検出器8の出力、および、ゲートエッジ検出部15の出力が全て「1」の場合「1」の信号を出力し、それ以外の場合「0」を出力する。
AND回路10bは、比較器7の出力、および、符号検出器8の出力の反転信号、および、ゲートエッジ検出部15の出力が全て「1」の場合「1」の信号を出力し、それ以外の場合「0」を出力する。
スイッチ11aは、AND回路10aの出力が「1」の場合ONとなり、「0」の場合OFFとなる。スイッチ11bは、AND回路10bの出力が「1」場合ONとなり、「0」の場合OFFとなる。
積分アンプI1,I2は、スイッチ11a,11bの出力を積分演算する。すなわち、積分アンプI1,I2はスイッチ11a,11bがONの時の減算器6の出力を積分演算する。
スイッチ12aは符号検出器8の出力が「1」の場合ONとなり、「0」の場合OFFとなる。スイッチ12bは符号検出器8の出力の反転信号が「1」の場合ONとなり、「0」の場合OFFとなる。
加算器13は、比例アンプPの出力とスイッチ12aの出力とスイッチ12bの出力を加算する。乗算器14は、加算器13の出力に−1を乗算する。加算器13の出力がゲート指令Gref1の立ち上がり遅延信号となる。
また、図3では、省略しているが、ゲート指令Gref1の立ち下がり遅延信号、ゲート指令Gref2の立ち上がり遅延信号、ゲート指令Gref2の立ち下がりの遅延信号もAND素子や各スイッチの条件を換えて生成される。各信号の生成方法は、特許文献1,2やその他の文献にも開示されており、本願発明の特徴と直接関係ないため、その説明を省略する。
ゲート指令Gref1,Gref2にそれぞれ立ち上がり遅延信号,立ち下がり遅延信号が付加される。そして、デッドタイム付加器DeadTimeでデッドタイムが付加され、ゲート信号G1〜G4として出力される。ゲート信号G1〜G4により第1〜第4半導体スイッチT1〜T4がON/OFF制御される。なお、図3では、特定の構成の横流電流抑制制御部GATE DELAYを示しているが、横流電流に基づいてゲート指令値を遅延させる構成であれば良い。このように、横流電流抑制制御部GATE DELAYは、ゲート指令の立ち上がり、立ち下がりに横流電流に応じた遅延を与えることにより、横流電流を抑制するものである。そのため、スイッチングがない期間は、横流電流の抑制ができない。
図4は、レベルシフトキャリア構成によるPWM変調制御,CO−PWM変調制御(Carrier Overlapping PWM)のゼロクロス近傍でのスイッチングパターンの比較である。図4(a)に示すPWM変調制御ではゼロクロス近傍でスイッチングが発生していない。図4(b)に示すCO−PWM変調制御ではゼロクロス近傍でもスイッチングが発生している。
本実施形態1は、横流電流抑制制御部GATE DELAYにCO−PWM変調を適応する。これにより、従来PWM制御ではキャリア半周期当たりのスイッチング回数が0回となる電圧指令値のゼロクロス近傍においてもスイッチングが発生し、横流電流抑制制御部GATE DELAYによる横流電流抑制制御が可能となる。その結果、電圧指令値の全領域で横流電流の抑制が可能になる。
[実施形態2]
実施形態1で適用したCO−PWM変調制御は、その特性から従来のPWM変調制御に比べてスイッチング期間が長くなるため、出力電圧が正弦波にはならず結果的に出力電圧に電圧歪が重畳される。この電圧歪はキャリア信号のオーバーラップ領域の幅によって異なる。従い、CO−PWM変調制御による横流抑制と出力電圧歪はトレードオフの関係にある。
実施形態1で適用したCO−PWM変調制御は、その特性から従来のPWM変調制御に比べてスイッチング期間が長くなるため、出力電圧が正弦波にはならず結果的に出力電圧に電圧歪が重畳される。この電圧歪はキャリア信号のオーバーラップ領域の幅によって異なる。従い、CO−PWM変調制御による横流抑制と出力電圧歪はトレードオフの関係にある。
図5に、2つのキャリア信号のうち上側のキャリア信号、および、電圧指令値Vref、ゲート指令Gref1を示す。一点鎖線は通常のPWM変調制御のキャリア信号を示し、実線はCO−PWM変調制御のキャリア信号を示す。また、ゲート指令Gref1の上側は通常のPWM変調制御のキャリア信号と電圧指令値を比較した結果であり、ゲート指令Gref1の下側はCO−PWM変調制御のキャリア信号と電圧指令値Vrefを比較した結果である。
図5に示すように、CO−PWM変調制御において上側のキャリア信号は、上限ピークの値が変わらず、下限ピークの値がゼロを下回る。一方で下側のキャリア信号は下限ピークの値が変わらず、上限ピークの値がゼロを上回ることで上下のキャリア信号がオーバーラップしている。
1つのパルスに着目してみるとキャリア周波数を一定にした場合、オーバーラップの領域が拡大することでパルス幅は長くなり、正弦波のゼロクロスに近づくにつれてそのパルス幅の拡大は顕著になる。
図6の一点鎖線は通常のPWM変調制御のキャリア信号を用いた場合の疑似正弦波、点線はCO−PWM変調制御の上側キャリア信号と下側キャリア信号それぞれの疑似正弦波、実線は上側キャリア信号と下側キャリア信号による正弦波を足し合わせた波形である。図6に示すように、CO−PWM変調制御は、疑似正弦波に置き換えると正弦波が横に広がるように拡大する。しかし、上下のキャリア信号で正弦波が同様に拡大することからゼロクロス近傍では相殺され図6の実線のような正弦波出力となる。
2つのキャリア信号が重なるオーバーラップ領域をパラメータとして、一定振幅の正弦波出力をCO−PWM変調制御した場合の各次高調波の解析結果を以下の表1に示す。表1に示す通り、オーバーラップの領域幅αの増加に応じて高調波(5次、7次(f=250[Hz],350[Hz]))が増加している。
本実施形態2は、横流抑制と出力電圧歪のトレードオフの解消方法として、電圧指令値Vrefのゼロクロスでの出力電流に応じて、CO−PWM変調制御のキャリア信号のオーバーラップ領域を可変にする。
図7は、本実施形態2における制御部1のブロック図である。本実施形態2は、実施形態1の構成に加え、負荷力率演算部PFを設ける。負荷力率演算部PFにおいて、負荷電圧検出値Vout_detと負荷電流検出値Iout_detから負荷力率を演算する。
負荷力率が1.0であれば電圧指令値Vrefのゼロクロスでは装置に流れる電流も小さい(ゼロの)ためスイッチングによる横流は小さい。従い、キャリア信号のオーバーラップ領域を小さく(ゼロに)することで、出力電圧歪を低減する。
一方で負荷力率が低くなれば、ゼロクロス近傍での電流が大きくなり、スイッチングによる横流は大きくなる。そのため、オーバーラップ領域を広げて横流電流抑制を働かせる。
通常のPWM変調制御のキャリア信号の振幅を1とし、オーバーラップ領域をαとする場合、CO−PWM変調制御のキャリア信号の振幅Acは1+αとなる。オーバーラップ領域αは以下の(1)式に基づいて定める。なお、負荷力率をP.F.とする。αmaxは力率0における補償量に対応し、任意の固定値、例として0.2程度の値とする。cos-1は余弦関数の逆関数であり、0より1の入力に対し円周率をπとしπ/2より0なる値を返すものとする。
以上示したように、本実施形態2によれば、電圧指令値の全領域において、横流電流の抑制が可能となる。また、CO−PWM変調制御による出力電圧歪の悪化を変換器出力の負荷力率により調整することが可能となる。
[実施形態3]
本実施形態3は、横流抑制と出力電圧歪のトレードオフの解消方法として、電圧歪補償部HARMの歪補償信号に応じてキャリア信号のオーバーラップ領域を可変にする。
本実施形態3は、横流抑制と出力電圧歪のトレードオフの解消方法として、電圧歪補償部HARMの歪補償信号に応じてキャリア信号のオーバーラップ領域を可変にする。
図8は本実施形態3における制御部1のブロック図である。実施形態1の構成に加え、電圧歪補償部HARM(繰り返し制御)で演算した歪補償信号Vharm_satを基にキャリアオーバーラップ幅を可変にする機構を追加している。
図9に電圧歪の改善のための電圧歪補償部HARMのブロック図を示す。主たる歪電圧の次数である5次,7次の次数の高調波を補償することを目的とする。図9に示す電圧歪補償部HARMの処理内容を述べる。電圧歪補償項Vharmの算出は実施形態1と同様である。本実施形態3は、2乗和演算部calcにおいて、積分部17a,17bにより得られる値の二乗和を計算し、歪補償信号Vharm_satを計算する。この歪補償信号Vharm_satを基にオーバーラップ領域を可変にすることで、横流抑制効果を調整する。
すなわち、電圧歪補償制御の補償量が小さい場合にオーバーラップ領域を広げることで、横流電流抑制の効果を強め、電圧歪補償制御の補償量が大きい場合にはオーバーラップ領域を小さくすることで、出力電圧歪を低減することが可能となる。
以上示したように、本実施形態3によれば、電圧指令値の全領域において、横流電流の抑制が可能となる。また、CO−PWM制御による出力電圧歪の悪化を変換器出力の出力電圧歪補償の補償量により調整することが可能となる。
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
1…制御部
2…LCフィルタ
3…減算器
PI…PI制御部
CMP…補償部
HARM…電圧歪補償部
4,5…加算部
CARRY…キャリア信号生成部
GATE DELAY…横流電流抑制制御部
PF…負荷力率演算部
2…LCフィルタ
3…減算器
PI…PI制御部
CMP…補償部
HARM…電圧歪補償部
4,5…加算部
CARRY…キャリア信号生成部
GATE DELAY…横流電流抑制制御部
PF…負荷力率演算部
Claims (4)
- 3レベルの電圧を出力するインバータユニットを複数並列接続したマルチレベル電力変換装置であって、
振幅方向に重なったオーバーラップ領域を有する2つのキャリア信号を生成するキャリア信号生成部と、
前記2つのキャリア信号と電圧指令値とを比較し、ゲート指令を出力するPWM制御部と、
前記インバータユニット間の横流電流に応じて、前記ゲート指令を遅延させゲート信号として出力することで複数のインバータユニット間の横流電流を抑制する横流電流抑制制御部と、
を備えたことを特徴とするマルチレベル電力変換装置。 - 負荷電流検出値と負荷電圧検出値により負荷力率を算出する負荷力率演算部を備え、
前記キャリア信号生成部は、
前記負荷力率によって前記オーバーラップ領域を可変とすることを特徴とする請求項1に記載のマルチレベル電力変換装置。 - 負荷電圧検出値に基づいて、歪補償信号を算出する電圧歪補償部を備え、
前記キャリア信号生成部は、前記歪補償信号に応じて前記オーバーラップ領域を可変とすることを特徴とする請求項1に記載のマルチレベル電力変換装置。 - 3レベルの電圧を出力するインバータユニットを複数並列接続したマルチレベル電力変換装置の横流電流抑制制御方法であって、
キャリア信号生成部により、振幅方向に重なったオーバーラップ領域を有する2つのキャリア信号を生成し、
PWM制御部により、前記2つのキャリア信号と電圧指令値とを比較し、ゲート指令を出力し、
横流電流抑制制御部により、前記インバータユニット間の横流電流に応じて、前記ゲート指令を遅延させゲート信号として出力することで複数のインバータユニット間の横流電流を抑制することを特徴とするマルチレベル電力変換装置の横流電流抑制制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018171053A JP2020043716A (ja) | 2018-09-13 | 2018-09-13 | マルチレベル電力変換装置およびマルチレベル電力変換装置の横流電流抑制制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018171053A JP2020043716A (ja) | 2018-09-13 | 2018-09-13 | マルチレベル電力変換装置およびマルチレベル電力変換装置の横流電流抑制制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020043716A true JP2020043716A (ja) | 2020-03-19 |
Family
ID=69798973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018171053A Pending JP2020043716A (ja) | 2018-09-13 | 2018-09-13 | マルチレベル電力変換装置およびマルチレベル電力変換装置の横流電流抑制制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020043716A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113990625A (zh) * | 2021-11-03 | 2022-01-28 | 浙江飞旋科技有限公司 | 高频大容量的电力电子单元并联装置及载波多重化方法 |
JP2022091189A (ja) * | 2020-12-09 | 2022-06-21 | 株式会社明電舎 | 電力変換装置および電力変換装置の制御方法 |
-
2018
- 2018-09-13 JP JP2018171053A patent/JP2020043716A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022091189A (ja) * | 2020-12-09 | 2022-06-21 | 株式会社明電舎 | 電力変換装置および電力変換装置の制御方法 |
JP7367662B2 (ja) | 2020-12-09 | 2023-10-24 | 株式会社明電舎 | 電力変換装置および電力変換装置の制御方法 |
CN113990625A (zh) * | 2021-11-03 | 2022-01-28 | 浙江飞旋科技有限公司 | 高频大容量的电力电子单元并联装置及载波多重化方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5788017B2 (ja) | 電力変換装置 | |
KR102009509B1 (ko) | 3상 인버터의 옵셋 전압 생성 장치 및 방법 | |
KR102009512B1 (ko) | 3상 인버터의 옵셋 전압 생성 장치 및 방법 | |
JP2017169393A (ja) | Dc/dcコンバータの制御装置および制御方法 | |
US20230074022A1 (en) | Power converter topologies with power factor correction circuits controlled using adjustable deadtime | |
JP4929863B2 (ja) | 電力変換装置 | |
Borle et al. | Ramptime current control [for power convertors] | |
Lee et al. | A dead-beat control for bridgeless inverter systems to reduce the distortion of grid current | |
Pichan et al. | Improved low‐cost sliding mode control of 4‐leg inverter for isolated microgrid applications | |
JP2018129968A (ja) | 横流電流抑制制御装置 | |
JPWO2020089990A1 (ja) | 電力変換装置 | |
JP2020043716A (ja) | マルチレベル電力変換装置およびマルチレベル電力変換装置の横流電流抑制制御方法 | |
Zavala et al. | Predictive control of a current source rectifier with imposed sinusoidal input currents | |
JP4614439B2 (ja) | 無停電電源装置及びその入力電流制御方法 | |
JP7367662B2 (ja) | 電力変換装置および電力変換装置の制御方法 | |
JP2016046962A (ja) | マルチレベル電力変換装置 | |
Hao et al. | A fixed switching frequency integral resonant sliding mode controller for three-phase grid-connected photovoltaic inverter with LCL-filter | |
JP6394401B2 (ja) | 5レベル電力変換器および制御方法 | |
US20230076369A1 (en) | Unidirectional power converters with power factor correction circuits controlled using adjustable deadtime | |
US20230071003A1 (en) | Power factor correction circuits controlled using adjustable deadtime | |
Lee et al. | DC link voltage controller for three phase vienna rectifier with compensated load current and duty | |
JP7202189B2 (ja) | 電力変換装置、鉄道車両および電力変換装置制御方法 | |
KR20220093758A (ko) | 역률 보상 회로 제어 장치 | |
Kishan et al. | Paralleling of inverters with dynamic load sharing | |
KR101627505B1 (ko) | 무정전 전원장치 |