JP6809489B2 - 昇圧型スイッチング電源回路 - Google Patents

Description

本発明は、昇圧動作を行う昇圧型スイッチング電源回路に関する。

例えば特許文献１に開示されているように、車両に搭載される電子制御装置には、昇圧型スイッチング電源回路が設けられている。なお、以下、電子制御装置のことをＥＣＵとも称するとともに、昇圧型スイッチング電源回路のことを昇圧電源とも称する。近年、電子製品の機能安全への対応として、ＥＣＵに実装された昇圧電源を含む各ディスクリート部品を、製品として出荷された後の実動作時に部品外れや故障などが発生していないかどうかをセルフチェックする機能が求められている。

特開２０１０−２２９８７７号公報

昇圧電源が備えるＭＯＳトランジスタなどのスイッチング素子が故障しているか否かを確認する場合、昇圧電源を実際に動作させる必要がある。しかし、ＥＣＵに設けられる昇圧電源は、例えばクランキングなどによりバッテリ電圧が一時的に低下したときに補助的に動作するような使用方法が多い。そのため、他の主たる電源回路が動作している場合、昇圧電源が動作しなくなることから、上記故障を確認することが困難であった。

そこで、昇圧電源の出力目標値を意図的に高めることにより、主たる電源回路の動作中においても昇圧電源を強制的に動作させるといった方法が考えられる。しかし、このような方法を採用するためには、フィードバック系の回路に大幅な変更および追加を加える必要があるため、回路規模の大幅な増加を招くという別の問題が生じる。

本発明は上記事情に鑑みてなされたものであり、その目的は、回路規模の大幅な増加を招くことなく、スイッチング素子の故障を検出することができる昇圧型スイッチング電源回路を提供することにある。

請求項１に記載の昇圧型スイッチング電源回路（８、２２、３２、４２、５２、６２、７２、８２）は、インダクタ（Ｌ１）と、オンすることによりインダクタに流れる電流を増加させるスイッチング素子（Ｑ４）と、を備え、入力端子（５）を介して供給される入力電圧を昇圧する昇圧動作を行う。このような昇圧型スイッチング電源回路は、昇圧制御回路（１２）、故障検出制御回路（１５、６４、８３）、電流検出部（１９、３３、４３、６３、７３）および切替部（１６）を備える。昇圧制御回路は、スイッチング素子の駆動を制御して昇圧動作を実行する。故障検出制御回路は、スイッチング素子の駆動を制御してスイッチング素子の故障を検出する。電流検出部は、スイッチング素子に流れる電流を検出する。切替部は、昇圧制御回路および故障検出制御回路のうちいずれか一方がスイッチング素子の駆動を制御可能となるように切り替えを行う。この場合、昇圧制御回路は、スイッチング素子の駆動を制御するための制御信号を出力する。また、この場合、故障検出制御回路は、スイッチング素子の駆動を制御するための制御信号を出力する。そして、切替部は、昇圧制御回路および故障検出制御回路から出力される各制御信号のうちいずれか一方を出力する切替動作を行うセレクタを備え、セレクタから出力される制御信号に基づいてスイッチング素子が駆動されることにより、昇圧制御回路および故障検出制御回路のうちいずれか一方がスイッチング素子の駆動を制御可能となるように切り替えを行う。

上記構成では、昇圧動作の実行に先立って、切替部は、故障検出制御回路によりスイッチング素子の駆動が制御されるように切り替えを行う。そして、故障検出制御回路は、スイッチング素子をオン駆動し、電流検出部による電流の検出結果に基づいてスイッチング素子のオープン故障を検出する。上記構成において、スイッチング素子がオープン故障している場合、そのスイッチング素子がオン駆動されたとしても、そのスイッチング素子に流れる電流は増加することがない。そのため、上記オープン故障の検出では、例えば電流検出部による電流の検出値が所定の閾値に達しない場合にスイッチング素子がオープン故障していると判断することができる。

このようにすれば、実際の昇圧動作を実行することなく、スイッチング素子のオープン故障を検出することが可能となる。そして、この場合、従来の昇圧型スイッチング電源回路の構成に対し、故障検出制御回路を追加することにより、上記オープン故障の検出が可能となっており、フィードバック系の回路に大幅な変更および追加を加える必要がない。したがって、上記構成によれば、回路規模の大幅な増加を招くことなく、スイッチング素子の故障を検出することができるという優れた効果が得られる。

請求項２に記載の昇圧型スイッチング電源回路は、さらに、入力端子からインダクタへと至る電源供給経路に直列に介在する通断電用スイッチを備える。その通断電用スイッチのオンとオフは、故障検出制御回路により制御される。この場合、昇圧動作の実行に先立って、故障検出制御回路は、通断電用スイッチをオンし、電流検出部による電流の検出結果に基づいてスイッチング素子のショート故障を検出する。

上記構成において、スイッチング素子がショート故障している場合、通断電用スイッチがオンされると、上記スイッチング素子がオン駆動されていないにもかかわらず、そのスイッチング素子に流れる電流が増加する。そのため、上記ショート故障の検出では、例えば電流検出部による電流の検出値が所定の閾値に達した場合にスイッチング素子がショート故障していると判断することができる。このようにすれば、実際の昇圧動作を実行することなく、スイッチング素子のオープン故障に加えてショート故障についても検出することができる。

第１実施形態に係る電源システムの構成を模式的に示す図 第１実施形態に係る故障検出処理の内容を模式的に示す図 第１実施形態に係る正常時における電源回路の動作を説明するためのものであり、各部の信号の波形を模式的に示す図 第１実施形態に係る検出閾値の具体的な設定例を説明するためのものであり、発生電流を模式的に示す図 第１実施形態に係るショート故障発生時における電源回路の動作を説明するためのものであり、各部の信号の波形を模式的に示す図 第１実施形態に係るオープン故障発生時における電源回路の動作を説明するためのものであり、各部の信号の波形を模式的に示す図 第２実施形態に係る電源システムの構成を模式的に示す図 第３実施形態に係る電源システムの構成を模式的に示す図 第４実施形態に係る電源システムの構成を模式的に示す図 第５実施形態に係る電源システムの構成を模式的に示す図 第６実施形態に係る電源システムの構成を模式的に示す図 第７実施形態に係る電源システムの構成を模式的に示す図 第８実施形態に係る電源システムの構成を模式的に示す図 第８実施形態に係るオープン故障発生時における電源回路の動作を説明するためのものであり、各部の信号の波形を模式的に示す図

以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１〜図６を参照して説明する。
図１に示す電源システム１は、車両に搭載されるData Communication Module、つまりＤＣＭと称される無線通信ＥＣＵに用いられる。

電源システム１には、車両に搭載された車両バッテリ２から入力端子３を介して電圧＋Ｂが供給されるとともに、車両に搭載されたバックアップバッテリ４から入力端子５を介して電圧ＢＵＢが供給される。なお、バックアップバッテリ４は、例えばリチウムイオン電池などから構成されている。電源システム１は、電圧＋Ｂまたは電圧ＢＵＢから上記無線通信ＥＣＵの各構成の電源電圧となる出力電圧Ｖoutを生成し、出力端子６を介して出力する。なお、出力電圧Ｖoutの目標値は、例えば＋５Ｖとなっている。

電源システム１は、２つの電源回路７、８を備えている。電源回路７は、車両バッテリ２から供給される電圧＋Ｂを降圧して出力する降圧型のＤＣ／ＤＣコンバータである。この場合、電源回路７は、電圧＋Ｂが正常と考えられる範囲の電圧値である期間、つまり定常時に動作するものであり、電源システム１における主たる電源回路である。

一方、電源回路８は、バックアップバッテリ４から供給される電圧ＢＵＢを昇圧して出力する昇圧型スイッチング電源回路である。なお、詳細な構成は後述するが、本実施形態の電源回路８は、同期整流構成となっている。この場合、電源回路８は、例えばクランキングなどにより電圧＋Ｂの電圧値が出力電圧Ｖoutの目標値未満にまで低下した場合、車両バッテリ２が車両から外された場合などの異常時に動作するものであり、電源システム１における補助的な電源回路である。

電源回路７の入力端子Ｐｉは、逆流阻止用のダイオード９を逆方向に介して電源システム１の入力端子３に接続されている。電源回路７の出力端子Ｐｏは、電源線１０に接続されている。なお、電源線１０は、電源システム１の出力端子６に接続されている。電源回路７の出力電圧の目標値は、電源システム１の出力電圧Ｖoutの目標値と同様の値（例えば＋５Ｖ）となっている。

電源回路８は、入力端子５を介して供給される入力電圧である電圧ＢＵＢを昇圧する昇圧動作を行うものであり、トランジスタＱ１〜Ｑ４、インダクタＬ１、コンデンサＣ１、Ｃ２、抵抗Ｒ１および制御回路１１などを備えている。トランジスタＱ１、Ｑ２は、いずれもＰチャネル型のＭＯＳトランジスタである。トランジスタＱ１、Ｑ２の各ドレイン・ソース間には、ドレイン側をアノードとしたボディダイオードＤ１、Ｄ２が接続されている。

トランジスタＱ１、Ｑ２は、互いのソースが共通接続されている。トランジスタＱ１のドレインは、入力端子５に接続されている。トランジスタＱ２のドレインは、コンデンサＣ１を介して回路の基準電位となるグランド電位（０Ｖ）が与えられるグランド線Ｌｇに接続されている。また、トランジスタＱ２のドレインは、インダクタＬ１を介してノードＮ１に接続されている。トランジスタＱ１、Ｑ２の各ゲートには、制御回路１１から出力される駆動信号ＣＵＴが与えられている。これにより、トランジスタＱ１、Ｑ２の駆動は、制御回路１１により制御される。

トランジスタＱ３は、Ｐチャネル型のＭＯＳトランジスタであり、そのドレイン・ソース間には、ドレイン側をアノードとしたボディダイオードＤ３が接続されている。トランジスタＱ３のドレインはノードＮ１に接続され、そのソースは電源線１０に接続されている。トランジスタＱ３のゲートには、制御回路１１から出力される駆動信号ＥＸＰが与えられている。これにより、トランジスタＱ３の駆動は、制御回路１１により制御される。電源線１０およびグランド線Ｌｇの間には、出力電圧Ｖoutを平滑するためのコンデンサＣ２が接続されている。

トランジスタＱ４は、Ｎチャネル型のＭＯＳトランジスタであり、そのドレインはノードＮ１に接続されている。トランジスタＱ４のソースは、電流検出用の抵抗Ｒ１を介してグランド線Ｌｇに接続されている。トランジスタＱ４のゲートには、制御回路１１から出力される駆動信号ＥＸＮが与えられている。これにより、トランジスタＱ４の駆動は、制御回路１１により制御される。

トランジスタＱ４および抵抗Ｒ１の相互接続点であるノードＮ２の電圧は、トランジスタＱ４に流れる電流に対応した電圧信号である電流検出信号ＩＳとして、制御回路１１に入力されている。また、電源線１０の電圧そのもの、または電源線１０の電圧を分圧した電圧は、出力電圧Ｖoutに対応した電圧信号である電圧検出信号ＦＢとして、制御回路１１に入力されている。制御回路１１は、電圧検出信号ＦＢに基づいて、出力電圧Ｖoutを目標値に一致させるようにフィードバック制御を行う。

上記構成において、トランジスタＱ１、Ｑ２は、入力端子５からインダクタＬ１へと至る電源供給経路に直列に介在する通断電用スイッチに相当する。また、上記構成において、トランジスタＱ４は、オンされることによりインダクタＬ１に流れる電流を増加させるスイッチング素子に相当する。さらに、上記構成において、抵抗Ｒ１は、スイッチング素子とグランドとの間に直列に介在するように設けられたシャント抵抗に相当する。

なお、この場合、トランジスタＱ１、Ｑ２は、入力端子５およびインダクタＬ１の間に、それぞれのボディダイオードＤ１、Ｄ２が互いに逆向きとなるように直列接続されている。このような構成によれば、トランジスタＱ１、Ｑ２がオフされると、ボディダイオードＤ１、Ｄ２を経由して電流が流れることも防止されるため、入力端子５からインダクタＬ１へと至る電源供給経路を完全に遮断することができる。

制御回路１１は、例えばApplication Specific Integrated Circuit、つまりＡＳＩＣにより構成されている。制御回路１１は、昇圧制御回路１２、検出回路１３、フィルタ回路１４、故障検出制御回路１５、セレクタ１６およびプリドライバ１７、１８を備えている。図示は省略しているが、制御回路１１には、電圧ＢＵＢまたは電圧ＢＵＢに基づいて生成される電圧が電源電圧として供給されている。制御回路１１は、このような電源電圧の供給を受けて動作する構成となっている。

昇圧制御回路１２は、トランジスタＱ３、Ｑ４の駆動を制御して昇圧動作を実行するものであり、例えばロジック回路により構成されている。昇圧制御回路１２は、電圧検出信号ＦＢに基づいてトランジスタＱ３、Ｑ４の駆動を制御するための制御信号Ｓａを生成して出力する。

この場合、トランジスタＱ３、Ｑ４は、一方がオンされるときには他方がオフされる、つまり相補的にオンオフされる。なお、「相補的にオンオフされる」とは、双方のスイッチがオフする期間、いわゆるデッドタイムを設けるケースを除外するものではない。昇圧制御回路１２から出力される制御信号Ｓａは、セレクタ１６の一方の入力端子に入力される。

検出回路１３は、抵抗Ｒ１の端子電圧に基づいてトランジスタＱ４に流れる電流を検出するもので、ヒステリシス付きのコンパレータＣＰ１を備えている。コンパレータＣＰ１の非反転入力端子には電流検出信号ＩＳが入力され、その反転入力端子には基準電圧Ｖrefが入力される。基準電圧Ｖrefは、図示しない基準電圧生成回路により生成されるものであり、トランジスタＱ４に流れる電流の検出閾値に対応した電圧である。なお、検出閾値は、後述するトランジスタＱ４の故障検出などに用いられる。

上記構成によれば、コンパレータＣＰ１の出力信号ＩＳ＿Ｄは、電流検出信号ＩＳが基準電圧Ｖrefを下回るとロウレベル（例えば０Ｖ）になり、電流検出信号ＩＳが基準電圧Ｖrefを上回るとハイレベル（例えば＋５Ｖ）になる。以下、ロウレベルをＬレベルと称するとともに、ハイレベルをＨレベルと称する。この場合、抵抗Ｒ１および検出回路１３により、トランジスタＱ４に流れる電流を検出する電流検出部１９が構成される。

フィルタ回路１４は、例えばローパスフィルタであり、コンパレータＣＰ１の出力信号ＩＳ＿Ｄを入力し、その入力した信号からノイズを除去した信号を出力する。フィルタ回路１４の出力信号は、故障検出制御回路１５に入力されている。故障検出制御回路１５は、トランジスタＱ３、Ｑ４の駆動を制御してトランジスタＱ４の故障を検出するものであり、例えばロジック回路により構成されている。詳細は後述するが、故障検出制御回路１５は、電流検出部１９による電流の検出結果を表すフィルタ回路１４の出力信号に基づいてトランジスタＱ４の故障を検出する。

故障検出制御回路１５は、トランジスタＱ１、Ｑ２を駆動するための駆動信号ＣＵＴを生成し、その駆動信号ＣＵＴをトランジスタＱ１、Ｑ２のゲートへ出力する。つまり、この場合、トランジスタＱ１、Ｑ２のオンとオフは、故障検出制御回路１５により制御される。故障検出制御回路１５は、トランジスタＱ３、Ｑ４の駆動を制御するための制御信号Ｓｂを生成して出力する。故障検出制御回路１５から出力される制御信号Ｓｂは、セレクタ１６の他方の入力端子に入力される。

また、故障検出制御回路１５は、セレクタ１６による切替動作を制御するための切替信号Ｓｃを生成し、その切替信号Ｓｃをセレクタ１６へ出力する。この場合、故障検出制御回路１５は、外部の制御装置２０との間で通信を行うことができる。なお、制御装置２０は、Micro Processor Unit、つまりＭＰＵを主体として構成されている。詳細は後述するが、故障検出制御回路１５は、トランジスタＱ４の故障を検出する際、制御装置２０と通信を行うようになっている。

セレクタ１６は、切替信号Ｓｃに基づいて、入力される制御信号ＳａおよびＳｂのうちいずれか一方を出力する切替動作を行う。セレクタ１６の出力信号は、プリドライバ１７、１８に与えられる。この場合、セレクタ１６は、昇圧制御回路１２および故障検出制御回路１５のうちいずれか一方がトランジスタＱ３、Ｑ４の駆動を制御可能となるように切り替えを行う切替部に相当する。

プリドライバ１７は、セレクタ１６の出力信号に基づいてトランジスタＱ３を駆動するための駆動信号ＥＸＰを生成し、その駆動信号ＥＸＰをトランジスタＱ３のゲートへ出力する。プリドライバ１８は、セレクタ１６の出力信号に基づいてトランジスタＱ４を駆動するための駆動信号ＥＸＮを生成し、その駆動信号ＥＸＮをトランジスタＱ４のゲートへ出力する。

次に、上記構成の作用について参照して説明する。
［１］故障検出処理について
電源回路８では、昇圧制御回路１２による昇圧動作の実行に先立って、トランジスタＱ４の故障を検出するための処理である故障検出処理が行われる。具体的には、電源回路８では、例えば起動時に故障検出処理が実行される。なお、起動時とは、電源投入時、つまり電源回路８に対して電圧ＢＵＢの供給が開始されたときのことである。

故障検出処理は、故障検出制御回路１５を主体として実行されるものであり、その具体的な内容は、例えば図２に示すような内容となっている。なお、この場合、故障検出処理が開始される時点よりも前の任意の時点において、セレクタ１６から制御信号Ｓｂが出力されるように、つまり故障検出制御回路１５によりトランジスタＱ３、Ｑ４の駆動が制御されるように、セレクタ１６の動作が制御されるようになっている。

図２に示すように、故障検出処理が開始されると、まずステップＳ１０１が実行される。ステップＳ１０１では、トランジスタＱ１、Ｑ２がオン駆動される。なお、この時点では、トランジスタＱ３、Ｑ４は、オフ駆動されている。続くステップＳ１０２では、フィルタ回路１４の出力信号に基づいて、トランジスタＱ４に流れる電流が検出閾値に達したか否かが判断される。

ここで、トランジスタＱ４に流れる電流が検出閾値に達した場合、ステップＳ１０２で「ＹＥＳ」となり、ステップＳ１０３に進む。この場合、トランジスタＱ４がオフ駆動されているにもかかわらず、トランジスタＱ４に電流が流れていると考えられる。したがって、ステップＳ１０３では、トランジスタＱ４にショート故障が生じていることが検出され、今回の故障検出処理による検出結果として「ショート故障」が記憶される。ステップＳ１０３の実行後は、故障検出処理が終了となる。

この場合、故障検出処理においてトランジスタＱ４がショート故障していることが検出されたため、故障検出処理の終了後、昇圧制御回路１２による昇圧動作の実行が禁止されるとともに、故障検出時の処理が実行される。なお、故障検出時の処理としては、例えば制御装置２０に対してトランジスタＱ４が故障している旨を報知するといった処理などを挙げることができる。

一方、トランジスタＱ４に流れる電流が検出閾値に達しない場合、ステップＳ１０２で「ＮＯ」となり、ステップＳ１０４に進む。ステップＳ１０４では、トランジスタＱ４がオン駆動される。続くステップＳ１０５では、フィルタ回路１４の出力信号に基づいて、トランジスタＱ４に流れる電流が検出閾値に達したか否かが判断される。

ここで、トランジスタＱ４に流れる電流が検出閾値に達しない場合、ステップＳ１０５で「ＮＯ」となり、ステップＳ１０６に進む。この場合、トランジスタＱ４がオン駆動されているにもかかわらず、トランジスタＱ４に電流が流れていないと考えられる。したがって、ステップＳ１０６では、トランジスタＱ４にオープン故障が生じていることが検出され、今回の故障検出処理による検出結果として「オープン故障」が記憶される。

ステップＳ１０６の実行後は、故障検出処理が終了となる。この場合、故障検出処理においてトランジスタＱ４がオープン故障していることが検出されたため、故障検出処理の終了後、昇圧制御回路１２による昇圧動作の実行が禁止されるとともに、故障検出時の処理が実行される。

一方、トランジスタＱ４に流れる電流が検出閾値に達した場合、ステップＳ１０５で「ＹＥＳ」となり、ステップＳ１０７に進む。この場合、トランジスタＱ４には、ショート故障およびオープン故障のいずれも生じていないと考えられる。したがって、ステップＳ１０７では、トランジスタＱ４が正常であることが検出され、今回の故障検出処理による検出結果として「正常」が記憶される。

また、ステップＳ１０７では、トランジスタＱ４がオフ駆動される。ステップＳ１０７の実行後は、故障検出処理が終了となる。この場合、故障検出処理においてトランジスタＱ４が正常であることが検出されたため、故障検出処理の終了後、昇圧制御回路１２による昇圧動作の実行が許可される。

このように、上記構成の電源回路８では、昇圧制御回路１２による昇圧動作の実行に先立って、故障検出制御回路１５は、故障検出制御回路１５によりトランジスタＱ３、Ｑ４の駆動が制御されるようにセレクタ１６の動作を制御する。そして、故障検出制御回路１５は、トランジスタＱ４をオン駆動し、電流検出部１９による電流の検出結果に基づいてトランジスタＱ４のオープン故障を検出する。

また、上記構成の電源回路８では、昇圧制御回路１２による昇圧動作の実行に先立って、故障検出制御回路１５は、トランジスタＱ１、Ｑ２をオンし、電流検出部１９による電流の検出結果に基づいてトランジスタＱ４のショート故障を検出する。ただし、この場合、故障検出制御回路１５は、トランジスタＱ４のオープン故障の検出に先立って、トランジスタＱ４のショート故障の検出を行う。

［２］正常時の動作
トランジスタＱ４に故障が生じていない正常時における電源回路８の動作について図３を参照して説明する。なお、図３などにおいて、電流検出信号ＩＳは、紙面の都合上、比較的緩やかに上昇するような波形として示しているが、実際はさらに急峻に上昇するような信号波形となっている。

図３に示すように、電圧ＢＵＢが定常値まで上昇すると、制御回路１１が正常に動作を開始する。このとき、駆動信号ＣＵＴおよびＥＸＰは電圧ＢＵＢと同程度の電圧値であるＯＦＦレベルとなっており、これにより、トランジスタＱ１〜Ｑ３はオフ駆動されている。また、駆動信号ＥＸＮはグランド電位（０Ｖ）と同程度の電圧値であるＯＦＦレベルとなっており、これにより、トランジスタＱ４はオフ駆動されている。

このような状態となっている期間中の任意の時刻ｔ１において、故障検出制御回路１５によりトランジスタＱ３、Ｑ４の駆動が制御されるようにセレクタ１６の切替動作が行われる。その後、時刻ｔ２において、故障検出制御回路１５は、駆動信号ＣＵＴをグランド電位（０Ｖ）と同程度の電圧値であるＯＮレベルに転じさせることにより、トランジスタＱ１、Ｑ２をオン駆動する。

この場合、トランジスタＱ４は正常であるとともにオフ駆動されているため、トランジスタＱ４に電流は流れない。そのため、電流検出信号ＩＳがグランド電位（０Ｖ）から上昇することがなく、これにより出力信号ＩＳ＿ＤはＬレベルのままとなる。したがって、この場合、トランジスタＱ４にショート故障が生じていないと判断することができる。

その後、時刻ｔ３において、故障検出制御回路１５は、駆動信号ＥＸＮを電源電圧（例えば電圧ＢＵＢ）と同程度の電圧値であるＯＮレベルに転じさせることにより、トランジスタＱ４をオン駆動する。この場合、トランジスタＱ４は正常であるとともにオン駆動されているため、トランジスタＱ４に電流が流れ、これに伴い、電流検出信号ＩＳが上昇する。

そして、電流検出信号ＩＳが基準電圧Ｖrefに達した時点、つまりトランジスタＱ４に流れる電流が検出閾値に達した時点である時刻ｔ４において、出力信号ＩＳ＿ＤがＨレベルに転じる。したがって、この場合、トランジスタＱ４にオープン故障が生じていないと判断することができる。

故障検出制御回路１５は、フィルタ回路１４の出力信号に基づいて出力信号ＩＳ＿ＤがＨレベルに転じたことを検出すると、駆動信号ＥＸＮをＯＦＦレベルに転じさせることにより、トランジスタＱ４をオフ駆動する。なお、ここで、トランジスタＱ４を直ちにオフ駆動しないと、トランジスタＱ４に過大な電流が流れるおそれがある。そのため、故障検出制御回路１５は、上記検出の後、直ちにトランジスタＱ４をオフ駆動するように制御を行うようになっている。

しかし、上記検出から実際にトランジスタＱ４がオフされるまでには、回路動作などに起因する遅延時間が存在する。この場合、故障検出制御回路１５は、ロジック回路として構成されており、クロック信号に同期した動作となる。したがって、上記遅延時間には、故障検出制御回路１５におけるクロック同期に伴う遅延も含まれることになる。このような遅延時間を無視して検出閾値を設定すると、上記検出から実際にトランジスタＱ４がオフされるまでの間に過大な電流が流れてしまい、トランジスタＱ４が故障するおそれがある。

そこで、本実施形態では、このような遅延時間を考慮し、トランジスタＱ４に流れる電流がトランジスタＱ４の定格電流未満に抑えられるように、検出閾値を設定している。以下、検出閾値の具体的な設定例に関して図４を参照して説明する。この場合、上記遅延時間は、１．５μｓとなっており、トランジスタＱ４の定格電流は、６Ａとなっている。

また、この場合、バックアップバッテリ４がリチウムイオン電池などの二次電池であり、電圧ＢＵＢの定常値は、＋３．６Ｖとなっている。また、インダクタＬ１のインダクタンス値は、２．２μＨとなっている。さらに、電源回路８を構成する各素子の抵抗に関する仕様は、次のようになっている。

トランジスタＱ１のオン抵抗：２５ｍΩ
トランジスタＱ２のオン抵抗：２５ｍΩ
インダクタＬ１の等価直列抵抗：３４ｍΩ
トランジスタＱ４のオン抵抗：１９ｍΩ
抵抗Ｒ１の抵抗値：３３ｍΩ
回路基板などの寄生抵抗：５０ｍΩ
したがって、入力端子５からグランド線Ｌｇへと至る経路の抵抗値は、１８６ｍΩとなっている。

上記構成の電源回路８では、トランジスタＱ４がオンされた直後、電圧ＢＵＢの電圧値、入力端子５からグランド線Ｌｇへと至る経路の抵抗値、インダクタＬ１のインダクタンス値などにより定まる電流がトランジスタＱ４に流れる。なお、以下、トランジスタＱ４に流れる電流のことを発生電流とも呼ぶ。図４に示すように、トランジスタＱ４がオンされた時点からの経過時間に比例して発生電流は増加するようになっている。

本実施形態では、検出閾値は１．２６Ａに設定されている。なお、検出閾値を１．２６Ａに設定するためには、基準電圧Ｖrefを４２ｍＶとすればよい。この場合、図４に示すように、トランジスタＱ４がオンされた時点から約０．８μｓ後に発生電流が１．２６Ａに達する。これにより、電流検出信号ＩＳが基準電圧Ｖrefに達してコンパレータＣＰ１の出力信号ＩＳ＿Ｄが反転する。

その後、遅延時間（１．５μｓ）が経過した後、つまりトランジスタＱ４がオンされた時点から約２．３μｓ後、トランジスタＱ４がオフされる。このとき、発生電流は３．４９Ａとなっており、トランジスタＱ４の定格電流である６Ａより十分低い電流に抑えられている。したがって、上記構成によれば、故障検出処理において、トランジスタＱ４に、その定格電流を超える電流が流れることがない。

［３］ショート故障発生時の動作
トランジスタＱ４にショート故障が生じているショート故障発生時における電源回路８の動作について図５を参照して説明する。なお、この場合、トランジスタＱ１、Ｑ２がオン駆動される時点、つまり時刻ｔ２までの動作は、正常時の動作と同様である。ただし、この場合、トランジスタＱ４はショート故障している。そのため、トランジスタＱ１、Ｑ２がオン駆動されると、直ちにトランジスタＱ４に電流が流れ、これに伴い、電流検出信号ＩＳが上昇する。

そして、電流検出信号ＩＳが基準電圧Ｖrefに達した時点、つまりトランジスタＱ４に流れる電流が検出閾値に達した時点である時刻ｔ３において、出力信号ＩＳ＿ＤがＨレベルに転じる。したがって、この場合、トランジスタＱ４にショート故障が生じていると判断することができる。

故障検出制御回路１５は、フィルタ回路１４の出力信号に基づいて出力信号ＩＳ＿ＤがＨレベルに転じたことを検出すると、駆動信号ＣＵＴをＯＦＦレベルに転じさせることにより、トランジスタＱ１、Ｑ２をオフ駆動する。このようにすることで、ショート故障したトランジスタＱ４に過大な電流が流れることが防止される。

［４］オープン故障発生時の動作
トランジスタＱ４にオープン故障が生じているオープン故障発生時における電源回路８の動作について図６を参照して説明する。なお、この場合、トランジスタＱ４がオン駆動される時点、つまり時刻ｔ３までの動作は、正常時の動作と同様である。ただし、この場合、トランジスタＱ４はオープン故障しているため、トランジスタＱ４がオン駆動されても、トランジスタＱ４に電流は流れない。

そのため、電流検出信号ＩＳがグランド電位（０Ｖ）から上昇することがなく、これにより出力信号ＩＳ＿ＤはＬレベルのままとなる。したがって、この場合、トランジスタＱ４にオープン故障が生じていると判断することができる。このようにしてオープン故障の検出が終わった後は、トランジスタＱ４をオフ駆動する必要がある。なぜなら、トランジスタＱ４をオン駆動し続けていると、トランジスタＱ４が急に正常に復帰した場合などに、過大な電流が流れるおそれがあるからである。

本実施形態では、故障検出制御回路１５は、外部の制御装置２０からトランジスタＱ４をオフ駆動する旨の指示が与えられるまでトランジスタＱ４のオン駆動を継続し、上記指示が与えられるとトランジスタＱ４をオフ駆動するようになっている。これにより、オープン故障の検出が終了してから一定時間が経過した後、トランジスタＱ４がオフ駆動される。

以上説明した本実施形態によれば、次のような効果が得られる。
電源回路８では、昇圧制御回路１２による昇圧動作の実行に先立って、故障検出制御回路１５によりトランジスタＱ３、Ｑ４の駆動が制御されるようにセレクタ１６の切替動作が行われる。そして、故障検出制御回路１５は、トランジスタＱ４をオン駆動し、電流検出部１９による電流の検出結果に基づいてトランジスタＱ４のオープン故障を検出する。電源回路８において、トランジスタＱ４がオープン故障している場合、トランジスタＱ４がオン駆動されたとしても、トランジスタＱ４に流れる電流は増加することがない。そのため、上記オープン故障の検出では、トランジスタＱ４に流れる電流が所定の検出閾値に達しない場合にトランジスタＱ４がオープン故障していると判断することができる。

このようにすれば、実際の昇圧動作を実行することなく、トランジスタＱ４のオープン故障を検出することが可能となる。そして、この場合、従来の昇圧型スイッチング電源回路の構成に対し、ロジック回路として構成される故障検出制御回路１５などを追加することにより、上記オープン故障の検出が可能となっており、フィードバック系の回路に大幅な変更および追加を加える必要がない。したがって、本実施形態によれば、回路規模の大幅な増加を招くことなく、トランジスタＱ４の故障を検出することができるという優れた効果が得られる。

電源回路８は、入力端子５からインダクタＬ１へと至る電源供給経路に直列に介在するトランジスタＱ１、Ｑ２を備え、それらトランジスタＱ１、Ｑ２のオンとオフは、故障検出制御回路１５により制御される。この場合、昇圧動作の実行に先立って、故障検出制御回路１５は、トランジスタＱ１、Ｑ２をオン駆動し、電流検出部１９による電流の検出結果に基づいてトランジスタＱ４のショート故障を検出する。

電源回路８において、トランジスタＱ４がショート故障している場合、トランジスタＱ１、Ｑ２がオン駆動されると、トランジスタＱ４がオン駆動されていないにもかかわらず、トランジスタＱ４に流れる電流が増加する。そのため、上記ショート故障の検出では、トランジスタＱ４に流れる電流が所定の検出閾値に達した場合にトランジスタＱ４がショート故障していると判断することができる。このようにすれば、実際の昇圧動作を実行することなく、トランジスタＱ４のオープン故障に加えてショート故障についても検出することができる。

トランジスタＱ４は、電圧ＢＵＢが与えられる入力端子５とグランド線Ｌｇとの間に直列に介在している。そのため、トランジスタＱ４がショート故障した場合、過大な短絡電流が流れるおそれがある。一方、トランジスタＱ４がオープン故障した場合、昇圧動作を実行することができなくなるものの、過大な短絡電流が流れるおそれはない。そこで、本実施形態では、故障検出制御回路１５は、トランジスタＱ４のオープン故障の検出に先立って、トランジスタＱ４のショート故障の検出を行うようになっている。このようにすれば、故障が生じた場合において一層問題となる可能性があるショート故障の検出を優先的に実行することが可能となり、安全性を向上させることができる。

なお、本実施形態の構成によれば、次のように、トランジスタＱ３のショート故障を検出することも可能である。すなわち、故障検出制御回路１５は、昇圧制御回路１２による昇圧動作の実行に先立って、トランジスタＱ１、Ｑ２をオン駆動するとともに、トランジスタＱ３、Ｑ４をオフ駆動する。このような状態において、制御装置２０は、通信を介して電流検出信号ＦＢをモニタする。

この場合、トランジスタＱ３が正常であれば、電流検出信号ＦＢはロウレベル（０Ｖ）に固定されている。しかし、トランジスタＱ３がショート故障している場合、電流検出信号ＦＢは電圧ＢＵＢの電圧値に近いレベルとなる。制御装置２０は、このような点を考慮し、上述したようにモニタした電流検出信号ＦＢのレベルに基づいてトランジスタＱ３のショート故障を検出することができる。なお、トランジスタＱ３のショート故障の検出は、必ずしも制御装置２０側で行わなくともよく、制御回路１１側で行ってもよい。

（第２実施形態）
以下、第２実施形態について図７を参照して説明する。
図７に示すように、本実施形態の電源システム２１が備える電源回路２２は、第１実施形態の電源回路８と同様の昇圧型スイッチング電源回路である。ただし、電源回路２２は、電源回路８に対し、トランジスタＱ３に代えてダイオードＤ２１を備えたダイオード整流の構成となっている点が異なる。

この場合、ダイオードＤ２１のアノードはノードＮ１に接続され、そのカソードは電源線１０に接続されている。このようなダイオード整流の構成である電源回路２２であっても、第１実施形態と同様の故障検出を行うことが可能である。したがって、本実施形態によっても、第１実施形態と同様の効果が得られる。

（第３実施形態）
以下、第３実施形態について図８を参照して説明する。
図８に示すように、本実施形態の電源システム３１が備える電源回路３２は、第１実施形態の電源回路８と同様の昇圧型スイッチング電源回路である。ただし、電源回路３２は、電源回路８に対し、電流検出部１９に代えて電流検出部３３を備えている点が異なる。電流検出部３３は、電流検出部１９と同様の構成、つまり抵抗Ｒ１および検出回路１３を備えている。ただし、この場合、検出回路１３のコンパレータＣＰ１は、抵抗Ｒ１の低電位側の電位であるグランドを基準電位として動作するようになっている。

以上説明した本実施形態によっても、第１実施形態と同様の故障検出を行うことが可能であるため、第１実施形態と同様の効果が得られる。さらに、本実施形態では、電流検出部３３におけるグランドが共通化されている。つまり、抵抗Ｒ１側のグランドと検出回路１３側のグランドとが共通化されているため、グランドの電位差による電流検出の誤差が生じることがない。したがって、本実施形態によれば、電流検出の精度を向上させることが可能となり、その結果、故障検出の精度を高めることができる。

（第４実施形態）
以下、第４実施形態について図９を参照して説明する。
図９に示すように、本実施形態の電源システム４１が備える電源回路４２は、第３実施形態の電源回路３２と同様の昇圧型スイッチング電源回路である。ただし、電源回路４２は、電源回路３２に対し、電流検出部３３に代えて電流検出部４３を備えている点が異なる。

電流検出部４３は、電流検出部３３と同様の構成に加え、増幅回路４４を備えている。増幅回路４４は、差動増幅器であり、その非反転入力端子には、電流検出信号ＩＳが入力されている。増幅回路４４の反転入力端子には、グランド線Ｌｇの電位に対応した信号が入力されている。このような構成により、増幅回路４４は、抵抗Ｒ１の端子電圧を増幅して出力する。この場合、コンパレータＣＰ１の非反転入力端子には、増幅回路４４の出力信号が入力されている。

以上説明した本実施形態によっても、第１実施形態と同様の故障検出を行うことが可能であるため、第１実施形態と同様の効果が得られる。さらに、本実施形態では、抵抗Ｒ１の端子電圧を増幅する増幅回路４４を設け、その増幅回路４４の出力信号を用いてトランジスタＱ４に流れる電流が検出閾値に達したか否かを判断する構成となっている。このようにすれば、抵抗Ｒ１の抵抗値を一層小さくすることが可能となり、電源回路４２における損失低減、効率向上などの効果が得られる。

（第５実施形態）
以下、第５実施形態について図１０を参照して説明する。
図８に示すように、本実施形態の電源システム５１が備える電源回路５２は、第１実施形態の電源回路８に対し、制御回路１１に代えて制御回路５３を備えている点が異なる。制御回路５３は、制御回路１１と同様の構成に加え、トランジスタＱ３、Ｑ４および抵抗Ｒ１を備えている。

すなわち、電源回路５２では、トランジスタＱ３、Ｑ４および抵抗Ｒ１は、ＡＳＩＣとして構成された制御回路５３に内蔵されている。このようにトランジスタＱ３、Ｑ４などが制御回路５３に内蔵された構成の電源回路５２であっても、第１実施形態と同様の故障検出を行うことが可能である。したがって、本実施形態によっても、第１実施形態と同様の効果が得られる。

（第６実施形態）
以下、第６実施形態について図１１を参照して説明する。
一般に、昇圧型スイッチング電源回路は、オンすることによりインダクタに流れる電流を増加させるスイッチング素子に過電流判定閾値を超える過大な電流が流れたことを検出するための過電流検出回路を備えている。このような過電流検出回路の構成の少なくとも一部を共用化することにより、トランジスタＱ４に流れる電流を検出する電流検出部を構成することが可能である。

本実施形態では、上述した過電流検出回路が備えるコンパレータを共用化することにより、トランジスタＱ４に流れる電流を検出する電流検出部を構成するようになっている。具体的には、図１１に示すように、本実施形態の電源システム６１が備える電源回路６２は、第１実施形態の電源回路８に対し、電流検出部１９に代えて電流検出部６３を備えている点、故障検出制御回路１５に代えて故障検出制御回路６４を備えている点などが異なる。

電流検出部６３の検出回路６５は、検出回路１３が備えるコンパレータＣＰ１と同様のヒステリシス付きのコンパレータＣＰ６１、スイッチＳＷ６１、ＳＷ６２などを備えている。コンパレータＣＰ６１の非反転入力端子には、電流検出信号ＩＳが入力される。コンパレータＣＰ６１の反転入力端子には、スイッチＳＷ６１を介して基準電圧Ｖref1が入力されるとともに、スイッチＳＷ６２を介して基準電圧Ｖref2が入力される。

基準電圧Ｖref1は、第１実施形態などにおける基準電圧Ｖrefと同様の検出閾値に対応した電圧である。一方、基準電圧Ｖref2は、過電流判定閾値に対応した電圧であり、基準電圧Ｖref1よりも高い電圧となっている。過電流判定閾値は、トランジスタＱ４に過大な電流が流れたことを検出する際、つまり過電流検出の際に用いられる。

スイッチＳＷ６１、ＳＷ６２のオンとオフは、故障検出制御回路６４により制御される。故障検出制御回路６４は、故障検出制御回路１５と同様、トランジスタＱ４の故障を検出する機能を有するとともに、トランジスタＱ４に過電流判定閾値を超える過大な電流が流れたことを検出する過電流検出回路としての機能も有する。なお、故障検出制御回路６４は、単独で過電流検出回路としての機能を実現する構成および外部の制御装置２０と協働して過電流検出回路としての機能を実現する構成のいずれでもよい。

故障検出制御回路６４は、電源回路６２の起動時などにはスイッチＳＷ６１をオンするとともにスイッチＳＷ６２をオフする。これにより、起動時などにおいて、第１実施形態などと同様の故障検出処理を実行することが可能となる。また、故障検出制御回路６４は、通常時にはスイッチＳＷ６１をオフするとともにスイッチＳＷ６２をオンする。これにより、通常時において、上述した過電流検出を実現することが可能となる。

以上説明した本実施形態によっても、第１実施形態と同様の故障検出を行うことが可能であるため、第１実施形態と同様の効果が得られる。さらに、本実施形態では、トランジスタＱ４に過電流が流れたことを検出するための過電流検出回路の構成の一部、具体的にはコンパレータＣＰ６１を共用化することにより、故障検出に用いるための電流検出部６３を構成するようになっている。このようにすれば、共用化された構成の分だけ回路素子を削減することが可能となり、その結果、電源回路６２の回路規模を小さく抑えることができるという効果が得られる。

（第７実施形態）
以下、第７実施形態について図１２を参照して説明する。
図１２に示すように、本実施形態の電源システム７１が備える電源回路７２は、第１実施形態の電源回路８に対し、電流検出部１９に代えて電流検出部７３を備えている点などが異なる。電流検出部７３は、電流検出部１９と同様、トランジスタＱ４に流れる電流を検出するものであるが、次の点において電流検出部１９とは異なる。

すなわち、電流検出部１９は、トランジスタＱ４のロウサイド側にシャント抵抗である抵抗Ｒ１が設けられたロウサイド電流検出の構成であった。これに対し、電流検出部７３は、トランジスタＱ４のハイサイド側にシャント抵抗である抵抗Ｒ７１が設けられたハイサイド電流検出の構成となっている。

具体的には、抵抗Ｒ７１の一方の端子はトランジスタＱ２のドレインに接続され、その他方の端子はインダクタＬ１を介してノードＮ１に接続されている。抵抗Ｒ７１の各端子電圧は、それぞれトランジスタＱ４に流れる電流に対応した電圧信号である電流検出信号ＩＳＰ、ＩＳＮとして、検出回路７４に入力されている。

検出回路７４は、抵抗Ｒ７１の端子電圧に基づいてトランジスタＱ４に流れる電流を検出するもので、ヒステリシス付きのコンパレータＣＰ７１を備えている。コンパレータＣＰ７１の非反転入力端子には電流検出信号ＩＳＰが入力され、その反転入力端子には電流検出信号ＩＳＮが入力されている。

上記したようなハイサイド電流検出の構成である電流検出部７３を備えた電源回路７２であっても、ロウサイド電流検出の構成である電流検出部１９を備えた第１実施形態の電源回路８と同様の故障検出を行うことが可能である。したがって、本実施形態によっても、第１実施形態と同様の効果が得られる。

（第８実施形態）
以下、第８実施形態について図１３および図１４を参照して説明する。
図１３に示すように、本実施形態の電源システム８１が備える電源回路８２は、第１実施形態の電源回路８に対し、故障検出制御回路１５に代えて故障検出制御回路８３を備えている点などが異なる。故障検出制御回路８３は、故障検出制御回路１５と同様、トランジスタＱ４の故障を検出する機能を有する。ただし、故障検出制御回路８３は、タイムアウト機能を有しており、外部の制御装置２０との間で通信を行うことなく、トランジスタＱ４の故障検出を行う。本実施形態の構成では、オープン故障発生時の動作は、図１４に示すようなものとなる。

なお、この場合、トランジスタＱ４がオン駆動される時点、つまり時刻ｔ３までの動作は、図６に示した第１実施形態の構成による動作と同様である。ただし、この場合、故障検出制御回路８３は、トランジスタＱ４にオープン故障が生じていると判断した後、出力信号ＩＳ＿Ｄが反転することなく一定時間Ｔａが経過した時刻ｔ４にてトランジスタＱ４をオフ駆動するようになっている。

以上説明したように、外部の制御装置２０との間で通信を行うことなくトランジスタＱ４の故障検出を行う構成の電源回路８２であっても、第１実施形態と同様のショート故障の検出およびオープン故障の検出を行うことが可能である。したがって、本実施形態によっても、第１実施形態と同様の効果が得られる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

本発明は、車両に搭載される無線通信ＥＣＵに適用される電源回路８、２２、３２、４２、５２、６２、７２、８２に限らず、昇圧型スイッチング電源回路全般に適用することができる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

５…入力端子、８、２２、３２、４２、５２、６２、７２、８２…電源回路、１２…昇圧制御回路、１３、６５、７４…検出回路、１５、６４、８３…故障検出制御回路、１６…セレクタ、１９、３３、４３、６３、７３…電流検出部、４４…増幅回路、Ｌ１…インダクタ、Ｒ１、Ｒ７１…抵抗、Ｑ１、Ｑ２、Ｑ４…トランジスタ。

Claims (6)

1. インダクタ（Ｌ１）と、オンすることにより前記インダクタに流れる電流を増加させるスイッチング素子（Ｑ４）と、を備え、入力端子（５）を介して供給される入力電圧を昇圧する昇圧動作を行う昇圧型スイッチング電源回路（８、２２、３２、４２、５２、６２、７２、８２）であって、
   前記スイッチング素子の駆動を制御して前記昇圧動作を実行する昇圧制御回路（１２）と、
   前記スイッチング素子の駆動を制御して前記スイッチング素子の故障を検出する故障検出制御回路（１５、６４、８３）と、
   前記スイッチング素子に流れる電流を検出する電流検出部（１９、３３、４３、６３、７３）と、
   前記昇圧制御回路および前記故障検出制御回路のうちいずれか一方が前記スイッチング素子の駆動を制御可能となるように切り替えを行う切替部（１６）と、
   を備え、
   前記昇圧動作の実行に先立って、
   前記切替部は、前記故障検出制御回路により前記スイッチング素子の駆動が制御されるように切り替えを行い、
   前記故障検出制御回路は、前記スイッチング素子をオン駆動し、前記電流検出部による電流の検出結果に基づいて前記スイッチング素子のオープン故障を検出し、
   前記昇圧制御回路は、前記スイッチング素子の駆動を制御するための制御信号を出力し、
   前記故障検出制御回路は、前記スイッチング素子の駆動を制御するための制御信号を出力し、
   前記切替部は、前記昇圧制御回路および前記故障検出制御回路から出力される各制御信号のうちいずれか一方を出力する切替動作を行うセレクタを備え、前記セレクタから出力される制御信号に基づいて前記スイッチング素子が駆動されることにより、前記昇圧制御回路および前記故障検出制御回路のうちいずれか一方が前記スイッチング素子の駆動を制御可能となるように切り替えを行う昇圧型スイッチング電源回路。
2. さらに、前記入力端子から前記インダクタへと至る電源供給経路に直列に介在する通断電用スイッチを備え、
   前記通断電用スイッチ（Ｑ１、Ｑ２）のオンとオフは、前記故障検出制御回路により制御され、
   前記昇圧動作の実行に先立って、
   前記故障検出制御回路は、前記通断電用スイッチをオンし、前記電流検出部による電流の検出結果に基づいて前記スイッチング素子のショート故障を検出する請求項１に記載の昇圧型スイッチング電源回路。
3. 前記故障検出制御回路は、前記スイッチング素子のオープン故障の検出に先立って、前記スイッチング素子のショート故障の検出を行う請求項２に記載の昇圧型スイッチング電源回路。
4. 前記電流検出部（３３、４３、６３）は、前記スイッチング素子とグランドとの間に直列に介在するように設けられたシャント抵抗（Ｒ１）と、前記シャント抵抗の端子電圧に基づいて前記スイッチング素子に流れる電流を検出する検出回路（１３、６５）と、を備え、
   前記検出回路は、前記グランドを基準電位として動作するようになっている請求項１から３のいずれか一項に記載の昇圧型スイッチング電源回路。
5. 前記電流検出部（４３、６３、７３）は、
   前記スイッチング素子に流れる電流が流れる経路に直列に介在するように設けられたシャント抵抗（Ｒ１、Ｒ７１）と、
   前記シャント抵抗の端子電圧を増幅する増幅回路（４４）と、
   前記増幅回路の出力電圧に基づいて前記スイッチング素子に流れる電流を検出する検出回路（１３、６５、７４）と、
   を備える請求項１から３のいずれか一項に記載の昇圧型スイッチング電源回路。
6. さらに、前記スイッチング素子に過電流判定閾値を超える過大な電流が流れたことを検出する過電流検出回路（６４）を備え、
   前記電流検出部（６３）は、前記過電流検出回路の構成の少なくとも一部を共用化することにより構成されている請求項１から５のいずれか一項に記載の昇圧型スイッチング電源回路。

Images