JP2008306788A - スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 - Google Patents
スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 Download PDFInfo
- Publication number
- JP2008306788A JP2008306788A JP2007149274A JP2007149274A JP2008306788A JP 2008306788 A JP2008306788 A JP 2008306788A JP 2007149274 A JP2007149274 A JP 2007149274A JP 2007149274 A JP2007149274 A JP 2007149274A JP 2008306788 A JP2008306788 A JP 2008306788A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- proportional
- power supply
- predetermined
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】過電流の原因が除去されずに、スイッチングトランジスタの動作を停止した後に電源電圧Vccが再び上昇した場合においても、確実に過電流保護動作を行うことができるスイッチングレギュレータ及びスイッチングレギュレータの動作制御方法を得る。
【解決手段】電源電圧Vccが第1所定値まで低下した時点では、昇圧動作を一旦停止させるだけで、遅延回路10の遅延タイマのリセットを行わないようにしたため、昇圧動作が一旦停止した後、電源電圧Vccが上昇して再び過電流検出を行った場合でも、遅延タイマの計数は続行していることから、所定の遅延時間が経過して、遅延タイマの計数が完了した時点で遅延回路10の出力信号によって昇圧動作を停止させるようにした。
【選択図】図1
【解決手段】電源電圧Vccが第1所定値まで低下した時点では、昇圧動作を一旦停止させるだけで、遅延回路10の遅延タイマのリセットを行わないようにしたため、昇圧動作が一旦停止した後、電源電圧Vccが上昇して再び過電流検出を行った場合でも、遅延タイマの計数は続行していることから、所定の遅延時間が経過して、遅延タイマの計数が完了した時点で遅延回路10の出力信号によって昇圧動作を停止させるようにした。
【選択図】図1
Description
本発明は、電源電圧の低下による誤動作を防止する低電圧誤動作防止回路を有するスイッチングレギュレータ及びスイッチングレギュレータの動作制御方法に関する。
従来から、スイッチングレギュレータでは、電源電圧が所定の電圧以下になると、誤動作を防止するために制御回路の動作を停止させる低電圧誤動作防止回路(UVLO:Under Voltage LockOut)を備えていた(例えば、特許文献1参照。)。
図10は、このような従来の低電圧誤動作防止回路を備えた昇圧型のスイッチングレギュレータの回路例を示した図である。
図10のスイッチングレギュレータ100では、電源電圧Vccを所定の電圧になるように昇圧して出力端子OUTから出力電圧Voutとして出力するものであり、出力電圧Voutを分圧した分圧電圧Vfbが所定の基準電圧VrefになるようにスイッチングトランジスタM101のオンデューティサイクルを制御するPWM制御を行う。
図10は、このような従来の低電圧誤動作防止回路を備えた昇圧型のスイッチングレギュレータの回路例を示した図である。
図10のスイッチングレギュレータ100では、電源電圧Vccを所定の電圧になるように昇圧して出力端子OUTから出力電圧Voutとして出力するものであり、出力電圧Voutを分圧した分圧電圧Vfbが所定の基準電圧VrefになるようにスイッチングトランジスタM101のオンデューティサイクルを制御するPWM制御を行う。
過電流検出回路108は、スイッチングトランジスタM101に流れる電流から出力端子OUTから出力される過電流の検出を行い、遅延回路109は、過電流検出回路108が過電流を検出すると、所定の遅延時間後、ハイレベルの信号を出力し、NOR回路101を介してスイッチングトランジスタM101をオフさせて昇圧動作を停止させる。低電圧誤動作防止回路110は、電源電圧Vccの電圧を監視し、電源電圧Vccが所定値未満に低下すると、ハイレベルの低電圧検出信号UVLOaを出力し、スイッチングトランジスタM101をオフさせて遮断状態にすると共に、ソフトスタート回路107に対して、昇圧動作が再開した際にソフトスタート動作を行えるように初期化し、遅延回路109に対して、前記遅延時間を測る遅延タイマをリセットして遅延タイマの計数値を所定の初期値にリセットする。
なお、本発明とは構成及び目的がそれぞれ異なるが、出力バッファ回路の動作制御を行う、検出電圧の異なる第1低電圧誤動作防止回路及び第2低電圧誤動作防止回路をそれぞれ備えたスイッチングレギュレータ制御回路があった(例えば、特許文献2参照。)。
特開2006−115594号公報
特開2005−78557号公報
しかし、図10のような構成では、何らかの原因で過電流が発生し、過電流検出回路108から遅延回路109に過電流が発生したことを示す信号が出力されて、遅延回路109が遅延タイマによる計数を開始した後、電源電圧Vccが低下して低電圧誤動作防止回路110からハイレベルの低電圧検出信号UVLOaが出力されると、遅延回路109は、遅延タイマの計数値を前記初期値にリセットする。この後、電源電圧Vccが上昇して低電圧誤動作防止回路110が低電圧検出信号UVLOaをローレベルにした際、過電流の発生原因が解消されていなければ、再び過電流検出回路108が過電流を検出して前記のような動作を繰り返す。遅延回路109の遅延タイマの計数が完了するまでは、スイッチングトランジスタM1は通常通りオン/オフ制御されることから、過電流検出回路108と遅延回路109を備えているにも関わらず、過電流保護動作が行われないという問題があった。
本発明は、このような問題を解決するためになされたものであり、電源電圧Vccが第1所定値未満になると、スイッチングトランジスタをオフさせて動作を停止させ、更に電源電圧Vccが第1所定値よりも小さい第2所定値未満に低下すると、過電流保護動作を停止させるようにしたことから、過電流の原因が除去されずに、スイッチングトランジスタの動作を停止した後に電源電圧Vccが再び上昇した場合においても、確実に過電流保護動作を行うことができるスイッチングレギュレータ及びスイッチングレギュレータの動作制御方法を得ることを目的とする。
この発明に係るスイッチングレギュレータは、入力端子に入力された電源電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第1のスイッチ素子と、
該第1のスイッチ素子のスイッチングによって前記電源電圧による充電が行われるインダクタと、
前記第1のスイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第1のスイッチ素子に対するスイッチング制御を行う制御回路部と、
前記出力端子から出力される過電流の検出を行い、該過電流を検出すると所定の遅延時間後に、前記制御回路部に対して前記第1のスイッチ素子をオフさせて遮断状態にさせる過電流検出回路部と、
前記電源電圧が第1所定値未満に低下すると、前記制御回路部に対して前記第1のスイッチ素子をオフさせ、前記電源電圧が該第1所定値よりも小さい第2所定値未満に低下すると、前記過電流検出回路部に対して前記遅延時間の計数を停止させて所定の初期値にリセットさせる低電圧誤動作防止回路部と、
を備えるものである。
入力された制御信号に応じてスイッチングを行う第1のスイッチ素子と、
該第1のスイッチ素子のスイッチングによって前記電源電圧による充電が行われるインダクタと、
前記第1のスイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第1のスイッチ素子に対するスイッチング制御を行う制御回路部と、
前記出力端子から出力される過電流の検出を行い、該過電流を検出すると所定の遅延時間後に、前記制御回路部に対して前記第1のスイッチ素子をオフさせて遮断状態にさせる過電流検出回路部と、
前記電源電圧が第1所定値未満に低下すると、前記制御回路部に対して前記第1のスイッチ素子をオフさせ、前記電源電圧が該第1所定値よりも小さい第2所定値未満に低下すると、前記過電流検出回路部に対して前記遅延時間の計数を停止させて所定の初期値にリセットさせる低電圧誤動作防止回路部と、
を備えるものである。
具体的には、前記低電圧誤動作防止回路部は、
前記電源電圧に比例した、第1比例電圧と該第1比例電圧よりも大きい第2比例電圧とをそれぞれ生成して出力する比例電圧生成回路部と、
所定の第2基準電圧を生成して出力する第2基準電圧発生回路部と、
前記第1比例電圧と該第2基準電圧との電圧比較を行い、該比較結果を示す第1低電圧検出信号を生成して出力する第1電圧比較回路部と、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す第2低電圧検出信号を生成して出力する第2電圧比較回路部と、
を備え、
前記制御回路部は、前記第1比例電圧が前記第2基準電圧未満であること示す前記第1低電圧検出信号が第1電圧比較回路部から出力されると、前記第1のスイッチ素子をオフさせ、前記過電流検出回路部は、前記第2比例電圧が前記第2基準電圧未満であること示す前記第2低電圧検出信号が第2電圧比較回路部から出力されると、前記遅延時間の計数を停止して所定の初期値にリセットするようにした。
前記電源電圧に比例した、第1比例電圧と該第1比例電圧よりも大きい第2比例電圧とをそれぞれ生成して出力する比例電圧生成回路部と、
所定の第2基準電圧を生成して出力する第2基準電圧発生回路部と、
前記第1比例電圧と該第2基準電圧との電圧比較を行い、該比較結果を示す第1低電圧検出信号を生成して出力する第1電圧比較回路部と、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す第2低電圧検出信号を生成して出力する第2電圧比較回路部と、
を備え、
前記制御回路部は、前記第1比例電圧が前記第2基準電圧未満であること示す前記第1低電圧検出信号が第1電圧比較回路部から出力されると、前記第1のスイッチ素子をオフさせ、前記過電流検出回路部は、前記第2比例電圧が前記第2基準電圧未満であること示す前記第2低電圧検出信号が第2電圧比較回路部から出力されると、前記遅延時間の計数を停止して所定の初期値にリセットするようにした。
また、前記低電圧誤動作防止回路部は、
前記電源電圧に比例した比例電圧を生成して出力する比例電圧生成回路部と、
所定の第2基準電圧及び該第2基準電圧よりも小さい所定の第3基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す第1低電圧検出信号を生成して出力する第1電圧比較回路部と、
前記比例電圧と前記第3基準電圧との電圧比較を行い、該比較結果を示す第2低電圧検出信号を生成して出力する第2電圧比較回路部と、
を備え、
前記制御回路部は、前記比例電圧が前記第2基準電圧未満であること示す前記第1低電圧検出信号が第1電圧比較回路部から出力されると、前記第1のスイッチ素子をオフさせ、前記過電流検出回路部は、前記比例電圧が前記第3基準電圧未満であること示す前記第2低電圧検出信号が第2電圧比較回路部から出力されると、前記遅延時間の計数を停止して所定の初期値にリセットするようにしてもよい。
前記電源電圧に比例した比例電圧を生成して出力する比例電圧生成回路部と、
所定の第2基準電圧及び該第2基準電圧よりも小さい所定の第3基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す第1低電圧検出信号を生成して出力する第1電圧比較回路部と、
前記比例電圧と前記第3基準電圧との電圧比較を行い、該比較結果を示す第2低電圧検出信号を生成して出力する第2電圧比較回路部と、
を備え、
前記制御回路部は、前記比例電圧が前記第2基準電圧未満であること示す前記第1低電圧検出信号が第1電圧比較回路部から出力されると、前記第1のスイッチ素子をオフさせ、前記過電流検出回路部は、前記比例電圧が前記第3基準電圧未満であること示す前記第2低電圧検出信号が第2電圧比較回路部から出力されると、前記遅延時間の計数を停止して所定の初期値にリセットするようにしてもよい。
また、前記第1電圧比較回路部及び第2電圧比較回路部は、それぞれ入力にヒステリシスが設けられるようにした。
また、前記比例電圧生成回路部は、
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記第1比例電圧及び第2比例電圧をそれぞれ生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
を備えるようにした。
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記第1比例電圧及び第2比例電圧をそれぞれ生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
を備えるようにした。
また、前記比例電圧生成回路部は、
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記比例電圧を生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
を備えるようにした。
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記比例電圧を生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
を備えるようにした。
また、前記比例電圧生成回路部は、
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記第1比例電圧及び第2比例電圧をそれぞれ生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
前記第1低電圧検出信号に応じて、前記分圧回路を構成する少なくとも1つの所定の抵抗を短絡する第2スイッチと、
を備えるようにした。
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記第1比例電圧及び第2比例電圧をそれぞれ生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
前記第1低電圧検出信号に応じて、前記分圧回路を構成する少なくとも1つの所定の抵抗を短絡する第2スイッチと、
を備えるようにした。
また、前記第1電圧比較回路部及び第2電圧比較回路部は、それぞれ入力にヒステリシスが設けられるようにしてもよい。
この場合、前記比例電圧生成回路部は、
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記第1比例電圧及び第2比例電圧をそれぞれ生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
前記第1低電圧検出信号に応じて、前記分圧回路を構成する少なくとも1つの所定の抵抗を短絡する第2スイッチと、
を備えるようにした。
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記第1比例電圧及び第2比例電圧をそれぞれ生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
前記第1低電圧検出信号に応じて、前記分圧回路を構成する少なくとも1つの所定の抵抗を短絡する第2スイッチと、
を備えるようにした。
また、前記比例電圧生成回路部は、
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記比例電圧を生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
前記第1低電圧検出信号に応じて、前記分圧回路を構成する少なくとも1つの所定の抵抗を短絡する第2スイッチと、
を備えるようにした。
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記比例電圧を生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
前記第1低電圧検出信号に応じて、前記分圧回路を構成する少なくとも1つの所定の抵抗を短絡する第2スイッチと、
を備えるようにした。
また、前記整流素子は、入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用の第2のスイッチ素子であり、前記制御回路部は、前記第1のスイッチ素子と相補的に該第2のスイッチ素子をオン/オフさせるようにしてもよい。
また、前記制御回路部は、
前記出力電圧を分圧した分圧電圧を生成して出力する出力電圧検出回路と、
所定の第1基準電圧を生成して出力する第1基準電圧発生回路と、
前記分圧電圧が該第1基準電圧になるように前記第1のスイッチ素子のスイッチング制御を行う制御回路と、
起動してから所定時間の間、前記第1基準電圧発生回路に対して、第1基準電圧を所定の速度で徐々に上昇させるソフトスタート動作を行うソフトスタート回路と、
を備え、
前記低電圧誤動作防止回路部は、前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート回路の初期化を行うようにした。
前記出力電圧を分圧した分圧電圧を生成して出力する出力電圧検出回路と、
所定の第1基準電圧を生成して出力する第1基準電圧発生回路と、
前記分圧電圧が該第1基準電圧になるように前記第1のスイッチ素子のスイッチング制御を行う制御回路と、
起動してから所定時間の間、前記第1基準電圧発生回路に対して、第1基準電圧を所定の速度で徐々に上昇させるソフトスタート動作を行うソフトスタート回路と、
を備え、
前記低電圧誤動作防止回路部は、前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート回路の初期化を行うようにした。
また、前記制御回路部は、
前記出力電圧を分圧した分圧電圧を生成して出力する出力電圧検出回路と、
所定の第1基準電圧を生成して出力する第1基準電圧発生回路と、
前記分圧電圧が該第1基準電圧になるように前記第1及び第2の各スイッチ素子のスイッチング制御をそれぞれ行う制御回路と、
起動してから所定時間の間、前記第1基準電圧発生回路に対して、第1基準電圧を所定の速度で徐々に上昇させるソフトスタート動作を行うソフトスタート回路と、
を備え、
前記低電圧誤動作防止回路部は、前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート回路の初期化を行うようにしてもよい。
前記出力電圧を分圧した分圧電圧を生成して出力する出力電圧検出回路と、
所定の第1基準電圧を生成して出力する第1基準電圧発生回路と、
前記分圧電圧が該第1基準電圧になるように前記第1及び第2の各スイッチ素子のスイッチング制御をそれぞれ行う制御回路と、
起動してから所定時間の間、前記第1基準電圧発生回路に対して、第1基準電圧を所定の速度で徐々に上昇させるソフトスタート動作を行うソフトスタート回路と、
を備え、
前記低電圧誤動作防止回路部は、前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート回路の初期化を行うようにしてもよい。
また、この発明に係るスイッチングレギュレータの動作制御方法は、入力された制御信号に応じてスイッチングを行う第1のスイッチ素子と、
該第1のスイッチ素子のスイッチングによって、入力端子に入力された電源電圧による充電が行われるインダクタと、
前記第1のスイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記第1のスイッチ素子に対するスイッチング制御を行って、前記電源電圧を所定の定電圧に変換して前記出力電圧として前記出力端子から出力するスイッチングレギュレータの動作制御方法において、
前記出力端子から出力される過電流の検出を行い、
該過電流を検出すると所定の遅延時間後に、前記第1のスイッチ素子をオフさせて遮断状態にし、
前記電源電圧が第1所定値未満に低下すると、前記第1のスイッチ素子をオフさせ、
前記電源電圧が該第1所定値よりも小さい第2所定値未満に低下すると前記遅延時間の計数を停止して所定の初期値にリセットするようにした。
該第1のスイッチ素子のスイッチングによって、入力端子に入力された電源電圧による充電が行われるインダクタと、
前記第1のスイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記第1のスイッチ素子に対するスイッチング制御を行って、前記電源電圧を所定の定電圧に変換して前記出力電圧として前記出力端子から出力するスイッチングレギュレータの動作制御方法において、
前記出力端子から出力される過電流の検出を行い、
該過電流を検出すると所定の遅延時間後に、前記第1のスイッチ素子をオフさせて遮断状態にし、
前記電源電圧が第1所定値未満に低下すると、前記第1のスイッチ素子をオフさせ、
前記電源電圧が該第1所定値よりも小さい第2所定値未満に低下すると前記遅延時間の計数を停止して所定の初期値にリセットするようにした。
具体的には、前記電源電圧に比例した、第1比例電圧と該第1比例電圧よりも大きい第2比例電圧とをそれぞれ生成し、
前記第1比例電圧と所定の第2基準電圧との電圧比較を行うと共に前記第2比例電圧と前記第2基準電圧との電圧比較を行い、
前記第1比例電圧が前記第2基準電圧未満である場合は、前記第1のスイッチ素子をオフさせ、
前記第2比例電圧が前記第2基準電圧未満である場合は、前記遅延時間の計数を停止して所定の初期値にリセットするようにした。
前記第1比例電圧と所定の第2基準電圧との電圧比較を行うと共に前記第2比例電圧と前記第2基準電圧との電圧比較を行い、
前記第1比例電圧が前記第2基準電圧未満である場合は、前記第1のスイッチ素子をオフさせ、
前記第2比例電圧が前記第2基準電圧未満である場合は、前記遅延時間の計数を停止して所定の初期値にリセットするようにした。
また、前記電源電圧に比例した比例電圧を生成し、
所定の第2基準電圧及び該第2基準電圧よりも小さい所定の第3基準電圧をそれぞれ生成し、
前記比例電圧と前記第2基準電圧との電圧比較を行うと共に前記比例電圧と前記第3基準電圧との電圧比較を行い、
前記比例電圧が前記第2基準電圧未満である場合は、前記第1のスイッチ素子をオフさせ、
前記比例電圧が前記第3基準電圧未満である場合は、前記遅延時間の計数を停止して所定の初期値にリセットするようにしてもよい。
所定の第2基準電圧及び該第2基準電圧よりも小さい所定の第3基準電圧をそれぞれ生成し、
前記比例電圧と前記第2基準電圧との電圧比較を行うと共に前記比例電圧と前記第3基準電圧との電圧比較を行い、
前記比例電圧が前記第2基準電圧未満である場合は、前記第1のスイッチ素子をオフさせ、
前記比例電圧が前記第3基準電圧未満である場合は、前記遅延時間の計数を停止して所定の初期値にリセットするようにしてもよい。
一方、前記整流素子は、入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用の第2のスイッチ素子であり、前記第1のスイッチ素子と相補的に該第2のスイッチ素子をオン/オフさせるようにしてもよい。
また、前記出力電圧を分圧した分圧電圧を生成し、
起動してから所定時間の間、所定の速度で徐々に電圧を上昇させるソフトスタート動作を行って所定の第1基準電圧を生成し、
前記分圧電圧が該第1基準電圧になるように前記第1のスイッチ素子のスイッチング制御を行い、
前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート動作の初期化を行うようにした。
起動してから所定時間の間、所定の速度で徐々に電圧を上昇させるソフトスタート動作を行って所定の第1基準電圧を生成し、
前記分圧電圧が該第1基準電圧になるように前記第1のスイッチ素子のスイッチング制御を行い、
前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート動作の初期化を行うようにした。
また、前記出力電圧を分圧した分圧電圧を生成し、
起動してから所定時間の間、所定の速度で徐々に電圧を上昇させるソフトスタート動作を行って所定の第1基準電圧を生成し、
前記分圧電圧が該第1基準電圧になるように前記第1及び第2の各スイッチ素子のスイッチング制御をそれぞれ行い、
前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート動作の初期化を行うようにした。
起動してから所定時間の間、所定の速度で徐々に電圧を上昇させるソフトスタート動作を行って所定の第1基準電圧を生成し、
前記分圧電圧が該第1基準電圧になるように前記第1及び第2の各スイッチ素子のスイッチング制御をそれぞれ行い、
前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート動作の初期化を行うようにした。
本発明のスイッチングレギュレータ及びスイッチングレギュレータの動作制御方法によれば、前記出力端子から出力される過電流の検出を行い、該過電流を検出すると所定の遅延時間後に、前記第1のスイッチ素子をオフさせて遮断状態にし、前記電源電圧が第1所定値未満に低下すると、前記第1のスイッチ素子をオフさせ、前記電源電圧が該第1所定値よりも小さい第2所定値未満に低下すると前記遅延時間の計数を停止して所定の初期値にリセットするようにした。このことから、過電流の原因が除去されずに、スイッチングトランジスタの動作を停止した後に電源電圧が再び上昇した場合においても、確実に過電流保護動作を行うことができる。
また、前記電源電圧に比例した、第1比例電圧と該第1比例電圧よりも大きい第2比例電圧とをそれぞれ生成し、前記第1比例電圧と所定の第2基準電圧との電圧比較を行うと共に前記第2比例電圧と前記第2基準電圧との電圧比較を行うようにした、又は前記電源電圧に比例した比例電圧を生成し、所定の第2基準電圧及び該第2基準電圧よりも小さい所定の第3基準電圧をそれぞれ生成し、前記比例電圧と前記第2基準電圧との電圧比較を行うと共に前記比例電圧と前記第3基準電圧との電圧比較を行うようにした。このことから、製造バラツキなどの変動要因があっても、前記電源電圧が第1所定値未満に低下すると、前記第1のスイッチ素子をオフさせることができ、前記電源電圧が該第1所定値よりも小さい第2所定値未満に低下すると前記遅延時間の計数を停止して所定の初期値にリセットすることができる。
また、起動してから所定時間の間、所定の速度で徐々に電圧を上昇させるソフトスタート動作を行って所定の第1基準電圧を生成する場合、前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート動作の初期化をも行うようにしたことから、電源電圧の低下によるソフトスタート動作の誤動作を防止することができる。
また、本発明のスイッチングレギュレータによれば、前記第1電圧比較回路部及び第2電圧比較回路部は、それぞれ入力にヒステリシスが設けられるようにしたことから、第1電圧比較回路部及び第2電圧比較回路部の各出力信号のチャタリングをなくすことができる。
また、外部から入力された制御信号に応じて、前記分圧回路へ前記電源電圧を印加する第1スイッチを設けたことから、スタンバイ動作時等において低電圧誤動作防止回路部が動作を行っていない間の省電力化を図ることができる。
また、外部から入力された制御信号に応じて、前記分圧回路へ前記電源電圧を印加する第1スイッチを設けたことから、スタンバイ動作時等において低電圧誤動作防止回路部が動作を行っていない間の省電力化を図ることができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図1のスイッチングレギュレータ1は、入力電圧として入力端子INに入力された電源電圧Vccを所定の定電圧に昇圧して、出力電圧Voutとして出力端子OUTから出力する非同期整流方式の昇圧型スイッチングレギュレータである。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図1のスイッチングレギュレータ1は、入力電圧として入力端子INに入力された電源電圧Vccを所定の定電圧に昇圧して、出力電圧Voutとして出力端子OUTから出力する非同期整流方式の昇圧型スイッチングレギュレータである。
図1において、スイッチングレギュレータ1は、インダクタL1と、入力された制御信号に応じて電源電圧Vccを昇圧する昇圧動作を行うためのスイッチングを行い、オンして導通状態になるとインダクタL1に対して電源電圧Vccで充電を行うNMOSトランジスタからなるスイッチングトランジスタM1と、整流用のダイオードD1とを備えている。更に、スイッチングレギュレータ1は、所定の第1基準電圧Vref1を生成して出力する第1基準電圧発生回路2と、出力電圧検出用の抵抗R1,R2と、平滑用のコンデンサC1と、誤差増幅回路3と、所定の三角波信号TWを生成して出力する発振回路4と、PWMコンパレータ5と、インバータ6と、3入力のNOR回路7と、ソフトスタート回路8と、過電流検出回路9と、遅延回路10と、低電圧誤動作防止回路11とを備えている。
なお、スイッチングトランジスタM1は第1のスイッチ素子を、ダイオードD1は整流素子を、抵抗R1及びR2は出力電圧検出回路を、ソフトスタート回路8はソフトスタート回路部を、過電流検出回路9及び遅延回路10は過電流検出回路部を、低電圧誤動作防止回路11は低電圧誤動作防止回路部をそれぞれなす。また、第1基準電圧発生回路2、抵抗R1,R2、誤差増幅回路3、発振回路4、PWMコンパレータ5、インバータ6、NOR回路7及びソフトスタート回路8は制御回路部を、誤差増幅回路3、発振回路4、PWMコンパレータ5、インバータ6及びNOR回路7は制御回路をそれぞれなす。また、スイッチングレギュレータ1において、インダクタL1及びコンデンサC1を除く各回路を1つのICに集積するようにしてもよく、場合によっては、スイッチングトランジスタM1及びダイオードD1の少なくとも1つ、インダクタL1並びにコンデンサC1を除く各回路を1つのICに集積するようにしてもよい。
電源電圧VccとスイッチングトランジスタM1のドレインとの間にインダクタL1が接続され、スイッチングトランジスタM1のソースと接地電圧との間に過電流検出回路9が接続されている。また、インダクタL1とスイッチングトランジスタM1のドレインとの接続部にはダイオードD1のアノードが接続され、ダイオードD1のカソードは出力端子OUTに接続されている。出力端子OUTと接地電圧との間には、コンデンサC1が接続されると共に抵抗R1及びR2が直列に接続され、抵抗R1と抵抗R2との接続部から分圧電圧Vfbが出力される。また、誤差増幅回路3において、反転入力端には分圧電圧Vfbが、非反転入力端には第1基準電圧Vref1がそれぞれ入力され、出力端からは入力された分圧電圧Vfbと第1基準電圧Vref1との電圧差を増幅して生成した出力信号EAoを出力する。
PWMコンパレータ5において、非反転入力端には誤差増幅回路3の出力信号EAoが、反転入力端には三角波信号TWがそれぞれ入力され、PWMコンパレータ5は、三角波信号TWを使用して誤差増幅回路3の出力信号EAoをPWM変調して生成したパルス信号Spwmを出力する。該パルス信号Spwmは、インバータ6で信号レベルが反転されてNOR回路7の対応する入力端に入力され、NOR回路7の出力端はスイッチングトランジスタM1のゲートに接続されている。また、ソフトスタート回路8は、起動してから所定時間は、パルス信号Spwのオンデューティサイクルが所定の速度で徐々に大きくなるようにするために、例えば、第1基準電圧発生回路2に対して第1基準電圧Vref1の電圧を所定の速度で徐々に上昇させて、入力端子INからの過大な突入電流と出力電圧Voutのオーバーシュートを防止する。
過電流検出回路9は、スイッチングトランジスタM1に流れた電流の検出を行い、該検出した電流から、出力端子OUTから出力される電流が所定値以上の過電流になっていないか否かの検出を行う。過電流検出回路9は、該過電流を検出すると、所定の信号を遅延回路10に出力し、遅延回路10は、該所定の信号が入力されてから所定の遅延時間が経過するとNOR回路7の対応する出力端に出力している信号をハイレベルに立ち上げる。
低電圧誤動作防止回路11は、電源電圧Vccの監視を行い、電源電圧Vccが第1所定値未満になると第1低電圧検出信号UVLO1をローレベルからハイレベルに立ち上げ、電源電圧Vccが第1所定値よりも小さい第2所定値未満になると第2低電圧検出信号UVLO2をローレベルからハイレベルに立ち上げる。ソフトスタート回路8は、ハイレベルの第1低電圧検出信号UVLO1が入力されると、昇圧動作が再開した際にソフトスタート動作を行えるように初期化し、遅延回路10は、ハイレベルの第2低電圧検出信号UVLO2が入力されると、前記遅延時間を測る遅延タイマの計数を停止して初期値にリセットする。また、低電圧誤動作防止回路11は、外部から入力されるイネーブル信号ENBがローレベルのときは電源電圧Vccの監視動作を行い、イネーブル信号ENBがハイレベルのときは電源電圧Vccの監視動作を停止して第1低電圧検出信号UVLO1及び第2低電圧検出信号UVLO2をそれぞれハイレベルにする。このため、スイッチングトランジスタM1はオフして遮断状態になり、昇圧動作が停止される。
また、図2は、図1の低電圧誤動作防止回路11の回路例を示した図である。
図2において、低電圧誤動作防止回路11は、コンパレータ21,22、所定の第2基準電圧Vref2を生成して出力する第2基準電圧発生回路23、PMOSトランジスタM21、NMOSトランジスタM22及び抵抗R21〜R24で構成されている。なお、PMOSトランジスタM21、NMOSトランジスタM22及び抵抗R21〜R24は比例電圧生成回路部を、コンパレータ21は第1電圧比較回路部を、コンパレータ22は第2電圧比較回路部を、第2基準電圧発生回路23は第2基準電圧発生回路部をそれぞれなす。また、抵抗R21〜R24は分圧回路を、PMOSトランジスタM21は第1スイッチを、NMOSトランジスタM22は第2スイッチをそれぞれなし、分圧電圧VAが第1比例電圧を、分圧電圧VBが第2比例電圧をそれぞれなす。
図2において、低電圧誤動作防止回路11は、コンパレータ21,22、所定の第2基準電圧Vref2を生成して出力する第2基準電圧発生回路23、PMOSトランジスタM21、NMOSトランジスタM22及び抵抗R21〜R24で構成されている。なお、PMOSトランジスタM21、NMOSトランジスタM22及び抵抗R21〜R24は比例電圧生成回路部を、コンパレータ21は第1電圧比較回路部を、コンパレータ22は第2電圧比較回路部を、第2基準電圧発生回路23は第2基準電圧発生回路部をそれぞれなす。また、抵抗R21〜R24は分圧回路を、PMOSトランジスタM21は第1スイッチを、NMOSトランジスタM22は第2スイッチをそれぞれなし、分圧電圧VAが第1比例電圧を、分圧電圧VBが第2比例電圧をそれぞれなす。
電源電圧Vccと接地電圧との間には、PMOSトランジスタM21及び抵抗R21〜R24が直列に接続され、抵抗R24に並列にNMOSトランジスタM22が接続されている。PMOSトランジスタM21のゲートには外部からイネーブル信号ENBが入力されている。抵抗R22とR23との接続部から電源電圧Vccを分圧した分圧電圧VAがコンパレータ21の反転入力端に出力され、抵抗R21とR22との接続部から電源電圧Vccを分圧した分圧電圧VBがコンパレータ22の反転入力端に出力されている。コンパレータ21及び22の各非反転入力端にはそれぞれ第2基準電圧Vref2が入力されており、コンパレータ21の出力端はNMOSトランジスタM22のゲートに接続され、コンパレータ21の出力端から第1低電圧検出信号UVLO1が、コンパレータ22の出力端から第2低電圧検出信号UVLO2がそれぞれ出力されている。
図3は、図2の低電圧誤動作防止回路11の動作例を示したタイミングチャートであり、図3を参照しながら図2の低電圧誤動作防止回路11の動作について説明する。なお、電源電圧Vccと分圧電圧VA及びVBとは比例関係にあるが、図3では、電源電圧Vccと各分圧電圧VA及びVBとの関係を簡略化して並行線になるように示している。
イネーブル信号ENBがローレベルになると、抵抗R21〜R24の直列回路に電源電圧Vccが印加され、電源電圧Vccに比例した分圧電圧VA及びVBがそれぞれ出力される。何らかの原因で電源電圧Vccが低下すると、分圧電圧VA及びVBは、電源電圧Vccに比例して低下する。
イネーブル信号ENBがローレベルになると、抵抗R21〜R24の直列回路に電源電圧Vccが印加され、電源電圧Vccに比例した分圧電圧VA及びVBがそれぞれ出力される。何らかの原因で電源電圧Vccが低下すると、分圧電圧VA及びVBは、電源電圧Vccに比例して低下する。
時刻t1で分圧電圧VAが第2基準電圧Vref2未満になると、第1低電圧検出信号UVLO1がローレベルからハイレベルに立ち上がる。第1低電圧検出信号UVLO1がハイレベルになると、NMOSトランジスタM22はオンして導通状態になり抵抗R24を短絡するため、分圧電圧VA及びVBはそれぞれ低下する。この後も電源電圧Vccは低下するものの、分圧電圧VBが第2基準電圧Vref2未満まで低下しないうちに電源電圧Vccが上昇に転じ、時刻t2で分圧電圧VAが第2基準電圧Vref2以上になると、第1低電圧検出信号UVLO1はハイレベルからローレベルに立ち下がる。するとNMOSトランジスタM22もオフして遮断状態になるため、分圧電圧VA及び電圧VBはそれぞれ上昇する。
次に、時刻t3で再び分圧電圧VAが第2基準電圧Vref2未満になると、第1低電圧検出信号UVLO1はハイレベルになり、NMOSトランジスタM22がオンして分圧電圧VA及びVBがそれぞれ低下する。更に、電源電圧Vccが低下し、時刻t4で分圧電圧VBが第2基準電圧Vref2未満になると、第2低電圧検出信号UVLO2もローレベルからハイレベルになる。この後、電源電圧Vccが上昇して、時刻t5で分圧電圧VBが第2基準電圧Vref2以上になると、第2低電圧検出信号UVLO2はハイレベルからローレベルに立ち下がる。更に、時刻t6で分圧電圧VAが第2基準電圧Vref2以上になると、第1低電圧検出信号UVLO1もハイレベルからローレベルに立ち下がるため、NMOSトランジスタM22がオフして分圧電圧VA及びVBがそれぞれ上昇する。
このように、図2の回路では、電源電圧Vccに抵抗R21〜R24の直列回路で構成した分圧回路を接続して生成した分圧電圧VAとVBを1つの第2基準電圧Vref2と電圧比較しているため、第1低電圧検出信号UVLO1と第2低電圧検出信号UVLO2のハイレベルになるタイミングが逆転することはない。
また、スイッチングレギュレータ1の動作が停止している場合は、イネーブル信号ENBをハイレベルにすることにより、電源電圧Vccから抵抗R21〜R24の直列回路への給電が遮断されるため電力消費を抑えることができる。
また、スイッチングレギュレータ1の動作が停止している場合は、イネーブル信号ENBをハイレベルにすることにより、電源電圧Vccから抵抗R21〜R24の直列回路への給電が遮断されるため電力消費を抑えることができる。
更に、第1低電圧検出信号UVLO1がローレベルからハイレベルに立ち上がるときの電源電圧Vccの電圧よりも、第1低電圧検出信号UVLO1がハイレベルからローレベルに立ち下がるときの電源電圧Vccの電圧を大きくするようにヒステリシス電圧を設けたことから、第1低電圧検出信号UVLO1のチャタリングノイズをなくすことができる。
同様に、第2低電圧検出信号UVLO2がローレベルからハイレベルに立ち上がるときの電源電圧Vccの電圧よりも、第2低電圧検出信号UVLO2がハイレベルからローレベルに立ち下がるときの電源電圧Vccの電圧を大きくするようにヒステリシス電圧を設けたことから、第2低電圧検出信号UVLO1のチャタリングノイズをなくすことができる。
同様に、第2低電圧検出信号UVLO2がローレベルからハイレベルに立ち上がるときの電源電圧Vccの電圧よりも、第2低電圧検出信号UVLO2がハイレベルからローレベルに立ち下がるときの電源電圧Vccの電圧を大きくするようにヒステリシス電圧を設けたことから、第2低電圧検出信号UVLO1のチャタリングノイズをなくすことができる。
次に、図4は、図1の低電圧誤動作防止回路11の他の回路例を示した図であり、図4では、図3と同じもの又は同様のものは同じ符号で示している。
図4において、低電圧誤動作防止回路11は、コンパレータ21,22、第2基準電圧発生回路23、PMOSトランジスタM21、NMOSトランジスタM22及び抵抗R25〜R29で構成されている。なお、PMOSトランジスタM21、NMOSトランジスタM22及び抵抗R25〜R27は比例電圧生成回路部を、第2基準電圧発生回路23及び抵抗R28,R29は基準電圧発生回路部を、抵抗R25〜R27は分圧回路を、分圧電圧VCは比例電圧をそれぞれなす。
図4において、低電圧誤動作防止回路11は、コンパレータ21,22、第2基準電圧発生回路23、PMOSトランジスタM21、NMOSトランジスタM22及び抵抗R25〜R29で構成されている。なお、PMOSトランジスタM21、NMOSトランジスタM22及び抵抗R25〜R27は比例電圧生成回路部を、第2基準電圧発生回路23及び抵抗R28,R29は基準電圧発生回路部を、抵抗R25〜R27は分圧回路を、分圧電圧VCは比例電圧をそれぞれなす。
電源電圧Vccと接地電圧との間には、PMOSトランジスタM21及び抵抗R25〜R27が直列に接続され、抵抗R27に並列にNMOSトランジスタM22が接続されている。PMOSトランジスタM21のゲートには外部からイネーブル信号ENBが入力されている。抵抗R25とR26との接続部から電源電圧Vccを分圧した分圧電圧VCがコンパレータ21及び22の各反転入力端にそれぞれ出力されている。第2基準電圧Vref2と接地電圧との間には抵抗R28及びR29が直列に接続され、抵抗R28とR29との接続部から第2基準電圧Vref2を分圧した第3基準電圧Vref3が出力されている。コンパレータ21の非反転入力端には第2基準電圧Vref2が、コンパレータ22の非反転入力端には第3基準電圧Vref3がそれぞれ入力され、コンパレータ21の出力端はNMOSトランジスタM22のゲートに接続されている。コンパレータ21の出力端から第1低電圧検出信号UVLO1が、コンパレータ22の出力端から第2低電圧検出信号UVLO2がそれぞれ出力される。
図5は、図4の低電圧誤動作防止回路11の動作例を示したタイミングチャートであり、図5を参照しながら図4の低電圧誤動作防止回路11の動作について説明する。なお、図3と同様、図5の電源電圧Vccと分圧電圧VCは比例関係にあるが、図5では、電源電圧Vccと分圧電圧VCとの関係を簡略化して並行線になるように示している。
イネーブル信号ENBがローレベルになると、抵抗R25〜R27の直列回路に電源電圧Vccが印加され、電源電圧Vccに比例した分圧電圧VCが出力される。何らかの原因で電源電圧Vccが低下すると、分圧電圧VCは、電源電圧Vccに比例して低下する。
イネーブル信号ENBがローレベルになると、抵抗R25〜R27の直列回路に電源電圧Vccが印加され、電源電圧Vccに比例した分圧電圧VCが出力される。何らかの原因で電源電圧Vccが低下すると、分圧電圧VCは、電源電圧Vccに比例して低下する。
時刻t1で分圧電圧VCが第2基準電圧Vref2未満になると、第1低電圧検出信号UVLO1がローレベルからハイレベルに立ち上がる。第1低電圧検出信号UVLO1がハイレベルになると、NMOSトランジスタM22はオンして導通状態になり抵抗R27を短絡するため、分圧電圧VCが低下する。この後も電源電圧Vccは低下するものの、分圧電圧VCが第3基準電圧Vref3未満まで低下しないうちに電源電圧Vccは上昇に転じ、時刻t2で分圧電圧VCが第2基準電圧Vref2以上になると、第1低電圧検出信号UVLO1はハイレベルからローレベルに立ち下がる。するとNMOSトランジスタM22もオフして遮断状態になるため、分圧電圧VCは上昇する。
次に、時刻t3で再び分圧電圧VCが第2基準電圧Vref2未満になると、第1低電圧検出信号UVLO1はハイレベルになり、NMOSトランジスタM22がオンして分圧電圧VCが低下する。更に、電源電圧Vccが低下し、時刻t4で分圧電圧VCが第3基準電圧Vref3未満になると、第2低電圧検出信号UVLO2もローレベルからハイレベルになる。この後、電源電圧Vccが上昇して、時刻t5で分圧電圧VCが第3基準電圧Vref3以上になると、第2低電圧検出信号UVLO2はハイレベルからローレベルに立ち下がる。更に、時刻t6で分圧電圧VCが第2基準電圧Vref2以上になると、第1低電圧検出信号UVLO1もハイレベルからローレベルに立ち下がるため、NMOSトランジスタM22がオフして分圧電圧VCが上昇する。
このように、図4の回路では、電源電圧Vccに抵抗R25〜R27の直列回路で構成した分圧回路を接続して生成した分圧電圧VCを、第2基準電圧Vref2と、第2基準電圧Vref2を抵抗R28とR29で構成した分圧回路で分圧して生成した第3基準電圧Vref3とで電圧比較しているため、図2の場合と同様に、第1低電圧検出信号UVLO1と第2低電圧検出信号UVLO2のハイレベルになるタイミングが逆転することはない。
また、スイッチングレギュレータ1の動作が停止している場合は、イネーブル信号ENBをハイレベルにすることにより、電源電圧Vccから抵抗R21〜R24の直列回路への給電が遮断されるため電力消費を抑えることができる。
また、スイッチングレギュレータ1の動作が停止している場合は、イネーブル信号ENBをハイレベルにすることにより、電源電圧Vccから抵抗R21〜R24の直列回路への給電が遮断されるため電力消費を抑えることができる。
更に、第1低電圧検出信号UVLO1がローレベルからハイレベルに立ち上がるときの電源電圧Vccの電圧よりも、第1低電圧検出信号UVLO1がハイレベルからローレベルに立ち下がるときの電源電圧Vccの電圧を大きくするようにヒステリシス電圧を設けたことから、第1低電圧検出信号UVLO1のチャタリングノイズをなくすことができる。
同様に、第2低電圧検出信号UVLO2がローレベルからハイレベルに立ち上がるときの電源電圧Vccの電圧よりも、第2低電圧検出信号UVLO2がハイレベルからローレベルに立ち下がるときの電源電圧Vccの電圧を大きくするようにヒステリシス電圧を設けたことから、第2低電圧検出信号UVLO2のチャタリングノイズをなくすことができる。
同様に、第2低電圧検出信号UVLO2がローレベルからハイレベルに立ち上がるときの電源電圧Vccの電圧よりも、第2低電圧検出信号UVLO2がハイレベルからローレベルに立ち下がるときの電源電圧Vccの電圧を大きくするようにヒステリシス電圧を設けたことから、第2低電圧検出信号UVLO2のチャタリングノイズをなくすことができる。
次に、図6は、図1の過電流検出回路9、遅延回路10及び低電圧誤動作防止回路11の動作例を示したフローチャートであり、図6を使用して過電流検出回路9が過電流を検出して電源電圧Vccが低下した場合の動作について説明する。
図6において、ステップS1で、スイッチングトランジスタM1がPWM制御によってオン/オフ制御されて昇圧動作を行い、ステップS2で、過電流検出回路9が過電流が発生したか否かの検出を行い、過電流を検出しなかった場合は(NO)ステップS1に戻り、過電流を検出すると(YES)、ステップS3で、過電流検出回路9は、過電流を検出したことを示す信号を遅延回路10に出力し、遅延回路10は遅延タイマをスタートさせる。
図6において、ステップS1で、スイッチングトランジスタM1がPWM制御によってオン/オフ制御されて昇圧動作を行い、ステップS2で、過電流検出回路9が過電流が発生したか否かの検出を行い、過電流を検出しなかった場合は(NO)ステップS1に戻り、過電流を検出すると(YES)、ステップS3で、過電流検出回路9は、過電流を検出したことを示す信号を遅延回路10に出力し、遅延回路10は遅延タイマをスタートさせる。
次に、ステップS4で、遅延回路10は、遅延タイマの計数が完了、すなわち所定の遅延時間が経過したか否かを調べ、該所定の遅延時間が経過した場合は(YES)、ステップS9で、遅延回路10は、ハイレベルの信号をNOR回路7の対応する入力端に出力してスイッチングトランジスタM1をオフさせて遮断状態にし、昇圧動作を停止させて本フローは終了する。この状態からは、遅延回路10の遅延タイマがリセットされるまでは昇圧動作が再開されることはない。
一方、ステップS4で、前記所定の遅延時間が経過していない場合は(NO)、ステップS5で、低電圧誤動作防止回路11は、電源電圧Vccが第1所定値未満に低下していないか否かの検出を行い、電源電圧Vccが第1所定値未満に低下していないと判定してローレベルの第1低電圧検出信号UVLO1を出力している場合は(NO)、ステップS4に戻り、電源電圧Vccが第1所定値未満に低下したと判定してハイレベルの第1低電圧検出信号UVLO1を出力している場合は(YES)、ステップS6で、スイッチングトランジスタM1はオフして遮断状態になる。すなわち、遅延回路10が遅延タイマを計数している間は、ステップS5において、低電圧誤動作防止回路11は、電源電圧Vccを監視しており、遅延タイマの計数が完了する前に、分圧電圧VAが第2基準電圧Vref2以下に低下すると、第1低電圧検出信号UVLO1をハイレベルにしてスイッチングトランジスタM1をオフさせる。
次に、ステップS7で、低電圧誤動作防止回路11は、電源電圧Vccが第1所定値よりも小さい第2所定値未満に低下していないか否かの検出を行い、電源電圧Vccが第2所定値未満に低下していないと判定してローレベルの第2低電圧検出信号UVLO2を出力している場合は(NO)、ステップS8で、低電圧誤動作防止回路11は、電源電圧Vccが第1所定値以上に上昇していないか否かの検出を行い、電源電圧Vccが第1所定値以上に上昇していないと判定してローレベルの第1低電圧検出信号UVLO1を出力している場合は(YES)、ステップS1に戻り、電源電圧Vccが第1所定値以上に上昇したと判定してハイレベルの第1低電圧検出信号UVLO1を出力している場合は(NO)、ステップS6に戻る。また、ステップS7で、低電圧誤動作防止回路11が電源電圧Vccが第2所定値未満に低下したと判定してハイレベルの第2低電圧検出信号UVLO2を出力している場合は(YES)、ステップS10で、遅延回路10は、遅延タイマによる計数を停止して初期値にリセットし、ステップS8に進む。
このように、ステップS1〜S8の間では、遅延回路10の遅延タイマをリセットする工程がなく遅延タイマの計数が継続しているため、ステップS1〜ステップS8を繰り返しながら最終的にはステップS4で遅延タイマの計数が完了してステップS9に移行し、遅延回路10は、ハイレベルの信号を出力しNOR回路7を介してスイッチングトランジスタM1をオフさせて昇圧動作を停止させる。なお、ステップS8で電源電圧Vccが第1所定値未満であれば、ステップS6に戻るのでスイッチングトランジスタM1はオフしたままとなる。
次に、図1では非同期整流方式の昇圧型スイッチングレギュレータを例にして示したが、本発明は同期整流方式の昇圧型スイッチングレギュレータにも適用することができ、この場合は図7のようになる。なお、図7では、図1と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図1との相違点のみ説明する。
図7における図1との相違点は、ダイオードD1をPMOSトランジスタからなる同期整流用トランジスタM2に置き換え、スイッチングトランジスタM1及び同期整流用トランジスタM2が、NOR回路7の出力信号に応じてドライバ回路15によって相補的にオン/オフされるようにしたことにある。これ以外の動作は図1と同じであるのでその説明を省略する。
図7における図1との相違点は、ダイオードD1をPMOSトランジスタからなる同期整流用トランジスタM2に置き換え、スイッチングトランジスタM1及び同期整流用トランジスタM2が、NOR回路7の出力信号に応じてドライバ回路15によって相補的にオン/オフされるようにしたことにある。これ以外の動作は図1と同じであるのでその説明を省略する。
なお、同期整流用トランジスタM2は第2のスイッチ素子をなし、第1基準電圧発生回路2、抵抗R1,R2、誤差増幅回路3、発振回路4、PWMコンパレータ5、インバータ6、NOR回路7、ソフトスタート回路8及びドライバ回路15は制御回路部を、誤差増幅回路3、発振回路4、PWMコンパレータ5、インバータ6、NOR回路7及びドライバ回路15は制御回路をそれぞれなす。
また、図1では昇圧型スイッチングレギュレータを例にして説明したが、本発明は降圧型スイッチングレギュレータにも適用することができ、この場合は図8のようになる。なお、図8では、図1と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図1との相違点のみ説明する。
図8における図1との相違点は、スイッチングトランジスタM1をPMOSトランジスタにし、NOR回路7の出力端とスイッチングトランジスタM1のゲートとの間にインバータ16を追加し、スイッチングトランジスタM1、ダイオードD1、インダクタL1及び過電流検出回路9の接続を変えたことにある。なお、図8では、図1との相違点を分かりやすくするようにインバータ16を追加した場合を示しているが、インバータ16とNOR回路7を1つのOR回路に置き換えるようにしてもよい。
図8における図1との相違点は、スイッチングトランジスタM1をPMOSトランジスタにし、NOR回路7の出力端とスイッチングトランジスタM1のゲートとの間にインバータ16を追加し、スイッチングトランジスタM1、ダイオードD1、インダクタL1及び過電流検出回路9の接続を変えたことにある。なお、図8では、図1との相違点を分かりやすくするようにインバータ16を追加した場合を示しているが、インバータ16とNOR回路7を1つのOR回路に置き換えるようにしてもよい。
図8において、NOR回路7の出力端はインバータ16を介してスイッチングトランジスタM1のゲートに接続されている。また、電源電圧VccとスイッチングトランジスタM1のソースとの間に過電流検出回路9が接続され、スイッチングトランジスタM1のドレインと出力端子OUTとの間にインダクタL1が接続されている。スイッチングトランジスタM1とインダクタL1との接続部にはダイオードD1のカソードが接続され、ダイオードD1のアノードは接地電圧に接続されている。これ以外の部分は、図1と同じであるのでその説明を省略する。
また、図8では非同期整流方式の降圧型スイッチングレギュレータを例にして示したが、本発明は同期整流方式の降圧型スイッチングレギュレータにも適用することができ、この場合は図9のようになる。なお、図9では、図8と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図8との相違点のみ説明する。
図9における図8との相違点は、ダイオードD1をNMOSトランジスタからなる同期整流用トランジスタM2に置き換え、同期整流用トランジスタM2が、NOR回路7の出力信号に応じてオン/オフ制御されるようにしたことにある。これ以外の動作は図8と同じであるのでその説明を省略する。
図9における図8との相違点は、ダイオードD1をNMOSトランジスタからなる同期整流用トランジスタM2に置き換え、同期整流用トランジスタM2が、NOR回路7の出力信号に応じてオン/オフ制御されるようにしたことにある。これ以外の動作は図8と同じであるのでその説明を省略する。
このように、本第1の実施の形態におけるスイッチングレギュレータは、電源電圧Vccが第1所定値まで低下した時点では、昇圧又は降圧動作を一旦停止させるだけで、遅延回路10の遅延タイマのリセットを行わないようにしたため、昇圧又は降圧動作が一旦停止した後、電源電圧Vccが上昇して再び過電流検出を行った場合でも、遅延タイマの計数は続行していることから、所定の遅延時間が経過して、遅延タイマの計数が完了した時点で遅延回路10の出力信号によって昇圧又は降圧動作を停止させることができ、確実に過電流保護動作を行うことができる。
なお、前記説明では、低電圧誤動作防止回路11から2つの第1低電圧検出信号UVLO1及び第2低電圧検出信号UVLO2を生成して出力するようにしたが、これは一例であり、本発明はこれに限定するものではなく、低電圧誤動作防止回路11で生成する低電圧検出信号の数を増やすことは容易に行うことができ、対象とする回路の要求に合わせ低電圧検出信号の数を設定すればよい。
1 スイッチングレギュレータ
2 第1基準電圧発生回路
3 誤差増幅回路
4 発振回路
5 PWMコンパレータ
6,16 インバータ
7 NOR回路
8 ソフトスタート回路
9 過電流検出回路
10 遅延回路
11 低電圧誤動作防止回路
15 ドライバ回路
21,22 コンパレータ
23 第2基準電圧発生回路
M1 スイッチングトランジスタ
D1 ダイオード
M2 同期整流用トランジスタ
L1 インダクタ
C1 コンデンサ
R1,R2,R21〜R29 抵抗
M21 PMOSトランジスタ
M22 NMOSトランジスタ
2 第1基準電圧発生回路
3 誤差増幅回路
4 発振回路
5 PWMコンパレータ
6,16 インバータ
7 NOR回路
8 ソフトスタート回路
9 過電流検出回路
10 遅延回路
11 低電圧誤動作防止回路
15 ドライバ回路
21,22 コンパレータ
23 第2基準電圧発生回路
M1 スイッチングトランジスタ
D1 ダイオード
M2 同期整流用トランジスタ
L1 インダクタ
C1 コンデンサ
R1,R2,R21〜R29 抵抗
M21 PMOSトランジスタ
M22 NMOSトランジスタ
Claims (18)
- 入力端子に入力された電源電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第1のスイッチ素子と、
該第1のスイッチ素子のスイッチングによって前記電源電圧による充電が行われるインダクタと、
前記第1のスイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第1のスイッチ素子に対するスイッチング制御を行う制御回路部と、
前記出力端子から出力される過電流の検出を行い、該過電流を検出すると所定の遅延時間後に、前記制御回路部に対して前記第1のスイッチ素子をオフさせて遮断状態にさせる過電流検出回路部と、
前記電源電圧が第1所定値未満に低下すると、前記制御回路部に対して前記第1のスイッチ素子をオフさせ、前記電源電圧が該第1所定値よりも小さい第2所定値未満に低下すると、前記過電流検出回路部に対して前記遅延時間の計数を停止させて所定の初期値にリセットさせる低電圧誤動作防止回路部と、
を備えることを特徴とするスイッチングレギュレータ。 - 前記低電圧誤動作防止回路部は、
前記電源電圧に比例した、第1比例電圧と該第1比例電圧よりも大きい第2比例電圧とをそれぞれ生成して出力する比例電圧生成回路部と、
所定の第2基準電圧を生成して出力する第2基準電圧発生回路部と、
前記第1比例電圧と該第2基準電圧との電圧比較を行い、該比較結果を示す第1低電圧検出信号を生成して出力する第1電圧比較回路部と、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す第2低電圧検出信号を生成して出力する第2電圧比較回路部と、
を備え、
前記制御回路部は、前記第1比例電圧が前記第2基準電圧未満であること示す前記第1低電圧検出信号が第1電圧比較回路部から出力されると、前記第1のスイッチ素子をオフさせ、前記過電流検出回路部は、前記第2比例電圧が前記第2基準電圧未満であること示す前記第2低電圧検出信号が第2電圧比較回路部から出力されると、前記遅延時間の計数を停止して所定の初期値にリセットすることを特徴とする請求項1記載のスイッチングレギュレータ。 - 前記低電圧誤動作防止回路部は、
前記電源電圧に比例した比例電圧を生成して出力する比例電圧生成回路部と、
所定の第2基準電圧及び該第2基準電圧よりも小さい所定の第3基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す第1低電圧検出信号を生成して出力する第1電圧比較回路部と、
前記比例電圧と前記第3基準電圧との電圧比較を行い、該比較結果を示す第2低電圧検出信号を生成して出力する第2電圧比較回路部と、
を備え、
前記制御回路部は、前記比例電圧が前記第2基準電圧未満であること示す前記第1低電圧検出信号が第1電圧比較回路部から出力されると、前記第1のスイッチ素子をオフさせ、前記過電流検出回路部は、前記比例電圧が前記第3基準電圧未満であること示す前記第2低電圧検出信号が第2電圧比較回路部から出力されると、前記遅延時間の計数を停止して所定の初期値にリセットすることを特徴とする請求項1記載のスイッチングレギュレータ。 - 前記比例電圧生成回路部は、
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記第1比例電圧及び第2比例電圧をそれぞれ生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
を備えることを特徴とする請求項2記載のスイッチングレギュレータ。 - 前記比例電圧生成回路部は、
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記比例電圧を生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
を備えることを特徴とする請求項3記載のスイッチングレギュレータ。 - 前記第1電圧比較回路部及び第2電圧比較回路部は、それぞれ入力にヒステリシスが設けられることを特徴とする請求項2記載のスイッチングレギュレータ。
- 前記比例電圧生成回路部は、
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記第1比例電圧及び第2比例電圧をそれぞれ生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
前記第1低電圧検出信号に応じて、前記分圧回路を構成する少なくとも1つの所定の抵抗を短絡する第2スイッチと、
を備えることを特徴とする請求項6記載のスイッチングレギュレータ。 - 前記第1電圧比較回路部及び第2電圧比較回路部は、それぞれ入力にヒステリシスが設けられることを特徴とする請求項3記載のスイッチングレギュレータ。
- 前記比例電圧生成回路部は、
直列に接続された複数の抵抗からなり、前記電源電圧を分圧して前記比例電圧を生成して出力する分圧回路と、
外部から入力された制御信号に応じて、該分圧回路へ前記電源電圧を印加する第1スイッチと、
前記第1低電圧検出信号に応じて、前記分圧回路を構成する少なくとも1つの所定の抵抗を短絡する第2スイッチと、
を備えることを特徴とする請求項8記載のスイッチングレギュレータ。 - 前記整流素子は、入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用の第2のスイッチ素子であり、前記制御回路部は、前記第1のスイッチ素子と相補的に該第2のスイッチ素子をオン/オフさせることを特徴とする請求項1、2、3、4、5、6、7、8又は9記載のスイッチングレギュレータ。
- 前記制御回路部は、
前記出力電圧を分圧した分圧電圧を生成して出力する出力電圧検出回路と、
所定の第1基準電圧を生成して出力する第1基準電圧発生回路と、
前記分圧電圧が該第1基準電圧になるように前記第1のスイッチ素子のスイッチング制御を行う制御回路と、
起動してから所定時間の間、前記第1基準電圧発生回路に対して、第1基準電圧を所定の速度で徐々に上昇させるソフトスタート動作を行うソフトスタート回路と、
を備え、
前記低電圧誤動作防止回路部は、前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート回路の初期化を行うことを特徴とする請求項1、2、3、4、5、6、7、8又は9記載のスイッチングレギュレータ。 - 前記制御回路部は、
前記出力電圧を分圧した分圧電圧を生成して出力する出力電圧検出回路と、
所定の第1基準電圧を生成して出力する第1基準電圧発生回路と、
前記分圧電圧が該第1基準電圧になるように前記第1及び第2の各スイッチ素子のスイッチング制御をそれぞれ行う制御回路と、
起動してから所定時間の間、前記第1基準電圧発生回路に対して、第1基準電圧を所定の速度で徐々に上昇させるソフトスタート動作を行うソフトスタート回路と、
を備え、
前記低電圧誤動作防止回路部は、前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート回路の初期化を行うことを特徴とする請求項10記載のスイッチングレギュレータ。 - 入力された制御信号に応じてスイッチングを行う第1のスイッチ素子と、
該第1のスイッチ素子のスイッチングによって、入力端子に入力された電源電圧による充電が行われるインダクタと、
前記第1のスイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記第1のスイッチ素子に対するスイッチング制御を行って、前記電源電圧を所定の定電圧に変換して前記出力電圧として前記出力端子から出力するスイッチングレギュレータの動作制御方法において、
前記出力端子から出力される過電流の検出を行い、
該過電流を検出すると所定の遅延時間後に、前記第1のスイッチ素子をオフさせて遮断状態にし、
前記電源電圧が第1所定値未満に低下すると、前記第1のスイッチ素子をオフさせ、
前記電源電圧が該第1所定値よりも小さい第2所定値未満に低下すると前記遅延時間の計数を停止して所定の初期値にリセットすることを特徴とするスイッチングレギュレータの動作制御方法。 - 前記電源電圧に比例した、第1比例電圧と該第1比例電圧よりも大きい第2比例電圧とをそれぞれ生成し、
前記第1比例電圧と所定の第2基準電圧との電圧比較を行うと共に前記第2比例電圧と前記第2基準電圧との電圧比較を行い、
前記第1比例電圧が前記第2基準電圧未満である場合は、前記第1のスイッチ素子をオフさせ、
前記第2比例電圧が前記第2基準電圧未満である場合は、前記遅延時間の計数を停止して所定の初期値にリセットすることを特徴とする請求項13記載のスイッチングレギュレータの動作制御方法。 - 前記電源電圧に比例した比例電圧を生成し、
所定の第2基準電圧及び該第2基準電圧よりも小さい所定の第3基準電圧をそれぞれ生成し、
前記比例電圧と前記第2基準電圧との電圧比較を行うと共に前記比例電圧と前記第3基準電圧との電圧比較を行い、
前記比例電圧が前記第2基準電圧未満である場合は、前記第1のスイッチ素子をオフさせ、
前記比例電圧が前記第3基準電圧未満である場合は、前記遅延時間の計数を停止して所定の初期値にリセットすることを特徴とする請求項13記載のスイッチングレギュレータの動作制御方法。 - 前記整流素子は、入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用の第2のスイッチ素子であり、前記第1のスイッチ素子と相補的に該第2のスイッチ素子をオン/オフさせることを特徴とする請求項13、14又は15記載のスイッチングレギュレータの動作制御方法。
- 前記出力電圧を分圧した分圧電圧を生成し、
起動してから所定時間の間、所定の速度で徐々に電圧を上昇させるソフトスタート動作を行って所定の第1基準電圧を生成し、
前記分圧電圧が該第1基準電圧になるように前記第1のスイッチ素子のスイッチング制御を行い、
前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート動作の初期化を行うことを特徴とする請求項13、14又は15記載のスイッチングレギュレータの動作制御方法。 - 前記出力電圧を分圧した分圧電圧を生成し、
起動してから所定時間の間、所定の速度で徐々に電圧を上昇させるソフトスタート動作を行って所定の第1基準電圧を生成し、
前記分圧電圧が該第1基準電圧になるように前記第1及び第2の各スイッチ素子のスイッチング制御をそれぞれ行い、
前記電源電圧が第1所定値未満に低下すると、前記ソフトスタート動作の初期化を行うことを特徴とする請求項16記載のスイッチングレギュレータの動作制御方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007149274A JP2008306788A (ja) | 2007-06-05 | 2007-06-05 | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 |
PCT/JP2008/060328 WO2008149915A1 (en) | 2007-06-05 | 2008-05-29 | Switching regulator and operations control method thereof |
KR1020097000746A KR101055340B1 (ko) | 2007-06-05 | 2008-05-29 | 스위칭 레귤레이터 및 그 동작 제어 방법 |
US12/375,488 US8174802B2 (en) | 2007-06-05 | 2008-05-29 | Switching regulator and operations control method thereof |
CNA2008800004611A CN101542883A (zh) | 2007-06-05 | 2008-05-29 | 开关调节器及其操作控制方法 |
TW097120745A TWI443344B (zh) | 2007-06-05 | 2008-06-04 | 切換調整器及其操作控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007149274A JP2008306788A (ja) | 2007-06-05 | 2007-06-05 | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008306788A true JP2008306788A (ja) | 2008-12-18 |
Family
ID=40093725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007149274A Withdrawn JP2008306788A (ja) | 2007-06-05 | 2007-06-05 | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8174802B2 (ja) |
JP (1) | JP2008306788A (ja) |
KR (1) | KR101055340B1 (ja) |
CN (1) | CN101542883A (ja) |
TW (1) | TWI443344B (ja) |
WO (1) | WO2008149915A1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010226819A (ja) * | 2009-03-23 | 2010-10-07 | Rohm Co Ltd | 電源装置 |
JP2011045157A (ja) * | 2009-08-19 | 2011-03-03 | Ricoh Co Ltd | 静電保護回路、静電保護回路の動作制御方法、静電保護回路を使用したスイッチングレギュレータ及びスイッチングレギュレータの静電保護方法 |
KR101030958B1 (ko) * | 2009-01-15 | 2011-04-28 | 주식회사 실리콘웍스 | 저전압 레귤레이터의 과전류 보호회로 |
KR101067923B1 (ko) * | 2009-03-25 | 2011-09-26 | 주식회사 케이이씨 | 소프트 스타트 및 과부하 보호 기능을 갖는 스위칭 모드 파워 서플라이 |
JP2013143831A (ja) * | 2012-01-11 | 2013-07-22 | Rohm Co Ltd | スイッチングレギュレータ及びその制御方法 |
US8558527B2 (en) | 2010-05-17 | 2013-10-15 | Fuji Electric Co., Ltd. | Switching power supply system provided with under voltage lock out circuit |
US8754580B2 (en) | 2009-03-17 | 2014-06-17 | Ricoh Company, Ltd. | Semiconductor apparatus and method of controlling operation thereof |
US10680454B2 (en) | 2018-06-04 | 2020-06-09 | Simplex Quantum Inc. | Power supply circuit for biological signal measurement circuit and biological signal measuring apparatus |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2908570B1 (fr) * | 2006-11-10 | 2009-03-06 | E2V Semiconductors Soc Par Act | Etage de sortie logique de circuit integre protege contre une inversion de batterie |
US8000073B2 (en) * | 2008-03-11 | 2011-08-16 | Polar Semiconductor, Inc. | Current-mode under voltage lockout circuit |
JP5091024B2 (ja) * | 2008-06-24 | 2012-12-05 | 株式会社リコー | スイッチングレギュレータ及びその動作制御方法 |
US8525500B1 (en) * | 2008-09-24 | 2013-09-03 | International Rectifier Corporation | Control signal generation and power supply circuitry |
JP2011067025A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | Dc−dcコンバータ |
CN102948060B (zh) * | 2010-05-04 | 2016-01-20 | 意法半导体股份有限公司 | 用于利用电流信号的前沿消隐设备控制电流路径的开关的集成电路 |
US8638136B2 (en) * | 2010-12-28 | 2014-01-28 | Lsi Corporation | Start-up system and method for switching voltage regulator |
TWI591626B (zh) * | 2011-05-27 | 2017-07-11 | Rohm Co Ltd | Load driving device and electronic apparatus using the same |
US9077258B2 (en) * | 2011-07-26 | 2015-07-07 | System General Corp. | Regulation circuit associated with synchronous rectifier providing cable compensation for the power converter and method thereof |
KR101334634B1 (ko) * | 2011-08-11 | 2013-11-29 | 주식회사 실리콘웍스 | 미달 전압 록-아웃 회로 |
TWI424667B (zh) * | 2011-11-21 | 2014-01-21 | Anpec Electronics Corp | 軟式關機裝置及電源轉換器 |
CN102497087B (zh) * | 2011-12-28 | 2015-05-20 | 苏州华芯微电子股份有限公司 | 一种功率开关管保护电路 |
JP2014199724A (ja) * | 2013-03-29 | 2014-10-23 | パナソニック株式会社 | 回路遮断器の不足電圧引き外し装置及び過電圧・不足電圧引き外し装置 |
MY165296A (en) | 2013-07-01 | 2018-03-21 | Motorola Solutions Inc | Method and Apparatus for Distinguishing Momentary Loss of Battery Contact from an Undervoltage Condition |
CN103414322B (zh) * | 2013-08-27 | 2015-11-25 | 成都芯源***有限公司 | 一种控制电路、开关变换器及其控制方法 |
KR102202413B1 (ko) * | 2014-01-21 | 2021-01-14 | 삼성디스플레이 주식회사 | 출력 전압 제어 방법, 이 출력 전압 제어 방법을 수행하는 출력 전압 제어 장치 및 이 출력 전압 제어 장치를 포함하는 표시 장치 |
CN106796255B (zh) * | 2014-08-01 | 2019-08-06 | 日立汽车***株式会社 | 电压检测装置 |
US9312837B2 (en) * | 2014-08-05 | 2016-04-12 | Apple Inc. | Dynamic margin tuning for controlling custom circuits and memories |
US9871524B2 (en) | 2015-04-17 | 2018-01-16 | Samsung Electronics Co., Ltd. | Integrated circuit and cable assembly including the same |
CN106558978B (zh) * | 2015-09-30 | 2019-12-31 | 立锜科技股份有限公司 | 切换式电源供应器及其控制电路与控制方法 |
TWI559278B (zh) * | 2015-09-30 | 2016-11-21 | 立錡科技股份有限公司 | 切換式電源供應器及其控制電路與控制方法 |
JP6619662B2 (ja) * | 2016-02-05 | 2019-12-11 | エイブリック株式会社 | スイッチングレギュレータ |
TWI622778B (zh) * | 2016-12-30 | 2018-05-01 | 技嘉科技股份有限公司 | 檢測裝置 |
KR20210113527A (ko) | 2020-03-06 | 2021-09-16 | 삼성디스플레이 주식회사 | 전원 제공부 및 그 구동 방법 |
CN113471936A (zh) * | 2020-03-31 | 2021-10-01 | 法雷奥动力总成(上海)有限公司 | 用于电动车的直流/直流转换器的欠压保护电路和欠压保护方法 |
KR20230064045A (ko) * | 2021-11-02 | 2023-05-10 | 삼성디스플레이 주식회사 | 전원 제공부 및 이를 포함하는 표시 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02223377A (ja) | 1989-02-22 | 1990-09-05 | Fanuc Ltd | プライマリ方式スイッチング・レギュレータ制御回路の保護回路 |
JP2001314097A (ja) * | 2000-04-27 | 2001-11-09 | Matsushita Electric Ind Co Ltd | モータ制御装置 |
JP4096297B2 (ja) * | 2002-06-28 | 2008-06-04 | 株式会社リコー | 保護回路とdc/dcコンバータおよびタイマーラッチ回路 |
JP2005078557A (ja) | 2003-09-03 | 2005-03-24 | Seiko Instruments Inc | スイッチングレギュレータ制御回路 |
JP2006115594A (ja) | 2004-10-14 | 2006-04-27 | Fuji Electric Device Technology Co Ltd | 誤動作防止回路 |
JP4908064B2 (ja) * | 2005-08-19 | 2012-04-04 | 株式会社東芝 | 半導体集積回路装置 |
JP4777730B2 (ja) * | 2005-09-20 | 2011-09-21 | セイコーインスツル株式会社 | Dc−dcコンバータ |
-
2007
- 2007-06-05 JP JP2007149274A patent/JP2008306788A/ja not_active Withdrawn
-
2008
- 2008-05-29 CN CNA2008800004611A patent/CN101542883A/zh active Pending
- 2008-05-29 KR KR1020097000746A patent/KR101055340B1/ko not_active IP Right Cessation
- 2008-05-29 US US12/375,488 patent/US8174802B2/en not_active Expired - Fee Related
- 2008-05-29 WO PCT/JP2008/060328 patent/WO2008149915A1/en active Application Filing
- 2008-06-04 TW TW097120745A patent/TWI443344B/zh not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101030958B1 (ko) * | 2009-01-15 | 2011-04-28 | 주식회사 실리콘웍스 | 저전압 레귤레이터의 과전류 보호회로 |
US8754580B2 (en) | 2009-03-17 | 2014-06-17 | Ricoh Company, Ltd. | Semiconductor apparatus and method of controlling operation thereof |
JP2010226819A (ja) * | 2009-03-23 | 2010-10-07 | Rohm Co Ltd | 電源装置 |
KR101067923B1 (ko) * | 2009-03-25 | 2011-09-26 | 주식회사 케이이씨 | 소프트 스타트 및 과부하 보호 기능을 갖는 스위칭 모드 파워 서플라이 |
JP2011045157A (ja) * | 2009-08-19 | 2011-03-03 | Ricoh Co Ltd | 静電保護回路、静電保護回路の動作制御方法、静電保護回路を使用したスイッチングレギュレータ及びスイッチングレギュレータの静電保護方法 |
US8558527B2 (en) | 2010-05-17 | 2013-10-15 | Fuji Electric Co., Ltd. | Switching power supply system provided with under voltage lock out circuit |
JP2013143831A (ja) * | 2012-01-11 | 2013-07-22 | Rohm Co Ltd | スイッチングレギュレータ及びその制御方法 |
US10680454B2 (en) | 2018-06-04 | 2020-06-09 | Simplex Quantum Inc. | Power supply circuit for biological signal measurement circuit and biological signal measuring apparatus |
Also Published As
Publication number | Publication date |
---|---|
US8174802B2 (en) | 2012-05-08 |
KR20090029266A (ko) | 2009-03-20 |
TW200905205A (en) | 2009-02-01 |
KR101055340B1 (ko) | 2011-08-09 |
US20090303641A1 (en) | 2009-12-10 |
TWI443344B (zh) | 2014-07-01 |
CN101542883A (zh) | 2009-09-23 |
WO2008149915A1 (en) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008306788A (ja) | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 | |
JP5145763B2 (ja) | 同期整流型スイッチングレギュレータ | |
JP4971086B2 (ja) | スイッチングレギュレータ及びそのパルス幅制限値調整方法 | |
JP4926625B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置 | |
JP5014714B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの制御回路 | |
JP5354662B2 (ja) | スイッチングレギュレータ | |
JP2006262646A (ja) | 降圧型スイッチングレギュレータ | |
JP2008206366A (ja) | 昇降圧型スイッチングレギュレータ | |
JP2009136105A (ja) | スイッチング電源装置及びその初期設定方法 | |
JP4570507B2 (ja) | 定電圧回路、定電圧回路を備えた半導体装置及び定電圧回路の制御方法 | |
JP2008178263A (ja) | 昇降圧型スイッチングレギュレータ及び昇降圧型スイッチングレギュレータの逆電流防止方法 | |
JP2009136105A5 (ja) | ||
JP2006042524A (ja) | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 | |
JP2007282354A (ja) | スイッチング制御回路 | |
JP5091024B2 (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP2010220338A (ja) | 同期整流型スイッチングレギュレータ及びその動作制御方法 | |
JP5636826B2 (ja) | スイッチングレギュレータ | |
JP2005341789A (ja) | スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法 | |
JP5312781B2 (ja) | スイッチング電源回路 | |
JP2006288054A (ja) | ソフトスタート回路 | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
JP5423060B2 (ja) | 昇圧型スイッチングレギュレータ | |
JP2018113811A (ja) | スイッチング電源装置 | |
JP2011062041A (ja) | スイッチング制御回路およびスイッチング電源回路 | |
JP2011062042A (ja) | スイッチング制御回路およびスイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100119 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111005 |