JP2004119472A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004119472A JP2004119472A JP2002277453A JP2002277453A JP2004119472A JP 2004119472 A JP2004119472 A JP 2004119472A JP 2002277453 A JP2002277453 A JP 2002277453A JP 2002277453 A JP2002277453 A JP 2002277453A JP 2004119472 A JP2004119472 A JP 2004119472A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- insulating layer
- manufacturing
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【課題】半導体装置の信頼性及び構造上の自由度を向上させるとともに製造工程を容易にすることにある。
【解決手段】集積回路12及び電極14が形成された半導体基板10に第1の面20から溝を形成する。少なくとも溝30の内面に絶縁層40を形成する。半導体基板10を、第1の面20とは反対側の第2の面22から、溝30が露出する厚さまで研磨して、半導体基板10を複数の半導体チップ70に分割する。
【選択図】 図10
【解決手段】集積回路12及び電極14が形成された半導体基板10に第1の面20から溝を形成する。少なくとも溝30の内面に絶縁層40を形成する。半導体基板10を、第1の面20とは反対側の第2の面22から、溝30が露出する厚さまで研磨して、半導体基板10を複数の半導体チップ70に分割する。
【選択図】 図10
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
半導体ウエハの一方の面に溝を形成し、半導体ウエハの他方の面を溝を露出する厚さまで研磨することで、半導体ウエハを複数の薄型の半導体チップに分割する技術が知られている。これによれば、半導体チップに分割する工程及び半導体チップを薄くする工程を同時に行えるので、生産性を向上させることができる。
【0003】
しかしながら、こうして形成された半導体チップの側面には半導体部分(シリコン)が露出する。これによって、半導体チップ上に配線を引き回す場合に、半導体チップの側面を避けて配線を引き回さなければならず、設計自由度が制限されることがあった。また、半導体チップの角部にもシリコンが露出するので、チッピングが発生したり、集積回路素子が剥離したりすることがあった。一方、分割後の半導体チップに絶縁処理を施すのは、それぞれの半導体チップに重複した工程を行うことになり生産性に劣ってしまう。
【0004】
本発明の目的は、半導体装置の信頼性及び構造上の自由度を向上させるとともに製造工程を容易にすることにある。
【0005】
【課題を解決するための手段】
(1)本発明に係る半導体装置の製造方法は、(a)集積回路及び電極が形成された半導体基板に第1の面から溝を形成すること、
(b)少なくとも前記溝の内面に絶縁層を形成すること、及び、
(c)前記半導体基板を、前記第1の面とは反対側の第2の面から、前記溝が露出する厚さまで研磨して、前記半導体基板を複数の半導体チップに分割することを含む。
【0006】
本発明によれば、絶縁層を半導体基板の溝の内面に形成する。半導体基板の溝の内面は、複数の半導体チップの側面に相当する。したがって、半導体基板の状態で、複数の半導体チップの側面を一括して絶縁処理することができる。また、半導体基板を研磨する前に絶縁層を形成するので、半導体基板の割れ及び損傷を回避しつつ、極めて薄い半導体装置を製造することが可能である。
【0007】
(2)この半導体装置の製造方法において、
前記(a)工程で、前記溝を前記電極を避けて形成してもよい。
【0008】
(3)この半導体装置の製造方法において、
前記(b)工程で、前記絶縁層を、前記溝の内面から前記第1の面にかけて連続的に形成してもよい。
【0009】
これによって、絶縁層で半導体チップの角部を覆うことができる。したがって、半導体チップの角部を絶縁層で保護することができるので、チッピングの発生及び拡大を低減し、また、例えば第1の面に形成された集積回路の素子及び配線の剥離を防止することができる。
【0010】
(4)この半導体装置の製造方法において、
前記(a)工程前に、前記半導体基板の前記第1の面に第2の絶縁層を形成することをさらに含み、
前記(b)工程で、前記絶縁層の一部を前記第2の絶縁層上に形成してもよい。
【0011】
(5)この半導体装置の製造方法において、
前記(b)工程後に、前記溝の内面で前記絶縁層上に導電層を形成することをさらに含んでもよい。
【0012】
これによって、半導体チップの側面に導電層を形成することができる。したがって、半導体チップ上の配線構造の自由度を向上させることができる。
【0013】
(6)この半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記溝の内面から前記第1の面にかけて連続的に形成してもよい。
【0014】
(7)この半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記電極に電気的に接続させてもよい。
【0015】
これによれば、半導体チップの側面に外部端子を容易に形成することができる。
【0016】
(8)この半導体装置の製造方法において、
前記(c)工程を、前記半導体基板に、前記第1の面からシートを貼り付けた状態で行ってもよい。
【0017】
これによれば、半導体基板に第1の面からシートを貼り付けているので、ばらばらに分割された複数の半導体チップを一括して保持することができる。したがって、分割後の複数の半導体チップの取り扱いを容易にすることができる。
【0018】
(9)この半導体装置の製造方法において、
前記(c)工程を、前記溝に充填材を設けた状態で行ってもよい。
【0019】
これによれば、研磨工程のときに、溝に充填材が設けられているため、研磨工程で生じる粉状の異物が溝に入り込むのを防ぐことができる。したがって、半導体チップの損傷及び異物の付着を防止して、半導体装置の信頼性を向上させることができる。
【0020】
(10)この半導体装置の製造方法において、
前記(c)工程後に、前記シートに前記複数の半導体チップが保持された状態で、前記複数の半導体チップの研磨面に第3の絶縁層を形成することをさらに含んでもよい。
【0021】
これによれば、半導体チップの研磨面に第3の絶縁層を形成する。そのため、半導体チップの研磨面における外部との電気的な導通を防ぐことができる。また、複数の半導体チップは、シートに保持されているので、複数の半導体チップの研磨面を一括して絶縁処理することができる。
【0022】
(11)本発明に係る半導体装置は、上記方法によって製造されてなる。
【0023】
(12)本発明に係る半導体装置は、集積回路及び電極が形成され、第1の面を有する半導体チップと、
前記半導体チップの前記第1の面からそれに連続する側面にかけて連続的に形成された絶縁層と、
前記半導体チップの側面で前記絶縁層上に形成された導電層と、
を含み、
前記半導体チップの側面の前記導電層から露出する部分は、前記絶縁層で覆われてなる。
【0024】
本発明によれば、半導体チップの側面の導電層から露出する部分が絶縁層で覆われているので、導電層以外の部分での、外部との電気的な導通を遮断することができる。
【0025】
(13)この半導体装置において、
前記半導体チップの前記第1の面に形成された第2の絶縁層をさらに含み、
前記絶縁層の一部は、前記第2の絶縁層上に形成されてもよい。
【0026】
(14)この半導体装置において、
前記導電層は、前記半導体チップの側面から前記第1の面にかけて連続的に形成されてもよい。
【0027】
(15)この半導体装置において、
前記導電層は、前記電極に電気的に接続されてもよい。
【0028】
(16)この半導体装置において、
前記半導体チップの前記第1の面とは反対側の第2の面に、第3の絶縁層が形成されてもよい。
【0029】
これによれば、半導体チップの第2の面における外部との電気的な導通を遮断することができる。
【0030】
(17)本発明に係る回路基板には、上記半導体装置が実装されている。
【0031】
(18)本発明に係る電子機器は、上記半導体装置を有する。
【0032】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。図1〜図11は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板(例えばシリコン基板)10を使用する。半導体基板10は、半導体ウエハであってもよい。図1では、半導体ウエハの一部が示されている。半導体基板10の平面形状は限定されないが、例えば半導体ウエハの場合には円形であることが一般的である。
【0033】
半導体基板10には、複数の集積回路(例えばトランジスタやメモリを有する回路)12が形成されている。半導体基板10には、複数の電極(例えばパッド)14が形成されている。各電極14は、集積回路12に電気的に接続されている。各電極14は、集積回路12に重ならない領域(図1では集積回路の外側の領域)に形成されてもよい。各電極14は、アルミニウム系又は銅系の金属で形成されてもよい。電極14の表面の形状は特に限定されないが矩形であることが多い。半導体基板10が半導体ウエハである場合、複数の半導体チップとなる各領域に、2つ以上(1グループ)の電極14が形成される。図1に示す例では、電極14は、半導体チップとなる領域の4辺に沿って配列されているが、2辺に沿って配列されてもよいし、中央部に配列されてもよい。
【0034】
半導体基板10は、集積回路12が形成された側の第1の面20と、それとは反対の第2の面22と、を有する。複数の電極14は、第1の面20から外部に露出している。
【0035】
半導体基板10には、少なくとも1層の絶縁層(第2の絶縁層)16が形成されている。図2に示す例では、絶縁層16は、半導体基板10の第1の面20に形成されている。絶縁層16は、パッシベーション膜と呼ばれ、例えば、SiO2、SiN、ポリイミド樹脂などで形成することができる。絶縁層16は、電極14の少なくとも一部を露出する開口部18を有する。絶縁層16は、電極14の表面を覆って形成した後、その一部をエッチングして電極14の一部を露出させてもよい。図2に示すように、絶縁層16は、電極14の中央部を開口して、外周端部を覆うように形成してもよい。
【0036】
図1及び図2に示される仮想ライン24は、半導体基板10を複数の領域(半導体チップとなる領域)に区画している。仮想ライン24は、集積回路12及び電極14を避けて形成されてもよい。各領域(半導体チップ)の外形は、矩形、円形又はその他の多角形であってもよいし、限定されるものではない。
【0037】
図3に示すように、半導体基板10に第1の面20から溝30を形成する。本実施の形態では、溝30は仮想ライン24に沿って形成する。すなわち、溝30は、半導体基板10を複数の半導体チップとなる領域に区画するように形成する。図3に示す例では、溝30は、集積回路12及び電極14を避けて形成している。溝30は、半導体基板10を、ブレードなどで切削することにより機械的に形成してもよいし、エッチングなどで化学的に形成してもよいし、レーザなどで光学的に形成してもよい。
【0038】
溝30は、第1の面20から傾斜してなるテーパ(例えば溝の開口方向に広がるテーパ)が付された壁面を有してもよいし、第1の面20から垂直に落ちる壁面を有してもよい。溝30は、底面が形成されて凹状になっていてもよいし、底面が形成されずにV状になっていてもよい。
【0039】
溝30は、半導体基板10を貫通しないように形成する。溝30は、完成品としての半導体チップの厚さよりも深くなるように形成する。また、溝30は、半導体基板10の内部に形成される集積回路12の素子及び配線よりも深くなるように形成する。なお、半導体基板10の溝30の内面には、半導体部分(例えばシリコン)が露出する。
【0040】
図4に示すように、半導体基板10に絶縁層40を形成する。絶縁層40の材料としては、酸化膜(例えばSiO2)、窒化膜(例えばSiN)又は樹脂(例えばポリイミド樹脂)などが挙げられる。
【0041】
絶縁層40は、少なくとも溝30の内面に形成する。図4に示す例では、絶縁層40は、溝30の内壁面及び底面に形成しているが、溝30の内壁面のみに形成しても構わない。ただし、絶縁層40は、溝30を埋め込まないように形成する。すなわち、絶縁層40によって溝(又は凹部)を形成する。図4に示す例では、溝30の内面(図4では内壁面及び底面)の全部は、絶縁層40で覆われている。
【0042】
絶縁層40を溝30の内面から第1の面20にかけて連続的に形成してもよい。例えば、半導体基板10の第1の面20及び溝30の内面を覆って絶縁層40を形成し、必要な部分をエッチングして絶縁層40から露出させてもよい。図4に示す例では、絶縁層40の電極14を覆う一部をエッチングして、電極14を露出する開口部42を形成する。
【0043】
溝30の内面(詳しくは内壁面)と第1の面20との間の角部は、半導体チップの角部に相当するので、絶縁層40によって半導体チップの角部を覆うことができる。したがって、半導体チップの角部を絶縁層で保護することができるので、チッピングの発生及び拡大を低減し、また、第1の面20に形成された集積回路12の素子及び配線の剥離を防止することができる。
【0044】
なお、第1の面20に絶縁層(第2の絶縁層)16が形成されている場合、絶縁層40の一部(第1の面上の部分)を絶縁層(第2の絶縁層)16上に形成する。
【0045】
図5に示すように、必要に応じて、半導体基板10に導電層50を形成してもよい。導電層50は、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。導電層50の形成工程としては、フォトリソグラフィを適用した後にエッチングすることで形成してもよいし、スパッタリングなど形成してもよいし、無電解メッキによるアディティブ法を適用することで形成してもよい。あるいは、インクジェット方式を使用して導電層50を形成してもよい。これによれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつ導電層50の材料を無駄なく経済的に設けることが可能である。
【0046】
導電層50は、溝30の内面(詳しくは内壁面)で絶縁層40上に形成する。図5に示す例では、導電層50は、溝30の内壁面及び底面に形成しているが、溝30の内壁面のみに形成しても構わない。ただし、導電層50は、溝30を埋め込まないように形成する。すなわち、絶縁層50によって溝(又は凹部)を形成する。溝30の内面と導電層50との間には、絶縁層40が介在するので、両者の電気的な接続が遮断される。
【0047】
導電層50は、溝30の内面に深さ方向に沿って延びるように形成してもよい。あるいは、導電層50は、ランド状(円形又は矩形など)に形成してもよい。溝30の内面のうち導電層50から露出する部分は、絶縁層40が露出する。
【0048】
図6は、図5のVI−VI線断面図である。図6に示す例では、導電層50は、溝30の内側の方向に、絶縁層40の表面から突起するように形成されている。
【0049】
変形例として、図7に示すように、導電層54は、溝32の内面において、絶縁層44の表面と面一になるように形成されてもよい。その場合、導電層54は絶縁層44の内部に入り込む。他の変形例として、図8に示すように、導電層56は、溝34の内面において、絶縁層46の表面よりも窪むように形成されていてもよい。その場合も、導電層56は、絶縁層46の内部に入り込む。ただし、導電層56は、絶縁層46で覆わずに露出させる。
【0050】
これらの変形例によれば、導電層54,56と絶縁層44,46との密着力が大きくなるので、導電層54,56を絶縁層44,46から剥離しにくくすることができる。なお、必要に応じて、導電層の形成工程後に、再度、絶縁層の形成工程を行って、絶縁層における導電層の周囲の部分を厚く形成してもよい。
【0051】
図5に示すように、導電層50を溝30の内面から第1の面20にかけて連続的に形成してもよい。すなわち、導電層50は、溝30の内面から第1の面20の方向に延びるように配線として形成してもよい。
【0052】
図5に示すように、導電層50を電極14に電気的に接続させてもよい。導電層50は、第1の面20に延びてなり、複数の絶縁層16,40の開口部18,42内で電極14と電気的に接続する接続部52を有する。接続部52は、電極14を覆うように形成してもよい。
【0053】
変形例として、導電層50を電極14に電気的に接続しなくてもよい。すなわち、導電層50は、ダミー配線(集積回路と導通しない配線)として形成してもよい。
【0054】
これによれば、半導体チップの側面に導電層50を形成することができる。例えば、導電層50を電極14に電気的に接続させれば、半導体チップの側面に、集積回路12と電気的に接続した外部端子を容易に形成することができる。したがって、半導体チップ上の配線構造の自由度を向上させることができる。
【0055】
次に、半導体基板10の研磨工程を行い、複数の半導体チップ70に分割する。本実施の形態では、半導体基板10を、シート60によって保持した状態で研磨する。シート60は半導体基板10の保持部材である。
【0056】
図9に示すように、半導体基板10に、第1の面20からシート60を貼り付ける。シート60は、半導体基板10を第1の面20から保持する。シート60は、粘着材であってもよく、例えば、紫外線硬化型樹脂からなるUVテープであってもよい。UVテープによれば、紫外線の照射の有無によって、シート60の粘着力をコントロールできるので、半導体基板10の保持及び半導体チップ70の剥離に適している。
【0057】
図9に示す例では、シート60と半導体基板10との間に、樹脂などの充填材62が設けられ、シート60は充填材62を介して半導体基板10を保持している。充填材62は、少なくとも半導体基板10の溝30に充填され、図9に示すように、第1の面20にも設けられてもよい。充填材62は、シート60を貼り付ける前に、半導体基板10に第1の面20から塗布してもよく、あるいは、あらかじめシート60に設けておき、シート60を貼り付けることで溝30に設けてもよい。
【0058】
変形例として、充填材62なしで、半導体基板10にシート60を貼り付けてもよい。あるいは、シート60の一部が充填材62であってもよい。
【0059】
こうして、図10に示すように、半導体基板10を、第2の面22から研磨する。すなわち、半導体基板10の裏面をポリシングする。例えば、シート60が貼り付けられた半導体基板10をステージ(図示しない)に固定し、研磨用治具(図示しない)に備えられた砥石によって、半導体基板10を第2の面22から機械的に研磨する。本工程では、半導体基板10を溝30が露出する厚さまで研磨する。これによって、半導体基板10を複数の半導体チップ70に分割するとともに、各半導体チップ70を薄くすることができる。
【0060】
これによれば、半導体基板10に第1の面20からシート60を貼り付けているので、ばらばらに分割された複数の半導体チップ70を一括して保持することができる。したがって、分割後の複数の半導体チップ70の取り扱いを容易にすることができる。
【0061】
また、研磨工程のときに、溝30に充填材62が設けられているため、研磨工程で生じる粉状の異物が溝30に入り込むのを防ぐことができる。したがって、半導体チップ70の損傷及び異物の付着を防止して、半導体装置の信頼性を向上させることができる。
【0062】
図11に示すように、必要に応じて、複数の半導体チップ70の研磨面に絶縁層(第3の絶縁層)72を形成してもよい。複数の半導体チップ70がシート60に保持されていれば、複数の半導体チップ70の研磨面を一括して絶縁処理することができる。また、図11に示すように、複数の半導体チップ70の間に充填材62が設けられていれば、例えば、複数の半導体チップ70の研磨面を含む全面に絶縁層72を形成した後、絶縁層72における充填材62の部分をエッチングして除去すればよい。絶縁層72は、絶縁層40と同一の材料で形成されてもよい。絶縁層72を形成することで、半導体チップ70の研磨面における外部との電気的な導通を遮断することができる。また、半導体チップ70の半導体部分(例えばシリコン)の全面を、絶縁層16,40,72によって覆うことができるので、半導体チップ70の端子(例えば導電層50)以外の部分での、外部との電気的な導通を遮断することができる。
【0063】
その後、半導体チップ70をシート60から剥離する。半導体チップ70とシート60との間に充填材62が設けられている場合には、半導体チップ70を充填材62から剥離する。例えば、それぞれの半導体チップ70を、シート60を介して、ツール(図示しない)によってピックアップする。こうして、個片の半導体チップ70を取り出すことができる。
【0064】
本実施の形態に係る半導体装置の製造方法によれば、絶縁層40を半導体基板10の溝30の内面に形成する。半導体基板10の溝30の内面は、複数の半導体チップ70の側面に相当する。したがって、半導体基板10の状態で、複数の半導体チップ70の側面を一括して絶縁処理することができる。また、半導体基板10を研磨する前に絶縁層40を形成するので、半導体基板10の割れ及び損傷を回避しつつ、極めて薄い半導体装置を製造することが可能である。
【0065】
上述の工程により、半導体装置を製造することができる。図12及び図13は、本実施の形態に係る半導体装置の一例を示す図である。
【0066】
半導体装置1は、集積回路12及び電極14が形成された半導体チップ70と、絶縁層40と、を含む。絶縁層40は、半導体チップ70の第1の面(図12では集積回路及び電極が形成された面)からそれに連続する側面にかけて連続的に形成されている。絶縁層40は、半導体チップ70の側面の全体を覆うことが好ましい。
【0067】
図12に示す例では、半導体装置1は、導電層50をさらに含む。導電層50は、半導体チップ70の側面で絶縁層40上に形成されている。そして、半導体チップ70の側面の導電層50から露出する部分は、絶縁層40で覆われている。導電層50は、電極14との電気的な接続部52を有し、接続部52上にバンプ74が形成されている。バンプ74は、無電解又は電気メッキによって形成してもよく、金を含む材料で形成されてもよい。バンプ74は、電極14に電気的に接続されている。なお、その他の構成は、上述した製造方法によって得られる内容である。
【0068】
変形例として、図13に示すように、導電層50を省略してもよい。すなわち、半導体チップ70の側面は、絶縁層40で覆われている。図13に示す例では、半導体装置3が配線基板(インターポーザ)80に実装されている。配線基板80は、基板82と、基板82に形成された配線パターン84と、を有し、スルーホール86を介して両面から電気的な接続が図れるようになっている。配線基板80の半導体装置3とは反対側に外部端子(例えばハンダボール)90が形成されてもよい。半導体装置3は、配線基板80にフェースダウンボンディングされている。両者の電気的な接続の形態には、金属接合、ろう接合又は異方性導電材料による接合などが挙げられる。半導体装置3と配線基板80との間は、アンダーフィル材(例えば樹脂)88が設けられている。なお、半導体チップ70が配線基板80に実装された状態で、その全体を半導体装置と呼ぶこともできる。
【0069】
図14は、本実施の形態に係る回路基板を示す図である。回路基板(マザーボード)100は、基板102と、基板102に形成された配線パターン104と、を有する。半導体装置3及び配線パターン104の両者を、ろう材106によって電気的に接続してもよい。回路基板100には、その他の図示しない電子部品(抵抗器、コンデンサ、コイルなど)が実装されている。本実施の形態によれば、半導体装置3をベアチップ実装することができる。
【0070】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、その効果は上述の効果を備える。本実施の形態に係る半導体装置は、上述の製造方法とは異なる方法によって製造されるものを含む。
【0071】
上述した半導体装置を有する電子機器として、図15には、ノート型パーソナルコンピュータ1000が示され、図16には、携帯電話2000が示されている。
【0072】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態で使用される半導体基板の一部を示す図である。
【図2】図2は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図3】図3は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図4】図4は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図5】図5は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図6】図6は、図5のVI−VI線断面図である。
【図7】図7は、本発明の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図8】図8は、本発明の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図9】図9は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図10】図10は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図11】図11は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図12】図12は、本発明の実施の形態に係る半導体装置を示す図である。
【図13】図13は、本発明の実施の形態に係る半導体装置を示す図である。
【図14】図14は、本発明の実施の形態に係る回路基板を示す図である。
【図15】図15は、本発明の実施の形態に係る電子機器を示す図である。
【図16】図16は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
10 半導体基板、 12 集積回路、 14 電極、 16 第2の絶縁層、20 第1の面、 22 第2の面、 30,32,34 溝、40,44,46 絶縁層、 50,54,56 導電層、 60 シート、62 充填材、 70 半導体チップ、 72 第3の絶縁層
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
半導体ウエハの一方の面に溝を形成し、半導体ウエハの他方の面を溝を露出する厚さまで研磨することで、半導体ウエハを複数の薄型の半導体チップに分割する技術が知られている。これによれば、半導体チップに分割する工程及び半導体チップを薄くする工程を同時に行えるので、生産性を向上させることができる。
【0003】
しかしながら、こうして形成された半導体チップの側面には半導体部分(シリコン)が露出する。これによって、半導体チップ上に配線を引き回す場合に、半導体チップの側面を避けて配線を引き回さなければならず、設計自由度が制限されることがあった。また、半導体チップの角部にもシリコンが露出するので、チッピングが発生したり、集積回路素子が剥離したりすることがあった。一方、分割後の半導体チップに絶縁処理を施すのは、それぞれの半導体チップに重複した工程を行うことになり生産性に劣ってしまう。
【0004】
本発明の目的は、半導体装置の信頼性及び構造上の自由度を向上させるとともに製造工程を容易にすることにある。
【0005】
【課題を解決するための手段】
(1)本発明に係る半導体装置の製造方法は、(a)集積回路及び電極が形成された半導体基板に第1の面から溝を形成すること、
(b)少なくとも前記溝の内面に絶縁層を形成すること、及び、
(c)前記半導体基板を、前記第1の面とは反対側の第2の面から、前記溝が露出する厚さまで研磨して、前記半導体基板を複数の半導体チップに分割することを含む。
【0006】
本発明によれば、絶縁層を半導体基板の溝の内面に形成する。半導体基板の溝の内面は、複数の半導体チップの側面に相当する。したがって、半導体基板の状態で、複数の半導体チップの側面を一括して絶縁処理することができる。また、半導体基板を研磨する前に絶縁層を形成するので、半導体基板の割れ及び損傷を回避しつつ、極めて薄い半導体装置を製造することが可能である。
【0007】
(2)この半導体装置の製造方法において、
前記(a)工程で、前記溝を前記電極を避けて形成してもよい。
【0008】
(3)この半導体装置の製造方法において、
前記(b)工程で、前記絶縁層を、前記溝の内面から前記第1の面にかけて連続的に形成してもよい。
【0009】
これによって、絶縁層で半導体チップの角部を覆うことができる。したがって、半導体チップの角部を絶縁層で保護することができるので、チッピングの発生及び拡大を低減し、また、例えば第1の面に形成された集積回路の素子及び配線の剥離を防止することができる。
【0010】
(4)この半導体装置の製造方法において、
前記(a)工程前に、前記半導体基板の前記第1の面に第2の絶縁層を形成することをさらに含み、
前記(b)工程で、前記絶縁層の一部を前記第2の絶縁層上に形成してもよい。
【0011】
(5)この半導体装置の製造方法において、
前記(b)工程後に、前記溝の内面で前記絶縁層上に導電層を形成することをさらに含んでもよい。
【0012】
これによって、半導体チップの側面に導電層を形成することができる。したがって、半導体チップ上の配線構造の自由度を向上させることができる。
【0013】
(6)この半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記溝の内面から前記第1の面にかけて連続的に形成してもよい。
【0014】
(7)この半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記電極に電気的に接続させてもよい。
【0015】
これによれば、半導体チップの側面に外部端子を容易に形成することができる。
【0016】
(8)この半導体装置の製造方法において、
前記(c)工程を、前記半導体基板に、前記第1の面からシートを貼り付けた状態で行ってもよい。
【0017】
これによれば、半導体基板に第1の面からシートを貼り付けているので、ばらばらに分割された複数の半導体チップを一括して保持することができる。したがって、分割後の複数の半導体チップの取り扱いを容易にすることができる。
【0018】
(9)この半導体装置の製造方法において、
前記(c)工程を、前記溝に充填材を設けた状態で行ってもよい。
【0019】
これによれば、研磨工程のときに、溝に充填材が設けられているため、研磨工程で生じる粉状の異物が溝に入り込むのを防ぐことができる。したがって、半導体チップの損傷及び異物の付着を防止して、半導体装置の信頼性を向上させることができる。
【0020】
(10)この半導体装置の製造方法において、
前記(c)工程後に、前記シートに前記複数の半導体チップが保持された状態で、前記複数の半導体チップの研磨面に第3の絶縁層を形成することをさらに含んでもよい。
【0021】
これによれば、半導体チップの研磨面に第3の絶縁層を形成する。そのため、半導体チップの研磨面における外部との電気的な導通を防ぐことができる。また、複数の半導体チップは、シートに保持されているので、複数の半導体チップの研磨面を一括して絶縁処理することができる。
【0022】
(11)本発明に係る半導体装置は、上記方法によって製造されてなる。
【0023】
(12)本発明に係る半導体装置は、集積回路及び電極が形成され、第1の面を有する半導体チップと、
前記半導体チップの前記第1の面からそれに連続する側面にかけて連続的に形成された絶縁層と、
前記半導体チップの側面で前記絶縁層上に形成された導電層と、
を含み、
前記半導体チップの側面の前記導電層から露出する部分は、前記絶縁層で覆われてなる。
【0024】
本発明によれば、半導体チップの側面の導電層から露出する部分が絶縁層で覆われているので、導電層以外の部分での、外部との電気的な導通を遮断することができる。
【0025】
(13)この半導体装置において、
前記半導体チップの前記第1の面に形成された第2の絶縁層をさらに含み、
前記絶縁層の一部は、前記第2の絶縁層上に形成されてもよい。
【0026】
(14)この半導体装置において、
前記導電層は、前記半導体チップの側面から前記第1の面にかけて連続的に形成されてもよい。
【0027】
(15)この半導体装置において、
前記導電層は、前記電極に電気的に接続されてもよい。
【0028】
(16)この半導体装置において、
前記半導体チップの前記第1の面とは反対側の第2の面に、第3の絶縁層が形成されてもよい。
【0029】
これによれば、半導体チップの第2の面における外部との電気的な導通を遮断することができる。
【0030】
(17)本発明に係る回路基板には、上記半導体装置が実装されている。
【0031】
(18)本発明に係る電子機器は、上記半導体装置を有する。
【0032】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。図1〜図11は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板(例えばシリコン基板)10を使用する。半導体基板10は、半導体ウエハであってもよい。図1では、半導体ウエハの一部が示されている。半導体基板10の平面形状は限定されないが、例えば半導体ウエハの場合には円形であることが一般的である。
【0033】
半導体基板10には、複数の集積回路(例えばトランジスタやメモリを有する回路)12が形成されている。半導体基板10には、複数の電極(例えばパッド)14が形成されている。各電極14は、集積回路12に電気的に接続されている。各電極14は、集積回路12に重ならない領域(図1では集積回路の外側の領域)に形成されてもよい。各電極14は、アルミニウム系又は銅系の金属で形成されてもよい。電極14の表面の形状は特に限定されないが矩形であることが多い。半導体基板10が半導体ウエハである場合、複数の半導体チップとなる各領域に、2つ以上(1グループ)の電極14が形成される。図1に示す例では、電極14は、半導体チップとなる領域の4辺に沿って配列されているが、2辺に沿って配列されてもよいし、中央部に配列されてもよい。
【0034】
半導体基板10は、集積回路12が形成された側の第1の面20と、それとは反対の第2の面22と、を有する。複数の電極14は、第1の面20から外部に露出している。
【0035】
半導体基板10には、少なくとも1層の絶縁層(第2の絶縁層)16が形成されている。図2に示す例では、絶縁層16は、半導体基板10の第1の面20に形成されている。絶縁層16は、パッシベーション膜と呼ばれ、例えば、SiO2、SiN、ポリイミド樹脂などで形成することができる。絶縁層16は、電極14の少なくとも一部を露出する開口部18を有する。絶縁層16は、電極14の表面を覆って形成した後、その一部をエッチングして電極14の一部を露出させてもよい。図2に示すように、絶縁層16は、電極14の中央部を開口して、外周端部を覆うように形成してもよい。
【0036】
図1及び図2に示される仮想ライン24は、半導体基板10を複数の領域(半導体チップとなる領域)に区画している。仮想ライン24は、集積回路12及び電極14を避けて形成されてもよい。各領域(半導体チップ)の外形は、矩形、円形又はその他の多角形であってもよいし、限定されるものではない。
【0037】
図3に示すように、半導体基板10に第1の面20から溝30を形成する。本実施の形態では、溝30は仮想ライン24に沿って形成する。すなわち、溝30は、半導体基板10を複数の半導体チップとなる領域に区画するように形成する。図3に示す例では、溝30は、集積回路12及び電極14を避けて形成している。溝30は、半導体基板10を、ブレードなどで切削することにより機械的に形成してもよいし、エッチングなどで化学的に形成してもよいし、レーザなどで光学的に形成してもよい。
【0038】
溝30は、第1の面20から傾斜してなるテーパ(例えば溝の開口方向に広がるテーパ)が付された壁面を有してもよいし、第1の面20から垂直に落ちる壁面を有してもよい。溝30は、底面が形成されて凹状になっていてもよいし、底面が形成されずにV状になっていてもよい。
【0039】
溝30は、半導体基板10を貫通しないように形成する。溝30は、完成品としての半導体チップの厚さよりも深くなるように形成する。また、溝30は、半導体基板10の内部に形成される集積回路12の素子及び配線よりも深くなるように形成する。なお、半導体基板10の溝30の内面には、半導体部分(例えばシリコン)が露出する。
【0040】
図4に示すように、半導体基板10に絶縁層40を形成する。絶縁層40の材料としては、酸化膜(例えばSiO2)、窒化膜(例えばSiN)又は樹脂(例えばポリイミド樹脂)などが挙げられる。
【0041】
絶縁層40は、少なくとも溝30の内面に形成する。図4に示す例では、絶縁層40は、溝30の内壁面及び底面に形成しているが、溝30の内壁面のみに形成しても構わない。ただし、絶縁層40は、溝30を埋め込まないように形成する。すなわち、絶縁層40によって溝(又は凹部)を形成する。図4に示す例では、溝30の内面(図4では内壁面及び底面)の全部は、絶縁層40で覆われている。
【0042】
絶縁層40を溝30の内面から第1の面20にかけて連続的に形成してもよい。例えば、半導体基板10の第1の面20及び溝30の内面を覆って絶縁層40を形成し、必要な部分をエッチングして絶縁層40から露出させてもよい。図4に示す例では、絶縁層40の電極14を覆う一部をエッチングして、電極14を露出する開口部42を形成する。
【0043】
溝30の内面(詳しくは内壁面)と第1の面20との間の角部は、半導体チップの角部に相当するので、絶縁層40によって半導体チップの角部を覆うことができる。したがって、半導体チップの角部を絶縁層で保護することができるので、チッピングの発生及び拡大を低減し、また、第1の面20に形成された集積回路12の素子及び配線の剥離を防止することができる。
【0044】
なお、第1の面20に絶縁層(第2の絶縁層)16が形成されている場合、絶縁層40の一部(第1の面上の部分)を絶縁層(第2の絶縁層)16上に形成する。
【0045】
図5に示すように、必要に応じて、半導体基板10に導電層50を形成してもよい。導電層50は、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。導電層50の形成工程としては、フォトリソグラフィを適用した後にエッチングすることで形成してもよいし、スパッタリングなど形成してもよいし、無電解メッキによるアディティブ法を適用することで形成してもよい。あるいは、インクジェット方式を使用して導電層50を形成してもよい。これによれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつ導電層50の材料を無駄なく経済的に設けることが可能である。
【0046】
導電層50は、溝30の内面(詳しくは内壁面)で絶縁層40上に形成する。図5に示す例では、導電層50は、溝30の内壁面及び底面に形成しているが、溝30の内壁面のみに形成しても構わない。ただし、導電層50は、溝30を埋め込まないように形成する。すなわち、絶縁層50によって溝(又は凹部)を形成する。溝30の内面と導電層50との間には、絶縁層40が介在するので、両者の電気的な接続が遮断される。
【0047】
導電層50は、溝30の内面に深さ方向に沿って延びるように形成してもよい。あるいは、導電層50は、ランド状(円形又は矩形など)に形成してもよい。溝30の内面のうち導電層50から露出する部分は、絶縁層40が露出する。
【0048】
図6は、図5のVI−VI線断面図である。図6に示す例では、導電層50は、溝30の内側の方向に、絶縁層40の表面から突起するように形成されている。
【0049】
変形例として、図7に示すように、導電層54は、溝32の内面において、絶縁層44の表面と面一になるように形成されてもよい。その場合、導電層54は絶縁層44の内部に入り込む。他の変形例として、図8に示すように、導電層56は、溝34の内面において、絶縁層46の表面よりも窪むように形成されていてもよい。その場合も、導電層56は、絶縁層46の内部に入り込む。ただし、導電層56は、絶縁層46で覆わずに露出させる。
【0050】
これらの変形例によれば、導電層54,56と絶縁層44,46との密着力が大きくなるので、導電層54,56を絶縁層44,46から剥離しにくくすることができる。なお、必要に応じて、導電層の形成工程後に、再度、絶縁層の形成工程を行って、絶縁層における導電層の周囲の部分を厚く形成してもよい。
【0051】
図5に示すように、導電層50を溝30の内面から第1の面20にかけて連続的に形成してもよい。すなわち、導電層50は、溝30の内面から第1の面20の方向に延びるように配線として形成してもよい。
【0052】
図5に示すように、導電層50を電極14に電気的に接続させてもよい。導電層50は、第1の面20に延びてなり、複数の絶縁層16,40の開口部18,42内で電極14と電気的に接続する接続部52を有する。接続部52は、電極14を覆うように形成してもよい。
【0053】
変形例として、導電層50を電極14に電気的に接続しなくてもよい。すなわち、導電層50は、ダミー配線(集積回路と導通しない配線)として形成してもよい。
【0054】
これによれば、半導体チップの側面に導電層50を形成することができる。例えば、導電層50を電極14に電気的に接続させれば、半導体チップの側面に、集積回路12と電気的に接続した外部端子を容易に形成することができる。したがって、半導体チップ上の配線構造の自由度を向上させることができる。
【0055】
次に、半導体基板10の研磨工程を行い、複数の半導体チップ70に分割する。本実施の形態では、半導体基板10を、シート60によって保持した状態で研磨する。シート60は半導体基板10の保持部材である。
【0056】
図9に示すように、半導体基板10に、第1の面20からシート60を貼り付ける。シート60は、半導体基板10を第1の面20から保持する。シート60は、粘着材であってもよく、例えば、紫外線硬化型樹脂からなるUVテープであってもよい。UVテープによれば、紫外線の照射の有無によって、シート60の粘着力をコントロールできるので、半導体基板10の保持及び半導体チップ70の剥離に適している。
【0057】
図9に示す例では、シート60と半導体基板10との間に、樹脂などの充填材62が設けられ、シート60は充填材62を介して半導体基板10を保持している。充填材62は、少なくとも半導体基板10の溝30に充填され、図9に示すように、第1の面20にも設けられてもよい。充填材62は、シート60を貼り付ける前に、半導体基板10に第1の面20から塗布してもよく、あるいは、あらかじめシート60に設けておき、シート60を貼り付けることで溝30に設けてもよい。
【0058】
変形例として、充填材62なしで、半導体基板10にシート60を貼り付けてもよい。あるいは、シート60の一部が充填材62であってもよい。
【0059】
こうして、図10に示すように、半導体基板10を、第2の面22から研磨する。すなわち、半導体基板10の裏面をポリシングする。例えば、シート60が貼り付けられた半導体基板10をステージ(図示しない)に固定し、研磨用治具(図示しない)に備えられた砥石によって、半導体基板10を第2の面22から機械的に研磨する。本工程では、半導体基板10を溝30が露出する厚さまで研磨する。これによって、半導体基板10を複数の半導体チップ70に分割するとともに、各半導体チップ70を薄くすることができる。
【0060】
これによれば、半導体基板10に第1の面20からシート60を貼り付けているので、ばらばらに分割された複数の半導体チップ70を一括して保持することができる。したがって、分割後の複数の半導体チップ70の取り扱いを容易にすることができる。
【0061】
また、研磨工程のときに、溝30に充填材62が設けられているため、研磨工程で生じる粉状の異物が溝30に入り込むのを防ぐことができる。したがって、半導体チップ70の損傷及び異物の付着を防止して、半導体装置の信頼性を向上させることができる。
【0062】
図11に示すように、必要に応じて、複数の半導体チップ70の研磨面に絶縁層(第3の絶縁層)72を形成してもよい。複数の半導体チップ70がシート60に保持されていれば、複数の半導体チップ70の研磨面を一括して絶縁処理することができる。また、図11に示すように、複数の半導体チップ70の間に充填材62が設けられていれば、例えば、複数の半導体チップ70の研磨面を含む全面に絶縁層72を形成した後、絶縁層72における充填材62の部分をエッチングして除去すればよい。絶縁層72は、絶縁層40と同一の材料で形成されてもよい。絶縁層72を形成することで、半導体チップ70の研磨面における外部との電気的な導通を遮断することができる。また、半導体チップ70の半導体部分(例えばシリコン)の全面を、絶縁層16,40,72によって覆うことができるので、半導体チップ70の端子(例えば導電層50)以外の部分での、外部との電気的な導通を遮断することができる。
【0063】
その後、半導体チップ70をシート60から剥離する。半導体チップ70とシート60との間に充填材62が設けられている場合には、半導体チップ70を充填材62から剥離する。例えば、それぞれの半導体チップ70を、シート60を介して、ツール(図示しない)によってピックアップする。こうして、個片の半導体チップ70を取り出すことができる。
【0064】
本実施の形態に係る半導体装置の製造方法によれば、絶縁層40を半導体基板10の溝30の内面に形成する。半導体基板10の溝30の内面は、複数の半導体チップ70の側面に相当する。したがって、半導体基板10の状態で、複数の半導体チップ70の側面を一括して絶縁処理することができる。また、半導体基板10を研磨する前に絶縁層40を形成するので、半導体基板10の割れ及び損傷を回避しつつ、極めて薄い半導体装置を製造することが可能である。
【0065】
上述の工程により、半導体装置を製造することができる。図12及び図13は、本実施の形態に係る半導体装置の一例を示す図である。
【0066】
半導体装置1は、集積回路12及び電極14が形成された半導体チップ70と、絶縁層40と、を含む。絶縁層40は、半導体チップ70の第1の面(図12では集積回路及び電極が形成された面)からそれに連続する側面にかけて連続的に形成されている。絶縁層40は、半導体チップ70の側面の全体を覆うことが好ましい。
【0067】
図12に示す例では、半導体装置1は、導電層50をさらに含む。導電層50は、半導体チップ70の側面で絶縁層40上に形成されている。そして、半導体チップ70の側面の導電層50から露出する部分は、絶縁層40で覆われている。導電層50は、電極14との電気的な接続部52を有し、接続部52上にバンプ74が形成されている。バンプ74は、無電解又は電気メッキによって形成してもよく、金を含む材料で形成されてもよい。バンプ74は、電極14に電気的に接続されている。なお、その他の構成は、上述した製造方法によって得られる内容である。
【0068】
変形例として、図13に示すように、導電層50を省略してもよい。すなわち、半導体チップ70の側面は、絶縁層40で覆われている。図13に示す例では、半導体装置3が配線基板(インターポーザ)80に実装されている。配線基板80は、基板82と、基板82に形成された配線パターン84と、を有し、スルーホール86を介して両面から電気的な接続が図れるようになっている。配線基板80の半導体装置3とは反対側に外部端子(例えばハンダボール)90が形成されてもよい。半導体装置3は、配線基板80にフェースダウンボンディングされている。両者の電気的な接続の形態には、金属接合、ろう接合又は異方性導電材料による接合などが挙げられる。半導体装置3と配線基板80との間は、アンダーフィル材(例えば樹脂)88が設けられている。なお、半導体チップ70が配線基板80に実装された状態で、その全体を半導体装置と呼ぶこともできる。
【0069】
図14は、本実施の形態に係る回路基板を示す図である。回路基板(マザーボード)100は、基板102と、基板102に形成された配線パターン104と、を有する。半導体装置3及び配線パターン104の両者を、ろう材106によって電気的に接続してもよい。回路基板100には、その他の図示しない電子部品(抵抗器、コンデンサ、コイルなど)が実装されている。本実施の形態によれば、半導体装置3をベアチップ実装することができる。
【0070】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、その効果は上述の効果を備える。本実施の形態に係る半導体装置は、上述の製造方法とは異なる方法によって製造されるものを含む。
【0071】
上述した半導体装置を有する電子機器として、図15には、ノート型パーソナルコンピュータ1000が示され、図16には、携帯電話2000が示されている。
【0072】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態で使用される半導体基板の一部を示す図である。
【図2】図2は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図3】図3は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図4】図4は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図5】図5は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図6】図6は、図5のVI−VI線断面図である。
【図7】図7は、本発明の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図8】図8は、本発明の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図9】図9は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図10】図10は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図11】図11は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図12】図12は、本発明の実施の形態に係る半導体装置を示す図である。
【図13】図13は、本発明の実施の形態に係る半導体装置を示す図である。
【図14】図14は、本発明の実施の形態に係る回路基板を示す図である。
【図15】図15は、本発明の実施の形態に係る電子機器を示す図である。
【図16】図16は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
10 半導体基板、 12 集積回路、 14 電極、 16 第2の絶縁層、20 第1の面、 22 第2の面、 30,32,34 溝、40,44,46 絶縁層、 50,54,56 導電層、 60 シート、62 充填材、 70 半導体チップ、 72 第3の絶縁層
Claims (18)
- (a)集積回路及び電極が形成された半導体基板に第1の面から溝を形成すること、
(b)少なくとも前記溝の内面に絶縁層を形成すること、及び、
(c)前記半導体基板を、前記第1の面とは反対側の第2の面から、前記溝が露出する厚さまで研磨して、前記半導体基板を複数の半導体チップに分割することを含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(a)工程で、前記溝を前記電極を避けて形成する半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記(b)工程で、前記絶縁層を、前記溝の内面から前記第1の面にかけて連続的に形成する半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、
前記(a)工程前に、前記半導体基板の前記第1の面に第2の絶縁層を形成することをさらに含み、
前記(b)工程で、前記絶縁層の一部を前記第2の絶縁層上に形成する半導体装置の製造方法。 - 請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、
前記(b)工程後に、前記溝の内面で前記絶縁層上に導電層を形成することをさらに含む半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記溝の内面から前記第1の面にかけて連続的に形成する半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記導電層の形成工程で、前記導電層を前記電極に電気的に接続させる半導体装置の製造方法。 - 請求項1から請求項7のいずれかに記載の半導体装置の製造方法において、
前記(c)工程を、前記半導体基板に、前記第1の面からシートを貼り付けた状態で行う半導体装置の製造方法。 - 請求項8記載の半導体装置の製造方法において、
前記(c)工程を、前記溝に充填材を設けた状態で行う半導体装置の製造方法。 - 請求項8又は請求項9に記載の半導体装置の製造方法において、
前記(c)工程後に、前記シートに前記複数の半導体チップが保持された状態で、前記複数の半導体チップの研磨面に第3の絶縁層を形成することをさらに含む半導体装置の製造方法。 - 請求項1から請求項10のいずれかに記載の方法によって製造されてなる半導体装置。
- 集積回路及び電極が形成され、第1の面を有する半導体チップと、
前記半導体チップの前記第1の面からそれに連続する側面にかけて連続的に形成された絶縁層と、
前記半導体チップの側面で前記絶縁層上に形成された導電層と、
を含み、
前記半導体チップの側面の前記導電層から露出する部分は、前記絶縁層で覆われてなる半導体装置。 - 請求項12記載の半導体装置において、
前記半導体チップの前記第1の面に形成された第2の絶縁層をさらに含み、
前記絶縁層の一部は、前記第2の絶縁層上に形成されてなる半導体装置。 - 請求項12又は請求項13に記載の半導体装置において、
前記導電層は、前記半導体チップの側面から前記第1の面にかけて連続的に形成されてなる半導体装置。 - 請求項12から請求項14のいずれかに記載の半導体装置において、
前記導電層は、前記電極に電気的に接続されてなる半導体装置。 - 請求項12から請求項15のいずれかに記載の半導体装置において、
前記半導体チップの前記第1の面とは反対側の第2の面に、第3の絶縁層が形成されてなる半導体装置。 - 請求項11から請求項16のいずれかに記載の半導体装置が実装された回路基板。
- 請求項11から請求項16のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002277453A JP2004119472A (ja) | 2002-09-24 | 2002-09-24 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002277453A JP2004119472A (ja) | 2002-09-24 | 2002-09-24 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119472A true JP2004119472A (ja) | 2004-04-15 |
Family
ID=32273044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002277453A Withdrawn JP2004119472A (ja) | 2002-09-24 | 2002-09-24 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119472A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019427A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体チップおよびその製造方法ならびに半導体装置 |
JP2006156863A (ja) * | 2004-12-01 | 2006-06-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2011096918A (ja) * | 2009-10-30 | 2011-05-12 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2013102039A (ja) * | 2011-11-08 | 2013-05-23 | Disco Abrasive Syst Ltd | 半導体ウエーハの加工方法 |
JP2014090127A (ja) * | 2012-10-31 | 2014-05-15 | Disco Abrasive Syst Ltd | チップ形成方法 |
WO2018179768A1 (ja) * | 2017-03-29 | 2018-10-04 | Tdk株式会社 | 半導体装置 |
-
2002
- 2002-09-24 JP JP2002277453A patent/JP2004119472A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019427A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体チップおよびその製造方法ならびに半導体装置 |
JP4609985B2 (ja) * | 2004-06-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 半導体チップおよびその製造方法ならびに半導体装置 |
JP2006156863A (ja) * | 2004-12-01 | 2006-06-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2011096918A (ja) * | 2009-10-30 | 2011-05-12 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2013102039A (ja) * | 2011-11-08 | 2013-05-23 | Disco Abrasive Syst Ltd | 半導体ウエーハの加工方法 |
JP2014090127A (ja) * | 2012-10-31 | 2014-05-15 | Disco Abrasive Syst Ltd | チップ形成方法 |
WO2018179768A1 (ja) * | 2017-03-29 | 2018-10-04 | Tdk株式会社 | 半導体装置 |
JP2018170305A (ja) * | 2017-03-29 | 2018-11-01 | Tdk株式会社 | 半導体装置 |
CN110521004A (zh) * | 2017-03-29 | 2019-11-29 | Tdk株式会社 | 半导体装置 |
US11164953B2 (en) | 2017-03-29 | 2021-11-02 | Tdk Corporation | Semiconductor device |
CN110521004B (zh) * | 2017-03-29 | 2023-01-10 | Tdk株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4081666B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5986178B2 (ja) | 超小型電子ユニット | |
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
KR100917745B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005051150A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR20040092435A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2004273563A (ja) | 基板の製造方法及び基板 | |
JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
JP2002270720A (ja) | 半導体装置およびその製造方法 | |
US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
KR100883807B1 (ko) | 반도체 소자 패키지 및 그 제조 방법 | |
JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
JP2008135553A (ja) | 基板積層方法及び基板が積層された半導体装置 | |
JP2004119472A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4215571B2 (ja) | 半導体装置の製造方法 | |
US11869844B2 (en) | Semiconductor device | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
EP2026380A2 (en) | Method of manufacturing semiconductor device | |
JP4324768B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004207291A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006191152A (ja) | 半導体装置及びその製造方法 | |
JP2005191336A (ja) | 半導体チップおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20050519 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050531 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Effective date: 20050729 Free format text: JAPANESE INTERMEDIATE CODE: A761 |