CN110521004B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110521004B
CN110521004B CN201880022742.0A CN201880022742A CN110521004B CN 110521004 B CN110521004 B CN 110521004B CN 201880022742 A CN201880022742 A CN 201880022742A CN 110521004 B CN110521004 B CN 110521004B
Authority
CN
China
Prior art keywords
electrode
insulating film
formation surface
electrode formation
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880022742.0A
Other languages
English (en)
Other versions
CN110521004A (zh
Inventor
平林润
藤田实
福光由章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN110521004A publication Critical patent/CN110521004A/zh
Application granted granted Critical
Publication of CN110521004B publication Critical patent/CN110521004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供沿着侧面的漏电流或侧面的破裂、缺口、裂开等难以产生的纵型结构的半导体装置。半导体装置具备：半导体层(20)，其具有第一及第二电极形成面(20a、20b)和侧面(20c)；阳极电极(40)，其形成于第一电极形成面(20a)；阴极电极(50)，其形成于第二电极形成面(20b)；绝缘膜(30)，其以覆盖第一边缘(E1)的方式从第一电极形成面(20a)遍及侧面(20c)连续地形成。根据本发明，因为半导体层(20)的侧面(20c)被绝缘膜(30)覆盖，所以沿着侧面(20c)的漏电流降低。另外，因为侧面(20c)被绝缘膜(30)保护，所以侧面(20c)的破裂、缺口、裂开等难以产生。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是涉及使电流沿基板的厚度方向流通的纵型的半导体装置。
背景技术
因为功率器件用半导体装置与通常的半导体装置相比需要流通非常大的电流，所以，大多采用使电流沿基板的厚度方向流通的纵型结构。例如，在专利文献1中公开有具有纵型结构的二极管。专利文献1所记载的二极管具有相当于台面槽的部分被保护膜覆盖的结构。
现有技术文献
专利文献
专利文献1:日本特开2002-353227号公报
发明内容
发明所要解决的问题
但是，专利文献1所记载的二极管存在因为作为切断面的晶圆的侧面露出，所以不仅容易产生沿着侧面的漏电流，还在侧面上容易产生破裂、缺口、裂开等问题。
因此，本发明的目的在于提供难以产生沿着侧面的漏电流及侧面的破裂、缺口、裂开等的纵型结构的半导体装置。
解决问题的技术手段
本发明的半导体装置，其特征在于，具备：半导体层，其具有第一电极形成面、位于所述第一电极形成面的相反侧的第二电极形成面、以及具有作为与所述第一电极形成面的边界的第一边缘及作为与所述第二电极形成面的边界的第二边缘的侧面；第一电极，其形成于所述第一电极形成面；第二电极，其形成于所述第二电极形成面；绝缘膜，其以覆盖所述第一边缘的方式从所述第一电极形成面遍及所述侧面连续地形成。
根据本发明，因为半导体层的侧面被绝缘膜覆盖，所以沿着侧面的漏电流降低。另外，因为侧面被绝缘膜保护，所以侧面的破裂、缺口、裂开等难以产生。但是，因为绝缘膜以覆盖第一边缘的方式从第一电极形成面遍及侧面连续地形成，所以能够由没有接缝的绝缘膜覆盖第一电极形成面和侧面。
在本发明中，优选，所述半导体层包含：构成所述第二电极形成面的半导体基板和设置于所述半导体基板上且构成所述第一电极形成面的外延层，所述第一至少一部分与所述外延层肖特基接触，所述第二电极与所述半导体基板欧姆接触。据此，能够构成肖特基势垒二极管。
该情况下，所述第一电极的另外的一部分优选形成在形成于所述第一电极形成面的所述绝缘膜上。据此，能够得到所谓场板结构。
在本发明中，所述半导体层优选由氧化镓构成。据此，因为可得到较大的带隙及较大的绝缘破坏电场，所以作为功率器件用的开关元件非常合适。
在本发明中，所述半导体层也可以具有截面从所述第一电极形成面朝向所述第二电极形成面扩大的锥形状。据此，在侧面容易形成绝缘膜。
发明的效果
这样，根据本发明，在具有纵型结构的半导体装置中，能够降低沿着侧面的漏电流及侧面的破裂、缺口、裂开等。
附图说明
图1是表示本发明的实施方式的半导体装置10的结构的截面图。
图2是半导体装置10的俯视图。
图3是表示半导体装置10的制造工序的流程图。
图4是半导体装置10的制造途中的截面图。
图5是半导体装置10的制造途中的截面图。
图6(a)是半导体装置10的制造途中的俯视图，图6(b)是沿着B-B线的截面图。
图7是半导体装置10的制造途中的截面图。
图8是半导体装置10的制造途中的截面图。
图9是半导体装置10的制造途中的截面图。
图10是半导体装置10的制造途中的截面图。
图11是半导体装置10的制造途中的截面图。
图12是半导体装置10的制造途中的截面图。
图13是半导体装置10的制造途中的截面图。
图14是用于说明半导体装置10的变形例的制造方法的截面图。
图15是用于说明半导体装置10的变形例的制造方法的截面图。
图16是表示截面为锥形状的半导体装置10的截面图。
具体实施方式
以下，参照附图，对本发明优选的实施方式进行详细的说明。
图1是表示本发明的实施方式的半导体装置10的结构的截面图。另外，图2是半导体装置10的俯视图。另外，图1所示的截面相当于沿着图2的A-A线的截面。
本实施方式的半导体装置10为肖特基势垒二极管，如图1所示，具备包含均由氧化镓(β-Ga2O3)构成的半导体基板21及外延层22的半导体层20。在本发明中，有时将半导体层20统称为“氧化镓基板”。作为n型掺杂剂的硅(Si)或锡(Sn)被导入半导体基板21及外延层22。关于掺杂剂的浓度，相较于外延层22，半导体基板21的一方高，由此，半导体基板21作为n+层起作用，外延层22作为n-层起作用。
半导体层20具有构成XY面的第一电极形成面20a、位于第一电极形成面20a的相反侧且构成XY面的第二电极形成面20b、构成XZ面或YZ面的四个侧面20c。第一及第二电极形成面20a、20b为β-Ga2O3的(001)面。第一电极形成面20a由外延层22的上表面构成，第二电极形成面20b由半导体基板21的下表面构成。第一电极形成面20a和侧面20c的边界构成第一边缘E1，第二电极形成面20b和侧面20c的边界构成第二边缘E2。
如图1及图2所示，在第一电极形成面20a及侧面20c形成有由SiO2、Si3N4、Al2O3、HfO2等构成的绝缘膜30。绝缘膜30包含覆盖第一电极形成面20a的第一部分31和覆盖侧面20c的第二部分32，以覆盖第一边缘E1的方式从第一电极形成面20a遍及侧面20c连续地形成。绝缘膜30例如由氧化硅(SiO2)构成，其膜厚为300nm左右。
绝缘膜30的第一部分31具有使第一电极形成面20a露出的开口部30a。于是，在第一电极形成面20a上经由开口部30a而形成有作为第一电极的阳极电极40。由此，阳极电极40与外延层22肖特基接触。阳极电极40例如由铂(Pt)、钛(Ti)及铝(Al)的层叠膜构成，关于其膜厚，例如，铂层为50nm左右，钛层为5nm左右，铝层为1μm左右。
阳极电极40的大部分与外延层22肖特基接触，但另外的一部分覆盖绝缘膜30的第一部分31。由此，得到所谓场板结构。通常，在肖特基势垒二极管中，电场集中于阳极电极的端部，因此，当该部分超过绝缘破坏电场强度时，元件被破坏。但是，如本实施方式那样，如果将阳极电极40的端部形成于绝缘膜30上，则端部上的电流集中被缓和，因此，能够提高反方向耐压。
另一方面，在半导体层20的第二电极形成面20b设置有作为第二电极的阴极电极50。阴极电极50由钛(Ti)、镍(Ni)及金(Au)的层叠膜等构成，并与半导体基板21欧姆接触。例如，钛层的厚度为50nm左右、镍层的厚度为0.2μm左右，金层的厚度为0.2μm左右。
根据以上的结构，本实施方式的半导体装置10构成肖特基势垒二极管。肖特基势垒二极管用于开关元件，通过在阳极电极40和阴极电极50之间施加正向偏压，阳极电极40和外延层22的界面上的肖特基障壁降低，电流从阳极电极40流向阴极电极50。另一方面，如果在阳极电极40和阴极电极50之间施加反向偏压，则阳极电极40和外延层22的界面上的肖特基障壁变高，电流几乎不流通。
于是，本实施方式的半导体装置10中，因为半导体层20的侧面20c被绝缘膜覆盖，所以沿着侧面20c的漏电流降低，并且侧面20c的破裂、缺口、裂开等难以产生。但是，因为绝缘膜30以覆盖第一边缘E1的方式从第一电极形成面20a遍及侧面20c连续地形成，所以与分别个别地形成覆盖第一电极形成面20a的绝缘膜和覆盖侧面20c的绝缘膜的情况相比，进一步提高上述效果。另外，还可防止第一边缘E1中的氧化镓基板的破裂及缺口等。
接着，对本实施方式的半导体装置10的制造方法进行说明。
图3是表示本实施方式的半导体装置10的制造工序的流程图。
首先，如图4所示，准备将使用熔体生长法等育成的晶体块切片而成的氧化镓晶片W，并在其表面形成外延层22。能够通过在氧化镓晶片W的表面使用反应性溅射、PLD法、MBE法、MOCVD法、HVPE法等使氧化镓外延生长而形成外延层22。外延层22的载流子浓度和膜厚以确保对应于设计的耐压的方式调整。作为一例，为了得到600V左右的反向耐压，只要将厚度设为7～8μm，将载流子浓度设为1×1016cm-3左右即可。载流子浓度的控制通过将Si、Sn等作为n型的载流子起作用的掺杂剂在成膜时导入所期望的量而进行。由此，完成在氧化镓晶片W的表面形成有外延层22的氧化镓基板(步骤S1)。
接着，如图5所示，通过在用蚀刻用掩模M1覆盖作为外延层22的表面的第一电极形成面20a中形成有元件的元件形成区域的状态下进行干蚀刻，在氧化镓基板形成多个狭缝60(步骤S2)。狭缝60贯通外延层22，设定为到达氧化镓晶片W的深度。具体而言，将狭缝60的深度设定为比最终的半导体层20的厚度略微深。例如，如果最终的半导体层20的厚度为50μm，则只要将狭缝60的深度设定为55μm左右即可。
狭缝60的形成能够通过使用了BCl3等氯类气体的RIE法来进行。特别是为了缩短蚀刻时间，优选使用可高速蚀刻的ICP-RIE法。作为蚀刻用掩模M1，例如为了对Ga2O3具有选择性，优选使用未由氯类气体蚀刻的镍(Ni)等金属膜。该情况下，只要作为蚀刻用掩模M1的金属膜使用EB蒸镀法、溅射法等形成100nm左右即可，在外延层22的整个面形成蚀刻用掩模M1后，只要通过光刻法进行图案化即可。然后，通过将图案化了的蚀刻用掩模M1作为掩模进行干蚀刻，从而在氧化镓基板形成多个狭缝60。
如作为俯视图的图6(a)所示，狭缝60在X方向及Y方向上形成多个，俯视时被狭缝60包围的矩形区域为最终成为元件的部分。图6(b)是沿着图6(a)所示的B-B线的大致截面图。作为一例，在将元件尺寸设为1mm×1mm的情况下，只要将宽度为20μm的狭缝60以1.02mm节距在X方向及Y方向上形成即可。在形成狭缝60后，使用通常的酸类蚀刻液去除蚀刻用掩模M1，进行基板清洗。
这样形成的狭缝60与使用了切割刀等的机械加工所形成的狭缝不同，在内壁61几乎不产生损伤。另外，内壁61的平坦性也非常高，具体而言，凹凸为1μm以下，其表面性也大致均匀。
接着，如图7所示，在外延层22的表面及狭缝60的内壁61形成由SiO2、Si3N4、Al2O3、HfO2等构成的绝缘膜30(步骤S3)。绝缘膜30的形成方法优选使用ALD法或CVD法等覆盖率优异的成膜方法，由此，不仅外延层22的表面，而且狭缝60的内壁61的几乎整个面被绝缘膜30覆盖。另外，作为狭缝60的开口部的第一边缘E1部分也被绝缘膜30覆盖。绝缘膜30也可以组合多个成膜方法来层叠。
接着，如图8所示，在绝缘膜30形成开口部30a后，如图9所示，形成阳极电极40(步骤S4)。开口部30a的形成只要是在通过通常的光刻法将抗蚀剂图案化后，将抗蚀剂作为掩模对绝缘膜30进行干蚀刻或湿蚀刻即可。但是，因为在该时间点在氧化镓基板形成有多个狭缝60，所以与涂布型的液体抗蚀剂相比，优选使用薄膜型的固体抗蚀剂作为抗蚀剂。
阳极电极40能够通过蒸镀法形成，并能够使用剥离工序进行图案化。即，首先，在形成平面尺寸比绝缘膜30的开口部30a大5μm左右的抗蚀图案后，通过蒸镀法将铂(Pt)形成50nm、将钛(Ti)形成5nm、将铝(Al)形成1μm左右。然后，如果去除抗蚀图案，则能够将抗蚀图案上的金属层连同抗蚀图案一起去除。在此，为了抑制金属膜附着到狭缝60内，优选使用薄膜型的固体抗蚀剂。或者，也可以不将形成于整个面的阳极电极40图案化，而经由格子状的金属掩模等进行蒸镀，由此将阳极电极40选择性地成膜。但是，在本实施方式中，因为狭缝60的内壁61被绝缘膜30覆盖，所以即使少量的金属材料侵入到狭缝60内，其也不会与氧化镓基板相接。
接着，如图10所示，在氧化镓基板的表面贴附具有可挠性的支承部件70(步骤S5)。作为具有可挠性的支承部件70，优选使用厚的树脂膜那样的柔软性高的部件。在将这种柔软性高的支承部件70贴附到氧化镓基板的表面后，如果施加某种程度的压力，则支承部件70变形，其一部分成为埋入到狭缝60的保护部件80。通过该保护部件80，在空间上从狭缝60遮蔽阳极电极40。
接着，如图11所示，在通过支承部件70支承氧化镓基板的状态下，对背面侧、即氧化镓晶片W的下表面进行研削及研磨(步骤S6)。研削及研磨能够通过与通常的硅基板的研削及研磨同样的方法进行。氧化镓晶片W的研削及研磨进行至到达狭缝60，由此，由半导体基板21及外延层22构成的氧化镓基板被单片化为多个。在进行研削及研磨后，通过进行清洗而将研磨面清洁化。另外，也可以不进行研削，而仅通过研磨进行单片化。
接着，如图12所示，在由氧化镓构成的半导体基板21的下表面形成阴极电极50(步骤S7)。阴极电极50优选使用蒸镀法或溅射法等覆盖率低的薄膜工法来形成。据此，在半导体基板21的下表面正确地成膜阴极电极50，另一方面，由于在狭缝60的内壁61电极材料几乎没有绕入，所以在内壁61几乎没有形成电极。阴极电极50的电极材料的一部分侵入狭缝60内，但如图12所示，优选，因为狭缝60的上部分利用由支承部件70的一部分构成的保护部件80埋入，所以阴极电极5的电极材料没有到达阳极电极40。为了防止电极材料侵入到狭缝60内，在由格子状的金属掩模等覆盖狭缝60的状态下进行蒸镀等，由此将阴极电极50在半导体基板21的下表面选择性地成膜。
然后，如图13所示，如果剥离支承部件70，则多个半导体装置10的制作完成(步骤S8)。被单片化的半导体装置10根据需要搭载于封装体。封装体具有由铜(Cu)等构成的底板，半导体装置10的阴极电极50经由焊料与底板连接。半导体装置10的阳极电极40经由接合线与封装体的引线架连接。
这样，根据本实施方式的半导体装置10的制造方法，通过干蚀刻在氧化镓基板的上表面侧形成多个狭缝60后，通过研削及研磨将氧化镓基板的下表面侧单片化，所以半导体层20的侧面20c不会受到机械性损伤。因此，与使用切割刀等进行单片化的情况不同，在侧面20c没有产生破裂、缺口、裂开等。特别是β-Ga2O3的(100)面和(001)面具有裂开性，因此，在电极形成面20a、20b为β-Ga2O3的(001)面的情况下，当使用切割刀等进行单片化时，有时在侧面20c沿水平方向产生多个裂开。当产生这种裂开时，不仅装置特性可能变化，而且由于裂开产生的氧化镓粉也可能飞散。但是，根据本实施方式的半导体装置10的制造方法，因为侧面20c为通过干蚀刻形成的面，所以几乎不会产生这种裂开。即使假设产生少量的裂开等，因为侧面20c被绝缘膜30覆盖，所以氧化镓粉也不会飞散。另外，由于氧化镓的热传导率低，因此，存在正向电流所引起的发热不会有效地散热到元件的外部，元件容易劣化这样的问题。但是，在本实施方式中，因为通过研磨氧化镓晶片W的背面而将半导体层20薄型化，所以也能够提高散热性。
而且，在形成用于得到场板结构的绝缘膜30时，因为在狭缝60的内壁61也同时形成绝缘膜30，所以不增加工序数，而且能够在第一电极形成面20a和狭缝60的内壁61的双方形成绝缘膜30。这样，因为形成于第一电极形成面20a的绝缘膜30(第一部分31)和形成于侧面20c的绝缘膜30(第二部分32)同时形成，所以在两者之间没有接缝等。因此，能够有效地抑制沿着侧面20c的漏电流。
另外，在上述制造方法中，通过使用具有可挠性的支承部件70，将由支承部件70的一部分构成的保护部件80埋入到狭缝60的上部，但在使用刚性的支承部件70或可挠性低的支承部件70的情况下，如图14所示，也可以在形成狭缝60后，在将氧化镓基板单片化之前，将与支承部件70不同的保护部件80埋入到狭缝60。另外，保护部件80的埋入也可以在将氧化镓基板单片化之后且形成阴极电极50之前进行。总之，如果在形成阴极电极50时将保护部件80埋入到狭缝60，则即使阴极电极50的电极材料侵入狭缝60，该电极材料也不会到达阳极电极40。
另外，在形成狭缝60的工序(步骤S2)中，也可以通过调整干蚀刻的条件，而如图15所示形成前锥状的狭缝60。所谓前锥，是指狭缝宽度沿深度方向渐渐变窄的形状。据此，在形成绝缘膜30的工序(步骤S3)中，可得到绝缘膜30容易形成于狭缝60的内壁61这样的优点。在形成这种前锥状的狭缝60的情况下，最终得到的半导体装置10的形状成为如图16所示半导体层20的XY截面从第一电极形成面20a朝向第二电极形成面20b扩大的锥形状。这种形状有助于封装体上的搭载稳定性。
以上，对本发明优选的实施方式进行了说明，但本发明不限定于上述实施方式，在不脱离本发明的宗旨的范围内可进行各种变更，不用说这些变更也包含在本发明的范围内。
例如，在上述实施方式中，以将本发明应用于肖特基势垒二极管的情况为例进行了说明，但本发明不限定于此，如果为电流沿基板的厚度方向流动的纵型的半导体装置，则也能够应用于其他种类的半导体装置。
另外，在上述实施方式中，使用氧化镓作为半导体层的材料，但本发明不限定于此。
符号的说明
10 半导体装置
20 半导体层
20a 第一电极形成面
20b 第二电极形成面
20c 侧面
21 半导体基板
22 外延层
30 绝缘膜
30a 开口部
31 第一部分
32 第二部分
40 阳极电极
50 阴极电极
60 狭缝
61 内壁
70 支承部件
80 保护部件
E1 第一边缘
E2 第二边缘
M1 蚀刻用掩模
W 氧化镓晶片。

Claims (3)

1.一种半导体装置，其特征在于，
具备：
半导体层，其具有第一电极形成面、位于所述第一电极形成面的相反侧的第二电极形成面、以及具有作为与所述第一电极形成面的边界的第一边缘及作为与所述第二电极形成面的边界的第二边缘的侧面；
第一电极，其形成于所述第一电极形成面；
第二电极，其形成于所述第二电极形成面；
绝缘膜，其以覆盖所述第一边缘的方式从所述第一电极形成面遍及所述侧面连续地形成，
所述半导体层的所述侧面不露出而是整个面被所述绝缘膜覆盖，
所述第二电极的侧面不被所述绝缘膜覆盖而露出，
所述半导体层包含构成所述第二电极形成面的半导体基板和设置于所述半导体基板上且构成所述第一电极形成面的外延层，
所述第一电极的至少一部分与所述外延层肖特基接触，所述第二电极与所述半导体基板欧姆接触，
所述半导体基板及所述外延层遍及所述第一边缘及所述第二边缘之间而具有截面从所述第一电极形成面朝向所述第二电极形成面扩大的锥形状。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一电极的另外的一部分形成于在所述第一电极形成面形成的所述绝缘膜上。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体层由氧化镓构成。
CN201880022742.0A 2017-03-29 2018-01-26 半导体装置 Active CN110521004B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017064123A JP6809334B2 (ja) 2017-03-29 2017-03-29 半導体装置及びその製造方法
JP2017-064123 2017-03-29
PCT/JP2018/002438 WO2018179768A1 (ja) 2017-03-29 2018-01-26 半導体装置

Publications (2)

Publication Number Publication Date
CN110521004A CN110521004A (zh) 2019-11-29
CN110521004B true CN110521004B (zh) 2023-01-10

Family

ID=63674938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880022742.0A Active CN110521004B (zh) 2017-03-29 2018-01-26 半导体装置

Country Status (5)

Country Link
US (1) US11164953B2 (zh)
EP (1) EP3608972B1 (zh)
JP (1) JP6809334B2 (zh)
CN (1) CN110521004B (zh)
WO (1) WO2018179768A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018003362B4 (de) * 2017-06-29 2023-08-10 Mitsubishi Electric Corporation Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
JP7279354B2 (ja) * 2018-12-17 2023-05-23 富士電機株式会社 半導体素子及び半導体素子の識別方法
CN111540788A (zh) * 2020-06-18 2020-08-14 中国科学院半导体研究所 一种肖特基二极管及制备方法
CN114497234B (zh) * 2022-01-25 2022-12-06 先之科半导体科技(东莞)有限公司 一种低损耗小体积的肖特基二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119472A (ja) * 2002-09-24 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN103311317A (zh) * 2012-03-09 2013-09-18 三菱电机株式会社 碳化硅半导体装置及其制造方法
CN103918082A (zh) * 2011-11-09 2014-07-09 株式会社田村制作所 肖特基势垒二极管
CN104685632A (zh) * 2012-11-29 2015-06-03 住友电气工业株式会社 碳化硅半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116133A (ja) * 1995-10-13 1997-05-02 Toyo Electric Mfg Co Ltd 高耐圧半導体装置
JP2002353227A (ja) 2001-05-28 2002-12-06 Sanken Electric Co Ltd 半導体素子
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
JP4945969B2 (ja) * 2005-09-07 2012-06-06 横河電機株式会社 半導体装置及び半導体装置の製造方法
JP2009267032A (ja) * 2008-04-24 2009-11-12 Toyota Motor Corp 半導体装置とその製造方法
JP2014225557A (ja) * 2013-05-16 2014-12-04 住友電気工業株式会社 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119472A (ja) * 2002-09-24 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN103918082A (zh) * 2011-11-09 2014-07-09 株式会社田村制作所 肖特基势垒二极管
CN103311317A (zh) * 2012-03-09 2013-09-18 三菱电机株式会社 碳化硅半导体装置及其制造方法
CN104685632A (zh) * 2012-11-29 2015-06-03 住友电气工业株式会社 碳化硅半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2018179768A1 (ja) 2018-10-04
JP2018170305A (ja) 2018-11-01
JP6809334B2 (ja) 2021-01-06
EP3608972B1 (en) 2024-03-20
EP3608972A1 (en) 2020-02-12
CN110521004A (zh) 2019-11-29
US11164953B2 (en) 2021-11-02
EP3608972A4 (en) 2020-12-16
US20200111882A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
US10333006B2 (en) Termination structure for gallium nitride Schottky diode including junction barriar diodes
CN110521004B (zh) 半导体装置
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US20150364591A1 (en) Hemt device and fabrication method
US9263525B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2006191118A (ja) 窒化ガリウム半導体素子
US10468358B2 (en) Semiconductor device with metal layer along a step portion
US20170213766A1 (en) Semiconductor device and manufacturing method of the same
JP2015146406A (ja) 縦型電子デバイスの製造方法および縦型電子デバイス
JP6794896B2 (ja) 酸化ガリウム半導体装置の製造方法
JP2019050290A (ja) ショットキーバリアダイオード
TWI797493B (zh) 肖特基能障二極體
EP4080579A1 (en) Schottky barrier diode
CN105122441A (zh) 化合物半导体装置及其制造方法以及树脂密封型半导体装置
US20160211225A1 (en) Semiconductor device and manufacturing method thereof
US20230030874A1 (en) Semiconductor element, method for manufacturing semiconductor element, semiconductor device, and method for manufacturing semiconductor device
JP7258668B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP7172327B2 (ja) 炭化珪素半導体装置の製造方法
TWI827223B (zh) 接面位障肖特基二極體
KR102526716B1 (ko) 갈륨나이트라이드계 접합형 전계 효과 트랜지스터 및 그 제조 방법
TWI841824B (zh) 肖特基能障二極體
WO2021186936A1 (ja) ショットキーバリアダイオード
TW202412325A (zh) 肖特基能障二極體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant