JP6779339B1 - 電力変換器 - Google Patents

電力変換器 Download PDF

Info

Publication number
JP6779339B1
JP6779339B1 JP2019103474A JP2019103474A JP6779339B1 JP 6779339 B1 JP6779339 B1 JP 6779339B1 JP 2019103474 A JP2019103474 A JP 2019103474A JP 2019103474 A JP2019103474 A JP 2019103474A JP 6779339 B1 JP6779339 B1 JP 6779339B1
Authority
JP
Japan
Prior art keywords
current
duty
reactor
switching element
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019103474A
Other languages
English (en)
Other versions
JP2020198701A (ja
Inventor
優矢 田中
優矢 田中
晋吾 加藤
晋吾 加藤
隆志 金山
隆志 金山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019103474A priority Critical patent/JP6779339B1/ja
Priority to CN202010474856.8A priority patent/CN112039338B/zh
Application granted granted Critical
Publication of JP6779339B1 publication Critical patent/JP6779339B1/ja
Publication of JP2020198701A publication Critical patent/JP2020198701A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】チョッパ回路に対応して電流検出器手段を設けることなく、精度の高い電流アンバランス補正を実現する。【解決手段】並列に複数接続されたチョッパ回路と、チョッパ回路の数より少ない数接続された電流検出手段と、チョッパ回路を制御する制御手段とを備えた電力変換器であって、制御手段は電流検出手段により検出された電流値を基に、チョッパ回路に具備するリアクトルの直流重畳特性を利用して、予め定められた時刻の間の電流値の差から複数のチョッパ回路の電流偏差を算出し、算出された電流偏差によって補正された信号により、前記各チョッパ回路のスイッチング素子の駆動を制御する。【選択図】図１

Description

本願は、電力変換器に関するものである。
チョッパ回路を複数並列に接続させて、降圧あるいは昇圧変換された直流電流を負荷に供給する電力変換器が知られている（例えば、特許文献１）。このような並列多重チョッパ装置では、単位チョッパ回路間の電流のアンバランス補正することが課題である。これに対し、特許文献１では、共通の電流検出器を用い、フィードフォワード制御により電流アンバランス補正を行っている。
特開２００６−２７１１０２号公報
特許文献１では、電流アンバランス補正の制御がフィードフォワード制御のため、動作条件、周囲環境などにより補正量が変化した場合に補正制御が追い付かず電流アンバランスが発生する虞がある。
本願は、上記課題を解決するためのものであり、簡単な回路構成で、チョッパ回路間の電流偏差をフィードバック制御により補正することで、低コストで高精度な電流アンバランス補正が可能な電力変換器を得ることを目的としている。
本願に開示される電力変換器は、一端が電源に接続され、並列に複数接続されたチョッパ回路と、前記電源と前記チョッパ回路との間に、前記チョッパ回路を流れる電流を検出する電流検出手段と、前記チョッパ回路を制御する制御手段と、を備えた電力変換器であって、前記チョッパ回路は直列に接続されたリアクトル、スイッチング素子及び整流素子を有し、前記電流検出手段は前記チョッパ回路の数より少ない数接続され、前記制御手段は前記電流検出手段により検出された電流値を基に、予め定められた時刻の間の電流値の差から複数の前記チョッパ回路の電流偏差を算出し、算出された前記電流偏差によって補正された信号により、前記各チョッパ回路のスイッチング素子の駆動を制御するものである。
本願に開示される電力変換器によれば、複数のチョッパ回路の数より少ない電流検出手段により検出された電流値を用い、チョッパ回路の電流偏差を補正した信号でチョッパ回路を動作させるので、電流値の偏差が変化しても低コストで高精度な電流アンバランス補正が可能な電力変換器を得ることができる。
実施の形態１に係る電力変換器の回路構成を示す図である。 実施の形態１に係る電力変換器において、２つのチョッパ回路の電流値が等しい場合の動作波形図である。 実施の形態１に係る電力変換器において、２つのチョッパ回路の電流値が等しくない場合の動作波形図である。 実施の形態１に係る電力変換器において、補正の初期の２つのチョッパ回路の動作波形図である。 実施の形態１に係る電力変換器において、補正の後期の２つのチョッパ回路の動作波形図である。 実施の形態２に係る電力変換器の構成を示した構成図である。 実施の形態２に係る電力変換器において、３つのチョッパ回路の電流値が等しい場合の動作波形図である。 実施の形態２に係る電力変換器において、３つのチョッパ回路の電流値が等しくない場合の動作波形図である。 実施の形態２に係る電力変換器において、補正の初期の３つのチョッパ回路の動作波形図である。 実施の形態２に係る電力変換器において、補正の後期の３つのチョッパ回路の動作波形図である。 実施の形態３に係る電力変換器の構成を示した構成図である。 実施の形態３に係る電力変換器において、３つのチョッパ回路の電流値が等しい場合の動作波形図である。 実施の形態３に係る電力変換器において、３つのチョッパ回路の電流値が等しくない場合の動作波形図である。 実施の形態３に係る電力変換器において、補正の初期の３つのチョッパ回路の動作波形図である。 実施の形態３に係る電力変換器において、補正の後期の３つのチョッパ回路の動作波形図である。 実施の形態４に係る電力変換器の構成を示した構成図である。 実施の形態４に係る電力変換器において、３つのチョッパ回路の電流値が等しい場合の動作波形図である。 実施の形態４に係る電力変換器において、３つのチョッパ回路の電流値が等しくない場合の動作波形図である。 実施の形態４に係る電力変換器において、補正の初期の３つのチョッパ回路の動作波形図である。 実施の形態４に係る電力変換器において、補正の後期の３つのチョッパ回路の動作波形図である。 実施の形態５に係る電力変換器の回路構成を示す図である。 実施の形態５に係る電力変換器において、２つのチョッパ回路の電流値が等しい場合の動作波形図である。 実施の形態５に係る電力変換器において、２つのチョッパ回路の電流値が等しくない場合の動作波形図である。 実施の形態５に係る電力変換器において、補正の初期の２つのチョッパ回路の動作波形図である。 実施の形態５に係る電力変換器において、補正の後期の２つのチョッパ回路の動作波形図である。 実施の形態６に係る電力変換器の別の回路構成を示す図である。 実施の形態１に係る電力変換器の別の回路構成を示す図である。 制御手段のハードウエア構成図である。
以下、本願で開示される電力変換装置の実施の形態について図を参照して説明する。なお、各図中、同一符号は、同一または相当部分を示すものとする。
実施の形態１．
以下、実施の形態１について図を用いて説明する。
図１は、実施の形態１に係る電力変換器の回路構成を示す図である。図１において、電力変換器は、直流電源１に並列に接続された入力平滑コンデンサ２、入力平滑コンデンサ２の正極側にリアクトル１０１が接続された第１チョッパ回路１００、第１チョッパ回路１００と並列に接続された第２チョッパ回路２００、第１チョッパ回路のダイオード１０３のカソード端子及び第２チョッパ回路のダイオード２０３のカソード端子と正極側が接続された出力平滑コンデンサ３、入力平滑コンデンサ２の電圧Ｖｉｎを検出する入力電圧検出手段５、出力平滑コンデンサ３の電圧Ｖｏｕｔを検出する出力電圧検出手段６及び制御手段５００を備える。制御手段５００は、入力電圧検出手段５により検出されたＶｉｎ＿ｓｅｎｓｅと、出力電圧検出手段６より検出されたＶｏｕｔ＿ｓｅｎｓｅと、第１チョッパ回路１００内のリアクトル１０１及び第２のチョッパ回路２００内のリアクトル２０１を流れるリアクトル電流ＩＬ１，ＩＬ２の和を検出する電流検出手段７で検出され、リアクトル電流検出手段用のローパスフィルタ８を介して得られたＩＬ＿ｓｅｎｓｅと、を用いて第１チョッパ回路１００内のスイッチング素子１０２にゲート信号Ｖｇｓ＿Ｑ１０２を、第２チョッパ回路２００内のスイッチング素子２０２にゲート信号Ｖｇｓ＿Ｑ２０２を出力する。出力平滑コンデンサ３に並列に接続された負荷４には変換された電圧が出力される。
第１チョッパ回路１００は、一端が入力平滑コンデンサ２に接続されたリアクトル１０１、リアクトル１０１の他端にドレイン端子が接続されたスイッチング素子１０２及び同じくリアクトル１０１の他端にアノード端子が接続されたダイオード１０３を備える。
第２チョッパ回路２００は、一端が入力平滑コンデンサ２に接続されたリアクトル２０１、リアクトル２０１の他端にドレイン端子が接続されたスイッチング素子２０２及び同じくリアクトル２０１の他端にアノード端子が接続されたダイオード２０３を備える。
図２に実施の形態１に係る電力変換器において、チョッパ回路の電流値が等しい場合の動作波形図を示す。また、図３には、実施の形態１に係る電力変換器において、２つのチョッパ回路の電流値が等しくない場合の動作波形図を示す。図２は制御手段５００による補正後の動作波形図、図３は補正前の動作波形図に相当する。図中、上からリアクトル電流、各スイッチング素子のゲート信号波形、ゲート信号を生成するための各種信号を示している。この各種信号はスイッチング周期を決める基準信号のキャリア波（ここでは三角波）、ゲート信号のオンタイムを決めるオンデューティ信号（Ｄ１、１−Ｄ２）である。キャリア波の周期はＴｓｗであり、各スイッチング素子のゲート信号の周期もＴｓｗであり、スイッチング素子１０２のゲート信号のオンデューティはＤ１Ｔｓｗ、スイッチング素子２０２のゲート信号のオンデューティはＤ２Ｔｓｗである。各ゲート信号はオフタイムの期間は時間ｔ２分を１単位とする１期間であり、オンタイムそれぞれ３期間の例である。
各チョッパ回路に流れる電流はリアクトルのインダクタンス値により、リップル電流の波形が変化し、その結果、電流検出手段で検出される電流も変化する。リアクトルのインダクタンス値は、リアクトルの直流重畳特性によって、電流の絶対値が大きい場合は小さくなり、電流の絶対値が小さい場合は大きくなる。このリアクトルの直流重畳特性を利用して、チョッパの電流検出を行うことなく、電流の偏差を、フィードバック制御し、各チョッパ回路の電流を等しく制御することが可能となる。以下に、その詳細について説明する。
リアクトル１０１に流れるリアクトル電流ＩＬ１とリアクトル２０１に流れるリアクトル電流ＩＬ２のリップル電流は、リアクトルのインダクタンス値に依存する。そのため、リアクトル１０１とリアクトル２０１が特性の等しいリアクトルであるならば、図２に示すようにリアクトル電流ＩＬ１の直流電流とリアクトル電流ＩＬ２の直流電流が等しければリップル電流は等しくなる。しかし、図３に示すようにリアクトル電流ＩＬ１の直流電流とリアクトル電流ＩＬ２の直流電流が等しくなければリップル電流は等しくなくなる。この特性を利用して、本実施の形態ではリアクトル電流ＩＬ１とリアクトル電流ＩＬ２の偏差を検出する。
次に制御手段５００の動作について説明する。制御手段５００においては、出力電圧制御と分流制御の２つの点で制御が行われる。
まず、出力電圧制御について説明する。電力変換器の出力であるＶｏｕｔの目標値Ｖｏｕｔ＊とＶｏｕｔ＿ｓｅｎｓｅとが差分器に入力され、その差であるＶｏｕｔ＿ｅｒｒｏｒが出力電圧制御器５０１に入力される。出力電圧制御器５０１ではオンデューティＤｘを演算し、出力する。出力されたオンデューティＤｘは出力電圧デューティリミッタ５０２に入力され、リミッタによって決められた範囲内の値に補正され、オンデューティＤｙが出力される。このオンデューティＤｙは、電圧制御による基準デューティに相当する。また、出力電圧制御による演算はフィードバック制御により行われる。
分流制御では、分流されたリアクトル電流ＩＬ１とリアクトル電流ＩＬ２との偏差がなくなるように補正するための補正値が演算される。分流偏差演算器５０３には、ローパスフィルタ８を介して得られたＩＬ＿ｓｅｎｓｅが入力される。ここでローパスフィルタ８の役割はノイズ除去であり、電流値の偏差ＩＬ＿ｓｅｎｓｅ算出のため、リップル電流が残る程度のカットオフ周波数とする。ノイズ除去が不要の場合はなくてもよい。そして、リアクトル電流検出手段で検出された電流ＩＬに対し、図２では等しく、図３では等しくない２つのタイミングでの電流値の差を分流偏差ＩＬ＿ｅｒｒｏｒとして出力する。ここで、図２では等しく、図３では等しくないタイミングというのは、例えば、時刻ｔ４と時刻ｔ８に注目すると、図２ではＩＬ（ｔ４）−ＩＬ（ｔ８）＝０だが、図３ではＩＬ（ｔ４）−ＩＬ（ｔ８）≠０となる、このようなタイミングを言う。この例ではＩＬ＿ｅｒｒｏｒ＝ＩＬ（ｔ４）−ＩＬ（ｔ８）としているが、電流値の偏差を算出するのに用いる２つの時刻は、予め設定され、図２ではリアクトル電流が等しく、図３ではリアクトル電流が等しくない２つのタイミングであれば他の時刻であってもよい。また、キャリア波の山（図中ｔ６、ｔ１４）及び谷（図中ｔ３、ｔ１０）のいずれでもない時刻が望ましい。キャリア波の山及び谷に重なるとリップル電流の偏差の算出精度が低下するからである。
分流偏差演算器５０３から出力されたＩＬ＿ｅｒｒｏｒは分流制御器５０４に入力され、分流制御の演算によりオンデューティＤ’が出力される。分流制御器５０４から出力されたオンデューティＤ’は分流制御デューティリミッタ５０５に入力されリミッタによって決められた範囲内の値に補正されて、分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’が出力される。分流偏差を用いた分流制御によるオンデューティの補正量Ｄ１’の演算はフィードバック制御によって行われる。
次に、出力電圧制御の演算によるオンデューティＤｙと分流制御の演算によるオンデューティＤ’を組み合わせてスイッチング素子１０２のオンデューティＤ１とスイッチング素子２０２のオンデューティＤ２を算出する。分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’と分流制御の演算によるスイッチング素子２０２のオンデューティの補正量Ｄ２’の極性を逆転させて出力電圧制御の演算によるオンデューティＤに加算させることによって、分流制御によって出力されるオンデューティの補正量の合計が０となる。
すなわち、出力電圧デューティリミッタ５０２から出力されたオンデューティＤｙに分流制御デューティリミッタ５０５から出力されたオンデューティの補正量Ｄ１’が加算器に入力され、スイッチング素子１０２のオンデューティＤ１が出力される。出力電圧デューティリミッタ５０２から出力されたオンデューティＤｙに分流制御デューティリミッタ５０５から出力されたオンデューティの補正量Ｄ１’の符号を反転したものが加算器に入力され、スイッチング素子２０２のオンデューティＤ２が出力される。なお、出力電圧デューティリミッタ５０２から出力されたオンデューティＤｙに分流制御デューティリミッタ５０５から出力されたオンデューティの補正量Ｄ１’を減算するようにしてもよい。
算出されたオンデューティＤ１、Ｄ２がゲート信号生成手段５０６に入力され、ゲート信号生成手段５０６の内部生成されるキャリア波と比較され、ゲート信号Ｖｇｓ＿Ｑ１０２及びＶｇｓ＿Ｑ２０２が出力される。この生成されたゲート信号Ｖｇｓ＿Ｑ１０２及びＶｇｓ＿Ｑ２０２が各スイッチング素子１０２、１０３のゲートに入力されスイッチング素子１０２、１０３の駆動が制御される。
図４、図５は上述の実施の形態１によるデューティの補正の経過段階の動作波形図を示したものである。図４は補正の初期、図５は補正の後期に相当するため、時系列としては、図３→図４→図５→図２の順で補正が行われる。
図４、図５において、リアクトル電流、ゲート信号、オンデューティ信号のそれぞれにこの補正前の信号として点線の波形を示している。補正が経過した初期段階である図４において、リアクトル電流ＩＬを図２に近づけるためには、リアクトル電流ＩＬ１は点線から破線の波形のように補正し、リアクトル電流ＩＬ２は点線から一点鎖線の波形のように補正する。そのため、オンデューティ信号Ｄ１は点線から実線に下げ、オンデューティ信号１−Ｄ２は点線から破線に下げるよう上述のフィードバック制御が行われる。それぞれのオンデューティ信号が調整されると、スイッチング素子１０２のゲート信号のオンデューティ期間Ｄ１Ｔｓｗが小さくなり、スイッチング素子２０２のゲート信号のオンデューティ期間Ｄ２Ｔｓｗは大きくなるように制御される。その結果、リアクトル電流は補正前の点線からそれぞれ調整された出力波形を示すことになる。図５は図４からさらに補正制御が進んだ段階であり、図４と同様に各信号は補正前の点線の信号波形から補正される。
このように、オンデューティ信号をフィードバック制御により補正することにより、スイッチング素子を駆動するオンデューティ期間が調整され、リアクトル電流の偏差を調整することが可能となる。
上述では、出力電圧制御と分流制御の内容について説明したが、昇圧しない場合は出力電圧制御及び分流制御をしないように設定し、スイッチング素子１０２、スイッチング素子２０２をオフとし、それぞれダイオード１０３、２０３を介して通電するようにすればよい。
以上のように、本実施の形態１によれば、２つのチョッパ回路のリアクトル電流の偏差を、１つの電流検出手段を用い、出力電圧制御の演算と分流制御の演算とにより、補正するようにしたので、チョッパ回路数より少ない電流検出手段で簡単な制御手段の回路構成により、電流偏差をフィードバック制御できるようになるとともに、電流の偏差が環境等により変動しても精度よく補正することが可能になる。これにより、低コストで小型の電力変換器を提供することが可能となる。
実施の形態２．
以下に、実施の形態２に係る電力変換器について図を用いて説明する。
図６は、実施の形態２に係る電力変換器の回路構成を示す図である。実施の形態１とは、本実施の形態ではチョッパ回路を３台、リアクトル電流を検出する電流検出手段を２個備える点が相違する。一方の電流検出手段７−１は第１チョッパ回路１００のリアクトル１０１の電流ＩＬ１と第２チョッパ回路２００のリアクトル２０１のリアクトル電流ＩＬ２との和であるＩＬＡを検出し、リアクトル電流検出手段用のローパスフィルタ８−１に入力され、ローパスフィルタ８−１の出力ＩＬＡ＿ｓｅｎｓｅが制御手段５００に入力される。また、他方の電流検出手段７−２は第２チョッパ回路２００のリアクトル２０１のリアクトル電流ＩＬ２と第３チョッパ回路３００のリアクトル３０１のリアクトル電流ＩＬ３との和であるＩＬＢを検出し、リアクトル電流検出手段用のローパスフィルタ８−２に入力され、ローパスフィルタ８−２の出力ＩＬＢ＿ｓｅｎｓｅが制御手段５００に入力される。
図７に実施の形態２に係る電力変換器において、３つのチョッパ回路の電流値が等しい場合の動作波形図を示す。また、図８には、実施の形態２に係る電力変換器において、３つのチョッパ回路の電流値が等しくない場合の動作波形図を示す。実施の形態１と同様、図７は制御手段５００による補正後の動作波形図、図８は補正前の動作波形図に相当する。リアクトル電流ＩＬ１とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３のリップル電流は、リアクトルのインダクタンス値に依存し、リアクトル１０１とリアクトル２０１が特性の等しいリアクトルである場合、図７に示すようにリアクトル電流ＩＬ１の直流電流とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３の直流電流が等しければリップル電流は等しくなるが、図８に示すようにリアクトル電流ＩＬ１の直流電流とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３の直流電流が等しくなければリップル電流は等しくなくなるので、この特性を利用して、リアクトル電流ＩＬ１とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３の偏差を検出する。すなわち、本実施の形態においても、リアクトル電流の直流重畳特性を利用する。
制御手段５００において、実施の形態１と同様に、電力変換器の出力であるＶｏｕｔの目標値Ｖｏｕｔ＊とＶｏｕｔ＿ｓｅｎｓｅとが差分器に入力されその差である偏差Ｖｏｕｔ＿ｅｒｒｏｒを出力する。偏差Ｖｏｕｔ＿ｅｒｒｏｒは出力電圧制御器５０１に入力され、オンデューティＤｘが出力される。出力されたオンデューティＤｘは出力電圧デューティリミッタ５０２に入力され、リミッタによって決められた範囲内の値に補正され、出力電圧制御の演算によるオンデューティＤｙが出力される。このオンデューティＤｙは、電圧制御による基準デューティに相当する。また、出力電圧制御による演算はフィードバック制御により行われる。
また、制御手段５００において、分流制御により分流された各チョッパ回路１００，２００，３００のリアクトル１０１，２０１，３０１に流れるリアクトル電流ＩＬ１、ＩＬ２、ＩＬ３が等しくなるように電流偏差を補正する。分流偏差演算器５０３には、ローパスフィルタ８−１、８−２を介して得られたＩＬＡ＿ｓｅｎｓｅ，ＩＬＢ＿ｓｅｎｓｅが入力される。
まず、図７ではリアクトル電流の和ＩＬ１＋ＩＬ２が等しく、図８では等しくないタイミングでの電流値の偏差ＩＬ１＿ｅｒｒｏｒを出力する。ここで、図７では等しく、図８では等しくない２つのタイミングというのは、例えば、時刻ｔ８と時刻ｔ１４に注目すると、図５ではＩＬ１（ｔ８）+ＩＬ２（ｔ８）−ＩＬ１（ｔ１４）−ＩＬ２（ｔ１４）＝０だが、図６ではＩＬ１（ｔ８）+ＩＬ２（ｔ８）−ＩＬ１（ｔ１４）−ＩＬ２（ｔ１４）≠０となる、このようなタイミングを言う。この電流値の偏差を算出するのに用いる２つの時刻は、予め設定され、図７ではリアクトル電流が等しく、図８ではリアクトル電流が等しくない２つのタイミングであれば他の２つの時刻であってもよい。リアクトル電流ＩＬ１及びリアクトル電流ＩＬ２のキャリア波の山及び谷のいずれでもない時刻が望ましい。
分流偏差演算器５０３から出力されたＩＬ１＿ｅｒｒｏｒは分流制御器５０４に入力され、分流制御の演算によりオンデューティＤ１’’が出力される。分流制御器５０４から出力されたオンデューティＤ１’’は分流制御デューティリミッタ５０５に入力されリミッタによって決められた範囲内の値に補正されて、分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’が出力される。分流偏差を用いた分流制御によるオンデューティの補正量Ｄ１’の演算はフィードバック制御によって行われる。
同様に、分流偏差演算器５０３において、図５ではリアクトル電流の和ＩＬ２＋ＩＬ３が等しく、図６では等しくないタイミングでの電流値の偏差ＩＬ２＿ｅｒｒｏｒを出力する。ここで、図５では等しく、図６では等しくない２つのタイミングというのは、例えば、時刻ｔ１２と時刻ｔ１８に注目すると、図５ではＩＬ２（ｔ１２）+ＩＬ３（ｔ１２）−ＩＬ２（ｔ１８）−ＩＬ３（ｔ１８）＝０だが、図６ではＩＬ２（ｔ１２）+ＩＬ３（ｔ１２）−ＩＬ２（ｔ１８）−ＩＬ３（ｔ１８）≠０となる、このようなタイミングを言う。この電流値の偏差を算出するのに用いる２つの時刻は、予め設定され、図７ではリアクトル電流が等しく、図８ではリアクトル電流が等しくない２つのタイミングであれば他の２つの時刻であってもよい。リアクトル電流ＩＬ２及びリアクトル電流ＩＬ３のキャリア波の山及び谷のいずれでもない時刻が望ましい。
分流偏差演算器５０３から出力されたＩＬ２＿ｅｒｒｏｒは分流制御器５０７に入力され、分流制御の演算によりオンデューティＤ３’’が出力される。分流制御器５０７から出力されたオンデューティＤ３’’は分流制御デューティリミッタ５０８に入力されリミッタによって決められた範囲内の値に補正されて、分流制御の演算によるスイッチング素子３０２のオンデューティの補正量Ｄ３’が出力される。分流偏差を用いた分流制御によるオンデューティの補正量Ｄ３’の演算はフィードバック制御によって行われる。
分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’ と分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ２’と分流制御の演算によるスイッチング素子３０２のオンデューティの補正量Ｄ３’は合計が０になるようにすると出力電圧制御と独立して、分流制御を行うことが可能である。
出力電圧制御の演算によるオンデューティＤｙと分流制御の演算によるオンデューティＤ１’、Ｄ３’を組み合わせてスイッチング素子１０２のオンデューティＤ１とスイッチング素子２０２のオンデューティＤ２とスイッチング素子３０２のオンデューティＤ３を算出する。このとき分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’と分流制御の演算によるスイッチング素子３０２のオンデューティの補正量Ｄ３’の差の極性を逆転させて分流制御の演算によるスイッチング素子２０２のオンデューティの補正量Ｄ２’とし、出力電圧制御の演算によるオンデューティＤｙに加算させることによって、分流制御によって出力されるオンデューティの補正量の合計が０となる。
すなわち、ゲート信号生成手段５０６に入力されるＤ１、Ｄ２、Ｄ３はそれぞれ、
Ｄ１＝Ｄｙ＋Ｄ１’
Ｄ２＝Ｄｙ―（Ｄ１’―Ｄ３’）
Ｄ３＝Ｄｙ―Ｄ３’
となる。
ここまで出力されたスイッチング素子１０２のオンデューティＤ１、スイッチング素子２０２のオンデューティＤ２及びスイッチング素子３０２のオンデューティＤ３はゲート信号生成手段５０６に入力され、図７、図８に示されるようにゲート信号生成手段５０６の内部で生成されるキャリア波と比較され、ゲート信号生成手段５０６はゲート信号Ｖｇｓ＿Ｑ１０２、Ｖｇｓ＿Ｑ２０２及びＶｇｓ＿Ｑ３０２を出力する。
図９、図１０は上述の実施の形態２によるデューティの補正の経過段階の動作波形図を示したものである。図９は補正の初期、図１０は補正の後期に相当するため、時系列としては、図８→図９→図１０→図７の順で補正が行われる。
図９、図１０において、リアクトル電流、ゲート信号、オンデューティ信号のそれぞれにこの補正前の信号として点線の波形を示している。補正が経過した初期段階である図９において、リアクトル電流の和ＩＬ１＋ＩＬ２、リアクトル電流の和ＩＬ２＋ＩＬ３をそれぞれ図８に近づけるためには、まずリアクトル電流ＩＬ１は点線から破線の波形のように補正し、リアクトル電流ＩＬ３は点線から一点鎖線の波形のように補正する。そのため、オンデューティ信号Ｄ１は点線から実線に下げ、オンデューティ信号Ｄ３は点線から実線に上げるよう上述のフィードバック制御が行われる。それぞれのオンデューティ信号が調整されると、スイッチング素子１０２のゲート信号のオンデューティ期間Ｄ１Ｔｓｗが小さくなり、スイッチング素子３０２のゲート信号のオンデューティ期間Ｄ３Ｔｓｗは大きくなるように制御される。その結果、リアクトル電流は補正前の点線からそれぞれ調整された出力波形を示すことになる。図１０は図９からさらに補正制御が進んだ段階であり、図９と同様に各信号は補正前の点線の信号波形から補正される。
このように、オンデューティ信号をフィードバック制御により補正することにより、スイッチング素子を駆動するオンデューティ期間が調整され、リアクトル電流の偏差を調整することが可能となる。
上述では、出力電圧制御と分流制御の内容について説明したが、昇圧しない場合は出力電圧制御及び分流制御をしないように設定し、スイッチング素子１０２、スイッチング素子２０２、スイッチング素子３０２をオフとし、それぞれダイオード１０３，２０３，３０３を介して通電するようにすればよい。
以上のように、本実施の形態２によれば、３つのチョッパ回路のリアクトル電流の偏差を、２つの電流検出手段を用い、出力電圧制御の演算と分流制御の演算とにより、補正するようにしたので、チョッパ回路数より少ない電流検出手段で簡単な制御手段の回路構成により、電流偏差をフィードバック制御できるようになるとともに、電流の偏差が環境等により変動しても精度よく補正することが可能になる。これにより、低コストで小型の電力変換器を提供することが可能となる。
実施の形態３．
以下に、実施の形態３に係る電力変換器について図を用いて説明する。
図１１は、実施の形態３に係る電力変換器の回路構成を示す図である。実施の形態２とは、２個の電流検出手段の検出するリアクトル電流が異なる。本実施の形態では、一方の電流検出手段７−１は第１チョッパ回路１００のリアクトル１０１の電流ＩＬ１と第２チョッパ回路２００のリアクトル２０１のリアクトル電流ＩＬ２との和であるＩＬＡを検出し、リアクトル電流検出手段用のローパスフィルタ８−１に入力され、このローパスフィルタ８−１の出力ＩＬＡ＿ｓｅｎｓｅが制御手段５００に入力される。他方の電流検出手段７−２は第３チョッパ回路３００のリアクトル３０１のリアクトル電流ＩＬ３を検出し、リアクトル電流検出手段用のローパスフィルタ８−２に入力され、このローパスフィルタ８−２の出力ＩＬＢ＿ｓｅｎｓｅが制御手段５００に入力される。
図１２に実施の形態３に係る電力変換器において、３つのチョッパ回路の電流値が等しい場合の動作波形図を示す。また、図１３には、実施の形態３に係る電力変換器において、３つのチョッパ回路の電流値が等しくない場合の動作波形図を示す。実施の形態１、２と同様、図１２は制御手段５００による補正後の動作波形図、図１３は補正前の動作波形図に相当する。リアクトル電流ＩＬ１とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３のリップル電流は、リアクトルのインダクタンス値に依存し、リアクトル１０１とリアクトル２０１が特性の等しいリアクトルである場合、図１２に示すようにリアクトル電流ＩＬ１の直流電流とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３の直流電流が等しければリップル電流は等しくなる。しかし、図１３に示すようにリアクトル電流ＩＬ１の直流電流とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３の直流電流が等しくなければリップル電流は等しくなくなる。この特性を利用して、リアクトル電流ＩＬ１とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３の偏差を検出する。すなわち、本実施の形態においても、リアクトル電流の直流重畳特性を利用する。
次に制御手段５００の動作について説明する。出力電圧制御は実施の形態１と同様である。電変換器の出力であるＶｏｕｔの目標値Ｖｏｕｔ＊とＶｏｕｔ＿ｓｅｎｓｅとが差分器に入力され、その差である偏差Ｖｏｕｔ＿ｅｒｒｏｒが出力される。偏差Ｖｏｕｔ＿ｅｒｒｏｒは出力電圧制御器５０１に入力され、オンデューティＤｘを出力する。出力されたオンデューティＤｘは出力電圧デューティリミッタ５０２に入力され、リミッタによって決められた範囲内の値に補正され、オンデューティＤｙが出力される。このオンデューティＤｙは、電圧制御による基準デューティに相当する。また、出力電圧制御による演算はフィードバック制御により行われる。
分流制御では、分流された各チョッパ回路１００，２００，３００のリアクトル１０１，２０１，３０１に流れるリアクトル電流ＩＬ１、ＩＬ２、ＩＬ３が等しくなるように電流偏差を補正する。分流偏差演算器５０３には、ローパスフィルタ８−１、８−２を介して得られたＩＬＡ＿ｓｅｎｓｅ，ＩＬＢ＿ｓｅｎｓｅが入力される。
まず、図１２ではリアクトル電流の和ＩＬ１＋ＩＬ２が等しく、図１３では等しくないタイミングでの電流値の偏差ＩＬ１＿ｅｒｒｏｒを出力する。ここで、図１２では等しく、図１３では等しくない２つのタイミングというのは、例えば、時刻ｔ８と時刻ｔ１４に注目すると、図１２ではＩＬ１（ｔ８）+ＩＬ２（ｔ８）−ＩＬ１（ｔ１４）−ＩＬ２（ｔ１４）＝０だが、図１３ではＩＬ１（ｔ８）+ＩＬ２（ｔ８）−ＩＬ１（ｔ１４）−ＩＬ２（ｔ１４）≠０となる、このようなタイミングを言う。この電流値の偏差を算出するのに用いる２つの時刻は、予め設定され、図１２ではリアクトル電流が等しく、図１３では等しくない２つのタイミングであれば、他の２つの時刻であってもよい。また、リアクトル電流ＩＬ１及びリアクトル電流ＩＬ２のキャリア波の山及び谷のいずれでもない時刻が望ましい。
分流偏差演算器５０３から出力されたＩＬ１＿ｅｒｒｏｒは分流制御器５０４に入力され、分流制御の演算によりオンデューティＤ１’’’が出力される。分流制御器５０４から出力されたオンデューティＤ１’’’は分流制御デューティリミッタ５０５に入力されリミッタによって決められた範囲内の値に補正されて、オンデューティＤ１’’が出力される。
次に、分流偏差演算器５０３において、ＩＬ１＋ＩＬ２と２倍のＩＬ３との差である偏差ＩＬ３＿ｅｒｒｏｒ（＝ＩＬ１＋ＩＬ２―２*ＩＬ３）を出力する。分流偏差演算器５０３から出力されたＩＬ３＿ｅｒｒｏｒは分流制御器５０７に入力され、分流制御の演算によりオンデューティＤ３’’’が出力される。分流制御器５０７から出力されたオンデューティＤ３’’’は分流制御デューティリミッタ５０８に入力されリミッタによって決められた範囲内の値に補正されて、分流制御の演算によるスイッチング素子３０２のオンデューティの補正量Ｄ３’が出力される。分流偏差を用いた分流制御による演算はフィードバック制御によって行われる。
実施の形態２と同様に、分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’と分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ２’と分流制御の演算によるスイッチング素子３０２のオンデューティの補正量Ｄ３’は合計が０になるようにすると出力電圧制御と独立して、分流制御を行うことが可能である。
出力電圧制御の演算によるオンデューティＤｙと分流制御の演算によるオンデューティＤ１’、Ｄ３’’を組み合わせてスイッチング素子１０２のオンデューティＤ１とスイッチング素子２０２のオンデューティＤ２とスイッチング素子３０２のオンデューティＤ３を算出する。このとき分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’はオンデューティＤ１’’からＤ３’の半分の値を減算したものとする。分流制御の演算によるスイッチング素子２０２のオンデューティの補正量Ｄ２’はＤ１’’を極性反転させた値からＤ３’の半分の値を減算したものとし、出力電圧制御の演算によるオンデューティＤｙに加算させることによって、分流制御によって出力されるオンデューティの補正量の合計が０となる。
すなわち、ゲート信号生成手段５０６に入力されるオンデューティＤ１、Ｄ２、Ｄ３はそれぞれ、
Ｄ１＝Ｄｙ＋（Ｄ１’’―Ｄ３’／２）
Ｄ２＝Ｄｙ＋（−Ｄ１’’―Ｄ３’／２）
Ｄ３＝Ｄｙ＋Ｄ３’
となる。
ここまで出力されたスイッチング素子１０２のオンデューティＤ１とスイッチング素子２０２のオンデューティＤ２とスイッチング素子３０２のオンデューティＤ３はゲート信号生成手段５０６に入力され、図１２、図１３に示されるようにゲート信号生成手段５０６の内部生成されるキャリア波と比較され、ゲート信号生成手段５０６はゲート信号Ｖｇｓ＿Ｑ１０２、Ｖｇｓ＿Ｑ２０２及びＶｇｓ＿Ｑ３０２を出力する。
図１４、図１５は実施の形態３によるデューティの補正の経過段階の動作波形図を示したものである。図１４は補正の初期、図１５は補正の後期に相当するため、時系列としては、図１３→図１４→図１５→図１２の順で補正が行われる。
図１４、図１５において、リアクトル電流、ゲート信号、オンデューティ信号のそれぞれにこの補正前の信号として点線の波形を示している。補正が経過した初期段階である図１４において、リアクトル電流の和ＩＬ１＋ＩＬ２、リアクトル電流ＩＬ３の２倍をそれぞれ図１２に近づけるためには、まずリアクトル電流ＩＬ１は点線から破線の波形のように補正し、リアクトル電流ＩＬ３は点線から一点鎖線の波形のように補正する。そのため、オンデューティ信号Ｄ１は点線から実線に下げ、オンデューティ信号Ｄ３は点線から実線に上げるよう上述のフィードバック制御が行われる。それぞれのオンデューティ信号が調整されると、スイッチング素子１０２のゲート信号のオンデューティ期間Ｄ１Ｔｓｗが小さくなり、スイッチング素子３０２のゲート信号のオンデューティ期間Ｄ３Ｔｓｗは大きくなるように制御される。その結果、リアクトル電流は補正前の点線からそれぞれ調整された出力波形を示すことになる。図１５は図１４からさらに補正制御が進んだ段階であり、図１４と同様に各信号は補正前の点線の信号波形から補正される。
このように、オンデューティ信号をフィードバック制御により補正することにより、スイッチング素子を駆動するオンデューティ期間が調整され、リアクトル電流の偏差を調整することが可能となる。
上述では、出力電圧制御と分流制御の内容について説明したが、昇圧しない場合は出力電圧制御と分流制御をしないように設定し、スイッチング素子１０２、スイッチング素子２０２、スイッチング素子３０２をオフとし、それぞれダイオード１０３，２０３，３０３を介して通電するようにすればよい。
以上のように、本実施の形態３によれば、実施の形態２と同様、３つのチョッパ回路のリアクトル電流の偏差を、２つの電流検出手段を用い、出力電圧制御の演算と分流制御の演算とにより、補正するようにしたので、チョッパ回路数より少ない電流検出手段で簡単な制御手段の回路構成により、電流偏差をフィードバック制御できるようになるとともに、電流の偏差が環境等により変動しても精度よく補正することが可能になる。これにより、低コストで小型の電力変換器を提供することが可能となる。
実施の形態４．
以下に、実施の形態４に係る電力変換器について図を用いて説明する。
図１６は、実施の形態４に係る電力変換器の回路構成を示す図である。実施の形態２、３とは１個のリアクトル電流検出手段を用いる点で異なる。本実施の形態では、電流検出手段７は第１チョッパ回路１００のリアクトル１０１の電流ＩＬ１、第２チョッパ回路２００のリアクトル２０１のリアクトル電流ＩＬ２及び第３チョッパ回路３００のリアクトル３０１のリアクトル電流ＩＬ３の和であるＩＬ（＝ＩＬ１＋ＩＬ２＋ＩＬ３）を検出し、リアクトル電流検出手段用のローパスフィルタ８に入力される。そして、このローパスフィルタ８の出力ＩＬ＿ｓｅｎｓｅは制御手段５００に入力される。
図１７に実施の形態４に係る電力変換器において、３つのチョッパ回路の電流値が等しい場合の動作波形図を示す。また、図１８には、実施の形態４に係る電力変換器において、３つのチョッパ回路の電流値が等しくない場合の動作波形図を示す。上述の実施の形態と同様、図１７は制御手段５００による補正後の動作波形図、図１８は補正前の動作波形図に相当する。リアクトル電流ＩＬ１、リアクトル電流ＩＬ２及びリアクトル電流ＩＬ３のリップル電流は、リアクトルのインダクタンス値に依存する。リアクトル１０１、リアクトル２０１及びリアクトル３０１が特性の等しいリアクトルである場合、図１７に示すように、リアクトル電流ＩＬ１の直流電流、リアクトル電流ＩＬ２の直流電流及びリアクトル電流ＩＬ３の直流電流が等しければリップル電流は等しくなる。しかし、図１８に示すようにリアクトル電流ＩＬ１の直流電流、リアクトル電流ＩＬ２の直流電流及びリアクトル電流ＩＬ３の直流電流が等しくなければリップル電流は等しくなくなる。この特性を利用して、リアクトル電流ＩＬ１とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３との偏差を検出する。すなわち、本実施の形態においても、リアクトル電流の直流重畳特性を利用する。
次に制御手段５００の動作について説明する。出力電圧制御は実施の形態１と同様である。電変換器の出力であるＶｏｕｔの目標値Ｖｏｕｔ＊とＶｏｕｔ＿ｓｅｎｓｅとが差分器に入力され、その差である偏差Ｖｏｕｔ＿ｅｒｒｏｒが出力される。偏差Ｖｏｕｔ＿ｅｒｒｏｒは出力電圧制御器５０１に入力され、オンデューティＤｘを出力する。出力されたオンデューティＤｘは出力電圧デューティリミッタ５０２に入力され、リミッタによって決められた範囲内の値に補正され、オンデューティＤｙが出力される。このオンデューティＤｙは、電圧制御による基準デューティに相当する。また、出力電圧制御による演算はフィードバック制御により行われる。
分流制御では、分流された各チョッパ回路１００，２００，３００のリアクトル１０１，２０１，３０１に流れるリアクトル電流ＩＬ１、ＩＬ２、ＩＬ３が等しくなるように電流偏差を補正する。まず、分流偏差演算器５０３には、ローパスフィルタ８からＩＬ＿ｓｅｎｓｅが入力される。図１７及び図１８はスイッチング素子１０２，２０２，３０２のオンデューティはいずれも３分の２以上の条件で示している（図では５／６）。リアクトル電流ＩＬ１もしくはＩＬ２もしくはＩＬ３がリアクトル電流ＩＬ１とリアクトル電流ＩＬ２とリアクトル電流ＩＬ３の平均値（ＩＬの３分の１）より大きいか小さいかを判別し偏差を求めるには、各スイッチング素子のオフ期間（時間ｔ２分）の前後の期間の中央の時間のＩＬの差を求めればよい。
図１８において、例えばスイッチング素子１０２のオフ期間はｔ１１からｔ１３の第６期間であり、その前後の期間の中央の時間はそれぞれ第５期間のｔ１０、第７期間のｔ１４となる。従って、第１チョッパ回路１００のリアクトル電流ＩＬ１の偏差はＩＬ（ｔ１４）―ＩＬ（ｔ１０）となる。同様に、リアクトル電流ＩＬ２の偏差はＩＬ（ｔ１８）―ＩＬ（ｔ１４）、リアクトル電流ＩＬ３の偏差はＩＬ（ｔ１０）―ＩＬ（ｔ６）となる。
上述の実施の形態で示したように、分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’、スイッチング素子１０２のオンデューティの補正量Ｄ２’及びスイッチング素子３０２のオンデューティの補正量Ｄ３’は合計が０になるようにすると出力電圧制御と独立して、分流制御を行うことが可能である。そのため、３つのリアクトル電流の偏差を用いる必要はなく２つでよい。図１６の制御手段５００のブロック図では、ＩＬ１とＩＬ３について用いるように図示している。すなわち、分流偏差演算器５０３からＩＬ（ｔ１４）―ＩＬ（ｔ１０）がＩＬ１＿ｅｒｒｏｒとして出力され、分流制御器５０４に入力され、分流制御の演算によりオンデューティＤ１’’が出力される。分流制御器５０４から出力されたオンデューティＤ１’’は分流制御デューティリミッタ５０５に入力されリミッタによって決められた範囲内の値に補正されて、分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’が出力される。同様に、分流偏差演算器５０３からＩＬ（ｔ１０）―ＩＬ（ｔ６）がＩＬ３＿ｅｒｒｏｒとして出力され、分流制御器５０７に入力され、分流制御の演算によりオンデューティＤ３’’が出力される。分流制御器５０７から出力されたオンデューティＤ３’’は分流制御デューティリミッタ５０８に入力されリミッタによって決められた範囲内の値に補正されて、分流制御の演算によるスイッチング素子３０２のオンデューティの補正量Ｄ３’が出力される。
上述したように分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’、スイッチング素子２０２のオンデューティの補正量Ｄ２’及びスイッチング素子３０２のオンデューティの補正量Ｄ３’は合計が０になるようにすると出力電圧制御と独立して、分流制御を行うことが可能である。そこで出力電圧制御の演算によるオンデューティＤｙと分流制御の演算によるオンデューティＤ１’、Ｄ２’、 Ｄ３’を組み合わせてスイッチング素子１０２のオンデューティＤ１、スイッチング素子２０２のオンデューティＤ２及びスイッチング素子３０２のオンデューティＤ３を算出する。分流偏差を用いた分流制御による演算はフィードバック制御によって行われる。
このとき分流制御の演算によるスイッチング素子２０２のオンデューティの補正量Ｄ２’はオンデューティＤ１’からＤ３’を減算したものの極性を反転してものとする。スイッチング素子１０２のオンデューティＤ１は、出力電圧制御の演算によるオンデューティＤｙにオンデューティＤ１’を加算したもの、スイッチング素子１０２のオンデューティＤ２は、出力電圧制御の演算によるオンデューティＤｙにオンデューティＤ２’を加算したもの、スイッチング素子３０２のオンデューティＤ３は、出力電圧制御の演算によるオンデューティＤｙにオンデューティＤ３’を減算したものであり、分流制御によって出力されるオンデューティの補正量の合計が０となる。
すなわち、ゲート信号生成手段５０６に入力されるオンデューティＤ１、Ｄ２、Ｄ３はそれぞれ、
Ｄ１＝Ｄｙ＋Ｄ１’
Ｄ２＝Ｄｙ＋（−Ｄ１’＋Ｄ３’）
Ｄ３＝Ｄｙ―Ｄ３’
となる。
ここまで出力されたスイッチング素子１０２のオンデューティＤ１、スイッチング素子２０２のオンデューティＤ２及びスイッチング素子３０２のオンデューティＤ３はゲート信号生成手段５０６に入力される。図１７、図１８に示されるようにゲート信号生成手段５０６の内部で生成されるキャリア波と比較され、ゲート信号生成手段５０６はゲート信号Ｖｇｓ＿Ｑ１０２、Ｖｇｓ＿Ｑ２０２及びＶｇｓ＿Ｑ３０２を出力する。
図１９、図２０は実施の形態４によるデューティの補正の経過段階の動作波形図を示したものである。図１９は補正の初期、図２０は補正の後期に相当するため、時系列としては、図１８→図１９→図２０→図１７の順で補正が行われる。
図１９、図２０において、リアクトル電流、ゲート信号、オンデューティ信号のそれぞれにこの補正前の信号として点線の波形を示している。補正が経過した初期段階である図１９において、リアクトル電流の和ＩＬ１＋ＩＬ２＋ＩＬ３を図１７に近づけるためには、まずリアクトル電流ＩＬ１は点線から破線の波形のように補正し、リアクトル電流ＩＬ３は点線から一点鎖線の波形のように補正する。そのため、オンデューティ信号Ｄ１は点線から実線に下げ、オンデューティ信号Ｄ３は点線から実線に上げるよう上述のフィードバック制御が行われる。それぞれのオンデューティ信号が調整されると、スイッチング素子１０２のゲート信号のオンデューティ期間Ｄ１Ｔｓｗが小さくなり、スイッチング素子３０２のゲート信号のオンデューティ期間Ｄ３Ｔｓｗは大きくなるように制御される。その結果、リアクトル電流は補正前の点線からそれぞれ調整された出力波形を示すことになる。図２０は図１９からさらに補正制御が進んだ段階であり、図１９と同様に各信号は補正前の点線の信号波形から補正される。
このように、オンデューティ信号をフィードバック制御により補正することにより、スイッチング素子を駆動するオンデューティ期間が調整され、リアクトル電流の偏差を調整することが可能となる。
上述では出力電圧制御と分流制御の内容について説明したが、昇圧しない場合は出力電圧制御と分流制御をしないように設定し、スイッチング素子１０２、スイッチング素子２０２、スイッチング素子３０２をオフとし、それぞれダイオード１０３，２０３，３０３を介して通電するようにすればよい。
以上のように、本実施の形態４によれば、３つのチョッパ回路のリアクトル電流の偏差を、１つの電流検出手段を用い、出力電圧制御の演算と分流制御の演算とにより、補正するようにしたので、チョッパ回路数より少ない電流検出手段で簡単な制御手段の回路構成により、電流偏差をフィードバック制御できるようになるとともに、電流の偏差が環境等により変動しても精度よく補正することが可能になる。これにより、低コストで小型の電力変換器を提供することが可能となる。
実施の形態５．
以下に、実施の形態５に係る電力変換器について図を用いて説明する。
図２１は、実施の形態５に係る電力変換器の回路構成を示す図である。図２１の構成は、実施の形態１の図１の構成において、第１チョッパ回路１００のダイオード１０３をスイッチング素子１０４に、第２チョッパ回路２００のダイオード２０３をスイッチング素子２０４に置き換えた構成に相当する。スイッチング素子１０４はスイッチング素子１０２と、スイッチング素子２０４はスイッチング素子２０２と相補にスイッチングする同期整流素子となっている。
実施の形態５で説明する電力変換器は、電力を双方向に送ることが可能となる。ＶｉｎからＶｏｕｔの方向に電力を送る場合（以降、力行動作と称する）は、実施の形態１で説明した電力変換器と同様の動作をするが、ＶｏｕｔからＶｉｎの方向に電力を送る場合（以降、回生動作と称する）は偏差検出の動作が異なる。
図２２に実施の形態５に係る電力変換器の２つのチョッパ回路の電流値が等しい場合の回生動作時の動作波形図を示す。また、図２３に実施の形態５に係る電力変換器の２つのチョッパ回路の電流値が等しくない場合の回生動作時の動作波形図を示す。実施の形態１と同様、図２２は制御手段５００による補正後の動作波形図、図２３は補正前の動作波形図に相当する。リアクトルは、流れている電流の絶対値に応じて変化する。そのため、図２及び図３の力行動作時のリアクトル電流と図２２及び図２３の回生動作時のリアクトル電流を、それぞれ図２と図２２、図３と図２３とで比較すればわかるように、力行動作時と回生動作時では偏差検出の極性が逆になる。例えば、図３と図２３は、図３で示されているＩＬ１とＩＬ２の向きを正とすると、図３と図１５との間ではＩＬ１―ＩＬ２は等しい。図３ではＩＬ（ｔ４）−ＩＬ（ｔ８）＞０であるのに対し、図２３ではＩＬ（ｔ４）−ＩＬ（ｔ８）＜０である。よって、力行動作時と回生動作時では偏差検出の極性が逆になる。従って、本実施の形態においては、制御手段５００には実施の形態１の図１に極性判定器５０９をさらに備えている。
以下に、制御手段５００の動作について説明する。制御手段５００においては、出力電圧制御と分流制御の２つの点で制御が行われる。
出力電圧制御は力行動作及び回生動作において、実施の形態１と同様である。電力変換器の出力であるＶｏｕｔの目標値Ｖｏｕｔ＊とＶｏｕｔ＿ｓｅｎｓｅとが差分器に入力され、その差であるＶｏｕｔ＿ｅｒｒｏｒが出力電圧制御器５０１に入力される。出力電圧制御器５０１ではオンデューティＤｘを演算し、出力する。出力されたオンデューティＤｘは出力電圧デューティリミッタ５０２に入力され、リミッタによって決められた範囲内の値に補正され、オンデューティＤｙが出力される。このオンデューティＤｙは、電圧制御による基準デューティに相当する。また、出力電圧制御による演算はフィードバック制御により行われる。
分流制御では、実施の形態１と同様に、分流偏差演算器５０３には、リアクトル電流検出手段用のローパスフィルタ８からＩＬ＿ｓｅｎｓｅが入力される。そして、電流検出手段７で検出された電流ＩＬに対し、図２２では等しく、図２３では等しくないタイミングでの電流値の偏差ＩＬ＿ｅｒｒｏｒを出力する。ここで、図２２では等しく、図２３では等しくないタイミングとして、時刻ｔ４と時刻ｔ８に注目して、ＩＬ＿ｅｒｒｏｒ＝ＩＬ（ｔ４）−ＩＬ（ｔ８）を算出する。すなわち、本実施の形態においても、リアクトル電流の直流重畳特性を利用する。また、この電流値の偏差を算出するのに用いる２つの時刻は、予め設定され、リアクトル電流が図２２では等しく、図２３では等しくない別の２つのタイミングあってもよい。また、リアクトル電流ＩＬのキャリア波の山及び谷のいずれでもない時刻が望ましい。
分流偏差演算器５０３から出力されたＩＬ＿ｅｒｒｏｒは分流制御器５０４に入力され、分流制御の演算によりオンデューティＤ’が出力される。分流制御器５０４から出力されたオンデューティＤ’は分流制御デューティリミッタ５０５に入力されリミッタによって決められた範囲内の値に補正されて、分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’が出力される。分流偏差を用いた分流制御によるオンデューティの補正量Ｄ１’の演算はフィードバック制御によって行われる。
次に、極性判定器５０９では、ＩＬの向きによって＋１あるいは−１を乗算する。力行動作時には＋１、回生動作時には−１を基本とするが、ここではＩＬ＞αのとき＋１、ＩＬ＜−αのとき−１とし、αは電流検出手段７およびローパスフィルタ８によって生じる実際のＩＬと制御手段５００に入力されるＩＬ＿ｓｅｎｓｅの間に生じる誤差によって、検出違いがないように調整した値である。
以下、実施の形態１と同様に、出力電圧デューティリミッタ５０２から出力されたオンデューティＤｙに分流制御により極性判定器５０９から出力されたオンデューティの補正量Ｄ１’が加算器に入力され、スイッチング素子１０２のオンデューティＤ１が出力される。出力電圧デューティリミッタ５０２から出力されたオンデューティＤｙに極性判定器５０９から出力されたオンデューティの補正量Ｄ１’の符号を反転したものが加算器に入力され、スイッチング素子２０２のオンデューティＤ２が出力される。
算出されたオンデューティＤ１、Ｄ２がゲート信号生成手段５０６に入力され、図２２、図２３に示されるようにゲート信号生成手段５０６の内部生成されるキャリア波と比較され、ゲート信号Ｖｇｓ＿Ｑ１０２及びＶｇｓ＿Ｑ２０２が出力される。
以上により、力行動作時及び回生動作時ともにリアクトル電流のアンバランスが補正されたチョッパ回路の動作が可能となる。
図２４、図２５は実施の形態５によるデューティの補正の経過段階の動作波形図を示したものである。図２４は補正の初期、図２５は補正の後期に相当するため、時系列としては、図２３→図２４→図２５→図２２の順で補正が行われる。
図２４、図２５において、リアクトル電流、ゲート信号、オンデューティ信号のそれぞれにこの補正前の信号として点線の波形を示している。補正が経過した初期段階である図４において、リアクトル電流ＩＬを図２２に近づけるためには、リアクトル電流ＩＬ１は点線から破線の波形のように補正し、リアクトル電流ＩＬ２は点線から一点鎖線の波形のように補正する。そのため、オンデューティ信号Ｄ１は点線から実線に下げ、オンデューティ信号１−Ｄ２は点線から破線に下げるよう上述のフィードバック制御が行われる。それぞれのオンデューティ信号が調整されると、スイッチング素子１０２のゲート信号のオンデューティ期間Ｄ１Ｔｓｗが小さくなり、スイッチング素子２０２のゲート信号のオンデューティ期間Ｄ２Ｔｓｗは大きくなるように制御される。その結果、リアクトル電流は補正前の点線からそれぞれ調整された出力波形を示すことになる。図２５は図２４からさらに補正制御が進んだ段階であり、図２４と同様に各信号は補正前の点線の信号波形から補正される。
このように、オンデューティ信号をフィードバック制御により補正することにより、スイッチング素子を駆動するオンデューティ期間が調整され、リアクトル電流の偏差を調整することが可能となる。
以上のように、本実施の形態５によれば、実施の形態１と同様、２つのチョッパ回路のリアクトル電流の偏差を、１つの電流検出手段を用い、出力電圧制御の演算と分流制御の演算とにより、補正するようにしたので、チョッパ回路数より少ない電流検出手段で簡単な制御手段の回路構成により、電流偏差をフィードバック制御できるようになるとともに、電流の偏差が環境等により変動しても精度よく補正することが可能になる。これにより、低コストで小型の電力変換器を提供することが可能となる。また、双方向に電力を供給する電力変換器を提供することが可能となる。
実施の形態６．
以下に、実施の形態６に係る電力変換器について図を用いて説明する。
上記実施の形態では、出力電圧をフィードバック制御する出力電圧制御により基準デューティを算出したが、本実施の形態においては、リアクトル電流をフィードバック制御する電流制御による手法を用いる。
図２６は、実施の形態６に係る電力変換器の回路構成を示す図である。図２６の構成は図１の構成と制御手段５００の構成が異なる。以下図１と異なる点を中心に説明する。
制御手段５００においては、電流制御と分流制御の２つの点で制御が行われる。
まず、電流制御について説明する。電力変換器の出力であるＶｏｕｔの目標値Ｖｏｕｔ＊とＶｏｕｔ＿ｓｅｎｓｅとが差分器に入力され、その差であるＶｏｕｔ＿ｅｒｒｏｒが出力電圧制御器５０１に入力される。この電圧差に基づき、出力電圧制御器５０１からリアクトル電流目標値ＩＬ＊が出力される。出力されたリアクトル電流目標値ＩＬ＊とローパスフィルタ８を介して得られたＩＬ＿ｓｅｎｓｅとの差であるＩＬｖ＿ｅｒｒｏｒが電流制御器５０１ａに入力される。電流制御器５０１ａでは、ＩＬｖ＿ｅｒｒｏｒに基づきオンデューティＤｘを演算し、出力する。出力されたオンデューティＤｘは出力電圧デューティリミッタ５０２に入力され、リミッタによって決められた範囲内の値に補正され、オンデューティＤｙが出力される。このオンデューティＤｙは、リアクトル電流を用いた電流制御による基準デューティに相当する。また、電流制御による演算はフィードバック制御により行われる。
分流制御は実施の形態１と同様である。すなわち、分流偏差演算器５０３から出力されたＩＬ＿ｅｒｒｏｒは分流制御器５０４に入力され、分流制御の演算によりオンデューティＤ’が出力される。分流制御器５０４から出力されたオンデューティＤ’は分流制御デューティリミッタ５０５に入力されリミッタによって決められた範囲内の値に補正されて、分流制御の演算によるスイッチング素子１０２のオンデューティの補正量Ｄ１’が出力される。分流偏差を用いた分流制御による演算はフィードバック制御によって行われる。
次に、電流制御の演算によるオンデューティＤｙと分流制御の演算によるオンデューティＤ’を組み合わせてスイッチング素子１０２のオンデューティＤ１とスイッチング素子２０２のオンデューティＤ２を算出する。以下の動作は、実施の形態１の出力電圧制御の演算によるオンデューティＤｙと分流制御の演算によるオンデューティＤ’を組み合わせた動作と同様である。
なお、本実施の形態では制御手段５００内の出力電圧制御器５０１で電力変換器の出力であるＶｏｕｔの目標値Ｖｏｕｔ＊とＶｏｕｔ＿ｓｅｎｓｅとが差分であるＶｏｕｔ＿ｅｒｒｏｒを用いて、リアクトル電流目標値ＩＬ＊を算出したが、予めリアクトル電流目標値ＩＬ＊を設定しておけば、本実施の形態においては出力電圧制御器５０１はなくてもよい。
以上のように、本実施の形態６によれば、２つのチョッパ回路のリアクトル電流の偏差を、１つの電流検出手段を用い、電流制御の演算と分流制御の演算とにより、補正するようにしたので、チョッパ回路数より少ない電流検出手段で簡単な制御手段の回路構成により、電流偏差をフィードバック制御できるようになるとともに、電流の偏差が環境等により変動しても精度よく補正することが可能になる。これにより、低コストで小型の電力変換器を提供することが可能となる。
なお、実施の形態２から５においてもリアクトル電流を用いた電流制御による基準デューティを演算してもよい。
［他の変形例］
上記実施の形態では、チョッパ回路として２つあるいは３つの例を示したが、２つ以上であればよい。
上記実施の形態１から５では、ダイオード整流の非絶縁昇圧チョッパタイプであるが、同期整流、絶縁型、降圧チョッパ、昇降圧チョッパなどリアクトルで電流を平滑している変換器であれば他の回路方式であってもよい。
例えば、図２７に実施の形態１の図１の変形例を示すが、２つのチョッパ回路１００，２００のリアクトルは磁気結合していてもよい。このときの相数（チョッパ回路の数）の数え方は、スイッチング素子と整流素子の直列回路を１相とし、チョッパ回路の相数は２つ以上あればよい。図２７では、スイッチング素子とダイオードの直列回路（１相の単位）が２つあり、チョッパ回路は２相、リアクトルは１つの例である。このように、リアクトルが磁気結合の場合は、相数よりリアクトルの数は少なくなる。
上記実施の形態では、リアクトル電流の検出方法の一例を示したが、リアクトル電流の直流値が等しく分流している場合に等しい値となり、リアクトル電流の直流値が等しく分流していない場合に等しくない値になる２つのタイミングであれば、他のタイミングあっても分流制御の偏差を検出することができる。
なお、上記各実施の形態における制御手段５００は、アナログ回路でも構成することが可能だが、本実施の形態ではマイコンなどのデジタル演算可能な素子を使用することも想定している。
また、制御手段５００は、ハードウエアの一例を図２８に示すように、プロセッサ５２０と記憶装置５３０から構成される。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ５２０は、記憶装置５３０から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ５２０にプログラムが入力される。また、プロセッサ５２０は、演算結果等のデータを記憶装置５３０の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
各実施の形態のチョッパ回路のスイッチング素子は、半導体スイッチング素子で構成されることが望ましい。半導体スイッチング素子であれば、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体素子を用いることができる。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１：直流電源、 ２：入力平滑コンデンサ、 ３：出力平滑コンデンサ、 ４：負荷、 ５：入力電圧検出手段、 ６：出力電圧検出手段、 ７，７−１，７−２：電流検出手段、 ８，８−１，８−２：ローパスフィルタ、 １００：第１チョッパ回路、 ２００：第２チョッパ回路、 ３００：第３チョッパ回路、 １０１，２０１，３０１：リアクトル、 １０２，１０４，２０２，２０４，３０２：スイッチング素子、 １０３，２０３，３０３：ダイオード、 ５００：制御手段、 ５０１：出力電圧制御器、 ５０１ａ：電流制御器、 ５０２：出力電圧デューティリミッタ、 ５０３：分流偏差演算器、 ５０４，５０７：分流制御器、 ５０５，５０８：分流制御デューティリミッタ、 ５０６：ゲート信号生成手段、 ５０９：極性判定器、 ５２０：プロセッサ、 ５３０：記憶装置。

Claims (10)

  1. 一端が電源に接続され、並列に複数接続されたチョッパ回路と、
    前記電源と前記チョッパ回路との間に、前記チョッパ回路を流れる電流を検出する電流検出手段と、
    前記チョッパ回路を制御する制御手段と、を備えた電力変換器であって、
    前記チョッパ回路は直列に接続されたリアクトル、スイッチング素子及び整流素子を有し、
    前記電流検出手段は前記チョッパ回路の数より少ない数接続され、
    前記制御手段は前記電流検出手段により検出された電流値を基に、予め定められた時刻の間の電流値の差から複数の前記チョッパ回路の電流偏差を算出し、算出された前記電流偏差によって補正された信号により、前記各チョッパ回路のスイッチング素子の駆動を制御する、電力変換器。
  2. 前記チョッパ回路から出力される電圧を検出する出力電圧検出手段を備え、
    前記制御手段は、前記チョッパ回路で変換される電圧の目標電圧と前記出力電圧検出手段により検出された出力電圧との差から前記スイッチング素子を駆動する基準デューティを算出し、前記基準デューティと前記電流偏差による補正値とに基づいて算出された信号により、前記各チョッパ回路のスイッチング素子の駆動を制御する、請求項１に記載の電力変換器。
  3. 前記制御手段は、前記電流検出手段により検出された電流値と前記チョッパ回路を流れる電流の目標値との差から前記スイッチング素子を駆動する基準デューティを算出し、前記基準デューティと前記電流偏差による補正値とに基づいて算出された信号により、前記各チョッパ回路のスイッチング素子の駆動を制御する、請求項１に記載の電力変換器。
  4. 前記制御手段において、フィードバック制御により前記電流偏差を算出する請求項１から３のいずれか１項に記載の電力変換器。
  5. 前記制御手段において、フィードバック制御により前記基準デューティを算出する請求項２または３に記載の電力変換器。
  6. 前記制御手段において、前記基準デューティと前記電流偏差による補正値とに基づいて算出された信号は、複数の前記チョッパ回路の前記スイッチング素子に入力されるそれぞれのゲート信号であり、前記電流偏差による補正値の合計を０とする請求項２または３に記載の電力変換器。
  7. 前記制御手段は、デジタル回路によって構成された請求項１から６のいずれか１項に記載の電力変換器。
  8. 前記電流検出手段は、前記チョッパ回路のリアクトルを流れるリアクトル電流を検出し、少なくとも１つの前記電流検出手段により検出された前記リアクトル電流は、複数のリアクトル電流の和であり、
    前記制御手段は前記電流検出手段により検出されたリアクトル電流から前記チョッパ回路の電流偏差を算出する請求項１から７のいずれか１項に記載の電力変換器。
  9. 前記電流検出手段は、前記チョッパ回路のリアクトルを流れるリアクトル電流を検出し、前記制御手段は、前記リアクトルの直流重畳特性による変化を利用して前記チョッパ回路の電流偏差を算出する請求項１から８のいずれか１項に記載の電力変換器。
  10. 前記電流偏差を算出するための予め定められた時刻は、前記スイッチング素子のスイッチング周期を決めるキャリア波の山及び谷と重ならない時刻である請求項１から９のいずれか１項に記載の電力変換器。
JP2019103474A 2019-06-03 2019-06-03 電力変換器 Active JP6779339B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019103474A JP6779339B1 (ja) 2019-06-03 2019-06-03 電力変換器
CN202010474856.8A CN112039338B (zh) 2019-06-03 2020-05-29 功率转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019103474A JP6779339B1 (ja) 2019-06-03 2019-06-03 電力変換器

Publications (2)

Publication Number Publication Date
JP6779339B1 true JP6779339B1 (ja) 2020-11-04
JP2020198701A JP2020198701A (ja) 2020-12-10

Family

ID=73022452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019103474A Active JP6779339B1 (ja) 2019-06-03 2019-06-03 電力変換器

Country Status (2)

Country Link
JP (1) JP6779339B1 (ja)
CN (1) CN112039338B (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2869498B2 (ja) * 1990-09-10 1999-03-10 株式会社日立製作所 電力変換装置
JP3954503B2 (ja) * 2003-01-23 2007-08-08 株式会社東芝 電気自動車用電力変換装置
JP2005081379A (ja) * 2003-09-09 2005-03-31 Daihen Corp アーク溶接機
JP4356715B2 (ja) * 2006-08-02 2009-11-04 トヨタ自動車株式会社 電源装置、および電源装置を備える車両
JP5784750B2 (ja) * 2011-12-06 2015-09-24 三菱電機株式会社 電力変換装置
US9847735B2 (en) * 2012-04-20 2017-12-19 Mitsubishi Electric Corporation Power conversion device, motor drive control apparatus including the power conversion device, air blower and compressor including the motor drive control apparatus, and air conditioner including the air blower or the compressor
JP2014233168A (ja) * 2013-05-30 2014-12-11 富士電機株式会社 モジュラーマルチレベルコンバータ
JP2015109781A (ja) * 2013-12-06 2015-06-11 株式会社明電舎 系統連系電力変換装置
JP5717838B2 (ja) * 2013-12-26 2015-05-13 三菱電機株式会社 電力変換装置
JP2018093558A (ja) * 2015-04-06 2018-06-14 富士電機株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2020198701A (ja) 2020-12-10
CN112039338B (zh) 2024-02-06
CN112039338A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
EP2501027B1 (en) Switching power supply circuit
JP5377634B2 (ja) 負荷駆動システムの制御装置
KR101840412B1 (ko) 벅 스위치 모드 파워 컨버터 큰 신호 천이 응답 최적화기
JP5112111B2 (ja) 直流電源装置、およびこの直流電源装置を用いた系統連系インバータシステム
US9035633B1 (en) Switching power converter control
JPWO2006103869A1 (ja) 電流制御装置とその電流オフセット補正方法
KR102441722B1 (ko) 변환 장치
JP6185860B2 (ja) 双方向コンバータ
CN110402534B (zh) 车辆用电源装置
US11005471B2 (en) Signal generating circuit and power supply device
JP4929863B2 (ja) 電力変換装置
WO2019207663A1 (ja) 電力変換装置
JPWO2016125682A1 (ja) Ｄｃ／ｄｃコンバータ
JP5323426B2 (ja) 電力変換装置
Lee et al. A dead-beat control for bridgeless inverter systems to reduce the distortion of grid current
JP6349974B2 (ja) 変換装置
JP5323383B2 (ja) 電力変換装置
JP6779339B1 (ja) 電力変換器
US11569748B2 (en) Interpolation control for balancing currents in interleaved power converters
JP5924281B2 (ja) 電力変換装置及び系統連系システム
US20230336092A1 (en) Power conversion device
JP2005176532A (ja) ディジタル式直流電源制御装置及び方法
JP4752736B2 (ja) 電力変換装置
JP5979472B2 (ja) スイッチング電源装置
Suzdalenko et al. Single-loop Current Sensorless Control with Self-detection of Conduction Losses Applied to Neutral Point Clamped Multilevel Converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201013

R151 Written notification of patent or utility model registration

Ref document number: 6779339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250