JP6775971B2 - レベルシフト回路、電子機器および集積回路 - Google Patents
レベルシフト回路、電子機器および集積回路 Download PDFInfo
- Publication number
- JP6775971B2 JP6775971B2 JP2016052276A JP2016052276A JP6775971B2 JP 6775971 B2 JP6775971 B2 JP 6775971B2 JP 2016052276 A JP2016052276 A JP 2016052276A JP 2016052276 A JP2016052276 A JP 2016052276A JP 6775971 B2 JP6775971 B2 JP 6775971B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- current
- temperature
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
図6は、本実施の形態1に従うレベルシフト回路100Aを説明するための回路図である。図6におけるレベルシフト回路100Aは、比較例で示した図2のレベルシフト回路100に、電流補償回路110が付加された構成となっている。なお、図6において、図2と重複する要素の説明は繰り返さない。
図8は、実施の形態1の変形例に従うレベルシフト回路100Bを示す図である。図8のレベルシフト回路100Bにおいては、図6における抵抗R1が、定電流源CS1に置き換わった点が異なるのみであり、その他の構成については図6と同様である。
実施の形態1におけるレベルシフト回路においては、入力信号により駆動されるトランジスタがNMOSFETである場合について説明した。実施の形態2においては、入力信号により駆動されるトランジスタがPMOSFETである場合について説明する。
図10は、実施の形態1の変形例と同様に、図9で示したレベルシフト回路100Cにおける抵抗R3を定電流源CS2に置き換えた構成を有する第2の例のレベルシフト回路100Dを示す図である。
実施の形態1,2においては、高温環境下における使用によってトランジスタの温度が上昇してリーク電流が発生した場合に、電流補償回路におけるトランジスタをオン(導通状態)にすることによって、出力端子に電気的に結合された出力電極の電流を調整する構成について説明した。実施の形態1,2においては、トランジスタの温度が所定のしきい値を上回った場合に電流補償回路に流れる補償電流(電流補償回路から供給される電流、または、電流補償回路へ引き込まれる電流)は、基本的には電流補償回路のインピーダンスと、抵抗(あるいは定電流源)のインピーダンスとの大小関係から成り行きで決定される。
図13は、実施の形態3に従うレベルシフト回路の第2の例を示す図であり、実施の形態2のように、入力信号により駆動されるトランジスタとしてPMOSFETが用いられる場合の例を示す。
Claims (12)
- 入力信号の電圧レベルを電源電圧のレベルに変換して出力するためのレベルシフト回路であって、
前記入力信号を受ける入力端子と、
前記電源電圧および接地ノードにそれぞれ電気的に結合された第1の電極および第2の電極と、前記入力端子に結合された制御電極とを含むトランジスタと、
前記第1の電極に電気的に結合された出力端子と、
前記電源電圧と前記第1の電極とに結合された第1の抵抗と、
前記トランジスタの温度を検出する温度検出回路を含み、前記トランジスタの温度に応じて前記トランジスタから漏れ出るリーク電流に対応して、前記第1の電極である出力電極に流れる電流を調整することによって、前記出力端子の電圧レベルの変動を抑制するように構成された電流補償回路とを備え、
前記トランジスタは、前記第1の電極をドレインとし、前記第2の電極をソースとするNMOSFETであり、
前記リーク電流は、前記トランジスタの温度が高くなるにつれて増加する傾向を有しており、
前記電流補償回路は、
前記電源電圧に結合され、前記温度検出回路からの信号に従って動作するスイッチと、
前記スイッチと前記出力端子とに結合された第2の抵抗とをさらに含み、
前記電流補償回路は、前記トランジスタの温度が予め定められたしきい値を上回ると、前記スイッチを導通状態として、前記リーク電流に対応した電流を前記出力電極に供給する、レベルシフト回路。 - 前記第2の抵抗の抵抗値は、前記第1の抵抗の抵抗値よりも小さい、請求項1に記載のレベルシフト回路。
- 入力信号の電圧レベルを電源電圧のレベルに変換して出力するためのレベルシフト回路であって、
前記入力信号を受ける入力端子と、
前記電源電圧および接地ノードにそれぞれ電気的に結合された第1の電極および第2の電極と、前記入力端子に結合された制御電極とを含むトランジスタと、
前記第1の電極に電気的に結合された出力端子と、
前記電源電圧と前記第1の電極とに結合された定電流源と、
前記トランジスタの温度を検出する温度検出回路を含み、前記トランジスタの温度に応じて前記トランジスタから漏れ出るリーク電流に対応して、前記第1の電極である出力電極に流れる電流を調整することによって、前記出力端子の電圧レベルの変動を抑制するように構成された電流補償回路とを備え、
前記トランジスタは、前記第1の電極をドレインとし、前記第2の電極をソースとするNMOSFETであり、
前記リーク電流は、前記トランジスタの温度が高くなるにつれて増加する傾向を有しており、
前記電流補償回路は、
前記電源電圧に結合され、前記温度検出回路からの信号に従って動作するスイッチと、
前記スイッチと前記出力端子とに結合された抵抗とをさらに含み、
前記電流補償回路は、前記トランジスタの温度が予め定められたしきい値を上回ると、前記スイッチを導通状態として、前記リーク電流に対応した電流を前記出力電極に供給する、レベルシフト回路。 - 入力信号の電圧レベルを電源電圧のレベルに変換して出力するためのレベルシフト回路であって、
前記入力信号を受ける入力端子と、
前記電源電圧および接地ノードにそれぞれ電気的に結合された第1の電極および第2の電極と、前記入力端子に結合された制御電極とを含むトランジスタと、
前記第1の電極に電気的に結合された出力端子と、
前記電源電圧と前記第1の電極とに結合された抵抗または定電流源と、
前記トランジスタの温度を検出する温度検出回路を含み、前記トランジスタの温度に応じて前記トランジスタから漏れ出るリーク電流に対応して、前記第1の電極である出力電極に流れる電流を調整することによって、前記出力端子の電圧レベルの変動を抑制するように構成された電流補償回路とを備え、
前記トランジスタは、前記第1の電極をドレインとし、前記第2の電極をソースとするNMOSFETであり、
前記リーク電流は、前記トランジスタの温度が高くなるにつれて増加する傾向を有しており、
前記電流補償回路は、前記温度検出回路からの温度レベル信号が高くなるにつれて前記出力電極に供給する電流を増加するように構成された可変電流源をさらに含む、レベルシフト回路。 - 前記第1の電極と前記出力端子とに結合される反転器をさらに備える、請求項1〜4のいずれか1項に記載のレベルシフト回路。
- 入力信号の電圧レベルを電源電圧のレベルに変換して出力するためのレベルシフト回路であって、
前記入力信号を受ける入力端子と、
前記電源電圧および接地ノードにそれぞれ電気的に結合された第1の電極および第2の電極と、前記入力端子に結合された制御電極とを含むトランジスタと、
前記第2の電極に電気的に結合された出力端子と、
前記第2の電極と前記接地ノードとに結合された第1の抵抗と、
前記トランジスタの温度を検出する温度検出回路を含み、前記トランジスタの温度に応じて前記トランジスタから漏れ出るリーク電流に対応して、前記第2の電極である出力電極に流れる電流を調整することによって、前記出力端子の電圧レベルの変動を抑制するように構成された電流補償回路とを備え、
前記トランジスタは、前記第1の電極をソースとし、前記第2の電極をドレインとするPMOSFETであり、
前記リーク電流は、前記トランジスタの温度が高くなるにつれて増加する傾向を有しており、
前記電流補償回路は、
前記接地ノードに結合され、前記温度検出回路からの信号に従って動作するスイッチと、
前記第2の電極と前記スイッチとに結合された第2の抵抗とをさらに含み、
前記電流補償回路は、前記トランジスタの温度が予め定められたしきい値を上回ると、前記スイッチを導通状態として、前記リーク電流に対応した電流を前記出力電極から前記接地ノードへ流す、レベルシフト回路。 - 前記第2の抵抗の抵抗値は、前記第1の抵抗の抵抗値よりも小さい、請求項6に記載のレベルシフト回路。
- 入力信号の電圧レベルを電源電圧のレベルに変換して出力するためのレベルシフト回路であって、
前記入力信号を受ける入力端子と、
前記電源電圧および接地ノードにそれぞれ電気的に結合された第1の電極および第2の電極と、前記入力端子に結合された制御電極とを含むトランジスタと、
前記第2の電極に電気的に結合された出力端子と、
前記第2の電極と前記接地ノードとに結合された定電流源と、
前記トランジスタの温度を検出する温度検出回路を含み、前記トランジスタの温度に応じて前記トランジスタから漏れ出るリーク電流に対応して、前記第2の電極である出力電極に流れる電流を調整することによって、前記出力端子の電圧レベルの変動を抑制するように構成された電流補償回路とを備え、
前記トランジスタは、前記第1の電極をソースとし、前記第2の電極をドレインとするPMOSFETであり、
前記リーク電流は、前記トランジスタの温度が高くなるにつれて増加する傾向を有しており、
前記電流補償回路は、
前記接地ノードに結合され、前記温度検出回路からの信号に従って動作するスイッチと、
前記第2の電極と前記スイッチとに結合された抵抗とをさらに含み、
前記電流補償回路は、前記トランジスタの温度が予め定められたしきい値を上回ると、前記スイッチを導通状態として、前記リーク電流に対応した電流を前記出力電極から前記接地ノードへ流す、レベルシフト回路。 - 入力信号の電圧レベルを電源電圧のレベルに変換して出力するためのレベルシフト回路であって、
前記入力信号を受ける入力端子と、
前記電源電圧および接地ノードにそれぞれ電気的に結合された第1の電極および第2の電極と、前記入力端子に結合された制御電極とを含むトランジスタと、
前記第2の電極に電気的に結合された出力端子と、
前記第2の電極と前記接地ノードとに結合された抵抗または定電流源と、
前記トランジスタの温度を検出する温度検出回路を含み、前記トランジスタの温度に応じて前記トランジスタから漏れ出るリーク電流に対応して、前記第2の電極である出力電極に流れる電流を調整することによって、前記出力端子の電圧レベルの変動を抑制するように構成された電流補償回路とを備え、
前記トランジスタは、前記第1の電極をソースとし、前記第2の電極をドレインとするPMOSFETであり、
前記リーク電流は、前記トランジスタの温度が高くなるにつれて増加する傾向を有しており、
前記電流補償回路は、前記温度検出回路からの温度レベル信号が高くなるにつれて前記出力端子から前記接地ノードへ流す電流を増加するように構成された可変電流源をさらに含む、レベルシフト回路。 - 前記第2の電極と前記出力端子とに結合される反転器をさらに備える、請求項6〜9のいずれか1項に記載のレベルシフト回路。
- 請求項1〜10のいずれか1項に記載のレベルシフト回路を搭載した、電子機器。
- 請求項1〜10のいずれか1項に記載のレベルシフト回路が集積された、集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016052276A JP6775971B2 (ja) | 2016-03-16 | 2016-03-16 | レベルシフト回路、電子機器および集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016052276A JP6775971B2 (ja) | 2016-03-16 | 2016-03-16 | レベルシフト回路、電子機器および集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017169029A JP2017169029A (ja) | 2017-09-21 |
JP6775971B2 true JP6775971B2 (ja) | 2020-10-28 |
Family
ID=59910042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016052276A Active JP6775971B2 (ja) | 2016-03-16 | 2016-03-16 | レベルシフト回路、電子機器および集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6775971B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6954845B2 (ja) * | 2018-01-09 | 2021-10-27 | 株式会社東海理化電機製作所 | レベルシフト装置、及びic装置 |
JP2024030334A (ja) | 2022-08-24 | 2024-03-07 | ローム株式会社 | レベルシフト回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6083421A (ja) * | 1983-10-13 | 1985-05-11 | Seiko Epson Corp | レベルシフト回路 |
JP4113491B2 (ja) * | 2003-12-15 | 2008-07-09 | 三菱電機株式会社 | 半導体装置 |
JP4610381B2 (ja) * | 2005-03-16 | 2011-01-12 | パナソニック株式会社 | レベルシフト回路及びレベルシフト装置 |
JP2007180797A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JP5599984B2 (ja) * | 2009-04-06 | 2014-10-01 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
2016
- 2016-03-16 JP JP2016052276A patent/JP6775971B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017169029A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7385378B2 (en) | Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method providing a predetermined output voltage | |
US9397653B2 (en) | Semiconductor device | |
US7952400B2 (en) | Reset device | |
TW201107920A (en) | Voltage regulator | |
KR20160043207A (ko) | 수신 회로 및 그것의 신호 수신 방법 | |
JP5969221B2 (ja) | ボルテージレギュレータ | |
US9722538B2 (en) | Constant voltage circuit and oscillation device | |
JP5690341B2 (ja) | 選択的にac結合又はdc結合されるように適合される集積回路 | |
US8786324B1 (en) | Mixed voltage driving circuit | |
TWI520486B (zh) | 搭載於半導體裝置的移位電路 | |
JP6775971B2 (ja) | レベルシフト回路、電子機器および集積回路 | |
JP2022107053A (ja) | レベルシフト回路 | |
JP5203086B2 (ja) | 電源電圧低下検出回路 | |
US11223345B2 (en) | Low power input receiver using a Schmitt trigger circuit | |
US20090167359A1 (en) | Current mode logic circuit and control apparatus therefor | |
US20220158630A1 (en) | Delay circuit | |
JP4893559B2 (ja) | 電源電圧検出回路 | |
JP5979162B2 (ja) | パワーオンリセット回路 | |
TW202207623A (zh) | 高速電路 | |
JP2011188361A (ja) | パワーオンリセット回路 | |
JP5511564B2 (ja) | レギュレータ装置 | |
US20190079550A1 (en) | Devices and methods for dynamic overvoltage protection in regulators | |
KR100762899B1 (ko) | 반도체 메모리 장치 | |
JP2007150991A (ja) | 出力回路 | |
JP6069703B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6775971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |