JP6768394B2 - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP6768394B2 JP6768394B2 JP2016149968A JP2016149968A JP6768394B2 JP 6768394 B2 JP6768394 B2 JP 6768394B2 JP 2016149968 A JP2016149968 A JP 2016149968A JP 2016149968 A JP2016149968 A JP 2016149968A JP 6768394 B2 JP6768394 B2 JP 6768394B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- opening
- conductive layer
- electronic device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04108—Touchless 2D- digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface without distance measurement in the Z direction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
Description
第2基板SUB2において、第2ガラス基板20は、第1面20Aと第2面20Bとの間を貫通する貫通孔VA(第1貫通孔)を有している。貫通孔VAは、第1面20Aの側の第1開口O1と、第2面20Bの側の第2開口O2と、を有している。絶縁層ILは、貫通孔VAに繋がった貫通孔VB(第2貫通孔)を有している。貫通孔VBは、第1導電層L1の側の第3開口O3と、第2ガラス基板20の側の第4開口O4と、を有している。貫通孔VBは、貫通孔VAと比較して、第2方向Yに拡張されている。なお、貫通孔VBは、第2方向Yのみならず、X−Y平面内における全方位に亘って貫通孔VAよりも拡張されている。図示した例では、第2導電層L2も貫通孔VCを有している。貫通孔VA、貫通孔VB、及び貫通孔VCは、第3方向Zに並び、且つ、第3方向Zに沿った同一直線上に位置しており、接続用孔Vを形成している。
表示装置DSPは、表示パネルPNL、ICチップI1、配線基板SUB3などを備えている。表示パネルPNLは、液晶表示パネルであり、第1基板SUB1と、第2基板SUB2と、シールSEと、表示機能層(後述する液晶層LC)と、を備えている。第2基板SUB2は、第1基板SUB1に対向している。シールSEは、図8において右上がりの斜線で示した部分に相当し、第1基板SUB1と第2基板SUB2とを貼り合せている。
検出部RSは、表示領域DAに位置し、第1方向Xに延出している。検出電極Rx1においては、主として検出部RSがセンシングに利用される。図示した例では、検出部RSは、帯状に形成されているが、より具体的には、図12を参照して説明するように微細な金属細線の集合体によって形成されている。また、1つの検出電極Rx1は、2本の検出部RSを備えているが、3本以上の検出部RSを備えてもよいし、1本の検出部RSを備えてもよい。
端子部RT1は、非表示領域NDAの第1方向Xに沿った一端側に位置し、検出部RSに繋がっている。接続部CNは、非表示領域NDAの第1方向Xに沿った他端側に位置し、複数の検出部RSを互いに接続している。図8において、一端側とは表示領域DAよりも左側に相当し、他端側とは表示領域DAよりも右側に相当する。端子部RT1の一部は、平面視でシールSEと重なる位置に形成されている。
表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素PXは、第1方向X及び第2方向Yにマトリクス状に配置されている。また、表示パネルPNLは、表示領域DAにおいて、複数本の走査線G(G1〜Gn)、複数本の信号線S(S1〜Sm)、共通電極CEなどを備えている。走査線Gは、各々第1方向Xに延出し、第2方向Yに並んでいる。信号線Sは、各々第2方向Yに延出し、第1方向Xに並んでいる。なお、走査線G及び信号線Sは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極CEは、複数の画素PXに亘って配置されている。走査線G、信号線S、及び、共通電極CEは、それぞれ非表示領域NDAに引き出されている。非表示領域NDAにおいて、走査線Gは走査線駆動回路GDに接続され、信号線Sは信号線駆動回路SDに接続され、共通電極CEは共通電極駆動回路CDに接続されている。信号線駆動回路SD、走査線駆動回路GD、及び、共通電極駆動回路CDは、第1基板SUB1上に形成されてもよいし、これらの一部或いは全部が図8に示したICチップI1に内蔵されてもよい。
図示した表示パネルPNLは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルPNLは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していてもよい。横電界を利用する表示モードでは、例えば第1基板SUB1及び第2基板SUB2のいずれか一方に画素電極PE及び共通電極CEの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第1基板SUB1に画素電極PE及び共通電極CEのいずれか一方が備えられ、第2基板SUB2に画素電極PE及び共通電極CEのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、X−Y平面と平行な面である。
遮光層BM及びカラーフィルタCFは、第2ガラス基板20の第1基板SUB1と対向する側に位置している。遮光層BMは、各画素を区画し、信号線Sの直上に位置している。カラーフィルタCFは、画素電極PEと対向し、その一部が遮光層BMに重なっている。カラーフィルタCFは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層OCは、カラーフィルタCFを覆っている。第2配向膜AL2は、オーバーコート層OCを覆っている。
図示した構成例では、センサSSは、センサ駆動電極Tx、及び、検出電極Rxを備えている。センサ駆動電極Txは、右下がりの斜線で示した部分に相当し、第1基板SUB1に設けられている。また、検出電極Rxは、右上がりの斜線で示した部分に相当し、第2基板SUB2に設けられている。センサ駆動電極Tx及び検出電極Rxは、X−Y平面において、互いに交差している。検出電極Rxは、第3方向Zにおいて、センサ駆動電極Txと対向している。
図12(A)に示す例では、検出部RSは、メッシュ状の金属細線MSによって形成されている。金属細線MSは、端子部RT1に繋がっている。図12(B)に示す例では、検出部RSは、波状の金属細線MWによって形成されている。図示した例では、金属細線MWは、鋸歯状であるが、正弦波状などの他の形状であってもよい。金属細線MWは、端子部RT1に繋がっている。
端子部RT1は、例えば検出部RSと同一材料によって形成されている。端子部RT1には、正円形の接続用孔V1が形成されている。
第1基板SUB1は、第1ガラス基板10、第1導電層L1に相当するパッドP1、第2絶縁膜12などを備えている。第1ガラス基板10とパッドP1との間、及び、第1ガラス基板10と第2絶縁膜12との間には、図10に示す第1絶縁膜11や、他の絶縁膜や他の導電層が配置されてもよい。第2基板SUB2は、第2ガラス基板20、第2導電層L2に相当する検出電極Rx1、遮光層BM、オーバーコート層OCなどを備えている。
先ず、図10に示す各要素などが形成された第1基板SUB1と第2基板SUB2とを用意する。そして、図14に示すように、第2基板SUB2において接続用孔V1を形成する位置に凹部TRを形成する。凹部TRは、オーバーコート層OCと、遮光層BMとを貫通し、第2ガラス基板20にも及んでいるが、第2ガラス基板20を貫通していない。例えば、凹部TRは、オーバーコート層OCにおける開口から第2ガラス基板20における先端に向かうに連れて先細る円錐形状である。
なお、レーザー光LZ1により凹部TRを形成した際などに、第2ガラス基板20の第2面20Bの近傍に微細な亀裂が生じたとしても、薄板化によって当該亀裂を除去することができる。したがって、薄板化によって表示パネルPNLの厚さを低減できるとともに、上記亀裂に起因した強度低下を防ぐことができる。
以上、接続用孔V1に着目して製造方法を説明したが、他の接続用孔Vについても同じプロセスで形成される。一般に、表示パネルPNLは、例えば、大サイズのマザーガラス(第1ガラス基板10)に複数の第1基板SUB1を形成し、同じく大サイズのマザーガラス(第2ガラス基板20)に複数の第2基板SUB2を形成し、これらを貼り合せた後に個々の表示パネルPNLの形状に切断することで製造される。上述の製造方法は、このような表示パネルPNLの製造工程に適用することが可能である。
接続用孔V1を形成するプロセスは、先の例の図14乃至図19と同様である。本例では、図19と同様の接続用孔V1を形成した後、図24に示すように、接続用孔V1の内部に接続部材Cを形成する。
(1)
第1導電層を含む第1基板と、
前記第1導電層と対向し且つ前記第1導電層から離間した第1面及び前記第1面とは反対側の第2面を有するガラス基板と、前記第2面の側に配置された第2導電層と、を含み、前記第1面と前記第2面との間を貫通する第1貫通孔を有する第2基板と、
前記第1導電層と前記ガラス基板との間に配置され、前記第1貫通孔に繋がる第2貫通孔を有する絶縁層と、
前記第1貫通孔及び前記第2貫通孔を通って前記第1導電層と前記第2導電層とを電気的に接続する接続部材と、
を備え、
前記第1貫通孔は、前記第1面の側の第1開口と、前記第2面の側の第2開口とを有し、
前記第2貫通孔は、前記第1導電層の側の第3開口と、前記ガラス基板の側の第4開口とを有し、
前記第3開口は、前記第1開口よりも大きい、
電子機器。
(2)
前記第2貫通孔は、断面視において、前記第4開口から前記第3開口に向かうに連れて幅が拡大する形状を有する、
上記(1)に記載の電子機器。
(3)
前記第1導電層は、前記第3開口を塞ぐ平坦な領域を有し、
前記接続部材は、前記領域に接触している、
上記(1)又は(2)に記載の電子機器。
(4)
前記絶縁層は、前記第1基板と前記第2基板とを貼り合せるシールを含む、
上記(1)乃至(3)のうちいずれか1つに記載の電子機器。
(5)
前記第4開口は、前記第1開口よりも大きい、
上記(1)乃至(4)のうちいずれか1つに記載の電子機器。
(6)
前記第1貫通孔は、断面視において、前記第1開口から前記第2開口に向かうに連れて幅が拡大する形状を有する、
上記(1)乃至(5)のうちいずれか1つに記載の電子機器。
(7)
前記第1貫通孔は、前記第1開口と前記第2開口との間に位置する中間部分を有し、断面視において、前記第1開口から前記中間部分に向かうに連れて幅が縮小するとともに前記中間部分から前記第2開口に向かうに連れて幅が拡大する形状を有する、
上記(1)乃至(5)のうちいずれか1つに記載の電子機器。
(8)
前記接続部材は、前記第1貫通孔及び前記第2貫通孔の内面を覆っている、
上記(1)乃至(7)のうちいずれか1つに記載の電子機器。
(9)
前記接続部材は、前記第1貫通孔の内部において、前記第2導電層と前記第1貫通孔の内面との間に形成されている、
上記(1)乃至(8)のうちいずれか1つに記載の電子機器。
(10)
前記第2導電層は、前記第1貫通孔の内部において、前記接続部材と前記第1貫通孔の内面との間に形成されている、
上記(1)乃至(7)のうちいずれか1つに記載の電子機器。
(11)
前記第2導電層及び前記接続部材を覆う保護層をさらに備える、
上記(1)乃至(10)のうちいずれか1つに記載の電子機器。
(12)
前記保護層は、前記第2導電層を覆う第1保護層と、前記接続部材を覆う第2保護層と、を含む、
上記(11)に記載の電子機器。
(13)
前記第2保護層は、前記第2貫通孔の内部を満たしている、
上記(12)に記載の電子機器。
(14)
前記第2導電層は、第1領域に接触或いは接近する物体を検出する検出部と、前記第1領域と隣り合う第2領域に配置され、且つ前記検出部に繋がる端子部と、を備え、
前記第1貫通孔及び前記第2貫通孔は、平面視において前記端子部と重なる位置に設けられている、
上記(1)乃至(13)のうちいずれか1つに記載の電子機器。
(15)
前記第1導電層と電気的に接続され、前記第2導電層から出力されたセンサ信号を読み取る検出回路を備える、
上記(14)に記載の電子機器。
(16)
前記第1基板は、前記第2導電層と対向する駆動電極を備える、
上記(14)又は(15)に記載の電子機器。
Claims (16)
- 第1導電層を含む第1基板と、
前記第1導電層と対向し且つ前記第1導電層から離間した第1面及び前記第1面とは反対側の第2面を有するガラス基板と、前記第2面の側に配置された第2導電層と、を含み、前記第1面と前記第2面との間を貫通する第1貫通孔を有する第2基板と、
前記第1導電層と前記ガラス基板との間に配置され、前記第1貫通孔に繋がる第2貫通孔を有する絶縁層と、
前記第1貫通孔及び前記第2貫通孔を通って前記第1導電層と前記第2導電層とを電気的に接続する接続部材と、
を備え、
前記第1貫通孔は、前記第1面の側の第1開口と、前記第2面の側の第2開口とを有し、
前記第2貫通孔は、前記第1導電層の側の第3開口と、前記ガラス基板の側の第4開口とを有し、
前記第3開口は、前記第1開口よりも大きい、
電子機器。 - 前記第2貫通孔は、断面視において、前記第4開口から前記第3開口に向かうに連れて幅が拡大する形状を有する、
請求項1に記載の電子機器。 - 前記第1導電層は、前記第3開口を塞ぐ平坦な領域を有し、
前記接続部材は、前記領域に接触している、
請求項1又は2に記載の電子機器。 - 前記絶縁層は、前記第1基板と前記第2基板とを貼り合せるシールを含む、
請求項1乃至3のうちいずれか1項に記載の電子機器。 - 前記第4開口は、前記第1開口よりも大きい、
請求項1乃至4のうちいずれか1項に記載の電子機器。 - 前記第1貫通孔は、断面視において、前記第1開口から前記第2開口に向かうに連れて幅が拡大する形状を有する、
請求項1乃至5のうちいずれか1項に記載の電子機器。 - 前記第1貫通孔は、前記第1開口と前記第2開口との間に位置する中間部分を有し、断面視において、前記第1開口から前記中間部分に向かうに連れて幅が縮小するとともに前記中間部分から前記第2開口に向かうに連れて幅が拡大する形状を有する、
請求項1乃至5のうちいずれか1項に記載の電子機器。 - 前記接続部材は、前記第1貫通孔及び前記第2貫通孔の内面を覆っている、
請求項1乃至7のうちいずれか1項に記載の電子機器。 - 前記接続部材は、前記第1貫通孔の内部において、前記第2導電層と前記第1貫通孔の内面との間に形成されている、
請求項1乃至8のうちいずれか1項に記載の電子機器。 - 前記第2導電層は、前記第1貫通孔の内部において、前記接続部材と前記第1貫通孔の内面との間に形成されている、
請求項1乃至7のうちいずれか1項に記載の電子機器。 - 前記第2導電層及び前記接続部材を覆う保護層をさらに備える、
請求項1乃至10のうちいずれか1項に記載の電子機器。 - 前記保護層は、前記第2導電層を覆う第1保護層と、前記接続部材を覆う第2保護層と、を含む、
請求項11に記載の電子機器。 - 前記第2保護層は、前記第2貫通孔の内部を満たしている、
請求項12に記載の電子機器。 - 前記第2導電層は、第1領域に接触或いは接近する物体を検出する検出部と、前記第1領域と隣り合う第2領域に配置され且つ前記検出部に繋がる端子部と、を備え、
前記第1貫通孔及び前記第2貫通孔は、平面視において前記端子部と重なる位置に設けられている、
請求項1乃至13のうちいずれか1項に記載の電子機器。 - 前記第1導電層と電気的に接続され、前記第2導電層から出力されたセンサ信号を読み取る検出回路を備える、
請求項14に記載の電子機器。 - 前記第1基板は、前記第2導電層と対向する駆動電極を備える、
請求項14又は15に記載の電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016149968A JP6768394B2 (ja) | 2016-07-29 | 2016-07-29 | 電子機器 |
TW106123427A TWI662344B (zh) | 2016-07-29 | 2017-07-13 | 電子機器及顯示裝置之製造方法 |
US15/658,953 US10296135B2 (en) | 2016-07-29 | 2017-07-25 | Electronic device |
CN201710629010.5A CN107664887B (zh) | 2016-07-29 | 2017-07-27 | 电子设备及显示装置的制造方法 |
US16/398,920 US10558295B2 (en) | 2016-07-29 | 2019-04-30 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016149968A JP6768394B2 (ja) | 2016-07-29 | 2016-07-29 | 電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018018007A JP2018018007A (ja) | 2018-02-01 |
JP6768394B2 true JP6768394B2 (ja) | 2020-10-14 |
Family
ID=61011848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016149968A Active JP6768394B2 (ja) | 2016-07-29 | 2016-07-29 | 電子機器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10296135B2 (ja) |
JP (1) | JP6768394B2 (ja) |
CN (1) | CN107664887B (ja) |
TW (1) | TWI662344B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6815781B2 (ja) * | 2016-07-29 | 2021-01-20 | 株式会社ジャパンディスプレイ | 電子機器 |
US10290495B2 (en) * | 2016-07-29 | 2019-05-14 | Japan Display Inc. | Electronic apparatus and manufacturing method of the same |
JP6779697B2 (ja) | 2016-07-29 | 2020-11-04 | 株式会社ジャパンディスプレイ | 電子機器及びその製造方法 |
JP6762793B2 (ja) * | 2016-07-29 | 2020-09-30 | 株式会社ジャパンディスプレイ | 電子機器及びその製造方法 |
JP2018017984A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 電子機器 |
CN108062187A (zh) * | 2016-11-07 | 2018-05-22 | 京东方科技集团股份有限公司 | 触控结构及其制作方法和触控装置 |
KR101969831B1 (ko) * | 2017-08-28 | 2019-04-17 | 주식회사 하이딥 | 터치 센서 패널 |
US10630824B2 (en) | 2018-03-22 | 2020-04-21 | Apple Inc. | Electronic devices with adjustable decoration |
JP7202202B2 (ja) * | 2019-02-01 | 2023-01-11 | 株式会社ジャパンディスプレイ | 表示装置及びプリント回路基板 |
CN109979316A (zh) * | 2019-03-22 | 2019-07-05 | 维沃移动通信有限公司 | 终端设备的显示屏、显示屏的制备方法及终端设备 |
CN110599955B (zh) * | 2019-09-19 | 2021-02-09 | 昆山工研院新型平板显示技术中心有限公司 | 一种显示面板和显示装置 |
WO2021157496A1 (ja) * | 2020-02-07 | 2021-08-12 | ソニーグループ株式会社 | 表示装置 |
JP7028418B2 (ja) * | 2020-04-27 | 2022-03-02 | 株式会社Nsc | 貫通孔を有するガラス基板製造方法および表示装置製造方法 |
US20240105892A1 (en) * | 2021-04-16 | 2024-03-28 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Driving backplane, manufacturing method thereof, and light-emitting substrate |
CN114442858B (zh) * | 2022-02-25 | 2024-04-05 | 武汉天马微电子有限公司 | 一种触控显示面板和触控显示装置 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1049072A (ja) * | 1996-08-06 | 1998-02-20 | Hitachi Ltd | ガス放電型表示装置とその製造方法 |
US6576926B1 (en) * | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US6366025B1 (en) * | 1999-02-26 | 2002-04-02 | Sanyo Electric Co., Ltd. | Electroluminescence display apparatus |
JP2000332419A (ja) * | 1999-05-24 | 2000-11-30 | Hitachi Ltd | 多層プリント基板および液晶表示装置 |
JP3915379B2 (ja) | 2000-07-31 | 2007-05-16 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
KR100515861B1 (ko) * | 2001-09-19 | 2005-09-21 | 가부시끼가이샤 도시바 | 자기 발광형 표시 장치 |
US7038239B2 (en) * | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
JP3989761B2 (ja) * | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
JP2005222928A (ja) * | 2004-01-07 | 2005-08-18 | Seiko Epson Corp | 電気光学装置 |
JP4301227B2 (ja) * | 2005-09-15 | 2009-07-22 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、電子機器並びにコンデンサー |
JP2009008971A (ja) * | 2007-06-29 | 2009-01-15 | Epson Imaging Devices Corp | 電気光学装置及びその製造方法並びに電子機器 |
CN101387800B (zh) * | 2007-09-13 | 2010-11-10 | 北京京东方光电科技有限公司 | 一种tft lcd结构及其制造方法 |
US8130177B2 (en) * | 2008-03-13 | 2012-03-06 | Panasonic Corporation | Organic EL display panel and manufacturing method thereof |
JP2010023055A (ja) * | 2008-07-16 | 2010-02-04 | Seiko Epson Corp | 表示パネルの製造方法 |
JP2012014206A (ja) * | 2008-10-31 | 2012-01-19 | Nissha Printing Co Ltd | タッチ入力機能付き保護パネルのfpc接続方法 |
JP2010126398A (ja) * | 2008-11-27 | 2010-06-10 | Seiko Epson Corp | 表示パネルの製造方法 |
US8183663B2 (en) * | 2008-12-18 | 2012-05-22 | Samsung Electronics Co., Ltd. | Crack resistant circuit under pad structure and method of manufacturing the same |
WO2010095189A1 (ja) * | 2009-02-20 | 2010-08-26 | シャープ株式会社 | タッチパネル付き表示装置 |
KR101023133B1 (ko) * | 2009-03-19 | 2011-03-18 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
JP5195593B2 (ja) * | 2009-04-01 | 2013-05-08 | セイコーエプソン株式会社 | 有機el装置および有機el装置の製造方法、ならびに電子機器 |
US20130020573A1 (en) * | 2010-03-29 | 2013-01-24 | Keiichi Fukuyama | Pressure detecting device and method for manufacturing the same, display device and method for manufacturing the same, and tft substrate with pressure detecting device |
WO2013057917A1 (ja) * | 2011-10-20 | 2013-04-25 | シャープ株式会社 | 薄型基板の製造方法 |
JP5923326B2 (ja) * | 2012-02-08 | 2016-05-24 | 株式会社ジャパンディスプレイ | 回路基板およびその製造方法、ならびに電気光学装置 |
JP6065448B2 (ja) * | 2012-08-03 | 2017-01-25 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法及び電子機器 |
KR102154813B1 (ko) * | 2013-01-17 | 2020-09-11 | 삼성디스플레이 주식회사 | 터치 스크린 패널 일체형 표시장치 |
JP2014206936A (ja) * | 2013-04-15 | 2014-10-30 | 富士フイルム株式会社 | タッチパネル用導電シートの製造方法、および、タッチパネル用導電シート |
US20140354901A1 (en) * | 2013-05-30 | 2014-12-04 | Nanchang O-Film Tech Co., Ltd. | Touch panel |
KR20140147709A (ko) * | 2013-06-20 | 2014-12-30 | 지오 옵토일렉트로닉스 코퍼레이션 | 터치 디스플레이 패널 및 터치 디스플레이 장치 |
TWI662670B (zh) * | 2013-08-30 | 2019-06-11 | 精材科技股份有限公司 | 電子元件封裝體及其製造方法 |
CN203630748U (zh) * | 2013-09-25 | 2014-06-04 | 宸鸿科技(厦门)有限公司 | 触控面板 |
KR102124906B1 (ko) * | 2013-12-26 | 2020-07-07 | 엘지디스플레이 주식회사 | 터치스크린을 구비한 유기전계 발광소자 및 이의 제조 방법 |
US9502365B2 (en) * | 2013-12-31 | 2016-11-22 | Texas Instruments Incorporated | Opening in a multilayer polymeric dielectric layer without delamination |
KR102141208B1 (ko) * | 2014-06-30 | 2020-08-05 | 삼성디스플레이 주식회사 | 휴대용 전자장치 |
CN104637967A (zh) * | 2015-02-13 | 2015-05-20 | 苏州晶方半导体科技股份有限公司 | 封装方法及封装结构 |
TWI600946B (zh) * | 2015-04-07 | 2017-10-01 | 群創光電股份有限公司 | 顯示面板 |
US10591764B2 (en) * | 2015-09-15 | 2020-03-17 | Boe Technology Group Co., Ltd. | Display device having a touch electrode in the peripheral area |
KR102289220B1 (ko) * | 2016-03-18 | 2021-08-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
JP2018018008A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6815781B2 (ja) * | 2016-07-29 | 2021-01-20 | 株式会社ジャパンディスプレイ | 電子機器 |
JP2018017985A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 表示装置及び基板間導通構造 |
JP6779697B2 (ja) * | 2016-07-29 | 2020-11-04 | 株式会社ジャパンディスプレイ | 電子機器及びその製造方法 |
US10290495B2 (en) * | 2016-07-29 | 2019-05-14 | Japan Display Inc. | Electronic apparatus and manufacturing method of the same |
JP2018017978A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6762793B2 (ja) * | 2016-07-29 | 2020-09-30 | 株式会社ジャパンディスプレイ | 電子機器及びその製造方法 |
JP2018017984A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 電子機器 |
JP2018017987A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2018017986A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2018017981A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 電子機器 |
-
2016
- 2016-07-29 JP JP2016149968A patent/JP6768394B2/ja active Active
-
2017
- 2017-07-13 TW TW106123427A patent/TWI662344B/zh active
- 2017-07-25 US US15/658,953 patent/US10296135B2/en active Active
- 2017-07-27 CN CN201710629010.5A patent/CN107664887B/zh active Active
-
2019
- 2019-04-30 US US16/398,920 patent/US10558295B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10558295B2 (en) | 2020-02-11 |
TWI662344B (zh) | 2019-06-11 |
US20190258355A1 (en) | 2019-08-22 |
TW201804232A (zh) | 2018-02-01 |
CN107664887B (zh) | 2020-12-04 |
US10296135B2 (en) | 2019-05-21 |
US20180032204A1 (en) | 2018-02-01 |
CN107664887A (zh) | 2018-02-06 |
JP2018018007A (ja) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6768394B2 (ja) | 電子機器 | |
CN107665880B (zh) | 电子设备及其制造方法 | |
JP6779697B2 (ja) | 電子機器及びその製造方法 | |
JP6762793B2 (ja) | 電子機器及びその製造方法 | |
US10091877B2 (en) | Display device and inter-substrate conducting structure | |
JP2018017984A (ja) | 電子機器 | |
CN107665636B (zh) | 电子设备的制造方法 | |
JP6815781B2 (ja) | 電子機器 | |
JP2018017981A (ja) | 電子機器 | |
JP2018018008A (ja) | 表示装置 | |
JP2018120123A (ja) | 表示装置及び基板間導通構造 | |
TWI639878B (zh) | 電子機器及其製造方法 | |
JP2018017987A (ja) | 表示装置 | |
JP2018017978A (ja) | 表示装置 | |
JP2018120018A (ja) | 表示装置 | |
JP2018120122A (ja) | 表示装置及び基板間導通構造 | |
JP2018165777A (ja) | 表示装置、タッチパネル、及び、表示装置の製造方法 | |
US20200026119A1 (en) | Electronic device and method for manufacturing the same | |
JP2019128554A (ja) | 表示装置及び表示装置の製造方法 | |
JP2018189796A (ja) | 表示装置 | |
JP2019135514A (ja) | 表示装置及び表示装置の製造方法 | |
WO2019142596A1 (ja) | 表示装置 | |
JP2019101223A (ja) | 表示装置及び基板間導通構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6768394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |