JP2018018008A - 表示装置 - Google Patents

Abstract

【課題】狭額縁化を可能とする表示装置を提供する。
【解決手段】本実施形態によれば、第１絶縁基板と、画像を表示する表示領域に配置された走査線及び信号線と、表示領域に配置され走査線と信号線とに電気的に接続されたスイッチング素子と、表示領域を囲う周辺領域に配置され走査線と異なる材料で形成された第１導電層と、を備えた第１基板と、第１導電層と対向し且つ第１導電層から離間した第２絶縁基板と、第２導電層と、を備え、第２絶縁基板を貫通する第１貫通孔を有する第２基板と、第１貫通孔を通って第１導電層及び第２導電層を電気的に接続する接続部材と、を備えた表示装置が提供される。
【選択図】図８

Description

本実施形態は、表示装置に関する。

近年、表示装置を狭額縁化するための技術が種々検討されている。一例では、樹脂製の第１基板の内面と外面とを貫通する孔の内部に孔内接続部を有する配線部と、樹脂製の第２基板の内面に設けられた配線部とが基板間接続部によって電気的に接続される技術が開示されている。

特開２００７−１１０３０号公報 特開２００２−４０４６５号公報

本実施形態の目的は、狭額縁化が可能な表示装置を提供することである。

一実施形態によれば、
第１絶縁基板と、画像を表示する表示領域に配置された走査線及び信号線と、前記表示領域に配置され前記走査線と前記信号線とに電気的に接続されたスイッチング素子と、前記表示領域を囲う周辺領域に配置され前記走査線と異なる材料で形成された第１導電層と、を備えた第１基板と、前記第１導電層と対向し且つ前記第１導電層から離間した第２絶縁基板と、第２導電層と、を備え、前記第２絶縁基板を貫通する第１貫通孔を有する第２基板と、前記第１貫通孔を通って前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、を備えた表示装置が提供される。

図１は、本実施形態に係る表示装置を概略的に示す平面図である。 図２は、図１に示す表示装置の等価回路である。 図３は、図１に示す表示装置の表示領域を概略的に示す断面図である。 図４は、スイッチング素子ＳＷと画素電極ＰＥとの接続関係を説明するための断面図である。 図５は、図１に示す表示装置に搭載されるセンサを概略的に示す平面図である。 図６は、図１に示す表示装置の検出電極を拡大して示す図である。 図７は、図１に示すパッドを拡大して示す平面図である。 図８は、図１に示す表示装置の非表示領域を概略的に示す断面図である。 図９は、本実施形態に係る表示装置の第１変形例を示す断面図である。 図１０は、本実施形態に係る表示装置の第２変形例を示す断面図である。 図１１は、本実施形態に係る表示装置の第３変形例を示す断面図である。 図１２は、本実施形態に係る表示装置の第４変形例を示す断面図である。 図１３は、本実施形態に係る表示装置の第５変形例を示す断面図である。 図１４は、本実施形態に係る表示装置の第６変形例を示す断面図である。 図１５は、本実施形態に係る表示装置の第７変形例を示す断面図である。 図１６は、本実施形態に係る表示装置の第８変形例を示す断面図である。 図１７は、本実施形態に係る表示装置の第９変形例を示す断面図である。 図１８は、本実施形態に係る表示装置の第１０変形例を示す断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態の表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。本実施形態にて開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などに適用可能である。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。

図に示す第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、第１方向Ｘと第２方向Ｙとは、９０度以外の角度で交差していても良い。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、例えば、第１方向Ｘは表示装置１の短辺と平行であり、第２方向Ｙは表示装置１の長辺と平行である。第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。

以下の説明において、第３方向Ｚを上方（あるいは、単に上）と称し、第３方向Ｚと反対方向を下方（あるいは、単に下）と称する。「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。一方、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は第１部材に接している。また、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面を第３方向Ｚと反対方向に見ることを平面視という。第１方向Ｘ及び第３方向Ｚによって規定されるＸ−Ｚ平面、あるいは第２方向Ｙ及び第３方向Ｚによって規定されるＹ−Ｚ平面における表示装置ＤＳＰの断面を見ることを断面視という。

図１は、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面における表示装置ＤＳＰの一部の平面を示している。表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、配線基板ＳＵＢ３、などを備えている。

表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、表示機能層（後述する液晶層ＬＣ）と、を備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、第３方向に沿って対向している。図示した例では、第２基板ＳＵＢ２は、第１基板ＳＵＢ１の上方に設けられている。シールＳＥは、図１において右上がりの斜線で示した部分に設けられ、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。表示機能層は、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持されている。

表示パネルＰＮＬは、表示領域ＤＡと非表示領域（周辺領域）ＮＤＡとを有している。表示領域ＤＡは、画像を表示する領域であり、シールＳＥによって囲まれた内側に位置している。非表示領域ＮＤＡは、表示領域ＤＡを囲んでいる。シールＳＥは、非表示領域ＮＤＡに位置している。

配線基板ＳＵＢ３は、第１基板ＳＵＢ１に実装されている。このような配線基板ＳＵＢ３は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていれば良い。例えば、本実施形態の配線基板ＳＵＢ３は、その全体がフレキシブル部として構成されたフレキシブル基板であっても良いし、ガラスエポキシなどの硬質材料によって形成されたリジッド部及びポリイミドなどの屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であっても良い。

ＩＣチップＩ１は、配線基板ＳＵＢ３に実装されている。なお、図示した例に限らず、ＩＣチップＩ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていてもよいし、配線基板ＳＵＢ３に接続される外部回路基板に実装されていてもよい。ＩＣチップＩ１は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。また、図示した例では、ＩＣチップＩ１は、タッチパネルコントローラなどとして機能する検出回路ＲＣを内蔵している。なお、検出回路ＲＣは、ＩＣチップＩ１とは異なる他のＩＣチップに内蔵されていてもよい。

表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下方（表示面と反対側）からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の上方（表示面側）からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。

表示装置ＤＳＰに搭載されるセンサＳＳは、表示装置ＤＳＰへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２…）を備えている。検出電極Ｒｘは、第２基板ＳＵＢ２に設けられている。これらの検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並んでいる。図１では、検出電極Ｒｘとして、検出電極Ｒｘ１乃至Ｒｘ４が図示されているが、ここでは、検出電極Ｒｘ１に着目してその構造例について説明する。

すなわち、検出電極Ｒｘ１は、検出部ＲＳと、端子部ＲＴ１と、接続部ＣＮとを備えている。

検出部ＲＳは、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極Ｒｘ１においては、主として検出部ＲＳがセンシングに利用される。図示した例では、検出部ＲＳは、帯状に形成されているが、より具体的には、後述の図５を参照して説明するように微細な金属細線の集合体によって形成されている。また、１つの検出電極Ｒｘ１は、２本の検出部ＲＳを備えているが、３本以上の検出部ＲＳを備えていてもよいし、１本の検出部ＲＳを備えていてもよい。

端子部ＲＴ１は、非表示領域ＮＤＡの第１方向Ｘに沿った一端側に位置し、検出部ＲＳに繋がっている。接続部ＣＮは、非表示領域ＮＤＡの第１方向Ｘに沿った他端側に位置し、複数の検出部ＲＳを互いに接続している。図１において、一端側とは表示領域ＤＡよりも左側に相当し、他端側とは表示領域ＤＡよりも右側に相当する。端子部ＲＴ１の一部は、平面視でシールＳＥと重なる位置に形成されている。

一方で、第１基板ＳＵＢ１は、パッドＰ１及び配線Ｗ１を備えている。パッドＰ１及び配線Ｗ１は、非表示領域ＮＤＡの一端側に位置し、平面視でシールＳＥと重なっている。パッドＰ１は、平面視で端子部ＲＴ１と重なる位置に形成されている。配線Ｗ１は、パッドＰ１に接続され、第２方向Ｙに沿って延出し、配線基板ＳＵＢ３を介してＩＣチップＩ１の検出回路ＲＣと電気的に接続されている。

本実施形態において、パッドＰ１及び配線Ｗ１を第１導電層Ｌ１と称し、検出電極Ｒｘ１を第２導電層Ｌ２と称する場合がある。表示パネルＰＮＬは、非表示領域ＮＤＡにおいて、第１導電層Ｌ１と第２導電層Ｌ２とを接続するための接続用孔Ｖ１を有している。

接続用孔Ｖ１は、端子部ＲＴ１とパッドＰ１とが対向する位置に形成されている。また、接続用孔Ｖ１は、端子部ＲＴ１を含む第２基板ＳＵＢ２及びシールＳＥを貫通するとともに、パッドＰ１を貫通する場合もあり得る。図示した例では、接続用孔Ｖ１は、平面視で円形であるが、その形状は図示した例に限らず、楕円形などの他の形状であってもよい。接続用孔Ｖ１には、端子部ＲＴ１とパッドＰ１とを電気的に接続する接続部材が設けられている。これにより、第２基板ＳＵＢ２に設けられた検出電極Ｒｘ１は、第１基板ＳＵＢ１に接続された配線基板ＳＵＢ３を介して検出回路ＲＣと電気的に接続される。検出回路ＲＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。

図示した例では、奇数番目の検出電極Ｒｘ１、Ｒｘ３…の各々の端子部ＲＴ１、ＲＴ３…、パッドＰ１、Ｐ３…、配線Ｗ１、Ｗ３…、接続用孔Ｖ１、Ｖ３…は、いずれも非表示領域ＮＤＡの一端側に位置している。また、偶数番目の検出電極Ｒｘ２、Ｒｘ４…の各々の端子部ＲＴ２、ＲＴ４…、パッドＰ２、Ｐ４…、配線Ｗ２、Ｗ４…、接続用孔Ｖ２、Ｖ４…は、いずれも非表示領域ＮＤＡの他端側に位置している。このようなレイアウトによれば、非表示領域ＮＤＡにおける一端側の幅と他端側の幅とを均一化することができ、狭額縁化に好適である。

図示したように、パッドＰ３がパッドＰ１よりも配線基板ＳＵＢ３に近接するレイアウトでは、配線Ｗ１は、パッドＰ３の内側（つまり、表示領域ＤＡに近接する側）を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で配線Ｗ３の内側に並んで配置されている。同様に、配線Ｗ２は、パッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で配線Ｗ４の内側に並んで配置されている。

図２は、図１に示す表示パネルＰＮＬの基本構成及び等価回路を示す図である。

表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び、共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されても良いし、これらの一部或いは全部が図１に示すＩＣチップＩ１に内蔵されていても良い。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。

走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

図３は、図１に示す表示パネルＰＮＬの表示領域ＤＡの構造を示す断面図である。ここでは、第１方向Ｘ及び第３方向Ｚによって規定されるＸ−Ｚ平面で切断した断面図を示す。第３方向Ｚは、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向に相当する。

図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルＰＮＬは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１絶縁基板としての第１ガラス基板１０を用いて構成されている。第１ガラス基板１０は、第２基板ＳＵＢ２と対向する主面１０Ａと、主面１０Ａとは反対側の主面１０Ｂとを有している。第１基板ＳＵＢ１は、第１ガラス基板１０の主面１０Ａの側に、信号線Ｓ、共通電極ＣＥ、金属層Ｍ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。

第１絶縁膜１１は、第１ガラス基板１０の上に位置している。図示しない走査線やスイッチング素子の半導体層は、第１ガラス基板１０と第１絶縁膜１１の間に位置している。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。金属層Ｍは、信号線Ｓの直上において共通電極ＣＥに接触している。図示した例では、金属層Ｍは、共通電極ＣＥの上に位置しているが、共通電極ＣＥと第２絶縁膜１２との間に位置していても良い。第３絶縁膜１３は、共通電極ＣＥ、及び、金属層Ｍの上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜１３を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。

走査線、信号線Ｓ、及び、金属層Ｍは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料によって形成され、単層構造であっても良いし、多層構造であっても良い。共通電極ＣＥ及び画素電極ＰＥは、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料によって形成されている。第１絶縁膜１１及び第３絶縁膜１３は無機絶縁膜であり、第２絶縁膜１２は有機絶縁膜である。本実施例において、例えば走査線はタングステンを含む金属材料で形成されており、信号線Ｓはアルミニウムを含む金属材料により形成されている。

なお、第１基板ＳＵＢ１の構成は、図示した例に限らず、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥはスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように配置されていても良い。

第２基板ＳＵＢ２は、第２絶縁基板としての第２ガラス基板２０を用いて構成されている。第２ガラス基板２０は、第１基板ＳＵＢ１と対向する主面２０Ａと、主面２０Ａとは反対側の主面２０Ｂとを有している。第２基板ＳＵＢ２は、第２ガラス基板２０の主面２０Ａの側に、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。

遮光層ＢＭ及びカラーフィルタＣＦは、第２ガラス基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、信号線Ｓの直上に位置している。カラーフィルタＣＦは、画素電極ＰＥと対向し、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいても良い。白色を表示する画素には、白色のカラーフィルタが配置されても良いし、無着色の樹脂材料が配置されても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。

検出電極Ｒｘは、第２ガラス基板２０の主面２０Ｂに位置している。検出電極Ｒｘは、上記の通り、第２導電層Ｌ２に相当し、金属を含む導電層、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されていても良いし、金属を含む導電層の上に透明導電層が積層されていても良いし、導電性の有機材料や、微細な導電性物質の分散体などによって形成されていても良い。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１ガラス基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。

図４は、第１基板ＳＵＢ１におけるスイッチング素子ＳＷと画素電極ＰＥとの接続関係を説明するための断面図である。ここではスイッチング素子ＳＷとしてダブルゲート型の薄膜トランジスタを示しているが、スイッチング素子ＳＷは、シングルゲート型の薄膜トランジスタであってもよい。

スイッチング素子ＳＷを構成する半導体層ＳＣは、アンダーコート層としての第１無機絶縁膜１１１の上に形成され、第２無機絶縁膜１１２により覆われている。ゲート電極ＷＧ１１，ＷＧ１２は、第２無機絶縁膜１１２の上に形成され、第３無機絶縁膜１１３により覆われている。ソース電極ＷＳ及びドレイン電極ＷＤは、第３無機絶縁膜１１３の上に形成されている。ソース電極ＷＳ及びドレイン電極ＷＤは、第１無機絶縁膜１１１及び第２無機絶縁膜１１２に設けられたコンタクトホールＣＨ１及びコンタクトホールＣＨ２をそれぞれ通って、半導体層ＳＣに接続されている。第１無機絶縁膜１１１、第２無機絶縁膜１１２、第３無機絶縁膜１１３は、図３に示す第１絶縁膜１１に相当する。

第２絶縁膜１２は、ソース電極ＷＳ及びドレイン電極ＷＤを覆うとともに、第３無機絶縁膜１１３の上にも形成されている。図示した例では、コンタクトホールＣＨ２と重なる領域の第２絶縁膜１２内に、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨ３が形成されている。共通電極ＣＥは、コンタクトホールＣＨ３が設けられた領域を除く第２絶縁膜１２の上に形成されている。第３絶縁膜１３は、共通電極ＣＥを覆うとともに、第２絶縁膜１２の上にも形成されている。図示した例では、第３絶縁膜１３は、コンタクトホールＣＨ３の側面も覆っているが、ドレイン電極ＷＤの少なくとも一部を露出する貫通孔を有している。画素電極ＰＥは、コンタクトホールＣＨ３を通って、ドレイン電極ＷＤと接触している。

次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。

図５は、センサＳＳの一構成例を示す平面図である。

図示した構成例では、センサＳＳは、センサ駆動電極Ｔｘ、及び、検出電極Ｒｘを備えている。図示した例では、センサ駆動電極Ｔｘは、右下がりの斜線で示した部分に相当し、第１基板ＳＵＢ１に設けられている。また、検出電極Ｒｘは、右上がりの斜線で示した部分に相当し、第２基板ＳＵＢ２に設けられている。センサ駆動電極Ｔｘ及び検出電極Ｒｘは、Ｘ−Ｙ平面において、互いに交差している。検出電極Ｒｘは、第３方向Ｚにおいて、センサ駆動電極Ｔｘと対向している。

センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置し、それらの一部が非表示領域ＮＤＡに延在している。図示した例では、センサ駆動電極Ｔｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔を置いて並んでいる。検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。検出電極Ｒｘは、図１を参照して説明したように、第１基板ＳＵＢ１に設けられたパッドに接続され、配線を介して検出回路ＲＣと電気的に接続されている。センサ駆動電極Ｔｘの各々は、配線ＷＲを介して共通電極駆動回路ＣＤと電気的に接続されている。なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。

センサ駆動電極Ｔｘは、上記の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。

共通電極駆動回路ＣＤは、表示領域ＤＡに画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。また、共通電極駆動回路ＣＤは、センシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出電極Ｒｘから出力された検出信号は、図１に示す検出回路ＲＣに入力される。

なお、上記した各構成例におけるセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。

図６は、図１に示す検出電極Ｒｘ１の検出部ＲＳの構成例を示す図である。

図６（Ａ）に示す例では、検出部ＲＳは、メッシュ状の金属細線ＭＳによって形成されている。金属細線ＭＳは、端子部ＲＴ１に繋がっている。図６（Ｂ）に示す例では、検出部ＲＳは、波状の金属細線ＭＷによって形成されている。図示した例では、金属細線ＭＷは、鋸歯状であるが、正弦波状などの他の形状であっても良い。金属細線ＭＷは、端子部ＲＴ１に繋がっている。

端子部ＲＴ１は、例えば検出部ＲＳと同一材料によって形成されている。端子部ＲＴ１には、円形の接続用孔Ｖ１が形成されている。なお、接続用孔Ｖ１は、破線の円で示すように、部分的に端子部ＲＴ１と重なっていてもよい。

図７は、図１に示すパッドＰ１を拡大して示している。

図示した例では、パッドＰ１は、八角形であるが、八角形以外の多角形でもよく、円形又は楕円形でもよく、直線と曲線とからなる形状でもよい。

パッドＰ１は、貫通孔ＶＢを有している。図示した例では、パッドＰ１は、貫通孔ＶＢを挟む２本のスリットＳＴを有している。これにより、例えばシールＳＥとパッドＰ１とが重畳する場合であっても、紫外線の照射によりシールＳＥを硬化する際に、スリットＳＴを通って紫外線がシールＳＥに到達するため、確実にシールを硬化することが可能となる。図７（Ａ）に示す例では、スリットＳＴは、貫通孔ＶＢから離間している。図７（Ｂ）に示す例では、スリットＳＴは、貫通孔ＶＢと繋がっている。なお、スリットＳＴは、１本でもよく、３本以上設けられていてもよく、省略されてもよい。

図８は、図１に示す接続用孔Ｖ１を含むＡ−Ｂ線で切断した表示パネルＰＮＬの断面図である。ここでは、説明に必要な主要部のみを図示している。

第１基板ＳＵＢ１は、第１ガラス基板１０の主面１０Ａ側に、第１導電層Ｌ１に相当するパッドＰ１、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。

第１絶縁膜１１は、上述したように、第１無機絶縁膜１１１、第２無機絶縁膜１１２、第３無機絶縁膜１１３がこの順で積層された層構造を有しており、第１ガラス基板１０の主面１０Ａの上に設けられている。第１無機絶縁膜１１１は、表示領域ＤＡにおいてスイッチング素子ＳＷの半導体層ＳＣの下に設けられている。第２無機絶縁膜１１２は、表示領域ＤＡにおいて、スイッチング素子ＳＷの半導体層ＳＣを覆っている。第３無機絶縁膜１１３は、表示領域ＤＡにおいて、スイッチング素子ＳＷのゲート電極ＷＧ、及びゲート電極ＷＧが接続される走査線Ｇを覆っている。

パッドＰ１は、第１ガラス基板１０の主面１０Ａの上に形成されている。すなわち、第１絶縁膜１１は、凹部ＧＲを有している。図示した例では、凹部ＧＲは、第１無機絶縁膜１１１、第２無機絶縁膜１１２、及び、第３無機絶縁膜１１３を第１ガラス基板１０まで貫通している。パッドＰ１は、凹部ＧＲに形成されている。図示した例では、パッドＰ１は、凹部ＧＲにおける第１ガラス基板１０の主面１０Ａに形成されるとともに、第１無機絶縁膜１１１の側面、第２無機絶縁膜１１２の側面、第３無機絶縁膜１１３の側面、及び第３無機絶縁膜１１３の上面にも形成されている。

パッドＰ１は、図３に示す信号線Ｓと同一材料によって形成されている。より具体的には、パッドＰ１は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）がこの順で積層された積層構造を有している。なお、パッドＰ１は、図１に示す走査線Ｇと同一材料によって形成することもできる。しかしながら、上述したように走査線Ｇがタングステンを含む材料によって形成されている場合は、パッドＰ１は、走査線Ｇとは異なる材料によって形成されることが望ましい。タングステンは、アルミニウムより高い融点を有するため、例えばレーザー光を照射して貫通孔ＶＢを形成する際に、貫通孔ＶＢの形状が接続部材ＣとパッドＰ１とを導通させるのに適さない形状となる場合がある。したがって、走査線Ｇがタングステンを含む材料により形成され、信号線Ｓがタングステンを含まず例えばアルミニウム等の比較的融点が低い金属材料により形成されている場合は、パッドＰ１は、信号線Ｓと同一材料により形成されることが望ましい。

第２絶縁膜１２は、パッドＰ１よりも表示領域ＤＡ側の第３無機絶縁膜１１３の上に設けられており、パッドＰ１を覆っていない。第２絶縁膜１２は、表示領域ＤＡにおいて、スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤと、ソース電極ＷＳが接続される信号線Ｓとを覆っている。

第３絶縁膜１３は、第２絶縁膜１２の上に設けられている。なお、第３絶縁膜１３は、パッドＰ１を覆っていてもよい。第３絶縁膜１３は、表示領域ＤＡにおいて、共通電極ＣＥを覆っている。

第１配向膜ＡＬ１は、第３無機絶縁膜１１３、パッドＰ１、第２絶縁膜１２、第３絶縁膜１３を覆っている。図示した例では、第１配向膜ＡＬ１は、パッドＰ１のスリットＳＴ内にも設けられているが、スリットＳＴにおいて除去されていてもよい。また、第１配向膜ＡＬ１は、パッドＰ１を覆っていなくてもよい。第１配向膜ＡＬ１は、表示領域ＤＡにおいて、画素電極ＰＥを覆っている。

第２基板ＳＵＢ２は、第２ガラス基板２０の主面２０Ａに、有機材料からなる遮光層ＢＭ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。第２基板ＳＵＢ２は、第２ガラス基板２０の主面２０Ｂに、第２導電層Ｌ２に相当する検出電極Ｒｘ１を備えている。検出電極Ｒｘ１は、保護部材ＰＦにより覆われている。保護部材ＰＦは、例えばアクリル系樹脂などの有機絶縁材料によって形成されている。

シールＳＥは、有機材料からなり、少なくともパッドＰ１が設けられた領域において、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置している。

液晶層ＬＣは、第２絶縁膜１２が設けられた領域において、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間隙に位置している。

本実施形態では、第１ガラス基板１０と第２ガラス基板２０との間に設けられた遮光層ＢＭ、オーバーコート層ＯＣ、第２配向膜ＡＬ２、シールＳＥ、第１配向膜ＡＬ１、第２絶縁膜１２を、有機材料からなる構造物と称する場合がある。また、有機材料からなる構造物のうち、遮光層ＢＭ、オーバーコート層ＯＣ、第２配向膜ＡＬ２を第１有機絶縁膜と称し、第２絶縁膜１２を第２有機絶縁膜と称する場合がある。

接続用孔Ｖ１は、第２ガラス基板２０を貫通する貫通孔ＶＡ、パッドＰ１を貫通する貫通孔ＶＢ、有機材料からなる構造物を貫通する貫通孔ＶＣ、及び、第１ガラス基板１０に形成された凹部ＣＣを含んでいる。図示した例では、接続用孔Ｖ１は、検出電極Ｒｘの端子部ＲＴも貫通している。凹部ＣＣ、貫通孔ＶＢ、貫通孔ＶＣ、及び、貫通孔ＶＡは、この順に第３方向Ｚに並び、且つ、第３方向Ｚに沿った同一直線上に位置している。

貫通孔ＶＡは、例えばテーパー形状の断面を有している。第２ガラス基板２０の主面２０Ｂにおける貫通孔ＶＡの第１方向Ｘの幅は、主面２０Ｂにおける貫通孔ＶＡの第１方向Ｘの幅より大きい。

貫通孔ＶＣは、第２ガラス基板２０の主面２０Ｂと、パッドＰ１の第２基板ＳＵＢ２と対向する主面（以下、上面と称す）Ｐ１Ａとの間に形成されている。貫通孔ＶＣは、第２基板ＳＵＢ２に設けられた第１有機絶縁膜、すなわち遮光層ＢＭ、オーバーコート層ＯＣ、及び第２配向膜ＡＬ２を貫通する第１部分ＶＣ１と、シールＳＥを貫通する第２部分ＶＣ２とを有している。図示した例では、第２部分ＶＣ２は、第１配向膜ＡＬ１も貫通している。第２部分ＶＣ２、第１部分ＶＣ１は、この順に第３方向Ｚに並んでいる。第１部分ＶＣ１は、貫通孔ＶＡと繋がっており、第２部分ＶＣ２は、第１部分ＶＣ１及び貫通孔ＶＢと繋がっている。

貫通孔ＶＣのパッドＰ１の上面Ｐ１Ａにおける第１方向Ｘの幅ＷＣは、貫通孔ＶＢの第１方向Ｘの幅ＷＢより大きい。図示した例では、貫通孔ＶＣは、パッドＰ１の上面Ｐ１Ａの一部を露出している。

接続部材Ｃは、接続用孔Ｖ１に設けられ、第２導電層Ｌ２に相当する検出電極Ｒｘ１と第１導電層Ｌ１に相当するパッドＰ１とを電気的に接続している。接続部材Ｃは、例えば銀などの金属材料を含む導電性材料により形成されている。接続部材Ｃは、粒径が数ナノメートルから数十ナノメートルのオーダーの金属材料の微粒子を含むものであることが望ましい。図示した例では、接続部材Ｃは中空部分を有し、中空部分に絶縁性の充填材ＦＩが充填されている。充填材ＦＩは、第２基板ＳＵＢ２において、検出電極Ｒｘ１の端子部ＲＴ１の一部を覆っている。なお、中空部分には、導電性の充填材が充填されてもよい。あるいは、接続部材Ｃが接続用孔Ｖ１を充填していてもよい。

接続部材Ｃは、第２基板ＳＵＢ２において端子部ＲＴ１に重なり、貫通孔ＶＡにおいて第２ガラス基板２０に接触している。また、接続部材Ｃは、貫通孔ＶＣの第１部分ＶＣ１において遮光層ＢＭ、オーバーコート層ＯＣ、及び第２配向膜ＡＬ２にそれぞれ接触し、貫通孔ＶＣの第２部分ＶＣ２においてシールＳＥ、第１配向膜ＡＬ１、及びパッドＰ１の上面Ｐ１Ａにそれぞれ接触している。また、接続部材Ｃは、貫通孔ＶＢにおいてパッドＰ１の側面Ｐ１Ｓに接触し、凹部ＣＣにおいて第１ガラス基板１０に接触している。

なお、接続部材Ｃは、接続用孔Ｖ１においてパッドＰ１の上面Ｐ１Ａ、側面Ｐ１Ｓの少なくとも一方と接触されていればよい。パッドＰ１は、貫通孔ＶＢを有していなくてもよい。この場合、接続部材Ｃは、パッドＰ１の上面Ｐ１Ａと接触している。

上述したセンサＳＳを備える表示装置ＤＳＰによれば、第２基板ＳＵＢ２に設けられた検出電極Ｒｘは、接続用孔Ｖに設けられた接続部材Ｃにより、第１基板ＳＵＢ１に設けられたパッドＰと接続されている。このため、検出電極Ｒｘと検出回路ＲＣとを接続するための配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。つまり、第１基板ＳＵＢ１に実装された配線基板ＳＵＢ３は、表示パネルＰＮＬに画像を表示するのに必要な信号を伝送するための伝送路を形成するとともに、検出電極Ｒｘと検出回路ＲＣとの間で信号を伝送するための伝送路を形成する。したがって、配線基板ＳＵＢ３の他に別個の配線基板を必要とする構成例と比較して、配線基板の個数を削減することができる。また、第２基板ＳＵＢ２に配線基板を接続するためのスペースが不要となるため、表示パネルＰＮＬの非表示領域、特に、配線基板ＳＵＢ３が実装される端辺の幅を縮小することができる。これにより、狭額縁化が可能となる。

（第１変形例）
図９は、本実施形態に係る表示装置ＤＳＰの第１変形例を示している。第１変形例では、第１導電層Ｌ１に相当するパッドＰ１が、第１無機絶縁膜１１１の上に形成されている。すなわち、凹部ＧＲは、第３無機絶縁膜１１３と第２無機絶縁膜１１２とを第１無機絶縁膜１１１まで貫通している。このような凹部ＧＲは、例えば、図４を参照して説明したコンタクトホールＣＨ１などと同時に形成可能である。

接続用孔Ｖ１は、第１無機絶縁膜１１１を貫通し、貫通孔ＶＢと凹部ＣＣとにと繋がる貫通孔ＶＤ１を含んでいる。図示した例では、接続部材Ｃは、貫通孔ＶＤ１を通って凹部ＣＣに接触している。

（第２変形例）
図１０は、本実施形態に係る表示装置ＤＳＰの第２変形例を示している。第２変形例では、第１導電層Ｌ１に相当するパッドＰ１が、第２無機絶縁膜１１２の上に形成されている。すなわち、凹部ＧＲは、第３無機絶縁膜１１３を第２無機絶縁膜１１２まで貫通している。

接続用孔Ｖ１は、第２無機絶縁膜１１２を貫通し貫通孔ＶＢに繋がる貫通孔ＶＤ２と、第１無機絶縁膜１１１を貫通し貫通孔ＶＤ２及び凹部ＣＣに繋がる貫通孔ＶＤ１とを含んでいる。図示した例では、接続部材Ｃは、貫通孔ＶＤ２，ＶＤ１を通って凹部ＣＣに接触している。

（第３変形例）
図１１は、本実施形態に係る表示装置ＤＳＰの第３変形例を示している。第３変形例では、第１導電層Ｌ１に相当するパッドＰ１が、第３無機絶縁膜１１３の上に形成されている。すなわち、第１絶縁膜１１において凹部ＧＲは設けられていない。

接続用孔Ｖ１は、第３無機絶縁膜１１３を貫通し、貫通孔ＶＢに繋がる貫通孔ＶＤ３と、第２無機絶縁膜１１２を貫通し、貫通孔ＶＤ３に繋がる貫通孔ＶＤ２と、第１無機絶縁膜１１１を貫通し、貫通孔ＶＤ２及び凹部ＣＣに繋がる貫通孔ＶＤ１とを含んでいる。図示した例では、接続部材Ｃは、貫通孔ＶＤ３，ＶＤ２，ＶＤ１を通って凹部ＣＣに接触している。

（第４変形例）
図１２は、本実施形態に係る表示装置ＤＳＰの第４変形例を示している。第４変形例では、第１導電層Ｌ１に相当するパッドＰ１が、半導体層ＳＣの上に設けられている。半導体層ＳＣは、第１無機絶縁膜１１１の上に形成されている。このような半導体層ＳＣは、表示領域ＤＡにおけるスイッチング素子ＳＷの半導体層と同時に形成することができる。凹部ＧＲは、第３無機絶縁膜１１３と第２無機絶縁膜１１２とを半導体層ＳＣまで貫通している。

接続用孔Ｖ１は、半導体層ＳＣを貫通し貫通孔ＶＢに繋がる貫通孔ＶＤ４と、第１無機絶縁膜１１１を貫通し貫通孔ＶＤ４及び凹部ＣＣに繋がる貫通孔ＶＤ１とを含んでいる。接続部材Ｃは、貫通孔ＶＤ４において、半導体層ＳＣと接している。図示した例では、接続部材Ｃは、貫通孔ＶＤ４，ＶＤ１を通って凹部ＣＣに接触している。

パッドＰ１は半導体層ＳＣに接触し、両者が互いに電気的に接続されているため、貫通孔ＶＤ４において半導体層ＳＣと接続部材Ｃとが接触することで、実質的にパッドＰ１と接続部材Ｃとの接触面積を拡大することができる。

（第５変形例）
図１３は、本実施形態に係る表示装置ＤＳＰの第５変形例を示している。第５変形例では、第１導電層Ｌ１に相当するパッドＰ１が、第１透明導電層ＴＣ１により覆われている。第１透明導電層ＴＣ１は、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料により形成されている。このような第１透明導電層ＴＣ１は、表示領域ＤＡにおける共通電極ＣＥまたは画素電極ＰＥと同時に形成することができる。図示した例では、第１透明導電層ＴＣ１は、パッドＰ１のスリットＳＴ内にも形成されているが、スリットＳＴにおいて除去されていてもよい。

接続用孔Ｖ１は、第１透明導電層ＴＣ１を貫通し、貫通孔ＶＣと貫通孔ＶＢとに繋がる貫通孔ＶＥ１を含んでいる。図示した例では、接続部材Ｃは、貫通孔ＶＣにおいて、第１透明導電層ＴＣ１の第２基板ＳＵＢ２と対向する主面（以下、上面と称す）ＴＣ１Ａと接している。また、接続部材Ｃは、貫通孔ＶＥ１において、第１透明導電層ＴＣ１の側面ＴＣ１Ｓと接している。接続部材Ｃは、貫通孔ＶＢを通って凹部ＣＣに接触している。

第５変形例によれば、パッドＰ１が酸化物からなる導電材料により覆われているため、パッドＰ１の酸化を抑制することができる。したがって、第１導電層Ｌ１と第２導電層Ｌ２との間の導電性が低下することを抑制することができる。また、パッドＰ１は第１透明導電層ＴＣ１に接触し、両者が互いに電気的に接続されているため、貫通孔ＶＥ１において第１透明導電層ＴＣ１と接続部材Ｃとが接触することで、実質的にパッドＰ１と接続部材Ｃとの接触面積を拡大することができる。これにより、安定した電気特性を得ることができる。

（第６変形例）
図１４は、本実施形態に係る表示装置ＤＳＰの第６変形例を示している。第６変形例では、第１導電層Ｌ１に相当するパッドＰ１が第１透明導電層ＴＣ１により覆われ、第１透明導電層ＴＣ１が第２透明導電層ＴＣ２により覆われている。第２透明導電層ＴＣ２は、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料により形成されている。このような第１透明導電層ＴＣ１は、例えば、共通電極ＣＥと同時に形成することができ、第２透明導電層ＴＣ２は、画素電極ＰＥと同時に形成することができる。

接続用孔Ｖ１は、第２透明導電層ＴＣ２を貫通し、貫通孔ＶＣに繋がる貫通孔ＶＥ２と、第１透明導電層ＴＣ１を貫通し、貫通孔ＶＥ２と貫通孔ＶＢとに繋がる貫通孔ＶＥ１と、を含んでいる。図示した例では、接続部材Ｃは、貫通孔ＶＣにおいて、第２透明導電層ＴＣ２の第２基板ＳＵＢ２と対向する主面（以下、上面と称す）ＴＣ２Ａと接している。また、接続部材Ｃは、貫通孔ＶＥ２において第２透明導電層ＴＣ２の側面ＴＣ２Ｓと接している。接続部材Ｃは、貫通孔ＶＥ１及び貫通孔ＶＢを通って凹部ＣＣに接触している。

第６変形例においても、第５変形例と同様の効果を得ることができる。また、パッドＰ１は第１透明導電層ＴＣ１に接触し、第１透明導電層ＴＣ１は第２透明導電層ＴＣ２に接触し、これらが電気的に接続されているため、貫通孔ＶＥ２において第２透明導電層ＴＣ２と接続部材Ｃとが接触することで、実質的にパッドＰ１と接続部材Ｃとの接触面積をさらに拡大することができる。これにより、安定した電気特性を得ることができる。

（第７変形例）
図１５は、本実施形態に係る表示装置ＤＳＰの第７変形例を示している。第７変形例では、第１導電層Ｌ１に相当するパッドＰ１が、有機材料からなる第２絶縁膜１２（第２有機絶縁膜）により覆われている。

貫通孔ＶＣは、第１有機絶縁膜に相当する遮光層ＢＭ、オーバーコート層ＯＣ、及び第２配向膜ＡＬ２を貫通する第１部分ＶＣ１と、シールＳＥを貫通する第２部分ＶＣ２と、第２有機絶縁膜に相当する第２絶縁膜１２を貫通する第３部分ＶＣ３とを有している。図示した例では、第２部分ＶＣ２は、第１配向膜ＡＬ１も貫通している。第３部分ＶＣ３、第２部分ＶＣ２、第１部分ＶＣ１は、この順に第３方向Ｚに並んでいる。第３部分ＶＣ３は、第２部分ＶＣ２及び貫通孔ＶＢと繋がっている。接続部材Ｃは、第３部分ＶＣ３において、パッドＰ１の上面Ｐ１Ａと接している。また、接続部材Ｃは、貫通孔ＶＢを通って凹部ＣＣに接触している。

（第８変形例）
図１６は、本実施形態に係る表示装置ＤＳＰの第８変形例を示している。第８変形例では、パッドＰ１は、島状の第２絶縁膜１２ａにより覆われている。島状の第２絶縁膜１２ａは、上述の第２絶縁膜１２と同じ材料により形成されているが、パッドＰ１を覆う島状の第２絶縁膜１２ａは、表示領域ＤＡ側に設けられた第２絶縁膜１２から離間している。

第８変形例によれば、島状の第２絶縁膜１２ａと第２絶縁膜１２とが離間しているので、第２絶縁膜１２ａから表示領域ＤＡへ第２絶縁膜１２を介して水分が侵入することを抑制することができる。したがって、表示領域ＤＡに設けられた各種素子の劣化を抑制することができる。

（第９変形例）
図１７は、本実施形態に係る表示装置ＤＳＰの第９変形例を示している。第９変形例では、第１ガラス基板１０には凹部が形成されていない。図示した例では、パッドＰ１は、第２無機絶縁膜１１２の上に形成されている。接続用孔Ｖ１は、第２ガラス基板２０を貫通する貫通孔ＶＡ、有機材料からなる構造物を貫通する貫通孔ＶＣ、パッドＰ１を貫通する貫通孔ＶＢ、第２無機絶縁膜１１２を貫通する貫通孔ＶＤ２、第１無機絶縁膜１１１を貫通する貫通孔ＶＤ１、により構成されている。

接続部材Ｃは、貫通孔ＶＤ１において、第１無機絶縁膜１１１に接するとともに、第１ガラス基板１０の主面１０Ａに接している。

（第１０変形例）
図１８は、本実施形態に係る表示装置ＤＳＰの第１０変形例を示している。第１０変形例では、第１導電層Ｌ１としてのパッドＰ１、第２無機絶縁膜１１２、第１無機絶縁膜１１１に貫通孔が形成されていない。また、第１ガラス基板１０には凹部が形成されていない。図示した例では、パッドＰ１は、第２無機絶縁膜１１２の上に形成されている。接続用孔Ｖ１は、第２ガラス基板２０を貫通する貫通孔ＶＡ、有機材料からなる構造物を貫通する貫通孔ＶＣ、により構成されている。貫通孔ＶＣは、第１配向膜ＡＬ１も貫通している。

接続部材Ｃは、貫通孔ＶＣの第２部分ＶＣ２において、第２配向膜ＡＬ２、シールＳＥ、及び第１配向膜ＡＬ１に接するとともに、パッドＰ１の上面Ｐ１Ａに接している。

第１０変形例によれば、接続部材ＣとパッドＰ１との接触面積を拡大することができる。これにより、安定した電気特性を得ることができる。

なお、上記の各実施例において、非表示領域ＮＤＡに配置されパッドＰ１と電気的に接続される配線Ｗ１は、パッドＰ１が第１ガラス基板１０、第１無機絶縁膜１１１、第２無機絶縁膜１１２、第３無機絶縁膜１１３、半導体層ＳＣのいずれの上に形成される場合であっても、例えば第３無機絶縁膜１１３の上に形成されてもよい。あるいは、配線Ｗ１とパッドＰ１とは、同一の絶縁材料の上に形成されてもよい。すなわち、配線Ｗ１は、パッドＰ１が第１ガラス基板１０の上に形成される場合、第１ガラス基板１０の上に形成され、パッドＰ１が第１無機絶縁膜１１１の上に形成される場、第１無機絶縁膜１１１の上に形成され、パッドＰ１が第２無機絶縁膜１１２の上に形成される場合、第２無機絶縁膜１１２の上に形成されてもよい。また、配線Ｗ１は、信号線Ｓと同一材料によって形成されてもよく、走査線Ｇと同一材料によって形成されてもよく、例えば図３に示す金属層Ｍと同一材料によって形成されてもよい。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＳＳ…センサ
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＳＵＢ３…配線基板
１０…第１ガラス基板 ２０…第２ガラス基板
Ｌ１…導電層 Ｌ２…導電層 Ｃ…接続部材
ＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥ…貫通孔 ＣＣ…凹部
ＶＣ１…第１部分 ＶＣ２…第２部分 ＶＣ３…第３部分
Ｖ…接続用孔
Ｒｘ…検出電極 ＲＳ…検出部 ＲＴ…端子部
Ｐ…パッド Ｗ…配線
ＦＩ…充填材 ＳＥ…シール
ＤＡ…表示領域 ＮＤＡ…非表示領域
ＲＣ…検出回路

Claims (20)

1. 第１絶縁基板と、画像を表示する表示領域に配置された走査線及び信号線と、前記表示領域に配置され前記走査線と前記信号線とに電気的に接続されたスイッチング素子と、前記表示領域を囲う周辺領域に配置され前記走査線と異なる材料で形成された第１導電層と、を備えた第１基板と、
   前記第１導電層と対向し且つ前記第１導電層から離間した第２絶縁基板と、第２導電層と、を備え、前記第２絶縁基板を貫通する第１貫通孔を有する第２基板と、
   前記第１貫通孔を通って前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、
   を備えた、表示装置。
2. 前記第１導電層は、前記第１絶縁基板の前記第２基板と対向する主面に形成されている、請求項１に記載の表示装置。
3. 前記第１基板は、前記第１絶縁基板の前記第２基板と対向する主面に形成された第１絶縁膜を備え、前記第１導電層は、前記第１絶縁膜の上に形成されている、請求項１に記載の表示装置。
4. 前記第１基板は、前記スイッチング素子の半導体層を覆う第２絶縁膜を備え、前記第１導電層は、前記第２絶縁膜の上に形成されている、請求項１に記載の表示装置。
5. 前記第１基板は、前記走査線を覆う第３絶縁膜を備え、前記第１導電層は、前記第３絶縁膜の上に形成されている、請求項１に記載の表示装置。
6. 前記第１基板は、前記第１絶縁基板の上に前記スイッチング素子の半導体層と同じ材料で形成された半導体層を備え、前記第１導電層は、前記半導体層の上に形成されている、請求項１に記載の表示装置。
7. 前記第１基板と前記第２基板との間に設けられた有機材料からなる構造物を備え、前記構造物は、前記第１貫通孔と繋がった第２貫通孔を有し、前記接続部材は、前記第２貫通孔を通っている、請求項１乃至６のいずれか１項に記載の表示装置。
8. 前記構造物は、前記第２基板に設けられた第１有機絶縁膜と、前記第１有機絶縁膜と前記第１基板との間に設けられたシール材とを含み、前記第２貫通孔は、前記第１有機絶縁膜を貫通する第１部分と、前記シール材を貫通し前記第１部分と繋がる第２部分とを有している、請求項７に記載の表示装置。
9. 前記構造物は、前記信号線を覆う絶縁膜と同じ材料で形成されており前記第１導電層を覆う第２有機絶縁膜を含み、前記第２貫通孔は、前記第２有機絶縁膜を貫通し前記第２部分と繋がる第３部分を有している、請求項８に記載の表示装置。
10. 前記構造物は、前記第２有機絶縁膜の上に形成された配向膜を含み、前記第２貫通孔は前記配向膜も貫通している、請求項９に記載の表示装置。
11. 前記第２有機絶縁膜は、島状に形成されている、請求項９又は１０に記載の表示装置。
12. 前記第１導電層は、スリットを有している、請求項１乃至１１のいずれか１項に記載の表示装置。
13. 前記第１導電層は、前記第２貫通孔に繋がる第３貫通孔を有し、前記接続部材は、前記第３貫通孔において前記第１導電層の側面に接している、請求項７乃至１１のいずれか１項に記載の表示装置。
14. 前記第１導電層は、スリットを有し、前記スリットは、前記第３貫通孔と繋がっている、請求項１３に記載の表示装置。
15. 前記第２貫通孔は、前記第３貫通孔より大きい幅を有し、前記接続部材は、前記第２貫通孔において前記第１導電層の上面と接している、請求項１３又は１４に記載の表示装置。
16. 前記第１導電層を覆う第１透明導電層を備える、請求項７乃至１１のいずれか１項に記載の表示装置。
17. 前記第１透明導電層は、前記第２貫通孔と繋がる第４貫通孔を有し、前記接続部材は、前記第２貫通孔において前記第１透明導電層の上面に接し、前記第４貫通孔において前記第１透明導電層の側面に接している、請求項１６に記載の表示装置。
18. 前記第１透明導電層を覆う第２透明導電層を備える、請求項１６に記載の表示装置。
19. 前記第２透明導電層は、前記第２貫通孔と繋がる第５貫通孔を有し、前記接続部材は、前記第２貫通孔において前記第２透明導電層の上面に接し、前記第５貫通孔において前記第２透明導電層の側面に接している、請求項１８に記載の表示装置。
20. 前記第１絶縁基板は、前記第１貫通孔と対向する位置に凹部を有し、前記接続部材は、前記凹部に接している、請求項１乃至１９のいずれか１項に記載の表示装置。

Images