KR100650538B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100650538B1
KR100650538B1 KR1020050056132A KR20050056132A KR100650538B1 KR 100650538 B1 KR100650538 B1 KR 100650538B1 KR 1020050056132 A KR1020050056132 A KR 1020050056132A KR 20050056132 A KR20050056132 A KR 20050056132A KR 100650538 B1 KR100650538 B1 KR 100650538B1
Authority
KR
South Korea
Prior art keywords
dicing
semiconductor substrate
semiconductor
cutting
substrate
Prior art date
Application number
KR1020050056132A
Other languages
English (en)
Other versions
KR20060106553A (ko
Inventor
사토시 데라야마
히로히사 마츠키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060106553A publication Critical patent/KR20060106553A/ko
Application granted granted Critical
Publication of KR100650538B1 publication Critical patent/KR100650538B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

본 발명은 반도체 기판에 대하여 다이싱을 행하여 높은 치수 정밀도를 갖는 반도체 소자를 제조할 수 있게 하는 동시에, 제조 수율의 향상을 가능하게 하는 것을 과제로 한다.
표면에 회로 소자가 형성된 반도체 기판에 대하여 다이싱을 행하여 반도체 소자로 개편화하는 반도체 장치의 제조 방법이, 상기 기판 표면 측의 다이싱 라인의 양측에서, 상기 기판 두께의 반분(半分) 이하의 깊이까지 다이싱을 각각 행하는 제 1 다이싱 공정과, 상기 기판의 이면 측의 스크라이브 라인의 중심에 1회의 다이싱을 행하는 제 2 다이싱 공정을 갖는다.
반도체 소자, 스크라이브 라인, 다이싱 라인, 다이싱 공정, 반도체 장치, 기판, 개편화

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
도 1은 종래의 반도체 장치의 제조 방법에 의한 다이싱(dicing) 홈을 나타내는 단면도.
도 2는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법에 의한 다이싱 홈을 나타내는 단면도 및 평면도.
도 3은 도 2의 반도체 장치에 대하여 제 2 다이싱 처리를 행하여 칩화한 상태를 나타내는 단면도.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법에 의한 제 1 다이싱 처리를 행한 상태를 나타내는 단면도.
도 5는 도 4의 반도체 장치에 대하여 제 2 다이싱 처리를 행한 상태를 나타내는 단면도.
도 6은 도 5의 상태에서의 제 2 다이싱 처리의 문제점을 설명하기 위한 도면.
도 7은 본 발명의 반도체 장치의 제조 방법의 일 실시예의 처리 플로를 설명하기 위한 도면.
*도면의 주요 부분에 대한 부호의 설명*
1 : 반도체 기판
2 : 전극층
4 : 다이싱(dicing) 홈
6 : 다이싱에 의한 절삭면(切削面)
7 : 중간부
9 : 다이싱 홈 선단부
10 : 반도체 기판 표면
11 : 반도체 기판 이면(裏面)
14A, 14B : 제 1 다이싱 공정에 의한 다이싱 홈
15A, 15B : 제 1 다이싱 공정에 의한 다이싱 홈
16 : 제 1 다이싱 공정에 의한 절삭면
18 : 제 2 다이싱 공정에 의한 절삭면
20 : 제 2 다이싱 공정에 의한 다이싱 홈
21 : 금속선
22 : 다이싱 테이프
23 : 다이싱 테이프
24 : 범프
30 : 다이싱 프레임
본 발명은 한쪽의 주면(主面)에 복수개의 반도체 소자가 형성된 반도체 기판(웨이퍼)을 다이싱 처리하여, 상기 반도체 소자를 개편화(個片化)(칩화)하는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치를 복수개 인접하여 실장하고, 모듈화하는 센서 칩 등의 전자 기기에서는, 각 반도체 장치 사이의 거리를 가능한 한 짧게 하여, 센서 영역이 연속되어 중단되지 않도록 배치할 필요가 있다. 이러한 경우에 외형 치수 정밀도가 매우 높은 반도체 소자를 절삭하는 기술이 필요하게 된다.
한쪽의 주면에 복수개의 반도체 소자가 형성된 반도체 기판(웨이퍼)을 분할하고, 개편화하여 반도체 소자(칩)로 하기 위해서는, 다이싱 공정이라고 불리는 절삭(切削) 공정이 실행된다.
다이싱 공정에서는, 다이아몬드 미립자 등을 매립한 블레이드(blade)를 고속으로 회전시키면서 웨이퍼를 절삭함으로써, 반도체 소자(칩)로 분리·분할한다.
블레이드에 의해 웨이퍼를 기계적으로 절삭함으로써, 블레이드 폭 분의 반도체 기판이 손실되기 때문에, 다이싱에 의한 절삭에 필요한 영역을 웨이퍼에 설치하여 둘 필요가 있다. 일반적으로, 이 영역의 폭 치수는 블레이드 폭, 절삭 정밀도, 반도체 소자로의 손상을 고려하여 결정된다.
또한, 다이싱은 반도체 기판의 절삭량(깊이)에 의해 하프컷(half-cut)과 풀컷(full-cut)의 2가지 방법으로 나뉜다. 하프컷법은 반도체 기판 두께의 도중의 깊이까지 절삭하는 방식이며, 통상 다이싱 후에 미(未)절단의 두께 분을 나누는 공정(브레이킹(breaking))이 필요하게 된다.
이것에 대하여, 풀컷법은 반도체 기판의 전체 두께에 걸쳐 절삭하고, 결과적으로 반도체 소자가 완전히 분리되는 깊이까지 절삭하는 방식이다. 분리한 후, 반도체 소자가 비산(飛散)되지 않도록, 다이싱 처리 전에 반도체 기판의 다른쪽의 주면을 다이싱 테이프를 사용하여 다이싱 프레임이라고 불리는 지그(jig)에 고정시키는 공정이 필요하다.
또한, 다이싱 공정에는 통상 싱글컷(single-cut)법과 더블컷(double-cut)법의 2종류가 실행된다. 싱글컷법에서는 반도체 기판에 대하여 1회의 절삭 공정에서 1개의 다이싱 홈이 형성되고, 더블컷법에서는 1회의 절삭 공정에서 2개의 다이싱 홈이 형성된다.
다이싱 가공 시에 절삭부의 주변에 발생하는 칩핑(chipping)의 영향을 저감시키고, 또한 블레이드 마모에 의한 블레이드 폭의 감소에 의한 영향을 저감시키기 위해, 더블컷법의 채용이 주목받고 있다.
반도체 장치의 제조 방법에 사용되는 다이싱 방법에 관하여 특허문헌 1, 특허문헌 2, 특허문헌 3에 개시되는 기술이 종래 알려져 있다.
[특허문헌 1] 일본국 공개특허2003-045826호 공보
[특허문헌 2] 일본국 공개특허평10-083974호 공보
[특허문헌 3] 일본국 공개특허평7-183255호 공보
특허문헌 1에 개시되는 다이싱법에서는, 다이싱 라인을 따라 1개의 다이싱 홈을 형성하는 소위 싱글컷법에 의한 반도체 장치의 제조 방법이 제안되어 있다.
그러나, 이러한 싱글컷법에서는, 절삭 처리를 진행하는 동안에 다이싱 블레이드의 두께가 얇아지고, 피(被)절삭 반도체 기판에서의 다이싱 폭에 편차를 발생시켜, 높은 외형 치수 정밀도가 요구되는 반도체 소자(예를 들어 외형 치수가 목표값에 대하여 +0/-15㎛ 정도의 높은 정밀도)를 형성하는 방법으로서는 부적절하다.
한편, 특허문헌 2 또는 특허문헌 3에 개시되는 다이싱법에서는, 반도체 장치의 표면 및 이면의 양측으로부터 절삭하는 방법이 제안되어 있다.
그러나, 이 방법에서도 각각 1회의 다이싱에 의해 생기는 블레이드의 마모에 의해 블레이드 폭이 좁아지기 때문에, 치수 정밀도가 부족하여 설계값보다 칩의 외형 치수가 커지고, 외형 치수 정밀도가 매우 높은 반도체 소자를 절삭하는 방법으로서 부적절하다.
이러한 단일의 다이싱 블레이드를 사용한 다이싱법에서의 다이싱 폭의 변화, 이것에 의거한 반도체 소자의 외형 치수 변화라는 과제에 대처하기 위해, 다이싱 블레이드를 2매 적용하고, 각각의 다이싱 블레이드가 반도체 소자에 근접하여 다이싱을 행하는 것이 제안되어 있다.
도 1에 이러한 2매의 다이싱 블레이드를 적용한 다이싱법에 의해 형성되는 다이싱 홈 구조를 나타낸다.
도 1에 있어서, 참조부호 1은 반도체 기판(실리콘 반도체 기판), 2는 상기 반도체 기판(1)의 한쪽의 주면(표면)에 형성된 반도체 소자(칩)의 일부를 구성하는 전극층, 4A 및 4B는 인접하는 반도체 소자 사이의 다이싱 라인의 양측에서 반도체 소자에 근접하여 형성되고, 또한 반도체 기판(1)의 다른쪽의 주면(이면)에 이르도 록 형성된 다이싱 홈, 6은 다이싱 홈(4A, 4B)의 내측 단부를 나타낸다.
이러한 다이싱 구조에서는, 다이싱 홈(4A, 4B)의 내측 단부(端部)(반도체 소자측 단부)(6)가 반도체 소자 형성부의 가장 외주에 있는 금속층(2)으로부터 일정 거리 떨어진 위치에서 정확히 절삭되기 때문에, 상기 반도체 소자의 외형 치수를 높은 정밀도로 얻을 수 있다.
그러나, 이러한 다이싱 처리에서는, 반도체 기판(1) 위에서의 다이싱 라인의 양측에서 반도체 기판(1)의 두께 전체를 커버하는 깊이까지 절삭을 행하는 소위 풀컷법에 의해 다이싱 처리가 이루어지고 있다.
이 때문에, 반도체 기판(1)의 다른쪽의 주면(이면) 측에 있어서, 각 다이싱 홈(4A, 4B)의 이면측 부분(9)에서 상기 반도체 기판(1)에 크랙(crack)을 발생시키고, 및/또는 다이싱 홈(4A)과 다이싱 홈(4B) 사이에 위치하는 반도체 기판 부분(7)이 비산되어, 반도체 소자부에 데미지나 손상을 주는 하나의 요인으로 된다.
본 발명은 상기 점을 감안하여 안출된 것으로서, 반도체 기판에 대하여 높은 치수 정밀도를 갖는 다이싱 처리를 행하여, 원하는 외형 치수를 갖는 반도체 소자를 제조할 수 있게 하는 동시에, 제조 수율의 향상을 가능하게 하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 반도체 장치의 제조 방법은, 한쪽의 주면에 복수개의 반도체 소자가 형성된 반도체 기판에 대하여 다이싱 처리를 행하여, 상기 반도체 소자로 개편화하는 방법으로서, 상기 반도체 기판의 한쪽의 주면 에서 인접하는 반도체 소자 사이에 상기 반도체 소자의 각각에 근접하는 2개의 절삭 홈을 형성하는 제 1 절삭 공정과, 상기 반도체 기판의 다른쪽의 주면에서 상기 제 1 절삭 공정에 의해 생긴 2개의 절삭 홈에 대응하여 다이싱하는 제 2 절삭 공정을 갖는 것을 특징으로 한다.
또한, 상기 반도체 장치의 제조 방법은, 상기 제 1 절삭 공정에서 스텝컷(step-cut)법을 이용하도록 구성해도 좋다.
또한, 상기 반도체 장치의 제조 방법은, 상기 제 2 절삭 공정에서 스크라이브(scribe) 라인 폭보다 폭이 넓은 다이싱 블레이드를 사용하도록 구성해도 좋다.
또한, 상기 반도체 장치의 제조 방법은, 상기 제 1 절삭 공정에서 상기 반도체 기판에 형성되는 절삭 홈의 깊이가 상기 제 2 절삭 공정에서 상기 반도체 기판에 형성되는 절삭 홈의 깊이보다 작아지도록 구성해도 좋다.
또한, 상기 반도체 장치의 제조 방법은, 상기 제 1 절삭 공정에서 상기 반도체 기판에 형성되는 절삭 홈이 상기 반도체 기판의 표면으로부터 깊이 방향을 향하여 양(positive)의 테이퍼를 갖도록 구성해도 좋다.
또한, 상기 반도체 장치의 제조 방법은, 상기 기판 표면의 각 반도체 소자 형성부에 돌기 전극이 형성되도록 구성해도 좋다.
본 발명을 실시하기 위한 형태에 대해서 도면과 함께 설명한다.
본 발명의 일 실시예에 따른 반도체 장치의 제조 방법에 의해 형성되는 다이싱 홈의 구성을 도 2의 (a) 및 (b)에 나타낸다.
도 2의 (a) 및 (b)에 있어서, 참조부호 1은 반도체 기판(웨이퍼)이고, 2는 상기 반도체 기판(1)의 한쪽의 주면(표면)(10)에 매트릭스 형상으로 배열·형성된 복수개의 반도체 소자 각각의 가장 외주부(外周部)에 배치되어 예를 들어 내습(耐濕) 링을 구성하는 금속층이다. 또한, 참조부호 11은 상기 반도체 기판(1)의 다른쪽의 주면(이면)을 나타낸다.
여기서, 참조부호 14A 및 14B, 15A 및 15B는 반도체 기판(1)의 표면(10) 측으로부터 다이싱 라인(DLx, DLy)을 따라 상기 반도체 기판(1)의 두께 방향으로, 또한 종방향 및 횡방향으로 형성된 다이싱 홈이고, 16은 상기 다이싱 홈의 측면을 나타낸다.
또한, 파선(破線)(18)은, 나중의 공정에 있어서, 반도체 기판(1)의 다른쪽의 주면(이면)(11)에서 상기 다이싱 홈(14A, 14B) 사이에 대응하여 절삭되는 다이싱 홈의 형성 영역을 나타낸다.
도 2에 도시되는 다이싱 구조를 형성할 때, 반도체 기판(1) 표면(10) 측에서의 다이싱 처리는, 다이싱 라인(DL)의 양측에서 반도체 소자의 가장 외주에 배치된 금속층(2)을 따라 반도체 기판(1)의 두께(T)의 반분 정도의 깊이까지 절삭을 행하는 소위 하프컷법에 의해 실행되고, 다이싱 홈(14A, 14B) 및 다이싱 홈(15A, 15B)이 형성된다.
이 때, 각 다이싱 홈은 그 내단(內端)(반도체 소자측 단부)이 반도체 소자의 가장 외주에 있는 금속층(2)으로부터 일정 거리 떨어진 위치로 되도록 절삭된다.
이러한 하프컷법에 의해 다이싱 처리를 행함으로써, 다이싱 홈 14A와 14B의 사이, 또는 다이싱 홈 15A와 15B의 사이에 위치하는 반도체 기판 부분(1A)이 분열 (crack)되어 비산되는 것을 방지할 수 있다.
두께 550㎛ 정도의 반도체 기판(1)에서는, 다이싱 홈(14A, 14B, 15A, 15B) 표면에서의 절삭 폭은 20∼25㎛, 절삭 깊이는 100∼200㎛로 되고, 인접하는 반도체 소자 사이의 가장 외주(外周)의 금속층(2) 사이의 폭(B)(스크라이브 폭)은 150㎛ 정도로 된다.
그리고, 이러한 다이싱 홈(14, 15)은 반도체 기판(1)의 표면(10)으로부터 깊이 방향을 향하여 양의 테이퍼를 갖는다.
도 2에 도시되는 다이싱 처리 공정에 이어서 제 2 다이싱 처리가 실행된다.
이러한 제 2 다이싱 처리에서는, 반도체 기판(1)의 다른쪽의 주면(이면)(11) 측으로부터 반도체 기판(1)의 한쪽의 주면(표면)(10) 측에서의 2개의 절삭 홈(14A, 14B(또는 15A, 15B))에 대응하여 다이싱 홈이 형성된다.
이 때, 이러한 다이싱 홈의 가장 깊은 부분이 2개의 절삭 홈 사이에 위치하도록, 즉, 다이싱 라인(DL)에 대응하여 다이싱 처리가 실행된다.
도 2의 (a)에 점선으로 나타낸 절삭면(18)은, 이러한 제 2 다이싱 공정에 의해 반도체 기판(1)의 이면(11)에 형성되는 다이싱 홈의 외형을 나타낸다.
이러한 제 2 다이싱 공정에서는, 두께가 두꺼운, 즉, 폭이 넓은 다이싱 블레이드 1매를 사용하여 다이싱 처리를 행한다.
이 때, 반도체 기판(1)의 이면(11)에서의 다이싱 홈(18)의 외단(外端)(18A, 18B)은 상기 스크라이브 폭(B)보다도 크고, 상기 반도체 소자에서 가장 외주에 배치되어 예를 들어 내습 링을 구성하는 금속층(2)의 외측 에지(edge)보다도 내측(반 도체 소자측)에 위치한다.
또한, 다이싱 홈(18)의 깊이는 상기 다이싱 홈(14, 15)의 깊이보다도 깊다. 즉, 이러한 다이싱 처리에 의해 반도체 기판(1)의 이면(11)에 형성되는 다이싱 홈(18)은, 반도체 기판(1) 표면(10) 측으로부터 깊이 방향을 향하여 음(negative)의 테이퍼를 갖는다.
이러한 제 2 다이싱 처리에 의해, 상기 반도체 기판(1)은 도 3에 도시되는 바와 같이 각각의 반도체 소자로 분할된다.
다음으로, 본 발명에 의한 반도체 장치의 제조 방법의 처리 공정을 도 7에 나타낸다.
도 7의 (a)에 나타낸 바와 같이, 표면에 회로 소자가 형성된 반도체 기판(1)(웨이퍼)의 이면(11)을 제 1 다이싱 테이프(22)에 접착시키고, 이러한 다이싱 테이프(22)를 통하여 다이싱 프레임(30)에 고정시킨다(웨이퍼 마운트 공정).
이어서, 도 7의 (b)에 나타낸 바와 같이, 반도체 기판(1)의 표면(10) 측으로부터 인접하는 칩 사이에서의 다이싱 라인의 양측에서 반도체 기판(1)의 두께의 1/2 정도의 깊이까지 다이싱 처리를 행한다(제 1 다이싱 공정).
그 결과, 인접하는 반도체 소자 사이에는, 그 X방향으로 2개의 다이싱 홈(14A, 14B)(Y방향으로는 2개의 다이싱 홈(15A, 15B))이 형성된다.
이 제 1 다이싱 공정에서는, 반도체 기판(1) 표면에서의 절연층, 금속층 등의 형성층을 제거할 때에 발생하는 칩핑의 영향을 저감시켜 다이싱 홈(14)의 정확한 위치 맞춤을 행하기 위해, 스텝컷법을 이용하는 것이 바람직하다.
스텝컷법에 의하면, 2축의 스핀들(spindle)에 상이한 블레이드를 장착하고, 1축째의 블레이드에 의해 웨이퍼 표면의 형성층을 제거한다. 그 직후에, 2축째의 블레이드에 의해 나머지 하프컷을 행하기 때문에, 고정밀도의 절삭 가공이 가능하다.
이어서, 도 7의 (c)에 나타낸 바와 같이, 반도체 기판(1)의 표면(10) 측에 제 2 다이싱 테이프(23)를 접착시키고, 이면(11) 측의 다이싱 테이프(22)를 박리한다(테이프 교환 접착 공정).
그리고, 상기 반도체 기판(1)은 그 이면(11)을 표출하여 다이싱 프레임(30)에 고정시킨다.
이어서, 도 7의 (d)에 나타낸 바와 같이, 반도체 기판(1)의 이면(11) 측으로부터 상기 스크라이브 폭(B)보다도 폭이 넓은 블레이드를 사용하여 스크라이브 라인을 따라 다이싱 처리를 행하고, 다이싱 홈(20)을 형성한다(제 2 다이싱 공정).
이러한 다이싱 처리의 결과, 각 반도체 소자는 다이싱 테이프(23)에 접착된 상태에서 개편화된다.
또한, 이러한 공정에 있어서, 다이싱 블레이드의 위치 맞춤은, 다이싱 프레임(30)에 고정시켜 배치한 적외선 레이저 현미경 등을 사용하여, 도 7의 (b)의 상태에서의 반도체 기판(1)의 표면 측을 촬영했을 때의 화상을 기준으로 하여, 도 7의 (d)의 상태에서의 반도체 기판(1)의 이면 측을 촬영했을 때의 화상을 표시한 모니터 상에서 실행된다.
그 후, 개편화된 각 반도체 소자의 이면 측에 다시 다이싱 테이프를 접착시 키고, 표면 측의 다이싱 테이프(23)를 박리한다.
그 결과 표출된 반도체 소자(칩)는 흡착 콜레트(collet) 등에 의해 픽업되고, 반도체 장치 수용용 용기(패키지) 형성 부재 위 또는 전자 기기의 배선 기판(마더보드 또는 인터포저(interposer)) 위에 실장된다.
도 4 내지 도 5는, 본 발명에 따른 다이싱 처리법을, 외부 접속용 전극으로서 돌기 전극(범프 전극)을 구비하는 반도체 장치가 형성된 반도체 기판으로의 다이싱 처리에 적용하는 실시예를 나타낸다. 도 6은 그 변형예에서의 문제점을 개시한다.
도 4에 있어서, 참조부호 1은 반도체 기판(웨이퍼), 2는 반도체 소자(칩)의 일부를 형성하는 전극층, 10은 반도체 기판(1)의 표면, 11은 상기 반도체 기판(1)의 이면을 나타내고, 참조부호 14A 및 14B는 반도체 기판(1)의 표면 측에 형성된 다이싱 홈, 22는 반도체 기판(1)의 이면(11)에 접착된 다이싱 테이프를 나타낸다. 또한, 참조부호 24는 반도체 기판(1)의 표면(10)에 형성된 복수개의 반도체 소자 각각에 배열 설치된 범프(돌기 전극)를 각각 나타낸다.
도 4에 나타낸 다이싱 공정에서는, 피처리 반도체 기판(1)의 이면(11)을 다이싱 테이프(22)에 접착시키고, 이러한 다이싱 테이프(22)를 통하여 다이싱 프레임(도시 생략)에 고정시킨다(웨이퍼 마운트 공정).
이러한 상태에 있어서, 반도체 기판(웨이퍼)(1)의 한쪽의 주면(표면)(10)에 대하여, 반도체 기판(1)의 표면(10)에서의 다이싱 라인의 양측에 있어서, 또한 형성되는 다이싱 홈(14A, 14B)의 내측 단부(반도체 소자측 단부)가 반도체 소자부의 가장 외주에 있는 금속층(2)으로부터 일정 거리 떨어진 위치로 되도록 다이싱 처리가 실행된다.
이 때, 다이싱 홈(14)의 깊이는 반도체 기판(1)의 두께의 반분 정도의 깊이로 된다(하프컷). 반도체 기판(1)의 표면 측에 형성되는 절삭면은 반도체 기판(1)의 표면으로부터 깊이 방향을 향하여 양의 테이퍼를 갖는다.
상기 도 4에 나타낸 다이싱 공정에 이어서, 반도체 기판(1)의 다른쪽의 주면(이면)(11)에 대한 다이싱 처리가 실행된다. 즉, 상기 반도체 기판(1)의 표면(10)에 다이싱 테이프(23)가 접착되는 한편, 반도체 기판(1)의 다른쪽의 주면(이면)(11)에 접착되어 있던 다이싱 테이프(22)는 박리된다.
그 후, 반도체 기판(1)의 다른쪽의 주면(이면)(11) 측으로부터 다이싱 라인 및 반도체 기판(1)의 한쪽의 주면(표면)(10) 측에서의 2개의 절삭 홈(14A, 14B)에 대응하여 다이싱 홈(20)이 형성된다.
도 5는 이러한 반도체 기판(1)의 다른쪽의 주면(이면)(11)에 대하여 다이싱 처리를 행한 상태를 나타낸다.
이러한 제 2 다이싱 공정에서는, 두께가 두꺼운 블레이드 1매를 사용하여 다이싱 처리를 행한다.
이 때, 반도체 기판(1)의 이면(11)에서의 다이싱 홈(20)의 외단(外端)은 반도체 기판(1) 표면(10)에서의 스크라이브 폭보다도 크고, 상기 반도체 소자부에서 가장 외주에 배치되어 예를 들어 내습 링을 구성하는 금속층의 외측 에지(edge)보다도 내측(반도체 소자측)에 위치한다.
또한, 다이싱 홈(20)의 깊이는 상기 다이싱 홈(14)의 깊이보다도 깊다. 이 다이싱 처리에 의해 반도체 기판(1)의 이면(11)에 형성되는 다이싱 홈(20)은 반도체 기판(1)의 표면(10) 측으로부터 깊이 방향으로 음의 테이퍼를 갖는다.
본 실시예에서는, 이러한 다이싱 홈(20)을 형성할 때, 반도체 기판(1)의 표면(10)에 접착되는 다이싱 테이프(23)로서, 유연성이 높은 테이프를 적용하는 것도 특징으로 된다.
다이싱 테이프(23)로서 높은 유연성을 갖는 테이프를 적용함으로써, 도 5에 도시되는 바와 같이, 상기 다이싱 테이프(23)는 범프 전극(24)의 높이 분을 흡수하여, 상기 범프 전극의 표면뿐만 아니라 반도체 기판(1)의 표면(10)에서의 절연층 등(도시 생략)에도 접한다.
이 때문에, 높은 접착력이 얻어지고, 결과적으로 상기 반도체 기판(1)은 다이싱 프레임에 견고하게 유지된다.
또한, 상기 다이싱 홈(14A, 14B) 사이(또는 다이싱 홈(15A, 15B) 사이)에서의 반도체 기판 부분(1A)도 다이싱 테이프(23)에 접하여 있다.
따라서, 다이싱 홈(20)이 형성되고, 반도체 소자부와 반도체 기판 부분(1A)이 분리되어도, 상기 반도체 기판 부분(1A)은 다이싱 테이프(23)에 접착·유지되어 비산되는 것이 방지된다.
유연성이 낮은 다이싱 테이프(23A)를 사용한 경우, 도 6에 도시되는 바와 같이, 범프 전극(24)의 높이를 흡수할 수 없기 때문에, 이러한 다이싱 테이프(23A)와 반도체 기판(1)으로서의 접착 면적이 작고, 결과적으로 상기 반도체 기판(1)의 고 정을 충분히 행할 수 없다.
이 때문에, 다이싱 처리 중에 반도체 기판(1)에 진동을 발생시키고, 상기 다이싱 테이프(23A)로부터 박리될 위험이 있다.
또한, 다이싱 홈(14A, 14B) 사이에 생기는 반도체 기판부(1A)도 다이싱 테이프(23A)에 접착·고정되지 않기 때문에, 다이싱 홈(20)의 형성 시, 세정·냉각용수에 의해 흘려져 비산된다. 이 비산물이 반도체 기판(1)의 표면에서 반도체 소자부에 접촉하고, 상기 반도체 소자에 데미지를 주거나, 또는 반도체 기판(1)의 표면에 잔류되어, 다시 세정 처리를 필요로 하게 된다.
(부기 1)
한쪽의 주면에 복수개의 반도체 소자가 형성된 반도체 기판에 대하여 다이싱 처리를 행하여, 상기 반도체 소자로 개편화하는 방법으로서, 상기 반도체 기판의 한쪽의 주면에서 인접하는 반도체 소자 사이에 상기 반도체 소자의 각각에 근접하는 2개의 절삭 홈을 형성하는 제 1 절삭 공정과, 상기 반도체 기판의 다른쪽의 주면에서 상기 제 1 절삭 공정에 의해 생긴 2개의 절삭 홈에 대응하여 다이싱하는 제 2 절삭 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 2)
상기 제 1 절삭 공정에서 스텝컷법을 이용하는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 3)
상기 제 2 절삭 공정에서 스크라이브 라인 폭보다 폭이 넓은 다이싱 블레이 드를 사용하는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 4)
상기 제 1 절삭 공정에서 상기 반도체 기판에 형성되는 절삭 홈의 깊이는, 상기 제 2 절삭 공정에서 상기 반도체 기판에 형성되는 절삭 홈의 깊이보다도 작은 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 5)
상기 제 1 절삭 공정에서 상기 반도체 기판에 형성되는 절삭 홈은, 상기 반도체 기판의 표면으로부터 깊이 방향을 향하여 양의 테이퍼를 갖는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 6)
상기 기판 표면의 각 반도체 소자 형성부에는 돌기 전극이 형성되는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 7)
상기 테이프 교환 접착 공정에서 새롭게 접착시키는 다이싱 테이프로서, 유연층을 갖는 다이싱 테이프를 사용하는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 8)
상기 제 1 다이싱 공정에서 상기 기판의 표면으로부터 절삭하여 형성되는 다이싱 홈의 외측 단부는, 상기 기판의 표면의 각 반도체 소자 형성부의 가장 외주에 있는 금속선의 외측으로부터 소정 거리만큼 떨어진 위치에 있고, 상기 제 2 다이싱 공정에서 상기 기판의 이면으로부터 절삭하여 형성되는 다이싱 홈의 외측 단부는, 상기 금속선의 위치보다 내측에 있는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 9)
상기 기판의 표면의 각 반도체 소자 형성부에 평탄한 전극층이 형성되는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 10)
상기 제 2 다이싱 공정에서 개편화되는 각 반도체 소자는, 상기 반도체 소자 두께의 중앙 부근에서 최대의 폭 치수를 갖는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 11)
상기 테이프 교환 접착 공정에서 새롭게 접착되는 다이싱 테이프와, 상기 제 1 다이싱 공정에서 상기 기판의 표면으로부터 절삭하여 형성되는 다이싱 홈과 다이싱 홈의 사이에 위치하는 상기 기판의 중간부를 빈틈없이 밀착시키는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 12)
상기 제 1 다이싱 공정에서, 다이싱 라인에 관하여 외측에 위치하는 측의 블레이드 에지를 상기 기판 표면의 각 반도체 소자 형성부의 가장 외주에 있는 금속선의 외측으로부터 소정 거리만큼 떨어진 위치에 위치 결정하는 것을 특징으로 하는 부기 1에 기재된 반도체 장치의 제조 방법.
본 발명의 반도체 장치의 제조 방법에 의하면, 높은 치수 정밀도를 갖는 반도체 소자를 용이하게 제조할 수 있고, 또한 다이싱 처리 시, 반도체 기판 재료 등의 비산을 방지할 수 있기 때문에, 반도체 소자의 표면에 데미지나 손상을 발생시키지 않고, 또한 높은 외형 치수 정밀도를 갖는 반도체 소자를 높은 제조 수율에 의해 제조할 수 있다.

Claims (6)

  1. 한쪽의 주면(主面)에 복수개의 반도체 소자가 형성된 반도체 기판에 대하여 다이싱(dicing) 처리를 행하여, 상기 반도체 소자로 개편화(個片化)하는 반도체 장치의 제조 방법으로서,
    상기 반도체 기판의 한쪽의 주면에서 인접하는 반도체 소자 사이에 상기 반도체 소자의 각각에 근접하는 2개의 절삭(切削) 홈을 형성하는 제 1 절삭 공정과,
    상기 반도체 기판의 다른쪽의 주면에서 상기 제 1 절삭 공정에 의해 생긴 2개의 절삭 홈에 대응하여 다이싱하는 제 2 절삭 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 절삭 공정에서 스텝컷(step-cut)법을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 2 절삭 공정에서 스크라이브(scribe) 라인 폭보다 폭이 넓은 다이싱 블레이드(blade)를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 절삭 공정에서 상기 반도체 기판에 형성되는 절삭 홈의 깊이는, 상기 제 2 절삭 공정에서 상기 반도체 기판에 형성되는 절삭 홈의 깊이보다도 작은 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 1 절삭 공정에서 상기 반도체 기판에 형성되는 절삭 홈은, 상기 반도체 기판의 표면으로부터 깊이 방향을 향하여 양(positive)의 테이퍼를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 기판의 표면의 각 반도체 소자 형성부에는 돌기 전극이 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020050056132A 2005-03-31 2005-06-28 반도체 장치의 제조 방법 KR100650538B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005105233A JP4751634B2 (ja) 2005-03-31 2005-03-31 半導体装置の製造方法
JPJP-P-2005-00105233 2005-03-31

Publications (2)

Publication Number Publication Date
KR20060106553A KR20060106553A (ko) 2006-10-12
KR100650538B1 true KR100650538B1 (ko) 2006-11-27

Family

ID=37030609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056132A KR100650538B1 (ko) 2005-03-31 2005-06-28 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7405137B2 (ko)
JP (1) JP4751634B2 (ko)
KR (1) KR100650538B1 (ko)
CN (1) CN100409411C (ko)
TW (1) TWI260051B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1019613C2 (nl) * 2001-12-19 2003-06-20 Micronit Microfluidics Bv Werkwijze voor het verdelen van een substraat in een aantal individuele chipdelen.
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
US7851270B2 (en) * 2005-07-21 2010-12-14 Chipmos Technologies Inc. Manufacturing process for a chip package structure
US7795079B2 (en) * 2005-07-21 2010-09-14 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
TWI255561B (en) * 2005-07-21 2006-05-21 Chipmos Technologies Inc Manufacturing process for chip package without core
US7851262B2 (en) * 2005-07-21 2010-12-14 Chipmos Technologies Inc. Manufacturing process for a chip package structure
US20090068797A1 (en) * 2005-07-21 2009-03-12 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7803666B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a Quad Flat Non-leaded chip package structure
US7790514B2 (en) * 2005-07-21 2010-09-07 Chipmos Technologies Inc. Manufacturing process for a chip package structure
US7803667B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
KR100665202B1 (ko) * 2005-09-13 2007-01-09 삼성전자주식회사 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법
DE112006003839T5 (de) * 2006-04-21 2009-02-26 Infineon Technologies Ag Verfahren zur Herstellung eines dünnen Halbleiter-Chips
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
TWI387015B (zh) * 2009-01-15 2013-02-21 Chipmos Technologies Inc 晶片封裝結構的製程
JP5620669B2 (ja) * 2009-10-26 2014-11-05 東芝機械株式会社 レーザダイシング方法およびレーザダイシング装置
JP2012009767A (ja) * 2009-11-27 2012-01-12 Kyocera Corp 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
JP5452247B2 (ja) * 2010-01-21 2014-03-26 東芝機械株式会社 レーザダイシング装置
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
US8383984B2 (en) 2010-04-02 2013-02-26 Electro Scientific Industries, Inc. Method and apparatus for laser singulation of brittle materials
JP5981094B2 (ja) 2010-06-24 2016-08-31 東芝機械株式会社 ダイシング方法
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
JP5140198B1 (ja) 2011-07-27 2013-02-06 東芝機械株式会社 レーザダイシング方法
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
WO2013156891A1 (en) * 2012-04-16 2013-10-24 Koninklijke Philips N.V. Method and apparatus for creating a w-mesa street
JP2014011358A (ja) * 2012-06-29 2014-01-20 Toshiba Mach Co Ltd レーザダイシング方法
JP5949334B2 (ja) * 2012-08-30 2016-07-06 株式会社Ｊｖｃケンウッド 貼り合わせ基板、及び製造方法
CN102931156B (zh) * 2012-10-08 2015-06-03 日月光半导体制造股份有限公司 半导体芯片的构造及制作方法
JP5637329B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US9484227B1 (en) * 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
JP2018181899A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP2018181900A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
JP2018181902A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181909A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6824582B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181903A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181901A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
US10403506B2 (en) * 2018-01-07 2019-09-03 Infineon Technologies Ag Separation of workpiece with three material removal stages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5213994A (en) * 1989-05-30 1993-05-25 Motorola, Inc. Method of making high voltage semiconductor device
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
US5422286A (en) * 1994-10-07 1995-06-06 United Microelectronics Corp. Process for fabricating high-voltage semiconductor power device
JPH1083974A (ja) 1996-09-09 1998-03-31 Sanyo Electric Co Ltd 半導体基板の分割方法
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JPH10223572A (ja) * 1997-02-10 1998-08-21 Hitachi Ltd ダイシング方法および半導体装置
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
EP1130629A1 (en) 1999-07-30 2001-09-05 Nippon Sheet Glass Co., Ltd. Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP2001345287A (ja) * 2000-05-31 2001-12-14 Hitachi Ltd 半導体装置の製造方法
US6841482B2 (en) 2000-12-15 2005-01-11 Xsil Technology Limited Laser machining of semiconductor materials
JP2003045826A (ja) 2001-08-01 2003-02-14 Tama Electric Co Ltd 高周波部品の製造方法及び高周波部品チップ
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2003197561A (ja) * 2001-12-25 2003-07-11 Disco Abrasive Syst Ltd 半導体ウェーハのダイシング方法
JP2004273737A (ja) * 2003-03-07 2004-09-30 Seiko Epson Corp 半導体チップの製造方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade

Also Published As

Publication number Publication date
JP4751634B2 (ja) 2011-08-17
JP2006286968A (ja) 2006-10-19
CN1841668A (zh) 2006-10-04
US20060223234A1 (en) 2006-10-05
TW200634917A (en) 2006-10-01
US7405137B2 (en) 2008-07-29
KR20060106553A (ko) 2006-10-12
CN100409411C (zh) 2008-08-06
TWI260051B (en) 2006-08-11

Similar Documents

Publication Publication Date Title
KR100650538B1 (ko) 반도체 장치의 제조 방법
KR100741864B1 (ko) 반도체장치의 제조방법
US5266528A (en) Method of dicing semiconductor wafer with diamond and resin blades
JP5128897B2 (ja) ウエーハの分割方法
US7674689B2 (en) Method of making an integrated circuit including singulating a semiconductor wafer
JPH03204954A (ja) 半導体装置の製造方法
JP3795040B2 (ja) 半導体装置の製造方法
JPH0215652A (ja) 半導体装置及びその製造方法
JP2003031524A (ja) 半導体装置およびその製造方法
WO2003100829A2 (en) Forming a multi segment integrated circuit with isolated substrates
KR102673421B1 (ko) 반도체 패키지의 제조 방법
JP5068705B2 (ja) 加工装置のチャックテーブル
JP2007096115A (ja) 半導体装置の製造方法
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
JP2007116141A (ja) Ｗｌｐのパッケージ分離方法
KR20130052721A (ko) 칩의 제조 방법
JP5486865B2 (ja) 金属層付きチップの製造方法
JP2009016420A (ja) 半導体装置の製造方法
JP2011129612A (ja) 半導体装置の製造方法及び半導体装置
JP5046875B2 (ja) 半導体装置の製造方法
JP4485314B2 (ja) 半導体素子の製造方法
CN110877893B (zh) 物理量检测传感器的制造方法、物理量检测传感器
KR20070021200A (ko) 삼차원 6 면 정각 다이 코팅 방법
JP2005333537A (ja) 弾性表面波デバイスの製造方法
JP2008277610A (ja) ウエハのダイシング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee