JP6755842B2 - 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法 - Google Patents

半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP6755842B2
JP6755842B2 JP2017163602A JP2017163602A JP6755842B2 JP 6755842 B2 JP6755842 B2 JP 6755842B2 JP 2017163602 A JP2017163602 A JP 2017163602A JP 2017163602 A JP2017163602 A JP 2017163602A JP 6755842 B2 JP6755842 B2 JP 6755842B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
region
groove
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017163602A
Other languages
English (en)
Other versions
JP2019041053A (ja
Inventor
啓 東條
啓 東條
小林　竜也
竜也 小林
内田　雅之
雅之 内田
宜司 伊藤
宜司 伊藤
下川　一生
一生 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017163602A priority Critical patent/JP6755842B2/ja
Priority to US15/996,895 priority patent/US10510726B2/en
Priority to TW107119256A priority patent/TWI668827B/zh
Priority to KR1020180069667A priority patent/KR102122271B1/ko
Priority to CN201810641693.0A priority patent/CN109427761B/zh
Publication of JP2019041053A publication Critical patent/JP2019041053A/ja
Application granted granted Critical
Publication of JP6755842B2 publication Critical patent/JP6755842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法に関する。
パッケージ内に、例えば、複数の半導体チップを積層して収容した半導体装置が知られている。このような半導体装置において、パッケージの薄型化が望まれている。
特開２０１３−１３１５５７号公報
本発明の実施形態は、パッケージの薄型化が可能な半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法を提供する。
実施形態によれば、半導体装置は、ベースと、第１半導体チップと、第２半導体チップと、絶縁封止部材を含む。ベースは、配線を有する。第１半導体チップは、第１半導体素子部を有する。第２半導体チップは、第２半導体素子部を有し、前記配線の少なくとも１つを介して前記第１半導体チップと電気的に接続されている。第２半導体チップは、前記第２半導体素子部を含む第１領域と、前記第１領域と連続した第１部分と、前記第１領域と連続し、前記ベースから前記第１領域に向かう第１方向と交差する第２方向において前記第１部分と離れた第２部分と、前記第１領域、前記第１部分、及び、前記第２部分に囲まれ、前記第１方向及び前記第２方向のそれぞれと交差する第３方向に延びた溝と、前記溝に設けられ、前記溝に沿って延びたノッチと、を含む。前記絶縁封止部材は、少なくとも前記溝に設けられている。前記第１半導体チップの少なくとも一部、前記第１部分、前記第２部分、及び、前記溝のそれぞれは、前記ベースと前記第１領域との間に位置する。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式断面図である。 図２（ａ）は、第１実施形態に係る半導体装置を例示する模式断面図である。図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式平面図である。 図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置を例示する模式平面図である。 図４（ａ）は、参考例に係る半導体装置を例示する模式断面図である。図４（ｂ）は、第１実施形態に係る半導体装置を例示する模式断面図である。 図５（ａ）は、第１実施形態の第１変形例に係る半導体装置を例示する模式平面図である。図５（ｂ）は、第１実施形態の第２変形例に係る半導体装置を例示する模式平面図である。 図６（ａ）は、第１実施形態の第３変形例に係る半導体装置を例示する模式平面図である。図６（ｂ）は、第１実施形態の第４変形例に係る半導体装置を例示する模式平面図である。 図７（ａ）は、第２実施形態に係る半導体装置を例示する模式断面図である。図２（ｂ）は、第２実施形態に係る半導体装置を例示する模式平面図である。 図８（ａ）は、第２実施形態に係る半導体装置を例示する模式断面図である。図８（ｂ）は、第２実施形態に係る半導体装置を例示する模式平面図である。 図９（ａ）〜図９（ｇ）は、第４実施形態に係る半導体装置の製造方法を例示する工程順模式斜視図である。 図１０（ａ）〜図１０（ｈ）は、第４実施形態に係る半導体装置の製造方法を例示する工程順模式断面図である。 図１１（ａ）〜図１１（ｇ）は、第５実施形態に係る半導体装置の製造方法を例示する工程順模式斜視図である。 図１２（ａ）〜図１２（ｈ）は、第５実施形態に係る半導体装置の製造方法を例示する工程順模式断面図である。 図１３（ａ）〜図１３（ｃ）は、第５実施形態の第１変形例に係る半導体装置の製造方法を例示する工程順模式断面図である。 図１４（ａ）〜図１４（ｇ）は、第６実施形態に係る半導体装置の製造方法を例示する工程順模式斜視図である。 図１５（ａ）〜図１５（ｈ）は、第６実施形態に係る半導体装置の製造方法を例示する工程順模式断面図である。 図１６は、第７実施形態に係る半導体装置を例示する模式断面図である。 図１７（ａ）は、第７実施形態に係る半導体装置を例示する模式断面図である。図１７（ｂ）は、第７実施形態に係る半導体装置を例示する模式平面図である。 図１８（ａ）〜図１８（ｃ）は、第８実施形態に係る半導体装置を製造する製造方法の１つを例示する工程順模式断面図である。 図１９（ａ）及び図１９（ｂ）は、第９実施形態に係る半導体パッケージの製造方法を例示する工程順模式断面図である。 図２０（ａ）及び図２０（ｂ）は、第９実施形態に係る半導体パッケージの製造方法を例示する工程順模式断面図である。 図２１（ａ）及び図２１（ｂ）は、第９実施形態に係る半導体パッケージの製造方法を例示する工程順模式断面図である。
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式断面図である。
図１（ａ）及び図１（ｂ）には、第１方向、第２方向、及び、第３方向が示される。本明細書では、第１方向をＺ軸方向とする。Ｚ軸方向と交差、例えば、直交する１つの方向を第２方向とする。第２方向はＸ軸方向である。Ｘ軸方向、及び、Ｚ軸方向のそれぞれと交差、例えば、直交する１つの方向を第３方向とする。第３方向はＹ軸方向である。
図１（ａ）に示すように、第１実施形態に係る半導体装置１００ａは、ベース１と、第１〜第７半導体チップ２１〜２７とを含む。ベース１は、複数の配線を有した配線群１１を含む。ベース１は、例えば、絶縁性樹脂を含み、配線群１１は、絶縁性樹脂の内部に設けられている。
図１（ｂ）に示すように、ベース１の上には、絶縁封止部材８が設けられている。絶縁封止部材８は、第１〜第７半導体チップ２１〜２７を囲む。第１〜第７半導体チップ２１〜２７は、絶縁封止部材８により絶縁封止されている。図１（ｂ）に示す状態は、半導体パッケージである。第１〜第７半導体チップ２１〜２７は、それぞれ、第１〜第７半導体素子部Ｄ１〜Ｄ７を有する。第１〜第７半導体素子部Ｄ１〜Ｄ７のそれぞれには、図示せぬ半導体素子が設けられている。第１実施形態において、第１半導体チップ２１は、例えば、コントローラチップである。第２〜第７半導体チップ２２〜２７のそれぞれは、例えば、半導体メモリチップである。第１半導体チップ２１は、第２〜第７半導体チップ２２〜２７と電気的に接続され、第２〜第７半導体チップ２２〜２７をコントロールする。ベース１には、複数の外部端子９が設けられている。複数の外部端子９のそれぞれは、配線群１１に含まれた配線の少なくとも１つに、電気的に接続され、そして、例えば、第１半導体チップ２１などに電気的に接続される。
図２（ａ）は、第１実施形態に係る半導体装置を例示する模式断面図である。図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式平面図である。図２（ａ）及び図２（ｂ）には、ベース１、第１、第２半導体チップ２１及び２２を示す。また、図２（ｂ）では、第２半導体チップ２２の一部を断面として示す。図２（ｂ）に示す断面は、図２（ａ）中のＢ−Ｂ線に沿う。図２（ａ）に示す断面は、図２（ｂ）中のＡ−Ａ線に沿う。
図２（ａ）及び図２（ｂ）に示すように、第２半導体チップ２２は、第２半導体素子部Ｄ２を有した第１領域３０と、第１領域３０と連続した第１部分３１と、第１領域３０と連続した第２部分３２と、を含む。本明細書において“連続した”とは、例えば、第１領域３０、第１部分３１及び第２部分３２のそれぞれが、例えば、１つの半導体基板からなることを含む。第１実施形態において、第１、第２部分３１及び３２は、第１領域３０と接合されたものではなく“一体構造”である。第２半導体チップ２２は、例えば、溝１８０を含む。溝１８０は、第１領域３０、第１部分３１及び第２部分３２によって囲まれるように、第２半導体チップ２２に設けられている。第１実施形態において、溝１８０はラインパターンであり、例えば、Ｙ軸方向に延びる。
第１領域３０は平面を含む。平面は、Ｘ軸方向とＹ軸方向とに広がっている。図２（ｂ）に示すように、第１領域３０は、第１〜第４端面４１〜４４を含む。第１、第２端面４１及び４２のそれぞれはＸ軸方向に延び、第２端面４２は第１端面４１から離れている。第３、第４端面４３及び４４のそれぞれはＹ軸方向に延び、第４端面４４は第３端面４３から離れている。第１実施形態おいて、第１部分３１は、第１端面４１から第２端面４２まで、第４端面４４に沿って延びている。第２部分３２は、第１端面４１から第２端面４２まで、第３端面４３に沿って延びている。溝１８０は、第１端面４１から第２端面４２まで設けられている。溝１８０は、第１、第２端面４１及び４２のそれぞれにおいて、第２半導体チップ２２の外に向かって開いている。第１、第２部分３１及び３２のそれぞれは、ベース１と第１領域３０との間に位置する。第２部分３２は、Ｘ軸方向において第１部分３１と離れている。
なお、第１、第２部分３１及び３２は、第１〜第４端面４１〜４４と接していなくてもよい。
第１半導体チップ２１は、ベース１と第１領域３０との間に位置する。第１半導体チップ２１は、第１部分３１及び第２部分３２のそれぞれと、例えば、離れている。第１半導体チップ２１はベース１の上に設けられ、例えば、接着部２１Ａによってベース１と接着されている。
図１（ａ）及び図１（ｂ）に示すように、第１領域３０は、第１半導体チップ２１と第３半導体チップ２３との間に位置する。第３、第６及び第４半導体チップ２３、２６、２４は、マイナスＸ軸方向にこの順にそれぞれオーバーハングしている。第７及び第５半導体チップ２７、２５は、プラスＸ軸方向にこの順にそれぞれオーバーハングしている。第４半導体チップ２４と第３半導体チップ２３との間には、第６半導体チップ２６が少なくとも１つ、位置していてもよい。第５半導体チップ２５と第４半導体チップ２４との間には、第７半導体チップ２７が少なくとも１つ、位置していてもよい。半導体チップの積層数は、任意である。第１実施形態において、例えば、第２、第３、第６、第４、第７及び第５半導体チップ２２、２３、２６、２４、２７及び２５は、この順にＺ軸方向に積層されている。これら半導体チップの間はそれぞれ順に接着部２３Ａ、２６Ａ、２４Ａ、２７Ａ及び２５Ａにより接着されてもよい。
図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置を例示する模式平面図である。図３（ａ）及び図３（ｂ）には、絶縁封止前の状態が示されている。図３（ａ）は第３〜第７半導体チップ２３〜２７を積層した後の平面を示し、図３（ｂ）は第３〜第７半導体チップ２３〜２７を積層する前の平面を示す。
図３（ａ）及び図３（ｂ）に示すように、ベース１には、複数の第１〜第３端子電極７１〜７３がそれぞれ設けられている（第１端子電極７１は、図３（ａ）には示されていない。第１端子電極７１は、図１、図２も参照）。第１〜第３端子電極７１〜７３は、配線群１１に含まれた配線の少なくとも１つと電気的に接続される（配線群１１は、図２（ａ）参照）。第１〜第３端子電極７１〜７３と、配線群１１に含まれた配線との電気的な接続状態は、半導体装置に応じて任意に設定される。第１〜第７半導体チップ２１〜２７には、それぞれ、複数の第１〜第７パッド電極２１Ｐ〜２７Ｐが設けられている（第１パッド電極２１Ｐは、図２（ｂ）も参照）。第１〜第７パッド電極２１Ｐ〜２７Ｐは、それぞれ、第１〜第７半導体素子部Ｄ１〜Ｄ７と電気的に接続されている（第１〜第７半導体素子部Ｄ１〜Ｄ７は、図１（ａ）等参照）。第１実施形態において、第２パッド電極２２Ｐは、例えば、第１部分３１の上に設けられている（図３（ｂ）参照）。第１〜第３端子電極７１〜７３は、それぞれ、第１、第２、第４配線部材６１、６２、６４を介して第１、第２及び第４パッド電極２１Ｐ、２２Ｐ及び２４Ｐと電気的に接続されている。
第２パッド電極２２Ｐは、第３配線部材６３を介して第３パッド電極２３Ｐと電気的に接続されている。第３パッド電極２３Ｐは、第５配線部材６４を介して第６パッド電極２６Ｐと電気的に接続されている。第４パッド電極２４Ｐは、第４配線部材６４を介して第７パッド電極２７Ｐと電気的に接続されている。第７パッド電極２７Ｐは、第７配線部材６７を介して第５パッド電極２５Ｐと電気的に接続されている。これにより、例えば、第１半導体チップ２１は、第２〜第７半導体チップ２２〜２７と電気的に接続される。第１〜第７配線部材６１〜６７のそれぞれは、例えば、ボンディングワイヤである。なお、第１〜第７配線部材６１〜６７は、ボンディングワイヤに限らず、他の電気的接続方式が採用されてもよい。例えば、第１〜第７配線部材６１〜６７のそれぞれ、もしくは少なくとも１つに、フリップチップ式半導体装置のバンプ電極を用いてもよい。ボンディングワイヤと、バンプ電極とを併用することも可能である。例えば、第１配線部材６１にバンプ電極を用い、第２〜第７配線部材６２〜６７にボンディングワイヤを用いるなどである。
第２半導体チップ２２は、溝１８０をベース１に向けて、ベース１の上に設けられている。第１実施形態によれば、第１領域３０とベース１との間に、例えば、ラインパターン状の溝１８０が得られる。第１半導体チップ２１は、ベース１の上において、溝１８０に位置する。第１実施形態の溝１８０は、例えば、２つの開放端部を有する。このような溝１８０には、例えば、図１（ｂ）に示したように、絶縁封止部材８を充填できる。例えば、絶縁封止部材８を、少なくとも第１部分３１と第２部分３２との間に、さらに設けることが可能である。さらに、絶縁封止部材８は、例えば、溝１８０内において、第１半導体チップ２１を囲む。
図４（ａ）は、参考例に係る半導体装置を例示する模式断面図である。図４（ｂ）は、第１実施形態に係る半導体装置を例示する模式断面図である。
図４（ａ）に示すように、参考例に係る半導体装置１００ｒは、低弾性樹脂材３００を第１半導体チップ２１及び第１配線部材６１の上に設け、第２半導体チップ２２ｒを低弾性樹脂材３００の上にマウントした例である。半導体装置１００ｒは、第１配線部材６１が、低弾性樹脂材３００によって埋め込まれた構造を有する。低弾性樹脂材３００には、例えば、第１配線部材６１のループ形状を保つため、例えば、粘度が低く、熱で容易に軟化する絶縁性の樹脂材が用いられる。低弾性樹脂材３００の弾性率は、例えば、第１〜第７配線部材６１〜６７のワイヤ配線材料に比較して低い。このため、低弾性樹脂材３００は、ワイヤ配線材料に比較して変形しやすい。しかも、低弾性樹脂材３００は、Ｚ軸方向の厚さが、第１配線部材６１の高さよりも十分に厚くされる。あるいは、第１半導体チップ２１がフリップチップ接続された場合には、Ｚ軸方向の厚さが、第１半導体チップ２１の高さよりも十分に厚くされる。例えば、第１配線部材６１の変形、切断を抑制するためである。半導体装置１００ｒにおいて、第２半導体チップ２２ｒのＺ軸方向の厚さｔ２２ｒを薄くすると、例えば、
（１）第２配線部材６２をワイヤボンディングする際、第２半導体チップ２２ｒが撓み、それに伴う振動が発生する可能性がある
（２）第２半導体チップ２２ｒが、例えば、熱工程における熱によって反る可能性がある
という、事情を生じる。このため、厚さｔ２２ｒは、厚く設定せざるを得ない。半導体装置１００ｒでは、例えば、ベース１上におけるＺ軸方向の厚さＨ１が厚くなりやすい。したがって、半導体装置１００ｒでは、パッケージの薄型化が難しくなっている。
これに対し、第１実施形態に係る半導体装置１００ａでは、例えば、低弾性樹脂材３００に代えて、第２半導体チップ２２に、第１部分３１及び第２部分３２が設けられる。例えば、低弾性樹脂材３００のＺ軸方向の厚さと、第１部分３１及び第２部分３２のＺ軸方向の厚さとを、ほぼ等しく設定したと仮定する（例えば、接着部２１ＡのＺ軸方向の厚さを含む）。
第１部分３１及び第２部分３２は、半導体基板、例えば、シリコン基板である。このため、低弾性樹脂材３００に比較して、変形し難い。第１実施形態の第２半導体チップ２２において、参考例の第２半導体チップ２２ｒと対応する領域は、第１領域３０である。第１領域３０のＺ軸方向の厚さｔ３０は、“撓み”及び“反り”を抑制しつつ、厚さｔ２２ｒよりも薄くすることが可能である。したがって、第１実施形態に係る半導体装置１００ａによれば、例えば、ベース１上におけるＺ軸方向の厚さＨ２を、厚さＨ１に比較して薄くできる。
このように、第１実施形態によれば、パッケージの薄型化が可能な半導体装置を提供できる。さらに、パッケージの厚さの増加を抑制しつつ、半導体チップの積層数を増加させることもできる。
低弾性樹脂材３００は、例えば、厚さが５〜１０μｍ程度であるＤＡＦ材に比較して高価である。半導体装置１００ｒは、製造コストが上昇しやすい。しかし、第１実施形態の半導体装置１００ａは、例えば、低弾性樹脂材３００を用いずに済む。半導体装置１００ａの接着部２１Ａには、例えば、ＤＡＦ材を用いることが可能である。したがって、第１実施形態に係る半導体装置１００ａによれば、参考例に係る半導体装置１００ｒに比較して、製造コストの上昇を抑制することもできる。
さらに、第２配線部材６２や第４配線部材６４が、例えば、ワイヤボンディング工程や、パッケージングの際の樹脂封止工程において、切れ難くなる、という利点も得ることができる。
これは、図４（ａ）に示した第２半導体チップ２２ｒにボンディングされる第２配線部材６２と、低弾性樹脂材３００を適用した場合の図１（ａ）の第４半導体チップ２４にボンディングされる第４配線部材６４とは、図４（ａ）に示した低弾性樹脂３００の剛性が低いため、接合時に撓みや振動が生じやすい。このため、ボンディング装置から印加される接合エネルギー（荷重や超音波）が不安定、あるいは不足し易い状態となる。このため、半導体装置１００ｒでは、第２配線部材６２と第２パッド電極２２Ｐとの接合強度、及び、第４配線部材６４と第４パッド電極２４Ｐとの接合強度のそれぞれに、充分な接合強度が得られにくい。
これに対し、図４（ｂ）に示した第２半導体チップ２２にボンディングされる第２配線部材６２と、図１（ａ）の第４半導体チップ２４にボンディングされる第４配線部材６４の場合は、第１部分３１及び第２部分３２のそれぞれが高剛性であり、撓みが生じ難い。したがって、半導体装置１００は、ボンディング装置から印加される接合エネルギーを、半導体装置１００ｒに比較して充分に得ることができ、第２配線部材６２と第２パッド電極２２Ｐとの接合強度、及び、第４配線部材６４と第４パッド電極２４Ｐとの接合強度のそれぞれを高くすることができる。
低弾性樹脂材３００は、熱膨張率（Coefficient of Thermal Expansion: ＣＴＥ）が、例えば、シリコンに比較して大きい。このため、例えば、加熱工程において低弾性樹脂材３００が盛り上がり、第２半導体チップ２２ｒなどに対してクラックを誘発する可能性がある。
これに対して、第１実施形態では、例えば、接着部２１Ａなどを熱硬化させる工程において、絶縁封止部材は、充填する必要がない。したがって、第２半導体チップ２２などに対するクラックの発生を抑制できる。
さらに、第２半導体チップ２２は、第１領域３０に加えて、第１部分３１及び第２部分３２を含む。第２半導体チップ２２のＺ軸方向の厚さＨ２は、参考例の第２半導体チップ２２ｒのＺ軸方向の厚さｔ２２ｒよりも厚くできる。このため、第１半導体チップ１００ａは、参考例の第１半導体チップ１００ｒに比較して、例えば、剛性を向上でき、反り難くすることも可能である。
さらに、図３（ｂ）に示したように、第１実施形態では、例えば、第２パッド電極２２Ｐが第１部分３１の上に設けられている。第１、第２部分３１及び３２は、半導体基板、例えば、シリコン基板そのものである。第１、第２部分３１及び３２におけるＺ軸方向の厚さは、溝１８０が設けられた部分におけるＺ軸方向の厚さよりも厚い。しかも、第１、第２部分３１及び３２は、ベース１の上に、溝１８０を介することなく配置されている。したがって、第１、第２部分３１及び３２の部分は、溝１８０が設けられた部分に比較して、Ｚ軸方向の厚さが厚く剛性が高い。第１、第２部分３１及び３２の部分は、第２半導体チップ２２において、溝１８０が設けられた部分に比較して、変形しにくい部分である。
このように、第２パッド電極２２Ｐは、例えば、第１、第２部分３１及び３２の少なくとも１つの上に配置する。これにより、例えば、ワイヤボンディング工程において、第２半導体チップ２２の変形や撓み、それらに伴う振動の発生を抑制することができ、接合強度に必要な条件を満足させることができる。したがって、溝１８０を有した第２半導体チップ２２において、第２パッド電極２２Ｐと第２配線部材６２との接合強度の低下を抑制できる、という利点を、さらに得ることができる。
また、上記利点は、例えば、第２半導体チップ２２において、溝１８０の上の部分には第２パッド電極２２Ｐを配置しないことにより、さらに良く得ることができる。
なお、実施形態から得られる、他の技術的効果については、後述する変形例及び他の実施形態において適宜説明する。
（第１実施形態：第１変形例）
図５（ａ）は、第１実施形態の第１変形例に係る半導体装置を例示する模式平面図である。図５（ａ）では、第２半導体チップ２２の一部を断面として示す。
図５（ａ）に示すように、Ｚ軸方向に沿った方向から見て、第１端子電極７１は、その全てを、第２半導体チップ２２で覆われる必要はない。第１変形例に係る半導体装置１００ａａの第２半導体チップ２２は、例えば、Ｙ軸方向に沿って第１端面４１から第２端面４２に達する溝１８０を有する。このような半導体装置１００ａａの場合、一部の第１端子電極７１は、第１、第２端面４１及び４２の少なくとも１つの外側に位置するように、ベース１の上に配置することが可能である。図５（ａ）には、一部の第１端子電極７１を、第１、第２端面４１及び４２のそれぞれの外側に位置するように、ベース１の上に配置した例を示す。
第１実施形態によれば、第２半導体チップ２２が、例えば、第１端面４１から第２端面４１に達する溝１８０を備えている。従って、本第１変形例に示したように、例えば、第１端子電極７１のベース１上への配置の自由度を高めることができる、という利点を、さらに得ることもできる。
（第１実施形態：第２変形例）
図５（ｂ）は、第１実施形態の第２変形例に係る半導体装置を例示する模式平面図である。図５（ｂ）では、第２半導体チップ２２の一部を断面として示す。
図５（ｂ）に示すように、Ｚ軸方向に沿った方向から見て、第１半導体チップ２１は、その全てを、第２半導体チップ２２で覆う必要はない。例えば、第１半導体チップ２１のＸ軸方向に沿った２つ端面の少なくとも１つを、第１、第２端面４１及び４２の少なくとも１つの外側に位置するように、ベース１の上に配置してもよい。
第２変形例に係る半導体装置１００ａｂでは、第１半導体チップ２１のＹ軸方向の長さＬＹ２１は、第２半導体チップ２２のＹ軸方向の長さＬＹ２２よりも長い。第１実施形態によれば、第２半導体チップ２２が、例えば、第１端面４１から第２端面４１に達する溝１８０を備えている。このため、長さＬＹ２１が、長さＬＹ２２よりも長い第１半導体チップ２１であっても、ベース１の上に配置することができる。この関係と同じ関係ではあるが、長さＬＹ２２が、長さＬＹ２１よりも短い第２半導体チップ２２であっても、ベース１の上に配置することができる。
第１実施形態によれば、本第２変形例に示したように、配置可能なチップの制約を、緩和することもできる。このため、例えば、第１、第２半導体チップ２１及び２２のチップサイズの変更に対しても対応しやすい、という利点を得ることもできる。
（第１実施形態：第３変形例）
図６（ａ）は、第１実施形態の第３変形例に係る半導体装置を例示する模式平面図である。図６（ａ）では、第２半導体チップ２２の一部を断面として示す。
図６（ａ）に示すように、第２半導体チップ２２の形状は、Ｚ軸方向に沿った方向から見て、長軸と短軸とを有した長方形である。このような場合、第１、第２部分３１及び３２は、長軸に沿って設けることも可能である。第３変形例に係る半導体装置１００ａｃの半導体チップ２２は、Ｘ軸方向に沿って長軸、Ｙ軸方向に沿って短軸である。第１、第２部分３１及び３２のそれぞれは、Ｘ軸方向に沿っている。
第１実施形態によれば、第２半導体チップ２２の剛性の低下を緩和できる。第３変形例のように、第１、第２部分３１及び３２のそれぞれを、第２半導体チップ２２の長軸方向に沿って設けると、剛性の低下を緩和できる効果を、さらに、良く得ることが可能となる。
第３変形例においても、第２パッド電極２２Ｐは、例えば、第１、第２部分３１及び３２の少なくとも１つの上に配置するとよい。これにより、第２半導体チップ２２が、Ｚ軸方向の厚さが薄い第１領域３０を含んでいたとしても、第２パッド電極２２Ｐと第２配線部材６２との接合強度の低下を抑制できる。第３変形例では、このような効果を維持したまま、第２パッド電極２２Ｐの数を、第１、第２部分３１及び３２が短軸方向に沿っている場合に比較して、増加させることもできる。
（第１実施形態：第４変形例）
図６（ｂ）は、第１実施形態の第４変形例に係る半導体装置を例示する模式平面図である。図６（ｂ）では、第２半導体チップ２２の一部を断面として示す。
図６（ｂ）に示すように、第１端子電極７１は、第１部分３１と第１半導体チップ２１との間の領域、及び、第２部分３２と第１半導体チップ２１との間の領域のいずれか１つ又は双方に、配置しなくてもよい。図６（ｂ）には、第１端子電極７１は、第１部分３１と第１半導体チップ２１との間の領域、及び、第２部分３２と第１半導体チップ２１との間の領域の双方に、配置しない例を示す。
第１半導体チップ２１は、Ｚ軸方向に沿った方向から見て、４つの辺を有した四角形である。例えば、第４変形例では、第１パッド電極２１Ｐは、第１半導体チップ２１の１〜３つの辺に対応して第１半導体チップ２１に配置される。図６（ｂ）には、第１パッド電極２１Ｐを、Ｘ軸方向に沿った一対の辺に対応して第１半導体チップ２１に配置した例を示す。第１パッド電極２１Ｐは、第１半導体チップ２１の、Ｙ軸方向に沿った一対の辺に隣接した領域には、配置されていない。Ｙ軸方向に沿った一対の辺は、それぞれ、第１、第２部分３１及び３２と隣接する。
例えば、第１端子電極７１は、第１半導体チップ２１の、第１パッド電極２１Ｐが配置された上記１〜３つの辺に対応してベース１に配置される。図６（ｂ）には、第１端子電極７１を、第１半導体チップ２１のＸ軸方向に沿った一対に対応してベース１に配置した例を示す。第１端子電極７１は、第１半導体チップ２１のＹ軸方向に沿った一対の辺と第１、第２部分３１及び３２との間には、それぞれ、配置されていない。
例えば、第１配線部材６１は、第１パッド電極２１Ｐが配置された上記１〜３つの辺を跨いで、第１パッド電極２１Ｐと第１端子電極７１とを電気的に接続する。図６（ｂ）には、第１端子電極７１を、第１半導体チップ２１のＸ軸方向に沿った一対の辺を跨いで、第１パッド電極２１Ｐと第１端子電極７１とを電気的に接続した例を示す。第１半導体チップ２１のＹ軸方向に沿った一対の辺を跨ぐ、第１配線部材６１はない。
第４変形例では、第１半導体チップ２１のＹ軸方向に沿った一対の辺と、第１、第２部分３１及び３２の少なくとも１つとの間には、Ｙ軸方向に沿ってクリアランス７５が存在する。クリアランス７５は、例えば、第１端子電極７１及び第１配線部材６１を含むことなく、例えば、図１（ｂ）に示した絶縁封止部材８が設けられる。クリアランス７５は、絶縁封止部材８で埋め込まずに、例えば、エアギャップとすることも可能である。しかし、加熱によるエアの膨張による不具合を避けるため、アンダーフィル、絶縁樹脂材などの材料で埋めたほうがよい。
第４変形例では、クリアランス７５の、例えば、Ｘ軸方向に沿った長さを詰めることで、第２半導体チップ２２のＸ軸方向の長さを短くすることができる。したがって、第２半導体チップ２２のサイズを縮小できる、という利点を得ることができる。第２半導体チップ２２のサイズを縮小できる第４変形例では、例えば、ベース１のサイズを縮小することも可能である。このような第４変形例は、例えば、半導体パッケージの小型化に有利である。
クリアランス７５の、例えば、Ｘ軸方向に沿った長さを詰めると、第１、第２部分３１及び３２の少なくとも１つのＸ軸方向の長さを、第２半導体チップ２２のＸ軸方向の長さを変更しなくても長くできる。したがって、第４変形例では、第２半導体チップ２２の剛性を、さらに高めることも可能である。
クリアランス７５は、無くすことも可能である。第４変形例では、例えば、第１、第２部分３１及び３２の少なくとも１つを、第１半導体チップ２１と接触させてもよい。
（第２実施形態）
図７（ａ）は、第２実施形態に係る半導体装置を例示する模式断面図である。図７（ｂ）は、第２実施形態に係る半導体装置を例示する模式平面図である。図７（ａ）及び図７（ｂ）には、ベース１、第１、第２半導体チップ２１及び２２を示す。また、図７（ｂ）では、第２半導体チップ２２の一部を断面として示す。図７（ｂ）に示す断面は、図７（ａ）中のＢ−Ｂ線に沿う。図７（ａ）に示す断面は、図７（ｂ）中のＡ−Ａ線に沿う。
図７（ａ）及び図７（ｂ）に示すように、第２実施形態に係る半導体装置１００ｂの第２半導体チップ２２は、第１実施形態の第２半導体チップ２２に対して、第３部分３３及び第４部分３４を、さらに含む。
第３部分３３は、第１領域３０と連続している。第３部分３３は、Ｙ軸方向において第１部分３１及び第２部分３２のそれぞれと離れている。第４部分３４は、第１領域３０と連続している。第４部分３４は、Ｘ軸方向において第３部分と離れ、Ｙ軸方向において第１部分３１及び第２部分３２のそれぞれと離れている。第１半導体チップ２１は、第３部分３３及び第４部分３４のそれぞれと、例えば、離れている。
第２半導体チップ２２は、第１〜第４角部５１〜５４を含む。第１端面４１及び第４端面４４は、第１角部５１において、交わる。第１端面４１及び第３端面４３は、第２角部５２において、交わる。第２端面４２及び第４端面４４は、第３角部５３において、交わる。第２端面４２及び第３端面４３は、第４角部５４において、交わる。例えば、第１〜第４部分３１〜３４は、それぞれ、第１〜第４角部５１〜５４を含む領域に位置する。
なお、第１〜第４部分３１〜３４は、第１〜第４角部５１〜５４と接していなくてもよい。
第２実施形態の第２半導体チップ２２が含む溝１８１は、クロスパターンであり、Ｘ軸方向及びＹ軸方向のそれぞれに延びる。溝１８１は、４つの端部を含む。４つの端部は、それぞれ、第１〜第４端面４１〜４４のそれぞれにおいて、第２半導体チップ２２の外に向かって開いている。第２実施形態によれば、第１領域３０とベース１との間に、例えば、クロスパターン状の溝１８１が得られる。第１半導体チップ２１は、ベース１の上において、溝１８１に位置する。
第２半導体チップ２２は、例えば、第１〜第４部分３１〜３４を含んでいてもよい。第２実施形態によれば、第１領域３０とベース１との間に、４つの開放端部を有した溝１８１が得られる。このような溝１８１を有した第２実施形態によれば、例えば、第１実施形態に比較して、樹脂の充填経路が多くなるため、溝１８１内に、絶縁封止部材８を、さらに充填しやすい、という利点を得ることができる。
なお、第２実施形態においても、第１実施形態の第１〜第４変形例と同様の変形が可能である。
（第３実施形態）
図８（ａ）は、第３実施形態に係る半導体装置を例示する模式断面図である。図８（ｂ）は、第３実施形態に係る半導体装置を例示する模式平面図である。図８（ａ）及び図８（ｂ）には、ベース１、第１、第２半導体チップ２１及び２２を示す。また、図８（ｂ）では、第２半導体チップ２２の一部を断面として示す。図８（ｂ）に示す断面は、図８（ａ）中のＢ−Ｂ線に沿う。図８（ａ）に示す断面は、図７（ｂ）中のＡ−Ａ線に沿う。
図８（ａ）及び図８（ｂ）に示すように、第３実施形態に係る半導体装置１００ｃの第２半導体チップ２２は、第１実施形態の第２半導体チップ２２に対して、第５部分３５及び第６部分３６を、さらに含む。
第５部分３５は、第１領域３０、第１部分３１及び第２部分３２と連続している。第６部分３６は、Ｙ軸方向において第５部分３５と離れ、第１領域３０、第１部分３１及び第２部分３２と連続している。第５部分３５は、第１部分３１から第２部分３２まで、第１端面４１に沿って延びている。第６部分３６は、第１部分３１から第２部分３２まで、第２端面４２に沿って延びている。
第３実施形態の第２半導体チップ２２は、第１、第２、第５及び第６部分３１、３２、３５及び３６のそれぞれを壁とし、第１領域３０を底とした凹部１８２を含む。第１半導体チップ２１は、凹部１８２をベース１に向けて、ベース１の上に設けられている。第３実施形態によれば、第１領域３０とベース１との間に、例えば、キャビティが得られる。第１半導体チップ２１は、ベース１の上において、キャビティ内に位置する。
第２半導体チップ２２は、例えば、第１、第２、第５及び第６部分３１、３２、３５及び３６を有した環状部を含んでいていてもよい。環状部は、例えば、第１〜第４端面４１〜４４に沿う。第３実施形態によれば、環状部を有するので、第２半導体チップ２２の剛性が、例えば、第１、第２実施形態に比較して、さらに高まる、という利点を得ることができる。
なお、第１、第２、第５及び第６部分３１、３２、３５及び３６は、第１〜第４端面４１〜４４と接していなくてもよい。また、第３実施形態におけるキャビティ内は、例えば、絶縁封止部材８を充填してもよいし、充填しなくてもよい。キャビティ内を、絶縁封止部材８で充填しない場合には、キャビティ内は、例えば、エアギャップとなる。さらに、第３実施形態においては、第１実施形態の第３、第４変形例と同様の変形が可能である。例えば、第３実施形態において、クリアランス７５を設けた場合、クリアランス７５は、例えば、絶縁封止部材８で埋め込まずに、例えば、エアギャップとすることも可能である。しかし、加熱によるエアの膨張による不具合を防ぐためにも、アンダーフィル、絶縁樹脂材などによる封止が望ましい。なお、この事情は、真空中で封止すれば解消することも可能である。
（第４実施形態）
図９（ａ）〜図９（ｇ）は、第４実施形態に係る半導体装置の製造方法を例示する工程順模式斜視図である。図１０（ａ）〜図１０（ｈ）は、第４実施形態に係る半導体装置の製造方法を例示する工程順模式断面図である。第４実施形態では、例えば、第２半導体チップ２２の製造方法を例示する。
図９（ａ）及び図１０（ａ）に示すように、複数の第２半導体素子部Ｄ２を形成したシリコンウェハＷ（以下ウェハという）を用意する。ウェハＷは、第２半導体素子部Ｄ２を備えた第１面と、Ｚ軸方向において第１面と離れた第２面とを含む。次いで、ウェハＷの第１面の上に、表面保護テープ１１０を接着する。
次に、図９（ｂ）及び図１０（ｂ）に示すように、ウェハＷを反転させ、ウェハＷの第２面を、研削砥石１２０を用いて研削し、後退させる。この工程は、いわゆるＢＳＧ（Back Side grinding）工程である。
次に、図９（ｃ）及び図１０（ｃ）に示すように、ウェハＷを反転させ、ウェハＷの第２面を、ダイシングリング１３０の上に張り合わせた接着樹脂に接着する。接着樹脂の１つの例は、ＤＡＦ（Die Attach Film）１４０ａである。ＤＡＦ１４０ａは、例えば、接着樹脂１４０ｂによって基材１４０ｃに接着されている。基材１４０ｃは、例えば、ＰＥＴ（PolyEthylene Terephthalate）などの樹脂材である。
次に、図９（ｄ）及び図１０（ｄ）に示すように、ウェハＷの第１面から、表面保護テープ１１０を剥がす。
次に、図９（ｅ）及び図１０（ｅ）に示すように、ブレード１５０を用いて、ウェハＷをダイシングする。ウェハＷには、ダイシングライン１６０が形成される。ダイシングライン１６０は、Ｘ軸方向及びＹ軸方向のそれぞれに沿って形成される。ウェハＷは、複数の第２半導体チップ２２に分離される。
次に、図９（ｆ）及び図１０（ｆ）に示すように、例えば、紫外線を照射し、接着樹脂１４０ｂの粘着力を低下させる。次いで、ウェハＷを反転させ、ウェハＷの第１面を、ダイシングリング１３０の上に設けた第１ダイシングテープ１７０に接着する。次いで、例えば、接着樹脂１４０ｂ及び基材１４０ｃをＤＡＦ１４０ａから剥離する。
次に、図９（ｇ）及び図１０（ｇ）に示すように、複数の第２半導体チップ２２に分離されたウェハＷに、凹部を形成する。本実施形態では、ウェハＷに、溝１８０を形成する。溝１８０を形成する際には、溝１８０が所定の幅となるように、例えば、ブレード１５０を、ウェハＷに、Ｙ軸方向に沿って数回入れてもよい。
次に、図１０（ｈ）に示すように、第２半導体チップ２２をそれぞれ反転させ、ＤＡＦ１４０ａを、第２ダイシングテープ１７１に接着する。この後、第２ダイシングテープ１７１に紫外線を照射するなどして、粘着力を低下させ、第２半導体チップ２２を、第２ダイシングテープ１７１からピックアップし、ベース１の上に接着する。
例えば、第１実施形態の第２半導体チップ２２は、例えば、ブレード１５０を用いて溝１８０を形成することで、製造することができる。
また、第２実施形態の第２半導体チップ２２を製造する場合には、例えば、図９（ｇ）及び図１０（ｇ）に示した工程において、Ｘ軸方向及びＹ軸方向のそれぞれにおいて溝を形成し、クロスパターンの溝１８１をウェハＷに形成すればよい。
さらに、第３実施形態の第２半導体チップ２２を製造する場合には、例えば、ＤＡＦ１４０ａに凹部１８２に対応する窓を形成し、窓以外にのみ紫外線を照射してＤＡＦ１４０ａを選択的に剥離した後、ＤＡＦ１４０ａをエッチングのマスクに用いて、ウェハＷをＲＩＥ法、サンドブラスト法、又はウェットエッチング法などにより、ウェハＷに凹部１８２を形成すればよい。
これら第２、第３実施形態の第２半導体チップ２２の製造方法は、以下説明する第５、第６実施形態でも同様に適用される。
（第５実施形態）
図１１（ａ）〜図１１（ｇ）は、第５実施形態に係る半導体装置の製造方法を例示する工程順模式斜視図である。図１２（ａ）〜図１２（ｈ）は、第５実施形態に係る半導体装置の製造方法を例示する工程順模式断面図である。第５実施形態では、例えば、第１半導体チップ２１の別の製造方法を例示する。
図１１（ｄ）及び図１２（ｄ）に示すように、例えば、第４実施形態において、図９（ａ）〜図１０（ｄ）を参照して説明した方法に従って、ウェハＷの第２面を研削し、ウェハＷの第２面をＤＡＦ１４０ａに接着し、ウェハＷの第１面から、表面保護テープ１１０を剥がす。
次に、図１１（ｅ）及び図１２（ｅ）に示すように、例えば、紫外線を照射し、接着樹脂１４０ｂの粘着力を低下させる。次いで、ウェハＷを反転させ、ウェハＷの第１面を、ダイシングリング１３０の上に設けた第１ダイシングテープ１７０に接着する。次いで、例えば、接着樹脂１４０ｂ及び基材１４０ｃをＤＡＦ１４０ａから剥離する。
次に、図１１（ｆ）及び図１２（ｆ）に示すように、ブレード１５０を用いて、ウェハＷに、溝１８０を形成する。
次に、図１２（ｇ）に示すように、ウェハＷを反転させ、ＤＡＦ１４０ａを、第２ダイシングテープ１７１に接着する。
次に、図１１（ｇ）及び図１２（ｈ）に示すように、ブレード１５０を用いて、ウェハＷをダイシングする。ウェハＷには、ダイシングライン１６０が形成される。これにより、例えば、第２ダイシングテープ１７１の上において、第２半導体チップ２２が得られる。この後、第２半導体チップ２２を、第２ダイシングテープ１７１からピックアップし、ベース１の上に接着する。
このように、例えば、溝１８０は、ダイシングライン１６０よりも先に、形成することも可能である。第５実施形態に係る製造方法によれば、溝１８０を、ウェハＷが第２半導体チップ２２に分離される前に形成するので、例えば、溝１８０を形成時において位置ずれが少ない、という利点を得ることができる。
（第５実施形態：第１変形例）
図１３（ａ）〜図１３（ｃ）は、第５実施形態の第１変形例に係る半導体装置の製造方法を例示する工程順模式断面図である。
図１３（ａ）に示すように、例えば、第５実施形態において、図１１（ａ）〜図１２（ｆ）を参照して説明した方法に従って、ブレードを用いて、第１ダイシングテープ１７０上のウェハＷに、溝１８０を形成する。
次に、図１３（ｂ）に示すように、ブレードを用いて、第１ダイシングテープ１７０上のウェハＷに、ダイシングライン１６０を形成する。これにより、例えば、第１ダイシングテープ１７０の上において、第２半導体チップ２２が得られる。
次に、図１３（ｃ）に示すように、ウェハＷを反転させ、接着部１４０ｂを、第２ダイシングテープ１７１に接着する。次いで、第１ダイシングテープ１７０を素子形成面から剥がす。この後、第２半導体チップ２２を、第２ダイシングテープ１７１からピックアップし、ベース１の上に接着する。
このように、ウェハＷを反転させずに、ダイシングライン１６０を形成することも可能である。
また、溝１８０をブレードを用いて形成する場合には、溝１８０を、ダイシングライン１６０と同じ工程にて形成することも可能である。即ち、図１３（ａ）に示した溝１８０の形成工程と、図１３（ｂ）に示したダイシング工程とを、同時に行う。ウェハＷに入れるブレードの深さを変えると、溝１８０及びダイシングライン１６０のそれぞれを作り分けることができる。例えば、溝１８０を形成する時には、ウェハＷが分断されないように、ブレード１６０をウェハＷに浅く入れ、ダイシングライン１６０を形成する時には、ウェハＷが分断されるように、ブレード１６０をウェハＷに深く入れる。これにより、溝１８０と、ダイシングライン１６０とを、同一の工程にて形成できる。
なお、溝１８１についても、ダイシング工程にて形成できる。さらに、凹部１８２についても、例えば、ブレード等のツールを変更すれば、ダイシング工程にて、ダイシングライン１６０とともに形成することが可能である。
このように、複数の半導体チップのそれぞれに溝１８１、１８２又は凹部１８２を形成する工程は、
（ａ）ウェハＷを複数の半導体チップに分離する工程の前
（ｂ）ウェハＷを複数の半導体チップに分離する工程の後
（ｃ）ウェハＷを複数の半導体チップに分離する工程の時
上記（ａ）〜（ｃ）のいずれか１つに行うことができる。
（第６実施形態）
図１４（ａ）〜図１４（ｇ）は、第６実施形態に係る半導体装置の製造方法を例示する工程順模式斜視図である。図１５（ａ）〜図１５（ｈ）は、第６実施形態に係る半導体装置の製造方法を例示する工程順模式断面図である。第６実施形態では、例えば、第２半導体チップ２２の製造方法を例示する。
図１４（ａ）及び図１５（ａ）に示すように、ブレード１５０を用いて、複数の第２半導体素子部Ｄ２を形成したシリコンウェハＷの第１面に、ハーフカット溝１６０ａを形成する。ハーフカット溝１６０ａは、Ｘ軸方向及びＹ軸方向のそれぞれに沿って形成される。ハーフカット溝１６０ａのＺ軸方向の深さは、例えば、第２半導体チップ２２のＺ軸方向の厚さ（最終的な厚さ＝仕上げ厚さ）以上の深さとされる。
次に、図１４（ｂ）及び図１５（ｂ）に示すように、ハーフカット溝１６０ａが形成されたウェハＷの第１面の上に、表面保護テープ１１０を接着する。
次に、図１４（ｃ）及び図１５（ｃ）に示すように、ウェハＷを反転させ、ウェハＷの第２面を、研削砥石１２０を用いて研削し、後退させる。ウェハＷは、複数の第２半導体チップ２２に分離される。即ち、第６実施形態は、ＢＳＧ工程より、ダイシング工程を先に行う、いわゆるＤＢＧ工法（Dicing Before Grinding）を用いた例である。
次に、図１４（ｄ）及び図１５（ｄ）に示すように、ウェハＷを反転させ、ウェハＷの第２面を、ダイシングリング１３０の上に張り合わせた接着樹脂、例えば、ＤＡＦ１４０ａに接着する。
次に、図１４（ｅ）及び図１５（ｅ）に示すように、ウェハＷの第１面から、表面保護テープ１１０を剥がす。
次に、図１４（ｆ）及び図１５（ｆ）に示すように、接着樹脂１４０ｂの粘着力を低下させた後、ウェハＷを反転させ、ウェハＷの第１面を、第１ダイシングテープ１７０に接着する。次いで、接着樹脂１４０ｂ及び基材１４０ｃをＤＡＦ１４０ａから剥離する。
次に、図１４（ｇ）及び図１５（ｇ）に示すように、複数の第２半導体チップ２２に分離されたウェハＷに、凹部を形成する。本実施形態では、ウェハＷに、例えば、ブレード１５０を用いて溝１８０を形成する。次いで、ＤＡＦ１４０ａを切断し、ＤＡＦ１４０ａを、複数の第２半導体チップ２２ごとに分離する。ＤＡＦ１４０ａの切断には、例えば、レーザー１５１を用いればよい。なお、このレーザー１５１によるＤＡＦ１４０ａの切断は、図１５（ｅ）に示した工程で実施してもよい。
次に、図１５（ｈ）に示すように、第２半導体チップ２２をそれぞれ反転させ、ＤＡＦ１４０ａを、第２ダイシングテープ１７１に接着する。この後、第２半導体チップ２２を、第２ダイシングテープ１７１からピックアップし、ベース１の上に接着する。
第６実施形態のように、ウェハＷのダイシングには、ＤＢＧ工法を用いることも可能である。
（第７実施形態）
図１６は、第７実施形態に係る半導体装置を例示する模式断面図である。
図１６に示すように、第６実施形態に係る半導体装置１００ｆは、第３〜第７半導体チップ２３〜２７のそれぞれのＺ軸方向の厚さｔ２３〜ｔ２７を、互いに等しくした例である。
実施形態に係る半導体装置は、複数の半導体チップを、例えば、Ｘ軸方向にずらしながら積み、積み重ねる方向を、途中で、反対向きとして、さらに積み重ねる。例えば、第７実施形態に係る半導体装置１００ｆにおいては、第４半導体チップ２４において、積み重ねる方向が、反対向きとなる。第４半導体チップ２４は、Ｚ軸方向に積み重なった第２、第３、第５〜第７半導体チップ２２、２３、２５〜２７に対して、例えば、“片持ち梁”のような形状となる。第４半導体チップ２４は、第１、第２部分３１及び３２の少なくとも１つとオーバーラップした第７部分３７と、第２半導体チップ２２からオーバーハングした第８部分３８とを備えている。
例えば、図４（ａ）を参照して説明した参考例に係る半導体装置１００ｒのように、絶縁性樹脂材３００を用いた場合、絶縁性樹脂材３００が低弾性率であるために、例えば、ワイヤボンディング時の衝撃により、微小なたわみや、それに伴う“振動”が発生しやすい。特に“片持ち梁”のような形状となる第４半導体チップ２４では、ワイヤボンディング時、第４半導体チップ２４の第８部分３８とベース１との間には、空間が広がる。しかも、第４パッド電極２４Ｐ（図３（ａ）参照）は、第８部分３８に配置されている。このため、第４半導体チップ２４は、ワイヤボンディング時の衝撃によって、特に“たわみ”や“振動”が生じやすい。第４半導体チップ２４の中でも、第８部分３８は、特に撓みやすく、振動しやすい。
第４半導体チップ２４の“たわみ”や“振動”は、ワイヤボンディングの精度や接合強度を低下させる可能性がある。例えば、第４半導体チップ２４が撓んだり、振動したりすると、ワイヤボンディングにおいて、第４配線部材６４及び第４パッド電極２４Ｐへの接合エネルギーの印加が不十分となりやすい。このため、第４配線部材６４と第４パッド電極２４Ｐとの間に、十分な接合強度が得られ難くなる、という事情がある。このようなワイヤボンディングの精度の低下を抑制するために、“片持ち梁”のような形状となる半導体チップ、例えば、第４半導体チップ２４においては、Ｚ軸方向の厚さｔ２４を、他の半導体チップのＺ軸方向の厚さよりも厚くされる。
第７実施形態に係る半導体装置１００ｆにおいて、積層された最下層の半導体チップは、第２半導体チップ２２である。第２半導体チップ２２は、例えば、絶縁性樹脂材３００（図３参照）に比較して、剛性が高い。しかも、第４半導体チップ２４の第７部分３７は、Ｚ軸方向において、例えば、第２部分３２の上に位置する。このため、第４半導体チップ２４は、例えば、参考例に係る半導体装置１００ｒ（図３参照）に比較して、たわみや、それに伴う振動が発生し難くなる。したがって、厚さｔ２４を、薄くすることも可能である。もちろん、厚さｔ２４は、例えば、厚さｔ２３、ｔ２５〜２７より厚くても構わない。
例えば、第７実施形態では、厚さｔ２４は、例えば、第３、第５〜第７半導体チップ２３、２５〜２７のそれぞれのＺ軸方向の厚さｔ２３、ｔ２５〜ｔ２７と同じに設定されている。なお、厚さｔ２３〜ｔ２７は、それぞれ、同じ厚さとしているが、厳密に同じ厚さである必要はない。例えば、厚さｔ２３〜ｔ２７には、それぞれ、許容誤差の範囲内の誤差は含まれる。
第７実施形態によれば、例えば、ワイヤボンディング時に発生し得る、半導体チップの振動を抑制しつつ、第３〜第７半導体チップ２３〜２７のそれぞれのＺ軸方向の厚さｔ２３〜ｔ２７を、互いに等しくできる。これにより、パッケージの、更なる薄型化を図ることができる。
（第８実施形態）
図１７（ａ）は、第８実施形態に係る半導体装置を例示する模式断面図である。図１７（ｂ）は、第８実施形態に係る半導体装置を例示する模式平面図である。図１７（ａ）には、ベース１、第１、第２半導体チップ２１及び２２を示す。図１７（ｂ）には、第２半導体チップ２２を示し、その一部を断面とする。図１７（ｂ）に示す断面は、図１７（ａ）中のＢ−Ｂ線に沿う。なお、図１７（ｂ）は、第２半導体チップ２２をＺ軸方向に沿ってベース１側から第１領域３０に向かって見た図であり、第１〜第４部分３１〜３４のそれぞれが断面として示され、第１領域３０の裏面が平面として示されている。図１７（ａ）に示す断面は、図１７（ｂ）中のＡ−Ａ線に沿う。
図１７（ａ）及び図１７（ｂ）に示すように、第８実施形態に係る半導体装置１００ｇは、例えば、第２実施形態の第２半導体チップ２２の溝１８１に、ノッチ２００Ｘ及び２００Ｙを設けた例である。なお、第１実施形態の第２半導体チップ２２においては、溝１８０に、例えば、ノッチ２００Ｙが設けられる。ノッチ２００Ｘ及び２００Ｙは、例えば、第１領域３０の底面に設けられる。底面は、第２半導体素子部Ｄ２が形成された面に対して、反対に位置した面である。ノッチ２００Ｘは、Ｘ軸方向に延びる。ノッチ２００Ｙは、Ｙ軸方向に延びる。
第４〜第６実施形態において説明したが、溝１８０は、ブレード１５０をウェハＷに、Ｙ軸方向に沿って数回入れることで形成される。また、溝１８１は、ブレード１５０をウェハＷに、さらにＸ軸方向に沿って複数回入れることで形成される。
図１８（ａ）〜図１８（ｃ）は、第８実施形態に係る半導体装置を製造する製造方法の１つを例示する工程順模式断面図である。
図１８（ａ）〜図１８（ｃ）に順に示すように、溝１８０又は１８１は、例えば、刃先が、楕円形状やテーパ形状のブレード１５０を、ウェハＷに複数回入れて形成される。このような溝１８０又は１８１の形成方法であると、ブレード１５０がウェハＷに入る度、第２半導体チップ２２又はウェハＷには、ノッチ２００Ｘ又は２００Ｙが形成される。
このように、刃先が、楕円形状やテーパ形状のブレード１５０を用い、ブレード１５０をウェハＷに複数回入れて、溝１８０又は溝１８１を形成する。これにより、ノッチ２００Ｘ又は２００Ｙは、溝１８０又は溝１８１を形成した後、工程を追加することなく形成することができる。
また、ブレード１５０は、加工時の摩耗などにより、先が細くなりやすい。このため、溝１８０や溝１８１は、底部に向かって細くテーパー形状となることもある。
第８実施形態に係る半導体装置１００ｇによれば、第２半導体チップ２２の溝１８１に、Ｘ軸方向に沿ったノッチ２００Ｘ、及び、Ｙ軸方向に沿ったノッチ２００Ｙを設ける。例えば、ノッチ２００Ｘ及び２００Ｙは、絶縁封止部材８となる絶縁性樹脂を、凹部に導く“ガイド”として機能させることができる。図１７（ｂ）の矢印２１０は、絶縁性樹脂の流れを示す。
半導体装置１００ｇによれば、例えば、絶縁封止部材８によって、第１〜第７半導体チップ２１〜２７を絶縁封止する際に、第１領域３０とベース１との間に得られている凹部に、絶縁封止部材８を充填しやすくなる、という利点を得ることができる。
さらに、硬化後の絶縁封止部材８は、ノッチ２００Ｘ又は２００Ｙがない場合に比較して、凹部内において、第２半導体チップ２２により強固に密着する（アンカー効果）。したがって、絶縁封止部材８と第２半導体チップ２２との密着性が向上し、絶縁封止部材８の剥離を抑制できる、という利点も得ることができる。
（第９実施形態）
図１９（ａ）〜図２１（ｂ）は、第９実施形態に係る半導体パッケージの製造方法を例示する工程順模式断面図である。
図１９（ａ）に示すように、ベース１の上に、第１半導体チップ２１を接着する。ベース１は、複数の配線を含む配線群１１を有する。第１半導体チップ２１は、第１半導体素子部Ｄ１及び第１半導体素子部Ｄ１に電気的に接続された第１パッド電極２１Ｐ（第１パッド電極２１Ｐについては、図２（ｂ）参照）を有する。
次に、図１９（ｂ）に示すように、配線群１１に含まれた配線と第１パッド電極２１Ｐとを電気的に接続する。配線は、第１端子電極７１と電気的に接続されている。例えば、第１端子電極７１と、第１パッド電極２１Ｐとを第１配線部材６１によって電気的に接続する。接続方式は、図示するように、ボンディングワイヤを用いたワイヤボンディング方式であってもよいし、バンプ電極を用いたフリップチップ方式であってもよい。
次に、図２０（ａ）に示すように、ベース１の上に、第２パッド電極２２Ｐ（図３（ａ）及び図３（ｂ）参照）を有する第２半導体チップ２２を接着する。第２半導体チップ２２は、第１半導体チップ２１を、ベース１、第１領域３０、第１部分３１及び第２部分３２に、内包するようにベース１の上に接着される。
次に、図２０（ｂ）に示すように、第２半導体チップ２２の上に、パッド電極を有する複数の半導体チップ、例えば、第３〜第７パッド電極２３Ｐ〜２７Ｐ（図３（ａ）参照）第３〜第７半導体チップ２３〜２７を接着する。この接着に際し、第２〜第７パッド電極２２Ｐ〜２７Ｐは、それぞれ、露出させながら接着する。
図２１（ａ）に示すように、配線群１１に含まれた配線と第２〜第７パッド電極２２Ｐ〜２７Ｐとを電気的に接続する。配線は、第２、第３端子電極７２、７３と電気的に接続されている。例えば、第２端子電極７２、第３端子電極７３、第２〜第７パッド電極２２Ｐ及び２７Ｐを、第２〜第７配線部材６２〜６７によって電気的に接続する。この接続に際しても、図示するワイヤボンディング方式に限らず、フリップチップ方式であってもよい。
なお、ボンディング装置のボンディングツールと半導体チップとの干渉を防ぐためには、図２０（ｂ）に示す工程（ダイマウント）及び図２１（ａ）に示す工程（ワイヤボンディング）を、例えば、以下のように行えばよい。
（１）第２、第３、第６半導体チップ２２、２３及び２６のダイマウント
（２）第２、第３、第５配線部材６２、６３及び６５のワイヤボンディング
（３）第４、第７、第５半導体チップ２４、２７及び２５のダイマウント
（４）第４、第６、第７配線部材６４、６６及び６７のワイヤボンディング
上記（１）〜（４）の順で、ダイマウント及びワイヤボンディングを行うことで、ボンディングツールと半導体チップとの干渉を防ぐことができる。
次に、図２１（ｂ）に示すように、少なくともベース１の上において、少なくとも第２〜第７半導体チップ２２〜２７を絶縁封止部材８で封止する。本例では、さらに、第１半導体チップ２１も、絶縁封止部材８で封止した例が示されている。絶縁封止部材８で封止した後、絶縁封止部材８の表面に、形式番号等の意匠（図示せず）を印字する。
次に、図１（ｂ）に示すように、ベース１に、外部端子９を形成する。外部端子９は、例えば、バンプ電極である。例えば、これらのような工程を経て、実施形態に係る半導体装置が封止された半導体パッケージが製造される。
以上、実施形態によれば、パッケージの薄型化が可能な半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法を提供できる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、実施形態の半導体装置が含むベース１、第１半導体チップ２１及び第２半導体チップ２２等の各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。例えば、実施形態においては、第２半導体チップ２２は半導体メモリチップとし、第１半導体チップ２１はコントローラチップとしたが、これに限られるものではない。
各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例、及び、修正例に想到し得るものであり、それら変更例、及び、修正例についても本発明の範囲に属するものと了解される。
本発明の実施形態を説明したが、実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…ベース、１１…配線群、２１〜２７…第１〜第７半導体チップ、２１Ａ〜２７Ａ…接着部、２１Ｐ〜２７Ｐ…第１〜第７パッド電極、２２ｒ…第２半導体チップ、３０…第１領域、３１〜３６…第１〜第６部分、４１〜４４…第１〜第４端面、５１〜５４…第１〜第４角部、６１〜６７…第１〜第７配線部材、７１〜７３…第１〜第３端子電極、７５…クリアランス、８…絶縁封止部材、９…外部端子、１００ａ…半導体装置（第１実施形態）、１００ａａ…半導体装置（第１実施形態：第１変形例）、１００ａｂ…半導体装置（第１実施形態：第２変形例）、１００ａｃ…半導体装置（第１実施形態：第３変形例）、１００ａｄ…半導体装置（第１実施形態：第４変形例）、１００ｂ…半導体装置（第２実施形態）、１００ｃ…半導体装置（第３実施形態）、１００ｆ…半導体装置（第６実施形態）、１００ｇ…半導体装置（第７実施形態）、１１０…表面保護テープ、１２０…研削砥石、１３０…ダイシングリング、１４０ａ…ＤＡＦ、１４０ｂ…接着樹脂、１４０ｃ…基材、１５０…ブレード、１６０…ダイシングライン、１６０ａ…ハーフカット溝、１７０…第１ダイシングテープ、１７１…第２ダイシングテープ、１８０…溝、１８１…溝、１８２…凹部、２００Ｘ、２００Ｙ…ノッチ、２１０…絶縁樹脂の流れ、３００…絶縁性樹脂材、Ｄ１〜Ｄ７…第１〜第７半導体素子部、Ｗ…ウェハ、ｔ２２ｒ、ｔ２２〜ｔ２７、ｔ３０…厚さ

Claims (11)

  1. 配線を有するベースと、
    第１半導体素子部を有する第１半導体チップと、
    第２半導体素子部を有し、前記配線の少なくとも１つを介して前記第１半導体チップと電気的に接続された第２半導体チップであって、
    前記第２半導体素子部を含む第１領域と、前記第１領域と連続した第１部分と、前記第１領域と連続し、前記ベースから前記第１領域に向かう第１方向と交差する第２方向において前記第１部分と離れた第２部分と、前記第１領域、前記第１部分、及び、前記第２部分に囲まれ、前記第１方向及び前記第２方向のそれぞれと交差する第３方向に延びた溝と、前記溝に設けられ、前記溝に沿って延びたノッチと、を含む、前記第２半導体チップと、
    少なくとも一部が前記溝に設けられた絶縁封止部材と、
    を備え、
    前記第１半導体チップの少なくとも一部、前記第１部分、前記第２部分、及び、前記溝のそれぞれは、前記ベースと前記第１領域との間に位置した、半導体装置。
  2. 配線を有するベースと、
    第１半導体素子部を有する第１半導体チップと、
    第２半導体素子部を有し、前記配線の少なくとも１つを介して前記第１半導体チップと電気的に接続された第２半導体チップであって、
    前記第２半導体素子部を含む第１領域と、
    前記第１領域と連続した第１部分と、
    前記第１領域と連続し、前記ベースから前記第１領域に向かう第１方向と交差する第２方向において前記第１部分と離れた第２部分と、
    前記第１領域と連続し、前記第１方向及び前記第２方向のそれぞれと交差する第３方向において前記第１部分及び前記第２部分と離れた第３部分と、
    前記第１領域と連続し、前記第２方向において前記第３部分と離れ、前記第３方向において前記第１部分及び前記第２部分と離れた第４部分と、
    前記第２方向及び前記第３方向にそれぞれ延びた溝と、
    前記溝に設けられ、前記溝に沿って延びたノッチと、を含む、前記第２半導体チップと、
    少なくとも一部が前記溝に設けられた絶縁封止部材と、
    を備え、
    前記第１半導体チップの少なくとも一部、前記第１〜第４部分、及び、前記溝のそれぞれは、前記ベースと前記第１領域との間に位置した、半導体装置。
  3. 前記絶縁封止部材は、前記ベースの上に設けられ、前記第１半導体チップと前記第２半導体チップを囲む請求項１または２に記載の半導体装置。
  4. 前記第１領域は、平面を含み、
    前記平面は、前記第２方向と、前記第３方向と、に広がり、
    前記第１半導体チップの少なくとも一部は、前記溝に位置した、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第２半導体チップは、前記第２半導体素子部と電気的に接続されたパッド電極を、さらに含み、
    前記パッド電極は、前記第１方向において前記第１部分の上に位置した、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第１半導体チップと電気的に接続された第３半導体チップをさらに備え、
    前記第１領域は、前記第１半導体チップと前記第３半導体チップとの間に位置する、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第２半導体チップの上に、前記第１方向に積層された複数の半導体チップを、さらに備え、
    前記複数の半導体チップの少なくとも１つは、前記第１方向において、前記第１部分及び前記第２部分の少なくとも１つとオーバーラップした第７部分、前記第２半導体チップからオーバーハングした第８部分、半導体素子部、及び、前記半導体素子部と電気的に接続されたパッド電極を有し、
    前記パッド電極は、前記第８部分に配置された、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 半導体素子部を備えた第１面と、前記第１面と離れた第２面と、を含むウェハの前記第２面を後退させる工程と、
    前記ウェハの第２面に接着樹脂を接着する工程と、
    前記ウェハを、前記第１面から前記第２面に向かう第１方向と交差する第２方向と、前記第１方向、及び、前記第２方向と交差する第３方向とに沿ってダイシングし、前記ウェハを複数の半導体チップに分離する工程と、
    前記ウェハの前記第２面を前記接着樹脂ごと加工し、前記複数の半導体チップのそれぞれに溝又は凹部を形成する工程と、を備え、
    前記複数の半導体チップのそれぞれに溝又は凹部を形成する工程は、
    (a) 前記ウェハを複数の半導体チップに分離する工程の前
    (b) 前記ウェハを複数の半導体チップに分離する工程の後
    前記(a)または(b)に行う、半導体装置の製造方法。
  9. 半導体素子部を備えた第１面と、前記第１面と離れた第２面と、を含むウェハを、前記第１面から前記第２面に向かう第１方向と交差する第２方向と、前記第１方向、及び、前記第２方向と交差する第３方向とに沿って、前記ウェハの前記第１面から前記第１方向の途中までダイシングし、
    前記ウェハの前記第２面を後退させ、前記ウェハを複数の半導体チップに分離し、
    前記複数の半導体チップに分離された前記ウェハの第２面に接着樹脂を接着し、
    前記複数の半導体チップに分離された前記ウェハの前記第２面を前記接着樹脂ごと加工し、前記複数の半導体チップのそれぞれに溝又は凹部を形成する、半導体装置の製造方法。
  10. 前記溝の形成は、前記ウェハにブレードを複数回入れて行い、前記溝には前記ブレードの先端によって複数のノッチが形成される請求項８または９に記載の半導体の製造方法。
  11. 複数の配線を含む配線群を有するベースの上に、第１半導体素子部及び前記第１半導体素子部に電気的に接続された第１パッド電極を有する第１半導体チップを接着し、
    前記配線と前記第１パッド電極とを電気的に接続し、
    前記ベースの上に、第２半導体素子部及び前記第２半導体素子部に電気的に接続された第２パッド電極を有し、前記第２半導体素子部を含む第１領域と、前記第１領域と連続した第１部分と、前記第１領域と連続し、前記ベースから前記第１領域に向かう第１方向と交差する第２方向において前記第１部分と離れた第２部分と、前記第１領域、前記第１部分、前記第２部分に囲まれた溝と、前記溝に設けられ前記溝に沿って延びたノッチを含む第２半導体チップを、前記ベース、前記第１領域、前記第１部分及び前記第２部分に、前記第１半導体チップの少なくとも一部を内包するように接着し、
    前記第２半導体チップの上に、第３パッド電極を有する第３半導体チップを、前記第２及び第３パッド電極を露出させて接着し、
    前記配線と前記第２及び第３パッド電極とを電気的に接続し、
    少なくとも前記ベースの上において、前記第１、第２、第３半導体チップを絶縁封止部材で封止し、
    前記ベースに、外部端子を形成する、半導体パッケージの製造方法。
JP2017163602A 2017-08-28 2017-08-28 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法 Active JP6755842B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017163602A JP6755842B2 (ja) 2017-08-28 2017-08-28 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法
US15/996,895 US10510726B2 (en) 2017-08-28 2018-06-04 Semiconductor device, method for manufacturing semiconductor device, and method for manufacturing semiconductor package
TW107119256A TWI668827B (zh) 2017-08-28 2018-06-05 半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法
KR1020180069667A KR102122271B1 (ko) 2017-08-28 2018-06-18 반도체 장치, 반도체 장치의 제조 방법 및 반도체 패키지의 제조 방법
CN201810641693.0A CN109427761B (zh) 2017-08-28 2018-06-21 半导体装置、半导体装置的制造方法以及半导体封装的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017163602A JP6755842B2 (ja) 2017-08-28 2017-08-28 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2019041053A JP2019041053A (ja) 2019-03-14
JP6755842B2 true JP6755842B2 (ja) 2020-09-16

Family

ID=65437586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017163602A Active JP6755842B2 (ja) 2017-08-28 2017-08-28 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US10510726B2 (ja)
JP (1) JP6755842B2 (ja)
KR (1) KR102122271B1 (ja)
CN (1) CN109427761B (ja)
TW (1) TWI668827B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161007A (ja) 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
CN111477621B (zh) * 2020-06-28 2020-09-15 甬矽电子(宁波)股份有限公司 芯片封装结构、其制作方法和电子设备
JP2022039620A (ja) * 2020-08-28 2022-03-10 キオクシア株式会社 半導体装置
KR20220085137A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법
TWI778560B (zh) * 2021-03-30 2022-09-21 力成科技股份有限公司 封裝結構及其製造方法
JP2023121355A (ja) * 2022-02-21 2023-08-31 キオクシア株式会社 半導体装置および半導体装置の製造方法
JP2023129959A (ja) * 2022-03-07 2023-09-20 キオクシア株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507059A (ja) 1973-05-21 1975-01-24
JP3780222B2 (ja) 2001-08-31 2006-05-31 三菱電機株式会社 中空封着パッケージおよびその製造方法
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP3885670B2 (ja) 2002-06-19 2007-02-21 松下電器産業株式会社 半導体装置
JP4052078B2 (ja) 2002-10-04 2008-02-27 富士通株式会社 半導体装置
JP3842751B2 (ja) 2003-03-26 2006-11-08 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置の製造方法
TWI278947B (en) * 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof
JP2006210402A (ja) * 2005-01-25 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置
JP4716836B2 (ja) 2005-10-05 2011-07-06 パナソニック株式会社 半導体装置
US20080054451A1 (en) * 2006-09-06 2008-03-06 Michael Bauer Multi-chip assembly
SG148054A1 (en) 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
JP2009016717A (ja) 2007-07-09 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009026843A (ja) 2007-07-18 2009-02-05 Toshiba Corp 半導体装置
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
KR20110083969A (ko) * 2010-01-15 2011-07-21 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8742872B2 (en) 2010-03-18 2014-06-03 Panasonic Corporation MEMS element, and manufacturing method of MEMS element
TWM406260U (en) 2011-01-14 2011-06-21 Walton Advanced Eng Inc Semiconductor package having arch supporting at sides of interposer
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
JP5840479B2 (ja) 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
KR20170014746A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure

Also Published As

Publication number Publication date
KR102122271B1 (ko) 2020-06-15
CN109427761A (zh) 2019-03-05
TW201913933A (zh) 2019-04-01
US20190067250A1 (en) 2019-02-28
JP2019041053A (ja) 2019-03-14
KR20190024634A (ko) 2019-03-08
CN109427761B (zh) 2022-10-21
TWI668827B (zh) 2019-08-11
US10510726B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
JP6755842B2 (ja) 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
US9397072B2 (en) Method of manufacturing semiconductor device
JP5215244B2 (ja) 半導体装置
US20160329304A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR102450575B1 (ko) 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
US20210082895A1 (en) Semiconductor device and manufacturing method thereof
US10607964B2 (en) Semiconductor device
KR20150060758A (ko) 반도체 장치 및 그 제조방법
US11705430B2 (en) Semiconductor package including mold layer having curved cross-section shape
JP6213554B2 (ja) 半導体装置
JP6495692B2 (ja) 半導体装置及びその製造方法
US10811391B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5547703B2 (ja) 半導体装置の製造方法
CN109524389B (zh) 半导体装置
JP2011023709A (ja) 半導体装置及びその製造方法
WO2014103855A1 (ja) 半導体装置およびその製造方法
JP2022036756A (ja) 半導体装置
JP2023121355A (ja) 半導体装置および半導体装置の製造方法
WO2017199278A1 (ja) 半導体装置
JP2011228467A (ja) 半導体装置及びその製造方法
JP2003017630A (ja) 半導体装置
JP2004134706A (ja) 半導体集積回路装置、リードフレーム及び半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200826

R151 Written notification of patent or utility model registration

Ref document number: 6755842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151