JP2011023709A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011023709A
JP2011023709A JP2010132157A JP2010132157A JP2011023709A JP 2011023709 A JP2011023709 A JP 2011023709A JP 2010132157 A JP2010132157 A JP 2010132157A JP 2010132157 A JP2010132157 A JP 2010132157A JP 2011023709 A JP2011023709 A JP 2011023709A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
integrated circuit
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010132157A
Other languages
English (en)
Inventor
Hiroshi Murayama
啓 村山
Mitsuhiro Aizawa
光浩 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010132157A priority Critical patent/JP2011023709A/ja
Priority to US12/813,570 priority patent/US20100320598A1/en
Publication of JP2011023709A publication Critical patent/JP2011023709A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップ積層体の電気的特性及び機械的強度を向上させ、形成工程を簡素化して生産性を向上させる半導体装置を提供する。
【解決手段】半導体装置の製造方法は、半導体チップ上のパッドに導電性連結材の第１の端部を接続する第１の接続工程Ｓ１０１（Ｓ１０１ａ、Ｓ１０１ｂ、Ｓ１０１ｃ）と、前記半導体チップを積層してチップ積層体を形成するチップ積層工程Ｓ１０２（Ｓ１０２ａ、Ｓ１０２ｂ）と、前記チップ積層体を基板の取り付け面上に取り付け、前記導電性連結材の第２の端部と前記基板上の接続端子とを導電接続させる第２の接続工程Ｓ１０３とを有し、前記第１の接続工程Ｓ１０１（Ｓ１０１ａ、Ｓ１０１ｂ、Ｓ１０１ｃ）は、前記導電性連結材を波形形状に形成する波形形成工程を有する。
【選択図】図２

Description

本発明は、半導体チップを積層した半導体チップ積層体を有する半導体装置及びその製造方法に関する。
複数個の半導体チップを積層する積層型半導体装置は、スタックパッケージと呼ばれており、半導体自体の新規開発を行わなくとも、既に使用されている半導体を組合せて所定の機能を発揮させることのできるパッケージとして、知られている。具体的な形態としては、例えば、特許文献１に示すようなチップ積層型の半導体装置が提案されている。
特開２００９−２７０４１号公報
図１は、従来の技術における、半導体チップを積層した積層型半導体装置１００を例示する図である（特許文献１）。図１の（ａ）においては、３個の半導体チップ１０１が接着層１０２を介して積層体１０３を形成している。半導体チップ１０１上の電極端子１０４に金ワイヤ１０５が接続され、金ワイヤ１０５は、半導体チップ１０１の側面の線状の導電性ペースト１０６によって導電接続されて、積層体１０３における電気的接続がなされている。
しかしながら、金ワイヤ１０５を半導体チップ１０１に設ける際には、新たな金属箔１０７を準備し、その上にワイヤボンディングを行う工程（図１の（ｂ））が必要である。
さらに、導電性ペースト１０６による導電接続に際しては、導電性ペースト１０６ａを付着させた転写ワイヤ１０８を用いた塗布・接続の工程を要する。
そして、このような導電性ペーストを有する接続部分の構成によって、積層型半導体装置の電気的特性の向上が妨げられることがあった。また、積層型半導体装置が配線基板に接続されている場合には、熱膨張差等に起因する、配線基板と導電接続部との間の内部応力の発生に対し、十分に対応できない場合があった。以上のように、従来の技術においては、電気的特性、機械的特性及び工程の簡素化の点で問題があった。
本発明は、これらの問題点を解決するためになされたものであって、チップ積層体の電気的特性及び機械的強度をさらに向上させ、また、形成工程を簡素化して生産性を向上させることを目的とする。
上記目的を達成するため、本発明の一観点によれば、半導体チップ上のパッドに導電性連結材の第１の端部を接続する第１の接続工程と、前記半導体チップを積層してチップ積層体を形成するチップ積層工程と、前記チップ積層体を基板の取り付け面上に取り付け、前記導電性連結材の第２の端部と前記基板上の接続端子とを導電接続させる第２の接続工程とを有し、前記第１の接続工程は、前記導電性連結材を波形形状に形成する波形形成工程を有し、前記チップ積層体を形成する半導体チップのうち少なくとも１つの半導体チップは他の半導体チップと異なる長さの導電性連結材を設けられており、前記導電性連結材はボンディングワイヤで形成され、前記第２の接続工程は前記チップ積層体を形成する前記半導体チップから延びる前記導電性連結材の前記第２の端部を前記基板上の前記接続端子上に揃える半導体装置の製造方法が提供される。
本発明の一観点によれば、取り付け面と前記取り付け面に設けられた複数の接続端子を有する基板と、前記基板上に設けられ、複数の半導体チップが絶縁材料を介して積層されたチップ積層体を備え、前記チップ積層体を形成する半導体チップは、集積回路面と、前記集積回路面上に、前記集積回路面の少なくとも１つのエッジ部に沿って設けられた複数のパッドと、波形形状を有すると共に、対応するパッドに接続される第１の端部と、前記少なくとも１つのエッジ部から外側に延出し前記基板上の対応する接続端子に接続する第２の端部を備えた複数の導電性連結材を有し、前記チップ積層体を形成する半導体チップのうち少なくとも１つの半導体チップの導電性連結材は他の半導体チップの導電性連結材と異なる長さを有し、前記導電性連結材はボンディングワイヤで形成され、前記チップ積層体を形成する前記半導体チップから延びる前記導電性連結材の前記第２の端部を前記基板上の前記接続端子上で揃えられている半導体装置が提供される。
本発明によれば、半導体チップ積層体の電気的特性及び機械的強度をさらに向上させ、また、半導体装置の形成工程を簡素化して生産性を向上させることができる。
従来の積層型半導体装置を例示する図である。 本発明の第１の実施の形態に係る半導体装置の製造方法のステップを例示するフローチャートである。 本発明の第１の実施の形態に係る半導体装置の製造方法を例示する断面図である。 ボンディングワイヤの各種形状を拡大して示す断面図である。 ボンディングワイヤが設けられた半導体チップの集積回路面に絶縁樹脂が塗布された状態を示す断面図である。 ボンディングワイヤ及び絶縁樹脂が設けられた半導体チップが積層されて配線基板上に設けられた状態を拡大して示す断面図である。 チップ積層体のボンディングワイヤの端部が配線基板に接続された状態を拡大して示す断面図である。 第１の実施の形態の変形例に係る半導体装置の製造方法を拡大して例示する断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法で用いるボンディングツールを例示する図である。 完成されたチップ積層体が樹脂封止された状態を拡大して示す断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を拡大して例示する断面図である。 本発明の第３の実施の形態に係る半導体装置の製造方法を拡大して例示する断面図である。 第３の実施の形態の変形例に係る半導体装置の製造方法を拡大して例示する断面図である。 本発明の第４の実施の形態に係る半導体装置の製造方法を拡大して例示する断面図である。 本発明の第５の実施の形態に係る半導体装置の製造方法においてチップ積層体のボンディングワイヤの端部が配線基板に接続された状態を拡大して示す断面図である。 本発明の第６の実施の形態に係る半導体装置の製造方法を拡大して例示する断面図である。
以下、図面を参照して、本発明を実施するための最良の実施の形態を説明する。
〈第１の実施の形態〉
図２は、本発明の第１の実施の形態に係る半導体チップ積層体の製造方法のステップを例示するフローチャートである。半導体装置の製造方法のステップは、（Ｓ１００：準備）、（Ｓ１０１：第１の接続または連結材接続）、（Ｓ１０２：チップ積層）、（Ｓ１０３：第２の接続または積層体・基板接続）及び（Ｓ１０４：樹脂封止）の各工程を有している。以下各工程について、対応する図を参照しながら、説明する。
（Ｓ１００：準備工程）
例えば、外径が６インチ、８インチまたは１２インチの半導体ウエハを準備し、バックグラインド等による薄型化を施し、さらに個々の半導体チップにダイシング（個片化）する。ダイシングを終えた半導体チップは、ダイシングテープ上に置かれている。
（Ｓ１０１：第１の接続工程）
第１の接続工程Ｓ１０１は、半導体チップ載置工程Ｓ１０１ａ及び導電性連結材接続工程Ｓ１０１ｂを含む。半導体チップ載置工程Ｓ１０１ａにおいて、準備工程Ｓ１００で準備した個々の半導体チップを、ダイシングテープからピックアップして、仮接着フィルム上に載置する。仮接着フィルムの材質としては、例えば、ポリエステルフィルムを使用することができる。導電性連結材接続工程Ｓ１０１ｂにおいて、半導体チップ上のパッドに、導電性連結材を接続する。導電性連結材としては、例えば、ボンディングワイヤを使用する。
図３は、本発明の第１の実施の形態に係る半導体装置の製造方法を例示する断面図である。図３の（ａ）は、ボンディングワイヤ３４ａ，３４ｂを、仮接着フィルム３１上に載置された半導体チップ３２ａ，３２ｂのパッド３３に接続した状態を示す図である。ボンディングワイヤ３４ａ，３４ｂは、それぞれの半導体チップ３２ａ，３２ｂが積層されるチップ積層体の設計仕様に応じて、異なる長さに切断される。ボンディングワイヤ３４ａ，３４ｂの切断の方法は、例えば、ワイヤボンダ装置のキャピラリ及びクランプ等（図示せず）を用いて行う。図３の（ａ）において、ボンディングワイヤ３４ａの長さを、３４ｂの長さより長く設定しているのは、チップ積層体において、上側になる半導体チップ３２ａの有するボンディングワイヤ３４ａの長さを長く設定しているためである。このようなボンディングワイヤ３４ａ，３４ｂの長さの設定によって、後出の図７に示すように、接続を完了したときの各ボンディングワイヤの端部を揃えることができる。なお、各ボンディングワイヤ３４ａ，３４ｂの長さの設定については、配線基板上における熱圧着時等に変形するボンディングワイヤ３４ａ，３４ｂの変形量も、予め考慮する。
ボンディングワイヤ３４ａ，３４ｂの材質としては、金（Ａｕ）、銅（Ｃｕ）、このような金属の合金等を使用することができ、その直径は例えば１５μｍ〜３０μｍである。
また、半導体チップ３２ａ，３２ｂの厚さは、例えば、４０〜５０μｍであるが、半導体チップ３２ａ，３２ｂの機能、製品の用途等に応じて様々な値を有する。
図３の（ａ）に示すボンディングワイヤ３４ａ，３４ｂの形成のためには、例えば、図３の（ｂ）に示すような方法を用いることができる。この方法においては、半導体チップ３２の間隙３５を跨ぐ形状をもって、パッド３３同士を導電性連結材３６で連結する。多数のチップ積層体を製造する場合に、各チップ積層体における同一の積層位置に対応する、同一の形態の半導体チップ３２を製造するには、図３の（ｂ）に示すように、導電性連結材３６をその中間点３７において切断し、切断回数を減少させて、効率良く製造することができる。
第１の接続工程Ｓ１０１は、波形整形工程Ｓ１０１ｃを含んでも良い。波形整形工程Ｓ１０１ｃは、切断後の導電性連結材３６であるボンディングワイヤ３４（３４ａまたは３４ｂ）の形状を、Ｓ字状、またはＳ字が連続する波形（なみがた）形状に形成しておくことによって、後の第２の接続工程Ｓ１０３において、円滑にボンディングワイヤ３４の接続をすることができる。例えば、ワイヤボンダ装置のループコントロールの機能の使用に際して、リバースモーション等、ボンディングワイヤ３４に波形形状への成形を施す作動要素を制御系に組み込んでおくと、効果的な製造を行うことができる。
図４は、ボンディングワイヤの各種形状を拡大して示す断面図である。図４の（ａ）は、パッド３３へ連結後のボンディングワイヤ３４を、ループコントロールによってアルファベットのＳ字の波形形状に形成した状態を示している。図４の（ｂ）は、パッド３３と連結するボンディングワイヤ３４の向きが、半導体チップ３２の集積回路面（即ち、半導体チップ３２の上面）に平行となる連結の状態を示している。図４の（ｃ）は、ボンディングワイヤ３４が２箇所の変曲点をもつように、（ａ）の形状にさらに凸型の波を加えたＳ字が連続する形状を示している。図４の（ｄ）も、（ｃ）の場合と同様に、（ｂ）の形状にさらに波形形状を加えたものであり、パッド３３と連結するボンディングワイヤ３４の向きが、半導体チップ３２の集積回路面（即ち、半導体チップ３２の上面）に平行となる。
なお、図４の（ａ）〜（ｄ）のそれぞれのボンディングワイヤ３４の長さは、チップ積層体に積層されるときの半導体チップ３２の位置及び接続されるときの変形量に応じて設定すれば良い。
ボンディングワイヤ３４に波形形状を形成して図４の（ａ）〜（ｄ）に示すような形状とする波形形成工程Ｓ１０１ｃによって、後述の第２の接続工程Ｓ１０３におけるボンディングワイヤ３４の配線基板への接続をより円滑に行うことができる。また、熱膨張率の違いにより半導体チップ３２のパッド３３等と配線基板との間に内部応力が発生するような状態であっても、波形形状とされたボンディングワイヤ３４の弾性変形によって、柔軟に応力吸収を図ることができる。
（Ｓ１０２：チップ積層工程）
図５は、ボンディングワイヤ３４が設けられた半導体チップ３２について、その集積回路面４１側に絶縁樹脂４２を塗布した状態を示す図である。
チップ積層工程Ｓ１０２は、樹脂塗布工程Ｓ１０２ａ及び積層工程Ｓ１０２ｂを有する。樹脂塗布工程Ｓ１０２ａでは、図５に示すようにボンディングワイヤ３４が設けられた半導体チップ３２の集積回路面４１に絶縁樹脂４２が塗布される。積層工程Ｓ１０２ｂでは、図５に示す半導体チップ３２が後述するように積層される。
半導体チップ３２を積層したときに、ボンディングワイヤ３４が、半導体チップ３２表面またはエッジ部に接触しないように、ボンディングワイヤの形状を保つ必要がある。ただし、半導体チップ３２の表面またはエッジ分等について、例えば二酸化珪素（ＳｉＯ２）等を用いて保護・絶縁する工程を設ける場合等には、表面またはエッジ部等への接触の問題は生じない。
図５において、ボンディングワイヤ３４のパッド３３と接続している部分の形状については、ボンディングワイヤ３４の下側と集積回路面４１との間隔ｄ１は、例えば、１０μｍである。また、ボンディングワイヤ３４の上側と絶縁樹脂４２の表面４３との距離ｄ２は、例えば、１０μｍである。
塗布工程Ｓ１０２ａにおける絶縁樹脂４２の塗布の方法としては、周知のスクリーン印刷法、スピンコート法またはフィルム状シートの貼り付け等の方法を用いる。絶縁樹脂４２の材質としては、例えば、エポキシ系樹脂等を使用する。また、絶縁樹脂４２に熱可塑性樹脂を使用して熱処理を施すことで、次の積層工程Ｓ１０２ｂに備えて絶縁樹脂４２を仮硬化させるようにしても良い。仮硬化の温度としては、例えば、スクリーン印刷法の場合１２５℃、スピンコート法の場合１２５℃、フィルム状シート使用の場合８０℃である。
なお、導電性連結材接続工程Ｓ１０１ｂと樹脂塗布工程Ｓ１０２ａの各工程は、その順序を入れ換えて実施してもよい。樹脂塗布工程Ｓ１０２ａを導電性連結材接続工程Ｓ１０１ｂより前に行う場合には、ボンディングワイヤ３４との干渉がなく、絶縁樹脂４２の半導体チップ３２への塗布をより容易に行うことができる。
図６は、ボンディングワイヤ３４及び絶縁樹脂４２が設けられた半導体チップ３２が積層されて配線基板（または、回路基板）５１の取り付け面上に載置された状態をして示す断面図である。導電性連結材接続工程Ｓ１０２ｂでは、図５における仮接着フィルム３１上に置かれた個々の半導体チップ３２をピックアップしてチップ積層を行うことで図６に示すチップ積層体５２を形成する。
チップ積層体５２の形成のための装置としては、ダイマウント装置（図示せず）またはフリップチップマウンタ装置（図示せず）を使用し、半導体チップ３２のアライメントと固定を行う。図６では、半導体チップ３２の集積回路面４１が配線基板５１の取り付け面（または、上面）と対向しており、すなわち、各半導体チップ３２が下向きであるので、ピックアップの際に、図４において半導体チップ３２を仮接着フィルム３１上の位置から反転させて、その後半導体チップ３２の積層を行う。チップ積層体５２の配線基板５１への搭載における最下層の半導体チップ３２の絶縁樹脂４２による固定は、例えば、１５０℃の温度で３０分の温度条件により行う。
（Ｓ１０３：第２の接続工程）
図７は、各々の半導体チップ３２に設けられたボンディングワイヤ３４の端部が、配線基板５１上の接続端子６１上において接続され、全体として完成されたチップ積層体６２が形成された状態を拡大して示す断面図である。
第２の接続工程Ｓ１０３では、図６において積層された各々の半導体チップ３２の側面から、波形形状に成形されたボンディングワイヤ３４が突出し、それぞれの端部が、配線基板５１の接続端子６１上で揃えられた（即ち、接続端子６１に対してアライメントされた）状態で、例えばワイヤボンダの加熱、加圧により接続されて、図７に示す完成されたチップ積層体６２が形成される。ボンディングワイヤ３４は、導電性連結材接続工程Ｓ１０１ｂの後の波形整形工程Ｓ１０１ｃにおいて波形形状に成形されているので、ボンディングワイヤ３４の端部の接続端子６１への接続を円滑に行うことができる。
図８は、第１の実施の形態の変形例に係る半導体装置の製造方法を拡大して例示する断面図である。図８中、図７と同一部分には同一符号を付し、その説明は省略する。
本変形例では、図８に示すように、各半導体チップ３２の集積回路面４１とは反対側の面のうち、少なくともボンディングワイヤ３４が外側に延出するエッジ部に沿って切欠き部（または、斜面）３２１が設けられている。つまり、切欠き部３２１は、パッド３３が設けられている集積回路面４１とは反対側の面の少なくともエッジ部に沿って設けられている。例えば、図８において最上層の半導体チップ３２から大略下方向に延出しているボンディングワイヤ３４は、最上層の半導体チップ３２の真下に設けられている下側の半導体チップ３２に切欠き部３２１が設けられていることによって、下側の半導体チップ３２の面及びエッジ部から十分な間隙（クリアランス）を有する。このように半導体チップ３２に切欠き３２１を設けることで、ボンディングワイヤ３４の半導体チップ３２の表面またはエッジ部等への接触を避けることが可能である。半導体チップ３２の切欠き３２１の方法としては、例えば、半導体チップ３２を個片化する際に、ダイサ装置（図示せず）を用いたベベルカットを行う等の方法を使用することができる。
図８において、ボンディングワイヤ３４は下方向に延出するので、最上層の半導体チップ３２に切欠き部３２１を設ける必要はない。また、切欠き部３２１は、丸みを有しても良い。
図９は、第２の接続工程Ｓ１０３において使用するワイヤボンダ装置のボンディングツール７０の先端部を例示する図である。図９の（ａ）は、ボンディングツール７０の斜視図であり、（ｂ）は矢視Ｚの向きから見た底面図であり、（ｃ）は矢視Ｘ−Ｘの側面図であり、（ｄ）は矢視Ｙ−Ｙの側面図である。
図９の（ｂ）における中央の孔部７４は、ボンディングワイヤ３４を通過させるための貫通孔であり、ボンディングツール７０はキャピラリの機能を有している。また、ボンディングツール７０は、底面部７１と、溝７２，７３とを有している。底面部７１は、図７における配線基板５１の面に当接するとともに、図９の（ｃ）、（ｄ）に示す溝７２，７３の深さｈ１，ｈ２の効果によって、重ねてボンディングされるボンディングワイヤ３４に対して、適度な押圧力と加熱または振動を与える機能を有している。深さの異なる溝７２及び溝７３を使い分けることにより、一括してボンディングされるボンディングワイヤ３４の数が増加した場合であっても、ボンディングツール７０を９０度回転させた位置に設定変更して、その数の多少に応じた溝７２，７３の選択が可能である。溝７２，７３の深さｈ１，ｈ２及び開口部の開口角度θ１，θ２は、対象のボンディングの部位の条件に応じて適切に選択すれば良い。さらに、それぞれの溝７２，７３に傾斜をもたせて深さｈ１，ｈ２を変化させることで、ボンディングの精度を向上させることができる。
なお、半導体チップ３２の設計に応じて、半導体チップ３２の集積回路面４１上の１つの辺（エッジ部）に沿って、一または複数のパッド３３が設けられる。完成されたチップ積層体６２の各半導体チップ３２の集積回路面４１の１つの辺（エッジ部）に沿って１つのパッド３３が配置され、そのパッド３３に１つのボンディングワイヤ３４が接続されて配置されている場合、上記のボンディングツール７０を用いることができる。一方、完成されたチップ積層体６２の各半導体チップ３２の集積回路面４１の１つの辺（エッジ部）に沿って列状に複数のパッド３３が配置され、それぞれのパッド３３にボンディングワイヤ３２が接続されて列状に配置されている場合、ボンディングツール７０の構成は、各半導体チップ３２の集積回路面４１の１つの辺（エッジ部）に沿って設けられたボンディングワイヤ３４の数に対応した複数の溝７２，７３を含むように変更すれば良い。後者の場合、図９の（ｃ）の側面図において溝７２が櫛歯状に設けられ、図９の（ｄ）の側面図において溝７３が櫛歯状に設けられたボンディングツールを使用して、各半導体チップ３２の複数のボンディングワイヤ３４を同じ完成されたチップ積層体６２の他の半導体チップ３２の対応する複数のボンディングワイヤ３４に同時に、即ち、一括して接続することができる。
（Ｓ１０４：樹脂封止工程）
図１０は、完成されたチップ積層体６２が樹脂封止された状態を拡大して示す断面図である。図１０は、第２の接続工程Ｓ１０３の後に、図７い示す完成されたチップ積層体６２、接続端子６１と接続されたボンディングワイヤ３４及び配線基板５１について、その全体または一部が樹脂封止された半導体チップ積層体８１を示している。樹脂封止工程Ｓ１０４における樹脂封止の方法としては、トランスファーモールド法またはポッティング法等を使用する。図１０の例では、半導体チップ３２からの放熱等のために、最上層の半導体チップ３２の集積回路面４１とは反対側の裏面８２を封止樹脂８３の表面に露出させており、ボンディングワイヤ３４は封止樹脂８３により完全に封止されているが、半導体装置の使用条件に応じて、最上層の半導体チップ３２の裏面８２を封止樹脂８３により封止することも可能であり、さらに、他の種々の封止の形態をとることができる。
上記の如く、半導体チップ３２と配線基板５１との熱膨張差に起因する内部応力がパッド３３の箇所等に発生するような状態になった場合であっても、ボンディングワイヤ３４の弾性によって熱膨張差に起因する内部応力を吸収することができる。さらに、封止樹脂８３によってボンディングワイヤ３４の自由な動きが妨げられて上記内部応力の吸収に支障が生じることがないように、ボンディングワイヤ３４の封止箇所を限定した樹脂封止を行うことが効果的である。
〈第１の実施の形態の効果〉
本実施の形態によれば、チップ積層体の各々の半導体チップに接続されたボンディングワイヤの長さを短縮することができ、さらに、チップ積層体と配線基板の導電接続を、導電ペースト等の材料を使用せず、ボンディングワイヤのみで接続することができる。従って、従来の積層型半導体装置と比較して、本実施の形態により製造された半導体装置の半導体チップ積層体のインダクタンス（Ｌ）を含む電気的特性が大幅に向上できる。
また、ボンディングワイヤの形状については、半導体チップのパッドとの連結部と、配線基板上の接続端子における接続点との中間部分の形状が、波形形状を含む曲線である。そして、ボンディングワイヤは、半導体チップと配線基板との間に発生しうる内部応力を、弾性変形することで吸収することができる。従って、半導体チップ内の集積回路の発熱等によって半導体チップと配線基板との間に熱膨張の差を生じた場合であっても、パッドが配線基板に固定されていたならば発生するような内部応力の発生を、ボンディングワイヤの弾性により防止することができ、本実施の形態により製造された半導体装置機械的強度を含む機械的特性の向上を図ることができる。
さらに、また、各半導体チップの有するボンディングワイヤを配線基板上にて一括接続することにより、チップ積層体の形成工程を簡素化して、半導体装置の生産性の向上を図ることができる。
〈第２の実施の形態〉
図１１は、本発明の第２の実施の形態に係る半導体装置の製造方法を拡大して例示する断面図である。図１１中、図１０と同一部分には同一符号を付し、その説明は省略する。
本実施の形態では、導電性ペースト９１により導電接続箇所９２を補強する。導電性ペースト９１の材料としては、例えば、銀（Ａｇ）のフィラーを有するエポキシ系樹脂を使用し、シュリンジ９３によって供給する。導電性ペースト９１の粘度を適宜選択して、導電接続箇所９２の形状に応じた滴下または塗布を行うことにより、容易に、チップ積層体９４における導電接続箇所９２を補強することができる。
〈第２の実施の形態の効果〉
本実施の形態によれば、配線基板５１上の接続端子６１におけるボンディングワイヤ３４の導電接続箇所９２に対して、導電性ペースト９１を塗布することにより、導電接続箇所９２の強度の補強を図ることができる。
また、放熱性が特に重視されるチップ積層体９４においては、放熱の効果を弱めるような樹脂による封止を行うことなく導電接続箇所９２の補強の対応することができるので、チップ積層体９４の熱的性能の点においても、向上を図ることができる。
言うまでもなく、上記第１の実施の形態の変形例のように、半導体チップ３２の集積回路面４１と反対側の面のうち、少なくともボンディングワイヤ３４が外側に延出するエッジ部に沿って切欠き部（または、斜面）３２１を設けても良い。
〈第３の実施の形態〉
図１２は、本発明の第３の実施の形態に係る半導体装置の製造方法を拡大して例示する断面図である。図１２中、図１０と同一部分には同一符号を付し、その説明は省略する。
本実施の形態では、半導体チップ３２ａ，３２ｂ，３２ｃ，３２ｄの集積回路面４１が配線基板５１の上面と同じ向きとなるように積層する。つまり、半導体チップ３２ａ〜３２ｄは上向きにして積層される。
半導体チップ３２ａ，３２ｂ，３２ｃ，３２ｄの積層方法は、第１の実施の形態に係る図２と共に説明した製造方法のチップ積層工程１０２の樹脂塗布工程Ｓ１０２ａ及び積層工程Ｓ１０２ｂを採用可能である。ただし、チップ積層体９５の最上層の半導体チップ３２ａの集積回路面４１上の絶縁樹脂４４は不要である。一方、チップ積層体９５の最下層の半導体チップ３２ｄの背面４１ａの配線基板６１への載置部分には、接着用の絶縁樹脂９６を設ける。絶縁樹脂９６は、絶縁樹脂４４と同じ材料で形成されていても、絶縁樹脂４４とは異なる材料で形成されていても良い。
また、各半導体チップ３２ａ〜３２の集積回路面４１が上向きであるため、半導体チップ３２ａ〜３２ｄの積層時に個々の半導体チップ３２ａ〜３２ｄを反転することは不要である。絶縁樹脂９６の他の材質としては、例えばダイボンディングペーストを使用することができる。ダイボンディングペーストの材料としては、例えばアルミナをフィラーとして含むエポキシ系のペーストを使用することができる。
チップ積層体９５の各半導体チップ３２ａ〜３２ｄの集積回路面４１は上向きであるため、チップ積層体９５の最下層の半導体チップ３２ｄの背面（下面）４１ａと配線基板５１の上面と間の絶縁樹脂９６の近傍には、ボンディングワイヤが存在しない。従って、絶縁樹脂９６の、ボンディングワイヤのためのスペーサとしての機能が不要であり、絶縁樹脂９６の厚さを絶縁樹脂４２と比べると比較的薄くすることができる。この結果、チップ積層体８１及び９４と比べると、チップ積層体９５の全体の厚さを比較的薄くすることができる。
なお、パッド３３に接続しているボンディングワイヤ３４は、バッド３３の厚さが薄いため、配線基板５１側へ向かって曲げる際に、各半導体チップ３２ａ，３２ｂ，３２ｃ，３２ｄのエッジ部に接触しやすい。そこで、例えば、図４の（ａ）〜（ｄ）に示したように、ボンディングワイヤ３４を波形形状に形成して、半導体チップ３２ａ〜３２ｄのうちの対応する半導体チップのエッジ部との接触を回避することが効果的である。
ところで、半導体チップのエッジ部等について、例えば、二酸化珪素等を用いた保護・絶縁する工程を設ける場合等においては、ボンディングワイヤの半導体チップのエッジ部との接触について問題が生じることはなく、半導体装置の信頼性が低下することもない。
〈第３の実施の形態の効果〉
本実施の形態によれば、チップ積層体の最下層の半導体チップと配線基板との間隙を狭めることができる。従って、チップ積層体の全体の厚さをさらに薄くして、コンパクトな半導体チップ積層体を提供することができ、コンパクトなサイズを有する半導体装置の性能を向上させることができる。
図１３は、第３の実施の形態の変形例に係る半導体装置の製造方法を拡大して例示する断面図である。図１３中、図１２と同一部分には同一符号を付し、その説明は省略する。
本変形例では、図１３に示すように、各半導体チップ３２ａ〜３２ｄの集積回路面４１のうち、少なくともボンディングワイヤ３４が外側に延出するエッジ部に沿って切欠き部（または、斜面）３２２が設けられている。つまり、切欠き部３２２は、パッド３３が設けられている集積回路面４１の少なくともエッジ部に沿って設けられている。例えば、図１３において最上層の半導体チップ３２ａから大略下方向に延出しているボンディングワイヤ３４は、最上層の半導体チップ３２ａの真下に設けられている下側の半導体チップ３２ｂに切欠き部３２２が設けられていることによって、下側の半導体チップ３２ｂの集積回路面４１及びエッジ部から十分な間隙（クリアランス）を有する。このように半導体チップ３２ａ〜３２ｄに切欠き３２２を設けることで、ボンディングワイヤ３４の半導体チップ３２ａ〜３２ｄの集積回路面４１またはエッジ部等への接触を避けることが可能である。半導体チップ３２ａ〜３２ｄの切欠き３２２の方法としては、例えば、半導体チップ３２ａ〜３２ｄを個片化する際に、ダイサ装置（図示せず）を用いたベベルカットを行う等の方法を使用することができる。
また、切欠き部３２２は、丸みを有しても良い。
〈第４の実施の形態〉
図１４は、本発明の第４の実施の形態に係る半導体装置の製造方法を拡大して例示する断面図である。図１４中、図１０と同一部分には同一符号を付し、その説明は省略する。
本実施の形態では、バンプ１１３がチップ積層体１２０の最下層の半導体チップ１１１の集積回路面１１１ａのパッド１１２上に形成され、図１４に示すようにバンプ１１３の下端（即ち、最下層の半導体チップ１１１が反転される前のバンプ１１３の頭頂部）は、集積回路面１１１ａ上に塗布された絶縁樹脂１１４の表面に露出している。
バンプ１１３の形成の方法としては、ボンディングワイヤを用いたボールボンディング、または単独に形成したボールを転写するボールバンプの方法等を用いることができる。フリップチップボンディング（接続）により、最下層の半導体チップ１１１のバンプ１１３を、配線基板５１上の対応する接続端子１１５と接続しても良い。接続端子１１５上には、スズ（Ｓｎ）、銀（Ａｇ）等を含有するはんだを塗布して、フリップチップ接続を行うことができる。つまり、最下層の半導体チップ１１１の集積回路面１１１ａ上のパッド１１２が、ボンディングワイヤ３４以外の導電性連結材であるバンプ１１３により接続端子１１５に接続される。
さらに、最下層の半導体チップ１１１の集積回路面１１１ａとは反対側の面上に、他の３個の半導体チップ１１６を、絶縁樹脂１１７を介して積層する。そして、半導体チップ１１１，１１６のパッド３３に接続されたボンディングワイヤ３４を、配線基板５１上の接続端子６１上において接続する。半導体装置の使用環境に応じて、チップ積層体１２０を樹脂８３により封止する。
上述の工程の説明において、フリップチップ接続以外の工程は、上記第１の実施の形態の場合と同様に行うことが可能である。
〈第４の実施の形態の効果〉
本実施の形態によれば、例えば、ＫＧＤ（Known Good Die）としてのメモリとロジックの複合した半導体チップ積層体等を構成することができるので、半導体パッケージの設計において、半導体チップ積層体の形態を利用できる半導体チップの適用範囲を拡大することができる。そして、半導体チップ積層体をコンパクトな形態にすることができるので、さらに半導体装置の性能の向上を図ることができる。
言うまでもなく、上記第１の実施の形態の変形例のように、半導体チップ１１６の集積回路面と反対側の面のうち、少なくともボンディングワイヤ３４が外側に延出するエッジ部に沿って切欠き部（または、斜面）３２１を設けても良い。
〈第５の実施の形態〉
図１５は、本発明の第５の実施の形態に係る半導体装置の製造方法においてチップ積層体のボンディングワイヤの端部が配線基板に接続された状態を拡大して示す断面図である。図１５中、図７と同一部分には同一符号を付し、その説明は省略する。
上記第１、第２及び第４の実施の形態及び変形例では、チップ積層体を形成する各半導体チップの集積回路面は配線基板の取り付け面と向かい合う方向を向いている（即ち、反対の方向を向いている）。しかし、チップ積層体を形成する半導体チップは、集積回路面が配線基板の取り付け面と向かい合う半導体チップと、集積回路面が互いに向き合う少なくとも一対の半導体チップを含んでも良い。
図１５は、チップ積層体１６２の最上層及び上から二番目の層にある半導体チップ３２の集積回路面４１が互いに向き合う例を示す。この例では、最上層及び上から二番目の層にある半導体チップ３２の互いに向き合うパッド３３は単一のボンディングワイヤ３４を挟む構成を有する。このため、半導体チップ３２を積層してチップ積層体１６２を形成する際には、最上層及び上から二番目の層にある半導体チップ３２の互いに向き合うパッド３３の一方のみにボンディングワイヤ３４を接続しておけば良い。例えば、半導体チップ３２を積層してチップ積層体１６２を形成する際には、最上層及び上から二番目の層にある半導体チップ３２のうち一方のパッド３３にはボンディングワイヤ３４を接続しておく必要はなく、上から二番目の層にある半導体チップ３２をチップ積層体１６２を構成する他の半導体チップ３２に対して反転させた姿勢で積層すれば良い。
言うまでもなく、チップ積層体１６２を形成する半導体チップ３２の数は図１５の例（４つ）に限定されるものではない。また、チップ積層体１６２の少なくとも上から二番目の層及び最下層にある半導体チップ３２のパッド３３が設けられた集積回路面４１と反対側の面のうち、少なくともボンディングワイヤ３４が外側に延出するエッジ部に沿って切欠き部（または、斜面）３２１を設けても良い。
本実施の形態によれば、ボンディングワイヤ３４の数を減らして構成を簡単にすると共に、例えばワイヤボンダの加熱、加圧によりボンディングワイヤ３４の端部を配線基板５１の対応する接続端子６１に接続する処理を簡素化することが可能となる。
また、図１５に示すチップ積層体１６２に対して樹脂封止を行って少なくともチップ積層体１６２を樹脂で封止する場合、最上層及び上から二番目の層にある半導体チップ３２の間に絶縁樹脂４２を設ける必要はない。これは、この場合には封止樹脂８３が、最上層及び上から二番目の層にある半導体チップ３２の集積回路面４１間の間隙がこれらの半導体チップ３２の互いに向き合いボンディングワイヤ３４を挟んでいるパッド３３により維持された状態で上記間隙に充填されるからである。
本実施の形態により得られる効果は、本実施の形態の構成を上記第２または第４の実施の形態または変形例に適用した場合にも同様にして得ることができる。
〈第６の実施の形態〉
図１６は、本発明の第６の実施の形態に係る半導体装置の製造方法を拡大して例示する断面図である。図１６中、図１２と同一部分には同一符号を付し、その説明は省略する。
上記第３の実施の形態及び変形例では、チップ積層体を形成する各半導体チップの集積回路面は配線基板の取り付け面と同じ方向を向いている。しかし、チップ積層体を形成する半導体チップは、集積回路面が配線基板の取り付け面と同じ方向を向く半導体チップと、集積回路面が互いに向き合う少なくとも一対の半導体チップを含んでも良い。
図１６は、チップ積層体１９５の最下層及び下から二番目の層にある半導体チップ３２の集積回路面４１が互いに向き合う例を示す。この例では、最下層及び下から二番目の層にある半導体チップ３２の互いに向き合うパッド３３は単一のボンディングワイヤ３４を挟む構成を有する。このため、半導体チップ３２を積層してチップ積層体１９５を形成する際には、最下層及び下から二番目の層にある半導体チップ３２の互いに向き合うパッド３３の一方のみにボンディングワイヤ３４を接続しておけば良い。例えば、半導体チップ３２を積層してチップ積層体１９５を形成する際には、最下層及び下から二番目の層にある半導体チップ３２のうち一方のパッド３３にはボンディングワイヤ３４を接続しておく必要はなく、下から二番目の層にある半導体チップ３２をチップ積層体１９５を構成する他の半導体チップ３２に対して反転させた姿勢で積層すれば良い。
言うまでもなく、チップ積層体１９５を形成する半導体チップ３２の数は図１６の例（４つ）に限定されるものではない。また、チップ積層体１９５の少なくとも最上層、上から二番目の層及び最下層にある半導体チップ３２のパッド３３が設けられた集積回路面４１のうち、少なくともボンディングワイヤ３４が外側に延出するエッジ部に沿って切欠き部（または、斜面）３２２を設けても良い。
本実施の形態によれば、ボンディングワイヤ３４の数を減らして構成を簡単にすると共に、例えばワイヤボンダの加熱、加圧によりボンディングワイヤ３４の端部を配線基板５１の対応する接続端子６１に接続する処理を簡素化することが可能となる。
また、図１６に示すチップ積層体１９５に対して樹脂封止を行って少なくともチップ積層体１９５を樹脂で封止する場合、最下層及び下から二番目の層にある半導体チップ３２の間に絶縁樹脂４２を設ける必要はない。これは、この場合には封止樹脂８３が、最下層及び下から二番目の層にある半導体チップ３２の集積回路面４１間の間隙がこれらの半導体チップ３２の互いに向き合いボンディングワイヤ３４を挟んでいるパッド３３により維持された状態で上記間隙に充填されるからである。
本実施の形態により得られる効果は、本実施の形態の構成を上記第３の実施の形態または変形例に適用した場合にも同様にして得ることができる。
なお、上記第５及び第６の実施の形態において、集積回路面が互いに向き合う少なくとも一対の半導体チップは、チップ積層体の任意の位置に設けることが可能である。
〈本発明に係る他の実施の形態〉
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
３１ 仮接着フィルム
３２，３２ａ，３２ｂ，３２ｃ，３２ｄ，１１１，１１６ 半導体チップ
３３，１１２ パッド
３４ ボンディングワイヤ
３５ 間隙
３６ 導電性連結材
４１，１１１ａ 集積回路面
４１ａ 背面
４２，９６，１１４，１１７ 絶縁樹脂
４３ 絶縁樹脂４２の表面
５１ 配線基板
５２，６２，８１，９４，９５，１６２，１９５ チップ積層体
６１，１１５ 接続端子
７０ ボンディングツール
７１ 底面部
７２，７３ 溝
７４ 孔部
８２ 最上層のチップの裏面
８３ 封止樹脂
９１ 導電性ペースト
９２ 導電接続箇所
１１３ バンプ
３２１，３２２ 切欠き部

Claims (14)

  1. 半導体チップ上のパッドに導電性連結材の第１の端部を接続する第１の接続工程と、
    前記半導体チップを積層してチップ積層体を形成するチップ積層工程と、
    前記チップ積層体を基板の取り付け面上に取り付け、前記導電性連結材の第２の端部と前記基板上の接続端子とを導電接続させる第２の接続工程とを有し、
    前記第１の接続工程は、前記導電性連結材を波形形状に形成する波形形成工程を有し、
    前記チップ積層体を形成する半導体チップのうち少なくとも１つの半導体チップは他の半導体チップと異なる長さの導電性連結材を設けられており、
    前記導電性連結材はボンディングワイヤで形成され、前記第２の接続工程は前記チップ積層体を形成する前記半導体チップから延びる前記導電性連結材の前記第２の端部を前記基板上の前記接続端子上に揃える半導体装置の製造方法。
  2. 前記チップ積層工程は、前記チップ積層体を形成する各半導体チップの集積回路面が前記基板の取り付け面と向き合うように前記半導体チップを積層する請求項１記載の半導体装置の製造方法。
  3. 前記チップ積層体は、前記集積回路面とは反対側の面と、前記反対側の面の少なくとも１つのエッジ部に沿って設けられた切欠き部とを有する半導体チップを含む請求項２記載の半導体装置の製造方法。
  4. 前記チップ積層工程は、集積回路面が前記基板の取り付け面と向き合うように配置された半導体チップと、集積回路面が互いに向き合うよう配置された少なくとも一対の半導体チップを積層して前記チップ積層体を形成する請求項１記載の半導体装置の製造方法。
  5. 前記チップ積層工程は、前記チップ積層体を形成する各半導体チップの集積回路面が前記基板の取り付け面と同じ方向を向くように前記半導体チップを積層する請求項１記載の半導体装置の製造方法。
  6. 前記チップ積層体は、は前記集積回路面の少なくとも１つのエッジ部に沿って設けられた切欠き部を有する半導体チップを含む請求項５記載の半導体装置の製造方法。
  7. 前記チップ積層工程は、集積回路面が前記基板の取り付け面と同じ方向を向くように配置された半導体チップと、集積回路面が互いに向き合うよう配置された少なくとも一対の半導体チップを積層して前記チップ積層体を形成する請求項１記載の半導体装置の製造方法。
  8. 取り付け面と前記取り付け面に設けられた複数の接続端子を有する基板と、
    前記基板上に設けられ、複数の半導体チップが絶縁材料を介して積層されたチップ積層体を備え、
    前記チップ積層体を形成する半導体チップは、
    集積回路面と、
    前記集積回路面上に、前記集積回路面の少なくとも１つのエッジ部に沿って設けられた複数のパッドと、
    波形形状を有すると共に、対応するパッドに接続される第１の端部と、前記少なくとも１つのエッジ部から外側に延出し前記基板上の対応する接続端子に接続する第２の端部を備えた複数の導電性連結材を有し、
    前記チップ積層体を形成する半導体チップのうち少なくとも１つの半導体チップの導電性連結材は他の半導体チップの導電性連結材と異なる長さを有し、
    前記導電性連結材はボンディングワイヤで形成され、前記チップ積層体を形成する前記半導体チップから延びる前記導電性連結材の前記第２の端部を前記基板上の前記接続端子上で揃えられている半導体装置。
  9. 前記チップ積層体を形成する半導体チップは、各半導体チップの集積回路面が前記基板の取り付け面と向き合うように積層されている請求項８記載の半導体装置。
  10. 前記チップ積層体は、前記集積回路面とは反対側の面と、前記反対側の面の少なくとも１つのエッジ部に沿って設けられた切欠き部とを有する半導体チップを含む請求項９記載の半導体装置。
  11. 前記チップ積層体は、集積回路面が前記基板の取り付け面と向き合うように配置された半導体チップと、集積回路面が互いに向き合うよう配置された少なくとも一対の半導体チップを含む請求項８記載の半導体装置。
  12. 前記チップ積層体を形成する半導体チップは、各半導体チップの集積回路面が前記基板の取り付け面と同じ方向を向くように積層されている請求項８記載の半導体装置。
  13. 前記チップ積層体は、前記集積回路面の少なくとも１つのエッジ部に沿って設けられた切欠き部を有する半導体チップを含む請求項１２記載の半導体装置。
  14. 前記チップ積層体は、集積回路面が前記基板の取り付け面と同じ方向を向くように配置された半導体チップと、集積回路面が互いに向き合うよう配置された少なくとも一対の半導体チップを含む請求項８記載の半導体装置。
JP2010132157A 2009-06-18 2010-06-09 半導体装置及びその製造方法 Pending JP2011023709A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010132157A JP2011023709A (ja) 2009-06-18 2010-06-09 半導体装置及びその製造方法
US12/813,570 US20100320598A1 (en) 2009-06-18 2010-06-11 Semiconductor device and fabrication method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009145429 2009-06-18
JP2010132157A JP2011023709A (ja) 2009-06-18 2010-06-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011023709A true JP2011023709A (ja) 2011-02-03

Family

ID=43353549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010132157A Pending JP2011023709A (ja) 2009-06-18 2010-06-09 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100320598A1 (ja)
JP (1) JP2011023709A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2959350B1 (fr) * 2010-04-26 2012-08-31 Commissariat Energie Atomique Procede de fabrication d?un dispositif microelectronique et dispositif microelectronique ainsi fabrique
TWI620103B (zh) * 2012-11-27 2018-04-01 林志忠 觸控面板
US11550654B2 (en) 2020-11-20 2023-01-10 Micron Technology, Inc. Apparatus with latch correction mechanism and methods for operating the same
US11502053B2 (en) * 2020-11-24 2022-11-15 Micron Technology, Inc. Bond pad connection layout

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US7550834B2 (en) * 2006-06-29 2009-06-23 Sandisk Corporation Stacked, interconnected semiconductor packages
JP5110996B2 (ja) * 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置の製造方法
JP4912275B2 (ja) * 2007-11-06 2012-04-11 新光電気工業株式会社 半導体パッケージ
KR100855887B1 (ko) * 2008-02-25 2008-09-03 주식회사 메모리앤테스팅 스택형 반도체 패키지 및 그 스택 방법
JP2009205613A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 半導体記憶装置
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
JP5193837B2 (ja) * 2008-03-21 2013-05-08 株式会社東芝 半導体メモリカード
US8143709B2 (en) * 2008-10-15 2012-03-27 Samsung Electronics Co., Ltd Semiconductor package having solder ball which has double connection structure
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US20100320598A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
JP4441328B2 (ja) 半導体装置及びその製造方法
KR100606945B1 (ko) 반도체 장치 및 그 제조 방법
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP5215244B2 (ja) 半導体装置
US7944049B2 (en) Semiconductor device and manufacturing method thereof
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JP5529371B2 (ja) 半導体装置及びその製造方法
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
TWI236759B (en) Semiconductor device, and laminated semiconductor device
JP5700927B2 (ja) 半導体装置及び半導体装置の製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US20060108146A1 (en) Structure of electronic package and method for fabricating the same
KR20150131130A (ko) 반도체 장치 및 그 제조 방법
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2011023709A (ja) 半導体装置及びその製造方法
US9252126B2 (en) Multi Chip Package-type semiconductor device
US20110068467A1 (en) Semiconductor device and method of manufacturing same
JP4942452B2 (ja) 回路装置
WO2016199437A1 (ja) 半導体装置
WO2000008685A1 (fr) Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
JP4823662B2 (ja) 半導体装置
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP2012099693A (ja) 半導体装置の製造方法
JP5234703B2 (ja) 半導体装置の製造方法