CN111477621B - 芯片封装结构、其制作方法和电子设备 - Google Patents

芯片封装结构、其制作方法和电子设备 Download PDF

Info

Publication number
CN111477621B
CN111477621B CN202010593919.1A CN202010593919A CN111477621B CN 111477621 B CN111477621 B CN 111477621B CN 202010593919 A CN202010593919 A CN 202010593919A CN 111477621 B CN111477621 B CN 111477621B
Authority
CN
China
Prior art keywords
chip
substrate
glue film
support piece
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010593919.1A
Other languages
English (en)
Other versions
CN111477621A (zh
Inventor
徐林华
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010593919.1A priority Critical patent/CN111477621B/zh
Publication of CN111477621A publication Critical patent/CN111477621A/zh
Application granted granted Critical
Publication of CN111477621B publication Critical patent/CN111477621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供了一种芯片封装结构、其制作方法和电子设备，涉及芯片技术领域。本申请的芯片封装结构通过在基板上设置支撑件，支撑件将元器件罩在容纳槽内，将芯片设置在支撑件上，这样使得芯片堆叠于元器件的上方。因此本申请中芯片和元器件所占的基板面积较小，封装面积较小，有利于提高集成度。另外，由于芯片不是直接贴装在基板上，因此基板受到热冲击而产生的形变（比如翘曲）也不会直接影响到芯片，支撑件在芯片和基板之间起到了一定缓冲作用，因此有利于保证芯片性能的稳定性。本申请提供的制作方法用于制作上述的芯片封装结构，本申请提供的电子设备包括了上述的芯片结构，因此也具有相应的有益效果。

Description

芯片封装结构、其制作方法和电子设备
技术领域
本申请涉及芯片技术领域，具体而言，涉及一种芯片封装结构、其制作方法和电子设备。
背景技术
随着半导体行业的快速发展，集成电路封装电子产品广泛应用，并且对集成度的要求越来越高。现有的封装结构中，芯片与元器件均贴装在基板的表面，元器件分布在芯片附近。这种情况下，芯片与元器件占用基板面积较大，不利于提高集成度。另外，基板所采用的材料多见为FR4树脂或BT树脂，基板在受到外界力学、时间、温度、湿度等条件的影响下，容易发生不可逆转的塑性形变。在封装体内部芯片材料硅与基板材料热膨胀系数不匹配时，容易导致应力作用在芯片上，该应力引起产品性能下降，甚至失效。
发明内容
本申请的目的包括提供一种芯片封装结构及其制作方法，其能够减小芯片和元器件在基板上所占面积，提高集成度；并且能够缓解芯片所受到的应力，避免芯片因为受到应力而导致性能下降。另外，本申请还提供一种电子设备，其芯片封装结构的集成度高，芯片性能稳定。
本申请的实施例可以这样实现：
第一方面，本申请实施例提供一种芯片封装结构，包括：
基板，基板设置有信号线；
设置于基板表面的支撑件，支撑件朝向基板的一侧设置容纳槽，容纳槽的开口朝向基板；
设置于基板表面的元器件，元器件位于容纳槽内；
芯片，芯片设置于支撑件背离基板的一侧，并与基板的信号线电连接。
在可选的实施方式中，芯片与支撑件之间通过粘结薄膜相连。
在可选的实施方式中，粘结薄膜包括依次层叠设置的底部胶层、中间胶层和表面胶层，底部胶层与支撑件粘接，表面胶层与底部胶层为热固性材料，中间胶层为热塑性材料表面胶层与芯片粘接。
在可选的实施方式中，芯片通过金属线与基板上的信号线连接。
在可选的实施方式中，支撑件背离基板的一侧设置有安装槽，芯片贴装于安装槽的底部。
在可选的实施方式中，芯片封装结构还包括封装体，封装体包裹于支撑件和芯片的外侧。
在可选的实施方式中，芯片封装结构还包括锡球，锡球设置于基板上与支撑件所在一侧相背的另一侧。
第二方面，本申请实施例提供一种芯片封装结构的制作方法，包括：
在基板上安装元器件；
在基板上贴装支撑件，支撑件朝向基板的一侧设置容纳槽，支撑件将元器件罩在容纳槽内；
在支撑件背离基板的一侧贴装芯片，将芯片与基板上的信号线电连接。
在可选的实施方式中，支撑件背离基板的一侧设置有安装槽；在支撑件背离基板的一侧贴装芯片，具体包括：
在安装槽的底部铺设粘结薄膜；
将芯片贴装在粘结薄膜上，并进行烘烤以粘接固定。
第三方面，本申请实施例提供一种电子设备，包括前述实施方式中任一项的芯片封装结构，或者包括前述实施方式的制作方法所制得的芯片封装结构。
本申请实施例的有益效果包括：
本申请实施例的芯片封装结构通过在基板上设置支撑件，支撑件将元器件罩在容纳槽内，将芯片设置在支撑件上，这样使得芯片堆叠于元器件的上方。相较于现有技术中将芯片与元器件均贴装在基板上，本申请实施例中芯片和元器件所占的基板面积较小，封装面积较小，有利于提高集成度。另外，由于芯片不是直接贴装在基板上，因此基板受到热冲击而产生的形变（比如翘曲）也不会直接影响到芯片，支撑件在芯片和基板之间起到了一定缓冲作用，因此有利于保证芯片性能的稳定性。本申请实施例提供的制作方法用于制作上述的芯片封装结构，本申请提供的电子设备包括了上述的芯片结构，因此也具有相应的有益效果。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术中芯片封装结构的示意图；
图2为本申请一种实施例中芯片封装结构的示意图；
图3为本申请一种实施例中支撑件的示意图；
图4为本申请一种实施例中粘结薄膜的示意图；
图5为本申请一种实施例中芯片封装结构的制作方法的流程图；
图6至图9为本申请一种实施例中芯片封装结构在制作过程中的不同形态的示意图。
图标：1’-基板；2’-芯片；3’-元器件；4’-封装体；010-芯片封装结构；100-基板；200-元器件；300-支撑件；310-容纳槽；320-安装槽；330-粘结薄膜；331-底部胶层；332-中间胶层；333-表面胶层；400-芯片；410-金属线；500-封装体；600-锡球。
具体实施方式
随着半导体行业的快速发展，集成电路封装电子产品广泛应用，并且对集成度的要求越来越高。图1为现有技术中芯片封装结构的示意图，如图1所示，现有的封装结构中，芯片2’与元器件3’均贴装在基板1’的表面，芯片2’通过DAF膜与基板1’相连。元器件3’分布在芯片2’附近，封装体4’将整个芯片2’以及元器件3’包裹起来进行保护。这种情况下，芯片2’与元器件3’占用基板1’面积较大，封装面积大，不利于提高集成度。另外，基板1’的材料多见为FR4树脂或BT树脂，基板1’在受到外界力学、时间、温度、湿度等条件的影响下，容易发生不可逆转的塑性形变。封装体4’内部芯片2’材料硅（热膨胀系数为2.5 ppm/C）与基板材料（热膨胀系数为12 ppm/C）、线材等热膨胀系数不匹配，将导致基板1’形变的应力作用在芯片2’上，该应力引起产品性能下降，甚至失效。比如，传统MEMS(微机电***，Microelectric Mechanical Systems)芯片和RF（Radio Frequency ）射频芯片中，MEMS芯片以加速度计、陀螺仪、压力计为典型代表，其检测原理是将外部待检测量(加速度，角速度，压力)转化为力施加到敏感结构上，检测力作用下敏感结构运动产生的电信号，可以实现高精度测量；RF芯片以发送和接收无线电波的芯片，通过打线将其内部电信号引出，实现发送和接收。现有的封装结构内部各个材料杨氏模量及热膨胀系数的失配、各材料之间的应力引起产品性能下降，甚至失效。现有技术中，基板1’翘曲容易导致芯片2’倾斜，进一步导致打线不稳定，影响芯片2’电信号数据。
为了改善元器件和芯片占用基板面积较大，以及芯片容易受到来自基板的应力而导致性能得不到保障的问题，本申请提供了一种芯片封装结构、其制作方法和电子产品。为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
图2为本申请一种实施例中芯片封装结构010的示意图。请参考图2，本实施例提供了一种芯片封装结构010，包括基板100、设置于基板100的元器件200、设置于基板100的支撑件300、设置于支撑件300的芯片400以及封装体500。
在本实施例中，基板100上设置有信号线，用于输送信号。可选的，信号线可以在基板100的内层设置，并通过过孔和焊盘（图中未示出）延伸至基板100的表面。元器件200设置于基板100的表面，具体的，可以通过印刷锡膏贴装在基板100的表面。
在本实施例中，支撑件300也可以通过印刷锡膏贴装在基板100的表面。图3为本申请一种实施例中支撑件300的示意图，请参照图2和图3，支撑件300朝向基板100的一侧设置容纳槽310，容纳槽310的开口朝向基板100。支撑件300覆盖元器件200，并将元器件200罩设在容纳槽310内。优选的，可以将容纳槽310的大小设置为略大于元器件200的尺寸，避免因为抵接元器件200而导致对元器件200施力，影响元器件200性能。通过安装支撑件300，也可以使得元器件200在贴装之后进行回流固化时，也不易因为热能冲击基板100导致基板100翘曲，进一步导致元器件200脱落。
如图2所示，元器件200为多个，支撑件300靠近基板100的一侧可以设置多个容纳槽310来分别收容每一个元器件200。当然，也可以设置一个容纳槽310来收纳多个元器件200。在可选的实施例中，元器件200的数量、容纳槽310的数量应当根据实际情况进行选择。
如图3所示，支撑件300背离基板100的一侧设置有安装槽320，安装槽320用于贴装芯片400。芯片400与支撑件300之间通过粘结薄膜330相连，粘结薄膜330的一侧贴附于安装槽320的底部，另一侧贴附于芯片400，用于固定芯片400。通过设置安装槽320，使得芯片400更加稳定。并且通过在元器件200上方架设支撑件300，使得芯片400堆叠于元器件200的上方，减小占用基板100的面积，提高集成度。另外，基板100在受到热冲击而产生的形变不容易直接影响芯片400，因此芯片400不容易因应力而导致性能下降。由于支撑件300不是用于信号传输、处理的电子器件，因此即便其受到来自基板100的应力，也不会产生明显的不利影响。并且，由于设置了支撑件300，在支撑件300具备一定刚性的前提下，也能够限制基板100的翘曲、变形。
在本实施例中，由于支撑件300设置在芯片400与基板100之间，起到缓冲作用，因此能够减小基板100热变形对芯片400的影响。支撑件300的材料可以根据情况进行选择，比如选择杨氏模量较大的材料，如金属或合金材料，其不容易因基板100的变形而产生变形，减少基板100变形对芯片400的影响，同时也可以很好地限制基板100的变形；也可以选择杨氏模量较小的材料，相对偏柔性，也能减小对芯片400的影响；另外，还可以选择热膨胀系数与芯片材料相当的材料，这样支撑结构在热变形时，与芯片400同步变形，不容易相互产生较大的作用力。
图4为本申请一种实施例中粘结薄膜330的示意图。如图4所示，在可选的实施方式中，粘结薄膜330包括依次层叠设置的底部胶层331、中间胶层332和表面胶层333，底部胶层331与支撑件300粘接，表面胶层333与芯片400粘接。其中，表面胶层333与底部胶层331为热固性材料，比如环氧树脂、酚醛树脂等；中间胶层332为热塑性材料，比如聚乙烯、聚丙烯等。通过三个胶层，可以实现较好的缓冲作用，从而保护芯片400。其中，热固性材料为网状结构的高分子材料，其加热、成型之后不易再受热熔化，表面胶层333和底部胶层331采用热固性材料可以起到较好的粘接作用，保证芯片400的稳定。而中间胶层332采用热塑性材料，相对的，强度偏软，容易受热软化，能够起到一定的缓冲作用。
可选的，整个粘结薄膜330在-65℃~280℃之间的任何温度下，均小于芯片材料的杨氏模量，或者均小于3400MPa。
在本实施例中，芯片400通过金属线410与基板100的信号线电连接，以实现信号传输。芯片400通过打线方式搭接金属线410。
在本实施例中，封装体500包裹于支撑件300和芯片400的外侧，对支撑件300、芯片400以及支撑件300内的元器件200均起到保护作用。
在本实施例中，芯片封装结构010还包括锡球600，锡球600设置于基板100上与支撑件300所在一侧相背的另一侧。
图5为本申请一种实施例中芯片封装结构的制作方法的流程图；图6至图9为本申请一种实施例中芯片封装结构010在制作过程中的不同形态的示意图。请参照图5至图9，本申请实施例还提供一种芯片封装结构的制作方法，该制作方法可用于制作本申请实施例提供的芯片封装结构010。本申请的芯片封装结构的制作方法包括：
步骤S100，在基板100上安装元器件200。
以制作本申请实施例提供的芯片封装结构010为例，基板100事先制作好，基板100包括了设置于内部和/或表面的信号线。在基板100表面刷锡膏，然后贴装元器件200，如图6所示。在锡膏贴装好之后，可以立刻进行回流固化，完成固定；为了提高效率，也可以待支撑件300贴装好之后再一同进行回流固化。
步骤S200，在基板100上贴装支撑件300，支撑件300朝向基板100的一侧设置容纳槽310，支撑件300将元器件200罩在容纳槽310内。
以制作本申请实施例提供的芯片封装结构010为例，支撑件300事先做好，支撑件300的容纳槽310的个数与元器件200个数一一对应。将支撑件300贴装在基板100上，使所有的元器件200被支撑件300覆盖，并被收纳在容纳槽310内，如图7所示。支撑件300也可以通过锡膏与基板100表面粘接。在贴装支撑件300之后，进行回流固化，完成支撑件300的固定。通过设置支撑件300，可以避免回流过程中基板100受热冲击变形翘曲导致制元器件200脱落。支撑件300也能够一定程度限制基板100的变形。
步骤S300，在支撑件300背离基板100的一侧贴装芯片400，将芯片400与基板100上的信号线电连接。
以制作本申请实施例提供的芯片封装结构010为例，支撑件300背离基板100的一侧事先开设有安装槽320，用于贴装芯片400。贴装芯片400时，首先在安装槽320的底部铺设粘结薄膜330，然后将芯片400贴装在粘结薄膜330上，并进行烘烤以粘接固定。粘结薄膜330采用底部胶层331、中间胶层332和表面胶层333三层结构，底部胶层331与支撑件300粘接，表面胶层333与芯片400粘接。传统工艺中，往往首先在晶圆背面贴DAF膜，再切割，导致的胶层边缘毛刺；并且芯片背面粗糙度低，往往导致芯片与DAF膜结合性不好；此外，存在贴装过程中芯片受DAF膜结合性影响（DAF膜与蓝膜），无法分离的问题。本申请实施例提供的制作方法，不用预先将粘结薄膜330贴装于芯片400，而是铺设在安装槽320底部，因此改善了上述的问题。
本申请实施例中，通过支撑件300覆盖在元器件200上方实现堆叠，可以有效减小整个芯片封装结构010的封装尺寸，同时利用其支撑件300缓冲基板100内部应力，因此能够缓解基板100材料在温度变化时热膨胀系数失配导致的应力对芯片400的直接影响。将支撑件300表面开槽后填入粘结薄膜330，同时解决替代传统晶圆背面贴DAF膜工艺，带来的制程缺陷，简化整个封装工艺流程。同时利用粘结薄膜330的胶层组合，中间层实现缓冲作用，减小直接作用在芯片400表面上的应力，减小对芯片400的应力冲击。
在贴装好芯片400之后，利用打线工艺，在芯片400与基板100之间搭接金属线410，以实现芯片400与信号线的信号连接，如图8所示。打线完成之后，再制作封装体500，将支撑件300和芯片400整个包裹起来，起到保护作用，如图9所示。
此外，本申请实施例提供的芯片封装结构的制作方法还可以包括植球（制作锡球600），最终可得到图2所示实施例中的芯片封装结构010。制作方法还可以包括将大的基板100切割成单颗，至于植球工艺或者切割工艺可以参考现有技术中的实施方法，此处不再赘述。
本申请实施例还提供一种电子设备，包括了本申请实施例提供的芯片封装结构010或者本申请实施例提供的制作方法所制得的芯片封装结构010。由于其芯片封装结构010具有高集成度，并且芯片400性能稳定，因此该电子设备也具备体积小，性能稳定的特点。
综上，本申请实施例的芯片封装结构010通过在基板100上设置支撑件300，支撑件300将元器件200罩在容纳槽310内，将芯片400设置在支撑件300上，这样使得芯片400堆叠于元器件200的上方。相较于现有技术中将芯片400与元器件200均贴装在基板100上，本申请实施例中芯片400和元器件200所占的基板100面积较小，封装面积较小，有利于提高集成度。另外，由于芯片400不是直接贴装在基板100上，因此基板100受到热冲击而产生的形变（比如翘曲）也不会直接影响到芯片400，支撑件300在芯片400和基板100之间起到了一定缓冲作用，因此有利于保证芯片400性能的稳定性。本申请实施例提供的制作方法用于制作上述的芯片封装结构010，本申请提供的电子设备包括了上述的芯片封装结构010，因此也具有相应的有益效果。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种芯片封装结构，其特征在于，包括：
基板，所述基板设置有信号线；
设置于所述基板表面的支撑件，所述支撑件朝向所述基板的一侧设置容纳槽，所述容纳槽的开口朝向所述基板；
设置于所述基板表面的元器件，所述元器件位于所述容纳槽内；
芯片，所述芯片设置于所述支撑件背离所述基板的一侧，并与所述基板的信号线电连接，所述芯片与所述支撑件之间通过粘结薄膜相连，所述粘结薄膜包括依次层叠设置的底部胶层、中间胶层和表面胶层，所述底部胶层与所述支撑件粘接，所述表面胶层与所述芯片粘接，所述表面胶层与所述底部胶层为热固性材料，所述中间胶层为热塑性材料。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片通过金属线与所述基板上的信号线连接。
3.根据权利要求1或2中任一项所述的芯片封装结构，其特征在于，所述支撑件背离所述基板的一侧设置有安装槽，所述芯片贴装于所述安装槽的底部。
4.根据权利要求1或2中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括封装体，所述封装体包裹于所述支撑件和所述芯片的外侧。
5.根据权利要求1或2中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括锡球，所述锡球设置于所述基板上与所述支撑件所在一侧相背的另一侧。
6.一种芯片封装结构的制作方法，其特征在于，包括：
在基板上安装元器件；
在所述基板上贴装支撑件，所述支撑件朝向所述基板的一侧设置容纳槽，所述支撑件将所述元器件罩在所述容纳槽内；
在所述支撑件背离所述基板的一侧贴装芯片，将所述芯片与所述基板上的信号线电连接，所述芯片与所述支撑件之间通过粘结薄膜相连，所述粘结薄膜包括依次层叠设置的底部胶层、中间胶层和表面胶层，所述底部胶层与所述支撑件粘接，所述表面胶层与所述芯片粘接，所述表面胶层与所述底部胶层为热固性材料，所述中间胶层为热塑性材料。
7.根据权利要求6所述的芯片封装结构的制作方法，其特征在于，所述支撑件背离所述基板的一侧设置有安装槽；在所述支撑件背离所述基板的一侧贴装芯片，具体包括：
在所述安装槽的底部铺设粘结薄膜；
将所述芯片贴装在所述粘结薄膜上，并进行烘烤以粘接固定。
8.一种电子设备，其特征在于，包括权利要求1-5中任一项所述的芯片封装结构，或者包括权利要求6或7所述的制作方法所制得的芯片封装结构。
CN202010593919.1A 2020-06-28 2020-06-28 芯片封装结构、其制作方法和电子设备 Active CN111477621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010593919.1A CN111477621B (zh) 2020-06-28 2020-06-28 芯片封装结构、其制作方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010593919.1A CN111477621B (zh) 2020-06-28 2020-06-28 芯片封装结构、其制作方法和电子设备

Publications (2)

Publication Number Publication Date
CN111477621A CN111477621A (zh) 2020-07-31
CN111477621B true CN111477621B (zh) 2020-09-15

Family

ID=71764008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010593919.1A Active CN111477621B (zh) 2020-06-28 2020-06-28 芯片封装结构、其制作方法和电子设备

Country Status (1)

Country Link
CN (1) CN111477621B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112245895B (zh) * 2020-10-09 2021-06-15 金星辉 一种基于陀螺仪的电子护具
CN116798961B (zh) * 2023-06-21 2024-03-15 上海韬润半导体有限公司 一种减少热应力影响的芯片封装结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241907A1 (en) * 2003-05-30 2004-12-02 Tomoko Higashino Method of manufacturing a semiconductor device
CN1970671A (zh) * 2000-10-06 2007-05-30 索尼化学株式会社 粘接剂及电气装置
CN101765909A (zh) * 2007-08-31 2010-06-30 日东电工株式会社 半导体装置制造用的胶粘片及使用其的半导体装置的制造方法
CN106467715A (zh) * 2015-08-18 2017-03-01 信越化学工业株式会社 晶片加工用粘接材料、晶片层叠体及薄型晶片的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI317549B (en) * 2003-03-21 2009-11-21 Advanced Semiconductor Eng Multi-chips stacked package
WO2006088180A1 (ja) * 2005-02-21 2006-08-24 Nitto Denko Corporation 半導体装置の製造方法
KR100817075B1 (ko) * 2006-11-09 2008-03-26 삼성전자주식회사 멀티스택 패키지 및 그 제조 방법
TWI642150B (zh) * 2017-08-15 2018-11-21 勝麗國際股份有限公司 堆疊式感測器封裝結構
JP6755842B2 (ja) * 2017-08-28 2020-09-16 株式会社東芝 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1970671A (zh) * 2000-10-06 2007-05-30 索尼化学株式会社 粘接剂及电气装置
US20040241907A1 (en) * 2003-05-30 2004-12-02 Tomoko Higashino Method of manufacturing a semiconductor device
CN101765909A (zh) * 2007-08-31 2010-06-30 日东电工株式会社 半导体装置制造用的胶粘片及使用其的半导体装置的制造方法
CN106467715A (zh) * 2015-08-18 2017-03-01 信越化学工业株式会社 晶片加工用粘接材料、晶片层叠体及薄型晶片的制造方法

Also Published As

Publication number Publication date
CN111477621A (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
US7598607B2 (en) Semiconductor packages with enhanced joint reliability and methods of fabricating the same
US6960826B2 (en) Multi-chip package and manufacturing method thereof
US8592973B2 (en) Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US8860215B2 (en) Semiconductor device and method of manufacturing the same
US20110272798A1 (en) Chip unit and stack package having the same
US20200013767A1 (en) Semiconductor package
CN111477621B (zh) 芯片封装结构、其制作方法和电子设备
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US9841341B2 (en) Package for semiconductor devices sensitive to mechanical and thermo-mechanical stresses, such as MEMS pressure sensors
JP2011003715A (ja) 半導体装置
JP2002231881A (ja) 半導体チップパッケージ
US7952181B2 (en) Wiring substrate for a multi-chip semiconductor device
US7791195B2 (en) Ball grid array (BGA) package and method thereof
US20080009096A1 (en) Package-on-package and method of fabricating the same
CN108155287A (zh) 一种具有抗温度冲击效果的晶圆级sawf封装结构
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
US9624093B2 (en) Method and apparatus of making MEMS packages
US20080203552A1 (en) Stacked Package and Method of Fabricating the Same
US8035220B2 (en) Semiconductor packaging device
CN108573933B (zh) 半导体装置及其制造方法
KR101145664B1 (ko) 플립칩 본딩을 통한 ３차원 적층 패키지 및 그 제조방법
CN111564417B (zh) 一种ic封装结构和ic封装方法
US8012800B2 (en) Method of fabricating a stacked type chip package structure and a stacked type package structure
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
JP2007266540A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant