JP6708257B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6708257B2
JP6708257B2 JP2018528145A JP2018528145A JP6708257B2 JP 6708257 B2 JP6708257 B2 JP 6708257B2 JP 2018528145 A JP2018528145 A JP 2018528145A JP 2018528145 A JP2018528145 A JP 2018528145A JP 6708257 B2 JP6708257 B2 JP 6708257B2
Authority
JP
Japan
Prior art keywords
substrate
back surface
semiconductor device
cell
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018528145A
Other languages
English (en)
Other versions
JPWO2018016029A1 (ja
Inventor
和豊 高野
和豊 高野
松尾　一成
一成 松尾
柾宜 平尾
柾宜 平尾
淳二 八尋
淳二 八尋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018016029A1 publication Critical patent/JPWO2018016029A1/ja
Application granted granted Critical
Publication of JP6708257B2 publication Critical patent/JP6708257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

この発明は、例えば、大電力用途に用いられる半導体装置およびその製造方法に関する。
特許文献１には、半導体装置が開示されている。この半導体装置では、低抵抗化のために、基板の中央部を薄くしている。また、強度を保持するために基板の外周部を中央部に比べて厚くしている。
日本特開２００３−３０３９６６号公報
特許文献１に示される半導体装置では、基板の中央部を薄く形成するためにエッチング等の工程を追加している。従って、製造工程が複雑化する。
本発明は上述の問題を解決するためになされたものであり、その目的は、容易な方法で低抵抗化および強度の保持が可能な半導体装置およびその製造方法を得ることである。
本願の発明に係る半導体装置は、セル部と、前記セル部を囲む終端部と、を備えた基板と、前記基板の上に設けられた表面構造と、前記基板の裏面に設けられた裏面電極と、を備え、前記表面構造は、前記セル部の上部に、前記表面構造のうち前記終端部の上部に設けられた部分に対して上方に突出した凸部を有し、前記セル部の少なくとも一部は、前記終端部よりも薄く、前記セル部の下の前記裏面電極は、前記終端部の下の前記裏面電極に対して凹形状を形成し、前記セル部の下の前記裏面電極の下面と、前記終端部の下の前記裏面電極の下面は滑らかに接続され、前記表面構造は、前記基板の上に設けられた表面電極を備え、前記凸部は、前記表面電極の一部であり、前記基板の裏面側には、前記セル部の下の前記裏面電極と、前記終端部の下の前記裏面電極と、に沿って裏面半導体層が設けられ、前記セル部には、ＩＧＢＴ領域と、前記ＩＧＢＴ領域に隣接して設けられたダイオード領域と、が設けられ、前記凸部は、前記ＩＧＢＴ領域の上部に設けられ、前記ＩＧＢＴ領域は、前記ダイオード領域よりも薄い。
本願の発明に係る半導体装置は、セル部と、前記セル部を囲む終端部と、を備えた基板と、前記基板の上に設けられた表面構造と、前記基板の裏面に設けられた裏面電極と、を備え、前記表面構造は、前記セル部の上部に、前記表面構造のうち前記終端部の上部に設けられた部分に対して上方に突出した凸部を有し、前記セル部の少なくとも一部は、前記終端部よりも薄く、前記セル部の下の前記裏面電極は、前記終端部の下の前記裏面電極に対して凹形状を形成し、前記セル部の下の前記裏面電極の下面と、前記終端部の下の前記裏面電極の下面は滑らかに接続され、前記表面構造は、前記基板の上に設けられた表面電極を備え、前記凸部は、前記表面電極の一部であり、前記基板の裏面側には、前記セル部の下の前記裏面電極と、前記終端部の下の前記裏面電極と、に沿って裏面半導体層が設けられ、前記セル部には、ＩＧＢＴ領域と、前記ＩＧＢＴ領域に隣接して設けられたダイオード領域と、が設けられ、前記凸部は、前記ダイオード領域の上部に設けられ、前記ダイオード領域は、前記ＩＧＢＴ領域よりも薄い。
本願の発明に係る半導体装置の製造方法は、セル部と、前記セル部を囲む終端部と、を備えた基板の表面側に、表面層を形成する表面工程と、前記表面工程の実施後に、前記セル部の上に上方に突出した凸部を有する表面構造を形成する表面構造工程と、前記表面構造を覆うように保護膜を貼り付ける工程と、前記保護膜を貼り付けた状態で、前記基板の裏面を研磨する研磨工程と、前記基板の裏面側に裏面半導体層を形成する裏面工程と、前記研磨工程の実施後に、前記裏面半導体層の裏面に裏面電極を形成する工程と、を備え、前記凸部は、前記基板の上に設けられた表面電極の一部であり、前記表面構造工程では、前記終端部の上部において前記表面電極の上に絶縁膜を設ける工程を備え、前記絶縁膜は、前記凸部との間に隙間を設けて形成される。
この発明に係る半導体装置は表面側に凸部を備える。この状態で、基板の裏面を研磨することにより、基板の凸部に対向した位置を薄く形成する事が出来る。このため、工程を追加せずに終端部よりもセル部を薄く形成することが可能になる。従って、本発明に係る半導体装置は、低抵抗化および強度の保持が可能であり、簡単な製造方法で得ることが出来る。
この発明に係る半導体装置の製造方法によれば、半導体装置の表面側に凸部を形成する。この状態で、基板の裏面を研磨することにより、基板の凸部に対向した位置を薄く形成する事が出来る。このため、工程を追加せずに終端部よりもセル部を薄く形成することが出来る。従って、本発明に係る半導体装置の製造方法では、低抵抗化および強度の保持が可能な半導体装置を簡単な工程で得ることが可能になる。
本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す図である。 比較例に係る半導体装置の断面図である。 本発明の実施の形態１の変形例に係る半導体装置の断面図である。 本発明の実施の形態１の変形例に係る半導体装置の断面図である。 本発明の実施の形態２に係る半導体装置の平面図である。 本発明の実施の形態２に係る半導体装置の断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す図である。 本発明の実施の形態３に係る半導体装置の平面図である。 本発明の実施の形態３に係る半導体装置の断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す図である。
本発明の実施の形態に係る半導体装置およびその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の断面図である。本実施の形態に係る半導体装置１００は、基板３０を備える。基板３０は、セル部１０を備える。セル部１０は、基板３０において主電流が流れるセルが形成される領域である。また、基板３０は、セル部１０を囲む終端部２０を備える。終端部２０は、基板３０において、エッジターミネーション構造が形成される領域である。エッジターミネーション構造は、半導体装置１００の端部での電界集中を抑制するために設けられる。
本実施の形態に係る半導体装置１００は、トレンチＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。基板３０はＮ型のドリフト層３１を備える。セル部１０において、ドリフト層３１の表面には、Ｐ−型のベース３２、Ｎ＋型のエミッタ３３およびゲート３４が形成される。ゲート３４はトレンチゲートである。また、終端部２０において、ドリフト層３１の表面には、ＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造３７が形成される。ドリフト層３１の裏面には、Ｎ型のバッファ層３５が形成される。バッファ層３５の裏面には、Ｐ型のコレクタ３６が形成される。
本実施の形態では、基板３０は、ドリフト層３１と、表面層３８と、裏面半導体層３９を備える。表面層３８は、基板３０の表面側に形成された層であり、ベース３２、エミッタ３３、ゲート３４およびＦＬＲ構造３７を含む。また、裏面半導体層３９は、基板３０の裏面側に形成された層であり、バッファ層３５およびコレクタ３６を含む。
ゲート３４の上には絶縁層４６が設けられる。また、絶縁層４６および基板３０の上には、アルミ電極４１が設けられる。セル部１０の上部において、アルミ電極４１上にメタル電極４２が設けられる。メタル電極４２は、セル部１０の上部の全域に形成される。アルミ電極４１と、メタル電極４２は表面電極４４を形成する。
終端部２０の上部において、表面電極４４の上には絶縁膜５０が設けられる。絶縁膜５０は、酸化膜および窒化膜に代表される所謂ガラスである。絶縁層４６と、表面電極４４と、絶縁膜５０は表面構造６０を構成する。メタル電極４２の上面は、絶縁膜５０の上面よりも高い。このため、表面構造６０は、セル部１０の上部に、上方に突出した凸部６１を備えることとなる。
基板３０の裏面において、コレクタ３６と接するように裏面電極４３が設けられる。また、基板３０の裏面側には、メタル電極４２と対向する位置に凹部１９が形成される。基板３０の裏面側に凹部１９が設けられることで、終端部２０と比較して、セル部１０は薄くなる。
次に、本実施の形態に係る半導体装置１００の製造方法を説明する。図２〜図７は、本発明の実施の形態１に係る半導体装置の製造方法を示す図である。まず、表面工程を実施する。表面工程では、図２に示すように、基板３０に注入および拡散を行い、ドリフト層３１および表面層３８を形成する。次に、表面構造工程を実施する。表面構造工程では、まず、ゲート３４の上に絶縁層４６を形成する。次に、基板３０および絶縁層４６の上にアルミ電極４１を形成する。次に、終端部２０の上部において、アルミ電極４１の上に絶縁膜５０を形成する。絶縁膜５０はガラスコーティングにより形成する。
次に、図３に示すように、セル部１０の上部の全域を覆うように、アルミ電極４１上にメタル電極４２を形成する。メタル電極４２は、上面が絶縁膜５０の上面よりも高い位置に配置されるように形成する。以上から、基板３０の上に表面構造６０が形成される。表面構造６０は、セル部１０の上に、上方に突出した凸部６１を有する。ここで、絶縁膜５０の上にパッド電極が設けられる場合は、パッド電極の上面よりもメタル電極４２の上面が高い位置に配置されるように、メタル電極４２を形成する。メタル電極４２は、表面構造６０の形状が凸型となるように形成する。
次に、図４に示すように、表面構造６０を覆うように保護膜８０を貼る。保護膜８０は、ウエハ研磨時にウエハ表面を保護するための粘着シートである。次に、図５に示すように、研磨工程を実施する。研磨工程では、まず、保護膜８０を貼り付けた状態のウエハを、基板３０の裏面が上を向くように、ステージ７０に置く。この時、保護膜８０とステージ７０が接する。次に、グラインダーで基板３０の裏面を研磨する。
ここで、表面に凹凸があるウエハにおいて、ウエハ表面に保護膜を貼り付けた状態で、ウエハ裏面を研磨すると、ウエハ裏面にウエハ表面の凹凸が転写される。これは、ウエハ表面の凹凸によって、研磨時にウエハに加わる圧力がウエハ面内で不均一となる為である。ウエハ表面に凸部がある部分では研磨時に圧力が強く働き、ウエハは深く研磨される。また、ウエハ表面に凹部が形成される部分では、ステージとの間に隙間が生じる。このため、研磨時に加わる圧力が弱くなり、ウエハは浅く研磨される。
従って、本実施の形態では、基板３０の裏面において、凸部６１と対向する位置は、深く研磨される。また、表面構造６０はセル部１０の上部に凸部６１を備えるため、終端部２０の上部では、保護膜８０とステージ７０との間には隙間７２が形成される。従って、研磨時に終端部２０に加わる圧力は弱くなる。このため、終端部２０は、セル部１０よりも浅く研磨されることとなる。以上から、セル部１０は、終端部２０よりも薄くなる。
ここで、本実施の形態では、研磨時にウエハ表面の凹凸が裏面に転写され易いように、保護膜８０を設ける。ウエハ表面の凹凸が裏面に転写されるためには、凸部６１の形状が保護膜８０の表面に現れることが必要となる。このため、保護膜８０は表面構造６０に密着させる。また、保護膜８０は薄いものを用いる。また、保護膜が柔らかいと、ウエハ表面の凹凸を保護膜が打ち消す可能性がある。このため、保護膜８０は剛性が高いものを用いる。以上から、ウエハ表面の凹凸が裏面に転写され易くなる。また、本実施の形態では、基板３０の研磨にグラインダーを用いたが、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いて研磨を行っても良い。
図６は、研磨工程の実施後に保護膜８０を取り除いた状態を示す。本実施の形態では、表面構造６０が凸部６１を備える。研磨工程によって凸部６１の形状が基板３０の裏面に転写される。従って、セル部１０は終端部２０よりも薄く形成される。
次に、図７に示すように、裏面工程を実施する。裏面工程では、基板３０の裏面側に、注入および拡散を行い、裏面半導体層３９を形成する。次に、裏面半導体層３９の裏面に裏面電極４３を形成する。以上で、本実施の形態に係る半導体装置１００が形成される。
図８は、比較例に係る半導体装置の断面図である。比較例に係る半導体装置１１０はメタル電極４２を備えない。従って、基板３０の裏面を研磨すると、セル部１０とともに終端部も薄く形成される。もしくは、半導体装置１１０の表面の凹凸が転写され、終端部２０と比較して、セル部１０が厚くなる可能性がある。
一般に、基板が薄くなると半導体装置は低抵抗となる。一方で、基板が薄くなると、強度が低下する。従って、比較例に係る半導体装置１１０は、基板３０の研磨によって低抵抗化される一方で、強度が低下する。これに対し、基板の中央部のみを薄くし、外周部は厚く残す構造が考えられる。この構造の半導体装置は、基板の中央部が薄いことで低抵抗となり、外周部が厚いことで強度が保持される。
ここで、基板の中央部のみを薄くする方法として、写真製版処理でマスクを形成し、その後、ドライエッチングまたはサンドブラストを実施することが考えられる。しかし、この方法では、基板の中央部を薄くするために、写真製版処理およびドライエッチングまたはサンドブラストの工程を追加する必要がある。従って、製造工程が複雑化する。
これに対し、本実施の形態では、表面構造６０は凸部６１を備える。研磨工程では、凸部６１の形状が基板３０の裏面に転写される。この結果、セル部１０が終端部２０よりも薄く形成される。ここで、基板３０の研磨工程は、従来からウエハの薄化、酸化膜の除去またはポリシリコンの除去の目的で実施されている工程である。従って、本実施の形態では、工程を追加せずに、セル部１０を終端部２０よりも薄く出来る。このため、低抵抗化および強度の保持が可能な半導体装置１００を、簡単な製造工程で得ることが出来る。
また、本実施の形態では、セル部１０の上部の全域を覆うように、凸部６１が形成される。このため、主電流が流れる領域となるセル部１０の全域が薄く形成される。このため、基板３０を薄くすることによる低抵抗化の効果を高く得ることができる。
また、本実施の形態では、終端部２０はセル部１０よりも厚く設けられる。このため、半導体装置１００の外周部に基板３０が厚い領域が設けられる。従って、半導体装置１００の強度を保持することが出来る。また、終端部２０は、半導体装置１００の耐圧を向上するための構造が設けられる領域である。一般に、終端部が厚いほど耐圧は向上する傾向にある。従って、本実施の形態では、終端部２０がセル部１０よりも厚く設けられることで、終端部２０がセル部１０よりも高い耐圧を保持することが可能になる。
また、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングまたはサンドブラストを用いて基板の裏面側に凹部を形成すると、凹部によって形成される段差に角が形成される場合がある。このとき、段差の角の部分に電界が集中することがある。
これに対し、本実施の形態では、ウエハ表面の凸部６１を研磨工程によって裏面に転写するため、ドリフト層３１には角が形成されない。このため、裏面半導体層３９および裏面電極４３にも角が形成されない。従って、ドライエッチングまたはサンドブラストを用いる場合と比較して、電界が緩和され易くなる。このため、耐圧を向上できる。本実施の形態では、セル部１０の下の裏面電極４３と、終端部２０の下の裏面電極４３は凹形状を形成する。セル部１０の下の裏面電極４３の下面と、終端部２０の下の裏面電極４３の下面は滑らかに接続されている。
また、本実施の形態では、アルミ電極４１上にメタル電極４２が設けられる。メタル電極４２は、表面構造６０に凸部６１を形成するように、厚く形成される。厚いメタル電極４２を設けることで、ワイヤボンディングに対する強度を高めることが出来る。また、ダイレクトリードボンディング時の端子とメタル電極４２の接合の信頼性を高めることが出来る。
また、スイッチング素子では、スイッチング動作の過渡期間に、基板内部の電界が強まることがある。基板内部の電界は、基板が薄いほど強くなる。このようなスイッチング素子に５μｍ程度の厚さのアルミ電極を形成した構造では、電界が強まることにより電流が集中することがある。電流の集中によって温度が上昇する。このため、スイッチング素子の電流に対する耐性が低下することがある。つまり、スイッチング素子の破壊耐量が低下する場合がある。ここで、本実施の形態ではアルミ電極４１上にメタル電極４２が設けられる。厚いメタル電極４２が設けられることで、表面電極４４の広がり抵抗を低下させることが出来る。表面電極４４の広がり抵抗が低下すると、電流の集中が抑制される。このため、電流に対する耐性が向上する。この結果、半導体装置１００の破壊耐量を向上出来る。
本実施の形態に係る半導体装置１００は縦型のトレンチＩＧＢＴである。この変形例として、半導体装置１００は、縦型のパワーデバイスであれば良い。例えば、半導体装置１００は、ＩＧＢＴ、パワーＭＯＳＦＥＴ、ダイオードであってもよい。また、本実施の形態では、セル部１０の上部の全域を覆うように、凸部６１が形成される。これに対し、凸部６１は、セル部１０の上部の一部に形成されても良い。この場合、セル部１０の一部が終端部２０よりも薄く形成されることとなる。
図９は、本発明の実施の形態１の変形例に係る半導体装置の断面図である。変形例に係る半導体装置４００は、メタル電極４４２を備える。その他の構造は、半導体装置１００と同様である。半導体装置４００では、絶縁膜５０と、メタル電極４４２との間に隙間４５１が形成される。
メタル電極４４２は、半導体装置４００の上面において上方に突出している。このため、基板３０の裏面を研磨する際に、メタル電極４４２に強い応力が加わる場合がある。本実施の形態では、絶縁膜５０と、メタル電極４４２との間に隙間４５１が形成される。これにより、研磨工程においてメタル電極４４２に加わる応力が絶縁膜５０に伝わることが抑制される。従って、ガラスである絶縁膜５０が割れることを防止する事が出来る。
図１０は、本発明の実施の形態１の他の変形例に係る半導体装置５００の断面図である。変形例に係る半導体装置５００は、メタル電極５４２を備える。メタル電極５４２によって形成される凸部５６１の厚さＡは、基板３０の厚さＢよりも薄い。これにより、基板３０の裏面を研磨する際に、研磨部分が基板３０を貫通することを防止できる。また、基板３０が薄くなることによる基板３０の割れを防止する事が出来る。
基板３０はワイドバンドギャップ半導体で形成されても良い。ワイドバンドギャップ半導体を用いることで、耐圧および電流に対する耐性を向上出来る。つまり、半導体装置１００の破壊耐量を向上出来る。ワイドバンドギャップ半導体として、炭化珪素、窒化ガリウム系材料およびダイヤモンドを用いることが出来る。
これらの変形は以下の実施の形態に係る半導体装置およびその製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置およびその製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図１１は、本発明の実施の形態２に係る半導体装置の平面図である。本実施の形態に係る半導体装置２００は、ＩＧＢＴ２９２とダイオード２９１が形成されている。ダイオード２９１はＩＧＢＴ２９２に隣接して形成される。ＩＧＢＴ２９２とダイオード２９１は、終端部２０に囲まれる。終端部２０での基板２３０の構造は、実施の形態１と同様である。また、ＩＧＢＴ２９２の端部には、ＩＧＢＴ２９２のゲート２３４にゲート電圧を印加するためのゲートパッド２１３が形成されている。
図１２は、発明の実施の形態２に係る半導体装置の断面図である。図１２は、図１１に示す半導体装置２００をI-II直線で切断することで得られる断面図である。半導体装置２００は、基板２３０と、基板２３０の上に設けられた表面構造２６０と、基板２３０の裏面に設けられた裏面電極２４３を備える。基板２３０は、セル部２１０とセル部２１０を囲む終端部２０を備える。
セル部２１０には、ＩＧＢＴ領域２１２と、ＩＧＢＴ領域２１２に隣接して設けられたダイオード領域２１１と、が設けられる。ＩＧＢＴ領域２１２は、セル部２１０のＩＧＢＴ２９２が形成される領域である。また、ダイオード領域２１１は、セル部２１０のダイオード２９１が形成される領域である。
基板２３０は、Ｎ型のドリフト層２３１、表面層２３８および裏面半導体層２３９を備える。ＩＧＢＴ領域２１２において、ドリフト層２３１の表面には、Ｐ−型のベース２３２、Ｎ＋型のエミッタ２３３およびトレンチゲートであるゲート２３４が設けられる。ダイオード領域２１１において、ドリフト層２３１の表面には、Ｐ−型のアノード２５２およびゲート２３４が設けられる。ここで、ベース２３２はアノード２５２と同じ層である。また、ダイオード領域２１１は、ゲート２３４を備えなくても良い。
ドリフト層２３１の裏面には、Ｎ型のバッファ層２３５が形成される。バッファ層２３５の裏面には、Ｐ型のコレクタ２３６が形成される。また、ダイオード領域２１１において、コレクタ２３６の一部がＮ型のカソード２５６に置き換わっている。本実施の形態では、表面層２３８は、ベース２３２、アノード２５２、エミッタ２３３、ゲート２３４およびＦＬＲ構造３７を含む。また、裏面半導体層２３９は、バッファ層２３５、コレクタ２３６およびカソード２５６を含む。
ゲート２３４の上には、絶縁層２４６が設けられる。また、絶縁層２４６および基板２３０の上には、アルミ電極２４１が設けられる。ＩＧＢＴ領域２１２の上部において、アルミ電極２４１上にメタル電極２４２が設けられる。メタル電極２４２は、ＩＧＢＴ領域２１２の上部の全域に形成される。アルミ電極２４１と、メタル電極２４２は表面電極２４４を形成する。絶縁層２４６、表面電極２４４および絶縁膜５０は表面構造２６０を構成する。メタル電極２４２の上面は、絶縁膜５０の上面よりも高い。このため、表面構造２６０は、ＩＧＢＴ領域２１２の上部に、上方に突出した凸部２６１を備えることとなる。
基板２３０の裏面には、コレクタ２３６およびカソード２５６と接するように裏面電極２４３が設けられる。以上から、半導体装置２００には、トレンチＩＧＢＴであるＩＧＢＴ２９２と、ダイオード２９１が形成される。従って、半導体装置２００は、ＲＣ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴとなる。ダイオード２９１は、Ｐ型のコレクタ２３６の一部をＮ型のカソード２５６に置きかえることで形成される。また、基板２３０の裏面側には、メタル電極２４２と対向する位置に凹部２１９が形成される。基板２３０の裏面側に凹部２１９が設けられることで、ダイオード領域２１１と比較して、ＩＧＢＴ領域２１２は薄くなる。
次に、本実施の形態に係る半導体装置２００の製造方法を説明する。図１３〜図１７は、本発明の実施の形態２に係る半導体装置の製造方法を示す図である。まず、表面工程を実施する。表面工程では、図１３に示すように、基板２３０にドリフト層２３１と表面層２３８を形成する。次に、表面構造工程を実施する。表面構造工程では、まず、ゲート２３４の上に絶縁層２４６を形成する。次に、基板２３０および絶縁層２４６の上にアルミ電極２４１を形成する。次に、終端部２０の上部において、アルミ電極２４１の上に絶縁膜５０を形成する。
次に、図１４に示すように、ＩＧＢＴ領域２１２の上部において、アルミ電極２４１上にメタル電極２４２を形成する。メタル電極２４２は、ＩＧＢＴ領域２１２の上部の全域を覆うように形成する。実施の形態１と同様に、メタル電極２４２は、上面が絶縁膜５０の上面よりも高い位置に配置されるように形成する。これにより、凸部２６１を備えた表面構造２６０が形成される。
次に、図１５に示すように、表面構造２６０の上に、保護膜２８０を貼る。次に、研磨工程を実施し、基板２３０の裏面を研磨する。本実施の形態では、ＩＧＢＴ領域２１２の上部に凸部２６１が形成されている。従って、基板２３０の裏面を研磨することで、凸部２６１と対向する部分が深く研磨される。このため、図１６に示すように、基板２３０のＩＧＢＴ領域２１２が薄く形成される。
次に、図１７に示すように、裏面工程を実施する。裏面工程では、基板２３０の裏面側に、バッファ層２３５を形成する。次に、バッファ層２３５の裏面にカソード２５６を形成する。次に、写真製版処理によるレジスト注入により、コレクタ２３６を形成する。次に、コレクタ２３６およびカソード２５６の裏面に裏面電極２４３を形成する。以上で、本実施の形態に係る半導体装置２００が形成される。
本実施の形態に係る半導体装置２００では、ＩＧＢＴ領域２１２の上部に凸部２６１が形成される。従って、研磨工程によって基板２３０のＩＧＢＴ領域２１２がダイオード領域２１１よりも薄く形成される。このため、主電流が流れるＩＧＢＴ領域２１２を低抵抗化することが可能になる。また、終端部２０およびダイオード領域２１１はＩＧＢＴ領域２１２に比べて厚い。従って、強度および耐圧を保持することができる。
また、ダイオードでは、順バイアス状態からバイアス方向が切り替わった際に、逆方向に電流が流れる期間がある。逆方向に電流が流れる期間であるリカバリー時のサージ電圧は一般に基板が厚いほど発振しにくくなる。本実施の形態では、基板２３０のダイオード領域２１１はＩＧＢＴ領域に比べて厚く形成される。従って、実施の形態１と比較してリカバリー耐量の向上が期待できる。
実施の形態３．
図１８は、本発明の実施の形態３に係る半導体装置の平面図である。本実施の形態に係る半導体装置３００には、ＩＧＢＴ３９２とダイオード３９１が形成されている。ダイオード３９１はＩＧＢＴ３９２に隣接して形成される。ＩＧＢＴ３９２とダイオード３９１は、終端部２０に囲まれる。終端部２０の構造は、実施の形態１と同様である。また、ＩＧＢＴ３９２の端部には、ＩＧＢＴ３９２のゲート２３４に電力を供給するためのゲートパッド３１３が形成されている。
図１９は、発明の実施の形態３に係る半導体装置の断面図である。図１９は、図１８に示す半導体装置３００をI-II直線で切断することで得られる断面図である。半導体装置３００は、基板３３０と、基板３３０の上に設けられた表面構造３６０と、基板３３０の裏面に設けられた裏面電極３４３を備える。基板３３０は、セル部３１０とセル部３１０を囲む終端部２０を備える。
セル部３１０は、ＩＧＢＴ領域３１２と、ＩＧＢＴ領域３１２に隣接して設けられたダイオード領域３１１と、が設けられる。ＩＧＢＴ領域３１２は、セル部３１０のＩＧＢＴ３９２が形成される領域である。また、ダイオード領域３１１は、セル部３１０のダイオード３９１が形成される領域である。
本実施の形態では、基板３３０は、ドリフト層３３１、表面層２３８および裏面半導体層３３９を備える。表面層２３８の構造は、実施の形態２と同様である。ＩＧＢＴ領域３１２において、ドリフト層３３１の裏面には、Ｎ型のバッファ層３３５が形成される。バッファ層３３５の裏面には、Ｐ型のコレクタ３３６が形成される。また、ダイオード領域３１１において、ドリフト層３３１の裏面には、バッファ層３３５が形成される。バッファ層３３５は、ダイオード領域３１１においてコレクタ３３６から露出している。裏面半導体層３３９は、バッファ層３３５およびコレクタ３３６を含む。
本実施の形態に係る絶縁層２４６およびアルミ電極２４１の構造は、実施の形態２と同様である。本実施の形態では、ダイオード領域３１１の上部において、アルミ電極２４１上にメタル電極３４２が設けられる。メタル電極３４２は、ダイオード領域３１１の上部の全域に形成される。アルミ電極２４１と、メタル電極３４２は表面電極３４４を形成する。絶縁層２４６、表面電極３４４および絶縁膜５０は表面構造３６０を構成する。メタル電極３４２の上面は、絶縁膜５０の上面よりも高い。このため、表面構造３６０は、ダイオード領域３１１の上部に、上方に突出した凸部３６１を備えることとなる。
基板３３０の裏面には、裏面電極３４３が設けられる。ここで、バッファ層３３５は、ダイオード領域３１１においてコレクタ３３６から露出している。従って、ダイオード領域３１１では、バッファ層３３５は裏面電極３４３と接触する。本実施の形態では、Ｎ型のバッファ層３３５と裏面電極３４３を接触させることでダイオード３９１を形成している。以上から、半導体装置３００には、トレンチＩＧＢＴであるＩＧＢＴ３９２と、ダイオード３９１が形成される。従って、半導体装置３００は、半導体装置２００と同様にＲＣ−ＩＧＢＴとなる。
次に、本実施の形態に係る半導体装置３００の製造方法を説明する。図２０〜図２５は、本発明の実施の形態３に係る半導体装置の製造方法を示す図である。図２０に示すように、半導体装置３００の製造方法は、絶縁膜５０を形成する工程までは実施の形態２と同様である。
次に、図２１に示すように、ダイオード領域３１１の上部の全域を覆うように、アルミ電極２４１上にメタル電極３４２を形成する。実施の形態１と同様に、メタル電極３４２は、上面が絶縁膜５０の上面よりも高い位置に配置されるように形成する。
次に、図２２に示すように、裏面工程を実施する。裏面工程では、裏面半導体層３３９を形成する。まず、基板３３０の裏面側に、バッファ層３３５を形成する。次に、バッファ層３３５の裏面にコレクタ３３６を形成する。
次に、図２３に示すように、表面構造３６０の上に、保護膜３８０を貼る。次に、研磨工程を実施する。本実施の形態では、裏面工程の後に研磨工程を実施する。したがって、研磨工程では、裏面半導体層３３９が研磨される。本実施の形態では、ダイオード領域３１１の上部において、表面電極３４４が凸部３６１を備える。従って、裏面半導体層３３９の裏面において、凸部３６１と対向する位置が深く研磨される。従って、図２４に示すように、基板３３０のダイオード領域３１１が薄く形成される。研磨工程では、ダイオード領域３１１におけるコレクタ３３６が除去され、バッファ層３３５が露出する様に研磨を行う。
次に、図２５に示すように、コレクタ３３６の裏面に、裏面電極３４３を形成する。裏面電極３４３は、コレクタ３３６が除去され、バッファ層３３５が露出した部分において、バッファ層３３５と接するように設けられる。以上で、本実施の形態に係る半導体装置３００が形成される。
実施の形態２では、写真製版処置およびイオン注入を実施して、Ｐ型のコレクタ２３６の一部をＮ型のカソード２５６と置き換えることでダイオード２９１を形成した。これに対し、本実施の形態では、研磨工程でコレクタ３３６の一部を除去することでダイオード３９１を形成する。従って、本実施の形態では、写真製版処理およびエッチングの工程を追加せずに、ダイオード３９１を形成することができる。このため、簡単な工程でＲＣ−ＩＧＢＴを得ることができる。また、セル部３１０の一部が薄くなるため、低抵抗化の効果を得ることができる。
本実施の形態では、研磨工程でバッファ層３３５を露出させた。この変形例として、研磨工程でドリフト層３３１を露出させても良い。この場合、Ｎ型のドリフト層３３１と裏面電極３４３が接触するように裏面電極３４３を形成する。なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
１００、２００、３００、４００、５００ 半導体装置、 １０、２１０、３１０ セル部、 ２０ 終端部、 ３０、２３０、３３０ 基板、 ６０、２６０、３６０ 表面構造、 ６１、２６１、３６１、５６１ 凸部、 ４４、２４４、３４４ 表面電極、 ４３、２４３、３４３ 裏面電極、 ２１２、３１２ ＩＧＢＴ領域、 ２１１、３１１ ダイオード領域、 ５０ 絶縁膜、 ４５１ 隙間、 ８０、２８０、３８０ 保護膜、 ３８、２３８ 表面層、 ３９、２３９、３３９ 裏面半導体層、 ３２、２３２ ベース、 ３３、２３３ エミッタ、 ３４、２３４ ゲート、 ３５、２３５、３３５ バッファ層、 ３６、２３６、３３６ コレクタ、 ２５６ カソード、 ２５２ アノード

Claims (7)

  1. セル部と、前記セル部を囲む終端部と、を備えた基板と、
    前記基板の上に設けられた表面構造と、
    前記基板の裏面に設けられた裏面電極と、
    を備え、
    前記表面構造は、前記セル部の上部に、前記表面構造のうち前記終端部の上部に設けられた部分に対して上方に突出した凸部を有し、
    前記セル部の少なくとも一部は、前記終端部よりも薄く、
    前記セル部の下の前記裏面電極は、前記終端部の下の前記裏面電極に対して凹形状を形成し、
    前記セル部の下の前記裏面電極の下面と、前記終端部の下の前記裏面電極の下面は滑らかに接続され、
    前記表面構造は、前記基板の上に設けられた表面電極を備え、
    前記凸部は、前記表面電極の一部であり、
    前記基板の裏面側には、前記セル部の下の前記裏面電極と、前記終端部の下の前記裏面電極と、に沿って裏面半導体層が設けられ、
    前記セル部には、ＩＧＢＴ領域と、前記ＩＧＢＴ領域に隣接して設けられたダイオード領域と、が設けられ、
    前記凸部は、前記ＩＧＢＴ領域の上部に設けられ、
    前記ＩＧＢＴ領域は、前記ダイオード領域よりも薄いことを特徴とする半導体装置。
  2. 前記表面構造は、前記終端部の上部において前記表面電極の上に設けられた絶縁膜を備え、
    前記絶縁膜と、前記凸部との間には隙間が設けられることを特徴とする請求項１に記載の半導体装置。
  3. セル部と、前記セル部を囲む終端部と、を備えた基板と、
    前記基板の上に設けられた表面構造と、
    前記基板の裏面に設けられた裏面電極と、
    を備え、
    前記表面構造は、前記セル部の上部に、前記表面構造のうち前記終端部の上部に設けられた部分に対して上方に突出した凸部を有し、
    前記セル部の少なくとも一部は、前記終端部よりも薄く、
    前記セル部の下の前記裏面電極は、前記終端部の下の前記裏面電極に対して凹形状を形成し、
    前記セル部の下の前記裏面電極の下面と、前記終端部の下の前記裏面電極の下面は滑らかに接続され、
    前記表面構造は、前記基板の上に設けられた表面電極を備え、
    前記凸部は、前記表面電極の一部であり、
    前記基板の裏面側には、前記セル部の下の前記裏面電極と、前記終端部の下の前記裏面電極と、に沿って裏面半導体層が設けられ、
    前記セル部には、ＩＧＢＴ領域と、前記ＩＧＢＴ領域に隣接して設けられたダイオード領域と、が設けられ、
    前記凸部は、前記ダイオード領域の上部に設けられ、
    前記ダイオード領域は、前記ＩＧＢＴ領域よりも薄いことを特徴とする半導体装置。
  4. 前記凸部は、前記基板よりも薄いことを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記基板は、ワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  6. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項５に記載の半導体装置。
  7. セル部と、前記セル部を囲む終端部と、を備えた基板の表面側に、表面層を形成する表面工程と、
    前記表面工程の実施後に、前記セル部の上に上方に突出した凸部を有する表面構造を形成する表面構造工程と、
    前記表面構造を覆うように保護膜を貼り付ける工程と、
    前記保護膜を貼り付けた状態で、前記基板の裏面を研磨する研磨工程と、
    前記基板の裏面側に裏面半導体層を形成する裏面工程と、
    前記研磨工程の実施後に、前記裏面半導体層の裏面に裏面電極を形成する工程と、
    を備え、
    前記凸部は、前記基板の上に設けられた表面電極の一部であり、
    前記表面構造工程では、前記終端部の上部において前記表面電極の上に絶縁膜を設ける工程を備え、
    前記絶縁膜は、前記凸部との間に隙間を設けて形成されることを特徴とする半導体装置の製造方法。
JP2018528145A 2016-07-20 2016-07-20 半導体装置およびその製造方法 Active JP6708257B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/071276 WO2018016029A1 (ja) 2016-07-20 2016-07-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018016029A1 JPWO2018016029A1 (ja) 2018-12-06
JP6708257B2 true JP6708257B2 (ja) 2020-06-10

Family

ID=60992373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018528145A Active JP6708257B2 (ja) 2016-07-20 2016-07-20 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US10665670B2 (ja)
JP (1) JP6708257B2 (ja)
CN (1) CN109478561B (ja)
DE (1) DE112016007081T5 (ja)
WO (1) WO2018016029A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6904279B2 (ja) * 2018-02-27 2021-07-14 三菱電機株式会社 半導体装置およびその製造方法並びに電力変換装置
JP7124339B2 (ja) * 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
JP7338242B2 (ja) * 2019-05-30 2023-09-05 株式会社デンソー 半導体装置
JP7337739B2 (ja) * 2020-03-19 2023-09-04 株式会社東芝 半導体装置
JP7405020B2 (ja) * 2020-06-29 2023-12-26 三菱電機株式会社 半導体装置及びその製造方法
JP7507322B1 (ja) * 2022-08-24 2024-06-27 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4978484A (ja) 1972-11-30 1974-07-29
US5643803A (en) * 1992-09-18 1997-07-01 Nippondenso Co., Ltd. Production method of a semiconductor dynamic sensor
JP3907174B2 (ja) 2002-02-26 2007-04-18 新電元工業株式会社 半導体装置
JP2003303966A (ja) 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4020195B2 (ja) * 2002-12-19 2007-12-12 三菱電機株式会社 誘電体分離型半導体装置の製造方法
CN101308870B (zh) * 2003-08-27 2011-05-18 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
JP2006324320A (ja) 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
JP4913484B2 (ja) * 2006-06-28 2012-04-11 株式会社ディスコ 半導体ウエーハの研磨加工方法
JP4265684B1 (ja) * 2007-11-07 2009-05-20 トヨタ自動車株式会社 半導体装置
EP2086012A1 (en) 2007-12-19 2009-08-05 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
JP2010114248A (ja) * 2008-11-06 2010-05-20 Toyota Central R&D Labs Inc 半導体装置
CN101826552A (zh) * 2010-05-06 2010-09-08 天津环鑫科技发展有限公司 一种具有场截止构造的非穿通型深沟槽igbt及其制造方法
JP5936312B2 (ja) * 2011-03-31 2016-06-22 株式会社ディスコ 半導体ウエーハの加工方法
JP5814044B2 (ja) * 2011-08-16 2015-11-17 富士フイルム株式会社 光電変換素子およびその使用方法、撮像素子、光センサ
JP6004561B2 (ja) * 2012-03-30 2016-10-12 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
JP5773073B2 (ja) * 2012-05-15 2015-09-02 富士電機株式会社 半導体装置
JP5904276B2 (ja) * 2012-05-18 2016-04-13 富士電機株式会社 半導体装置
WO2014041652A1 (ja) * 2012-09-13 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2014099444A (ja) * 2012-11-13 2014-05-29 Renesas Electronics Corp 半導体装置
JP6150542B2 (ja) 2013-02-04 2017-06-21 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP6052481B2 (ja) * 2014-12-25 2016-12-27 富士電機株式会社 半導体装置
EP3164890B1 (en) * 2015-04-24 2017-11-01 ABB Schweiz AG Method for manufacturing a power semiconductor device with thick top-metal-design
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法
US20170018657A1 (en) * 2015-07-14 2017-01-19 United Silicon Carbide, Inc. Vertical jfet made using a reduced mask set
US10347656B2 (en) * 2016-07-18 2019-07-09 Semiconductor Components Industries, Llc Semiconductor device and monolithic semiconductor device including a power semiconductor device and a control circuit

Also Published As

Publication number Publication date
CN109478561B (zh) 2022-05-13
US20190157389A1 (en) 2019-05-23
US10665670B2 (en) 2020-05-26
WO2018016029A1 (ja) 2018-01-25
CN109478561A (zh) 2019-03-15
DE112016007081T5 (de) 2019-04-04
JPWO2018016029A1 (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
JP6708257B2 (ja) 半導体装置およびその製造方法
JP7286715B2 (ja) 半導体装置、半導体パッケージおよび電源装置
JP6524666B2 (ja) 半導体装置
US9905684B2 (en) Semiconductor device having schottky junction between substrate and drain electrode
JP6415749B2 (ja) 炭化珪素半導体装置
JP6408503B2 (ja) 半導体装置
JP7127279B2 (ja) 炭化シリコン半導体装置及びその製造方法
JP6705155B2 (ja) 半導体装置および半導体装置の製造方法
JP7459975B2 (ja) 絶縁ゲート型半導体装置
KR20130103359A (ko) 탄화 규소 반도체장치 및 그 제조방법
JP7000971B2 (ja) 半導体装置
JP5233158B2 (ja) 炭化珪素半導体装置
JP2019087646A (ja) 半導体装置
JP6150542B2 (ja) 半導体装置および半導体装置の製造方法
JP5865860B2 (ja) 半導体装置
WO2018016283A1 (ja) 半導体装置
TW202125841A (zh) 肖特基能障二極體
JP2013016580A (ja) 半導体装置及びその製造方法
JP6730394B2 (ja) 半導体装置
TW202335308A (zh) 寬能隙半導體元件與其製造方法
JP2004303927A (ja) 半導体素子
JP2020202345A (ja) 半導体装置、及び、半導体装置の製造方法
JP2017079315A (ja) 半導体装置とその製造方法
JP4945988B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005327770A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20180801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200318

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200504

R150 Certificate of patent or registration of utility model

Ref document number: 6708257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250