JP6691991B2 - 走査駆動回路 - Google Patents
走査駆動回路 Download PDFInfo
- Publication number
- JP6691991B2 JP6691991B2 JP2019086202A JP2019086202A JP6691991B2 JP 6691991 B2 JP6691991 B2 JP 6691991B2 JP 2019086202 A JP2019086202 A JP 2019086202A JP 2019086202 A JP2019086202 A JP 2019086202A JP 6691991 B2 JP6691991 B2 JP 6691991B2
- Authority
- JP
- Japan
- Prior art keywords
- switch transistor
- pull
- reference point
- scan
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 13
- 238000012423 maintenance Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
- Shift Register Type Memory (AREA)
- Logic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
- Dc-Dc Converters (AREA)
- Apparatus For Radiation Diagnosis (AREA)
Description
本発明は、表示駆動分野、特に走査駆動回路に関する。
Gate Driver On Array(GOA)とは、従来の薄膜トランジスタ液晶ディスプレイのアレイ基板に走査駆動回路を制作することにより、走査線を行毎に走査することを実現する駆動方式である。従来の走査駆動回路の構造模式図を図1に示す。該走査駆動回路10は、プルアップ制御モジュール101、プルアップモジュール102、下りモジュール103、プルダウンモジュール104、ブートストラップコンデンサ105及びプルダウン維持モジュール106を含む。
該走査駆動回路10が高温状態で動作する場合、スイッチトランジスタの閾値電圧は負の値に変化することにより、走査駆動回路10の各モジュールのスイッチトランジスタに漏電が発生しやすく、該走査駆動回路の信頼性に影響を与える。
そのため、従来技術における問題を解決するために、走査駆動回路を提供する必要がある。
該走査駆動回路10が高温状態で動作する場合、スイッチトランジスタの閾値電圧は負の値に変化することにより、走査駆動回路10の各モジュールのスイッチトランジスタに漏電が発生しやすく、該走査駆動回路の信頼性に影響を与える。
そのため、従来技術における問題を解決するために、走査駆動回路を提供する必要がある。
本発明は、漏電が少なく且つ信頼性が高い走査駆動回路を提供することにより、従来技術における、走査駆動回路に漏電が発生し易く、走査駆動回路の信頼性に影響を与えるという技術問題を解決することを目的とする。
前記の問題を解決するために、本発明は以下の技術案を提供する。
本発明の実施例は、カスケード接続された走査線を駆動操作する走査駆動回路を提供する。該走査駆動回路は、
直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
現在の前記走査線の走査レベル信号をリセット操作するリセットモジュールと、
プルダウンローレベルを提供する定電圧ローレベル源と、
を含み、
前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続され、
前記プルアップ制御モジュールは第1スイッチトランジスタをさらに含み、前記第1スイッチトランジスタの制御端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの入力端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの出力端はそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続される。
直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
現在の前記走査線の走査レベル信号をリセット操作するリセットモジュールと、
プルダウンローレベルを提供する定電圧ローレベル源と、
を含み、
前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続され、
前記プルアップ制御モジュールは第1スイッチトランジスタをさらに含み、前記第1スイッチトランジスタの制御端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの入力端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの出力端はそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続される。
本発明に記載の走査駆動回路において、前記プルアップモジュールは第2スイッチトランジスタを含み、前記第2スイッチトランジスタの制御端は前記プルアップ制御モジュールの第1スイッチトランジスタの出力端に接続され、前記第2スイッチトランジスタの入力端は前記現在のクロック信号を入力し、前記第2スイッチトランジスタの出力端は現在の走査信号を出力する。
本発明に記載の走査駆動回路において、前記プルダウンモジュールは第3スイッチトランジスタを含み、前記第3スイッチトランジスタの制御端は前記直後の走査信号を入力し、前記第3スイッチトランジスタの入力端は前記プルアップ制御モジュールの第1スイッチトランジスタの出力端に接続され、前記第3スイッチトランジスタの出力端は前記定電圧ローレベル源に接続される。
本発明に記載の走査駆動回路において、前記プルダウンモジュールは第3スイッチトランジスタを含み、前記第3スイッチトランジスタの制御端は前記直後の走査信号を入力し、前記第3スイッチトランジスタの入力端は前記プルアップ制御モジュールの第1スイッチトランジスタの出力端に接続され、前記第3スイッチトランジスタの出力端は前記定電圧ローレベル源に接続される。
本発明に記載の走査駆動回路において、前記プルダウン維持モジュールは第1プルダウン維持部、第2プルダウン維持部、第13スイッチトランジスタ及び第14スイッチトランジスタを含む。
前記第13スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第13スイッチトランジスタの出力端は基準点K(N)に接続され、前記第13スイッチトランジスタの入力端は基準点P(N)に接続される。
前記第14スイッチトランジスタの制御端は直前の走査信号を入力し、前記第14スイッチトランジスタの出力端は前記基準点K(N)に接続され、前記第14スイッチトランジスタの入力端は前記基準点P(N)に接続される。
前記第1プルダウン維持部は第9スイッチトランジスタ、第10スイッチトランジスタ、第6スイッチトランジスタ、第8スイッチトランジスタ、第16スイッチトランジスタを含む。
前記第10スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第10スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第10スイッチトランジスタの出力端は前記第2スイッチトランジスタの出力端に接続される。
前記第9スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第9スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第9スイッチトランジスタの出力端は前記第1スイッチトランジスタの出力端に接続される。
前記第6スイッチトランジスタの制御端は第1パルス信号に接続され、前記第6スイッチトランジスタの入力端は前記第1パルス信号に接続され、前記第6スイッチトランジスタの出力端は前記基準点K(N)に接続される。
前記第16スイッチトランジスタの制御端は第2パルス信号に接続され、前記第16スイッチトランジスタの入力端は前記第1パルス信号に接続され、前記第16スイッチトランジスタの出力端は前記基準点K(N)に接続される。
前記第8スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第8スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第8スイッチトランジスタの出力端は前記基準点K(N)に接続される。
前記第2プルダウン維持部は第11スイッチトランジスタ、第12スイッチトランジスタ、第5スイッチトランジスタ、第15スイッチトランジスタ、第7スイッチトランジスタを含む。
前記第11スイッチトランジスタの制御端は前記基準点P(N)に接続され、前記第11スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第11スイッチトランジスタの出力端は前記第2スイッチトランジスタの出力端に接続される。
前記第12スイッチトランジスタの制御端は前記基準点P(N)に接続され、前記第12スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第12スイッチトランジスタの出力端は前記第1スイッチトランジスタの出力端に接続される。
前記第5スイッチトランジスタの制御端は第2パルス信号に接続され、前記第5スイッチトランジスタの入力端は前記第2パルス信号に接続され、前記第5スイッチトランジスタの出力端は前記基準点P(N)に接続される。
前記第15スイッチトランジスタの制御端は第1パルス信号に接続され、前記第15スイッチトランジスタの入力端は前記第2パルス信号に接続され、前記第15スイッチトランジスタの出力端は前記基準点P(N)に接続される。
前記第7スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第7スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第7スイッチトランジスタの出力端は前記基準点K(N)に接続される。
本発明に記載の走査駆動回路において、前記第1パルス信号は前記第2パルス信号の電位と逆である。
本発明に記載の走査駆動回路において、前記第1プルダウン維持部は第18スイッチトランジスタをさらに含み、前記第18スイッチトランジスタの制御端は直前の走査信号を入力し、前記第18スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第18スイッチトランジスタの出力端は前記基準点K(N)に接続される。
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記基準点P(N)に接続される。
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記基準点P(N)に接続される。
本発明に記載の走査駆動回路において、前記第1プルダウン維持部は第18スイッチトランジスタをさらに含み、前記第18スイッチトランジスタの制御端は直前の走査信号を入力し、前記第18スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第18スイッチトランジスタの出力端は前記第1パルス信号に接続される。
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記第2パルス信号に接続される。
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記第2パルス信号に接続される。
本発明に記載の走査駆動回路において、前記第1プルダウン維持部は第20スイッチトランジスタをさらに含み、前記第20スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第20スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第20スイッチトランジスタの出力端は前記第1パルス信号に接続される。
前記第2プルダウン維持部は第19スイッチトランジスタをさらに含み、前記第19スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの出力端は前記第2パルス信号に接続される。
前記第2プルダウン維持部は第19スイッチトランジスタをさらに含み、前記第19スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの出力端は前記第2パルス信号に接続される。
本発明に記載の走査駆動回路において、前記第1パルス信号及び前記第2パルス信号は高周波パルス信号又は低周波電位信号である。
本発明の実施例は、カスケード接続された走査線を駆動操作する走査駆動回路をさらに提供する。該走査駆動回路は、
直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
プルダウンローレベルを提供する定電圧ローレベル源と、
を含み、
前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続される。
直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
プルダウンローレベルを提供する定電圧ローレベル源と、
を含み、
前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続される。
本発明に記載の走査駆動回路において、前記プルアップ制御モジュールは第1スイッチトランジスタをさらに含み、前記第1スイッチトランジスタの制御端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの入力端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの出力端はそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続される。
本発明に記載の走査駆動回路において、前記プルアップモジュールは第2スイッチトランジスタを含み、前記第2スイッチトランジスタの制御端は前記プルアップ制御モジュールの第1スイッチトランジスタの出力端に接続され、前記第2スイッチトランジスタの入力端は前記現在のクロック信号を入力し、前記第2スイッチトランジスタの出力端は現在の走査信号を出力する。
本発明に記載の走査駆動回路において、前記プルダウンモジュールは第3スイッチトランジスタを含み、前記第3スイッチトランジスタの制御端は前記直後の走査信号を入力し、前記第3スイッチトランジスタの入力端は前記プルアップ制御モジュールの第1スイッチトランジスタの出力端に接続され、前記第3スイッチトランジスタの出力端は前記定電圧ローレベル源に接続される。
本発明に記載の走査駆動回路において、前記プルダウン維持モジュールは第1プルダウン維持部、第2プルダウン維持部、第13スイッチトランジスタ及び第14スイッチトランジスタを含む。
前記第13スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第13スイッチトランジスタの出力端は基準点K(N)に接続され、前記第13スイッチトランジスタの入力端は基準点P(N)に接続される。
前記第14スイッチトランジスタの制御端は直前の走査信号を入力し、前記第14スイッチトランジスタの出力端は前記基準点K(N)に接続され、前記第14スイッチトランジスタの入力端は前記基準点P(N)に接続される。
前記第14スイッチトランジスタの制御端は直前の走査信号を入力し、前記第14スイッチトランジスタの出力端は前記基準点K(N)に接続され、前記第14スイッチトランジスタの入力端は前記基準点P(N)に接続される。
前記第1プルダウン維持部は第9スイッチトランジスタ、第10スイッチトランジスタ、第6スイッチトランジスタ、第8スイッチトランジスタ、第16スイッチトランジスタを含む。
前記第10スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第10スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第10スイッチトランジスタの出力端は前記第2スイッチトランジスタの出力端に接続される。
前記第9スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第9スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第9スイッチトランジスタの出力端は前記第1スイッチトランジスタの出力端に接続される。
前記第6スイッチトランジスタの制御端は第1パルス信号に接続され、前記第6スイッチトランジスタの入力端は前記第1パルス信号に接続され、前記第6スイッチトランジスタの出力端は前記基準点K(N)に接続される。
前記第16スイッチトランジスタの制御端は第2パルス信号に接続され、前記第16スイッチトランジスタの入力端は前記第1パルス信号に接続され、前記第16スイッチトランジスタの出力端は前記基準点K(N)に接続される。
前記第8スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第8スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第8スイッチトランジスタの出力端は前記基準点K(N)に接続される。
前記第2プルダウン維持部は第11スイッチトランジスタ、第12スイッチトランジスタ、第5スイッチトランジスタ、第15スイッチトランジスタ、第7スイッチトランジスタを含む。
前記第11スイッチトランジスタの制御端は前記基準点P(N)に接続され、前記第11スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第11スイッチトランジスタの出力端は前記第2スイッチトランジスタの出力端に接続される。
前記第12スイッチトランジスタの制御端は前記基準点P(N)に接続され、前記第12スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第12スイッチトランジスタの出力端は前記第1スイッチトランジスタの出力端に接続される。
前記第5スイッチトランジスタの制御端は第2パルス信号に接続され、前記第5スイッチトランジスタの入力端は前記第2パルス信号に接続され、前記第5スイッチトランジスタの出力端は前記基準点P(N)に接続される。
前記第15スイッチトランジスタの制御端は第1パルス信号に接続され、前記第15スイッチトランジスタの入力端は前記第2パルス信号に接続され、前記第15スイッチトランジスタの出力端は前記基準点P(N)に接続される。
前記第7スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第7スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第7スイッチトランジスタの出力端は前記基準点K(N)に接続される。
本発明に記載の走査駆動回路において、前記第1パルス信号は前記第2パルス信号の電位と逆である。
本発明に記載の走査駆動回路において、前記第1プルダウン維持部は第18スイッチトランジスタをさらに含み、前記第18スイッチトランジスタの制御端は直前の走査信号を入力し、前記第18スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第18スイッチトランジスタの出力端は前記基準点K(N)に接続される。
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記基準点P(N)に接続される。
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記基準点P(N)に接続される。
本発明に記載の走査駆動回路において、前記第1プルダウン維持部は第18スイッチトランジスタをさらに含み、前記第18スイッチトランジスタの制御端は直前の走査信号を入力し、前記第18スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第18スイッチトランジスタの出力端は前記第1パルス信号に接続される。
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記第2パルス信号に接続される。
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記第2パルス信号に接続される。
本発明に記載の走査駆動回路において、前記第1プルダウン維持部は第20スイッチトランジスタをさらに含み、前記第20スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第20スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第20スイッチトランジスタの出力端は前記第1パルス信号に接続される。
前記第2プルダウン維持部は第19スイッチトランジスタをさらに含み、前記第19スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの出力端は前記第2パルス信号に接続される。
前記第2プルダウン維持部は第19スイッチトランジスタをさらに含み、前記第19スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの出力端は前記第2パルス信号に接続される。
本発明に記載の走査駆動回路において、前記第1パルス信号及び前記第2パルス信号は高周波パルス信号又は低周波電位信号である。
本発明に記載の走査駆動回路において、前記走査駆動回路は、現在の前記走査線の走査レベル信号をリセット操作するリセットモジュールをさらに含む。
本発明に記載の走査駆動回路において、前記走査駆動回路は、現在の前記走査線の走査レベル信号をリセット操作するリセットモジュールをさらに含む。
従来の走査駆動回路に比べて、本発明の走査駆動回路は、プルアップ制御モジュールを設置することにより、漏電の発生を回避し、走査駆動回路の信頼性を向上させることができ、従来の走査駆動回路に漏電が発生しやすく、走査駆動回路の信頼性に影響を与えるという技術問題を解決する。
以下の各実施例は、図面を参照して説明され、本発明の実施可能な特定な実施例を例示するものである。本発明でいう方向用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」等は、図面における方向に過ぎない。よって、用いられる方向用語は、本発明を説明及び理解するためのもので、本発明を制限しない。
図面において、構造が類似する単位を同一の符号で表示する。
図2と図3において、図2は本発明の走査駆動回路の第1の好ましい実施例の構造模式図であり、図3は本発明の走査駆動回路の第1の好ましい実施例の信号波形図である。本好ましい実施例の走査駆動回路20はプルアップ制御モジュール21、プルアップモジュール22、プルダウンモジュール23、プルダウン維持モジュール24、ブートストラップコンデンサCb及び定電圧ローレベル源VSSを含む。プルアップ制御モジュール21は直前の走査信号G(N−1)を受信し、直前の走査信号G(N−1)に基づいて、対応する走査線の走査レベル信号Q(N)を生成し、プルアップモジュール22は走査レベル信号Q(N)及び現在のクロック信号CK(N)(後述の第2パルス信号CKNと同等)に基づいて、対応する走査線の現在の走査信号G(N)をプルアップし、プルダウンモジュール23は、直後の走査信号G(N+1)に基づいて、対応する走査線の走査レベル信号Q(N)をプルダウンし、プルダウン維持モジュール24は対応する走査線の走査レベル信号Q(N)をローレベルに維持し、ブートストラップコンデンサCbは、第1スイッチトランジスタT1の出力端と第2スイッチトランジスタT2の出力端との間に設置され、走査線の現在の走査信号G(N)をハイレベルにする。定電圧ローレベル源VSSはプルダウンローレベルを提供する。
ここで、プルアップ制御モジュール21はそれぞれプルアップモジュール22、プルダウンモジュール23、プルダウン維持モジュール24及びブートストラップコンデンサCbに接続され、定電圧ローレベル源VSSはそれぞれプルダウン維持モジュール24及びプルダウンモジュール23に接続される。
プルアップ制御モジュール21は第1スイッチトランジスタT1を含み、第1スイッチトランジスタT1の制御端は直前の走査信号G(N−1)を入力し、第1スイッチトランジスタT1の入力端は直前の走査信号G(N−1)を入力し、第1スイッチトランジスタT1の出力端はそれぞれプルアップモジュール22、プルダウンモジュール23、プルダウン維持モジュール24及びブートストラップコンデンサCbに接続される。
プルアップモジュール22は第2スイッチトランジスタT2を含み、第2スイッチトランジスタT2の制御端はプルアップ制御モジュール21の第1スイッチトランジスタT1の出力端に接続され、第2スイッチトランジスタT2の入力端は現在のクロック信号CK(N)を入力し、第2スイッチトランジスタT2の出力端は現在の走査信号G(N)を出力する。
プルダウンモジュール23は第3スイッチトランジスタT3を含み、第3スイッチトランジスタT3の制御端は直後の走査信号G(N+1)を入力し、第3スイッチトランジスタT3の入力端はプルアップ制御モジュール21の第1スイッチトランジスタT1の出力端に接続され、第3スイッチトランジスタT3の出力端は定電圧ローレベル源VSSに接続される。
プルダウン維持モジュール24は第1プルダウン維持部241、第2プルダウン維持部242、第13スイッチトランジスタT13及び第14スイッチトランジスタT14を含む。
第13スイッチトランジスタT13の制御端は第1スイッチトランジスタT1の出力端に接続され、第13スイッチトランジスタT13の出力端は基準点K(N)に接続され、第13スイッチトランジスタT13の入力端は基準点P(N)に接続される。
第14スイッチトランジスタT14の制御端は直前の走査信号G(N−1)を入力し、第14スイッチトランジスタT14の出力端は基準点K(N)に接続され、第14スイッチトランジスタT14の入力端は基準点P(N)に接続される。
第1プルダウン維持部241は第9スイッチトランジスタT9、第10スイッチトランジスタT10、第6スイッチトランジスタT6、第8スイッチトランジスタT8、第16スイッチトランジスタT16を含む。
第10スイッチトランジスタT10の制御端は基準点K(N)に接続され、第10スイッチトランジスタT10の入力端は定電圧ローレベル源VSSに接続され、第10スイッチトランジスタT10の出力端は第2スイッチトランジスタT2の出力端に接続される。
第10スイッチトランジスタT10の制御端は基準点K(N)に接続され、第10スイッチトランジスタT10の入力端は定電圧ローレベル源VSSに接続され、第10スイッチトランジスタT10の出力端は第2スイッチトランジスタT2の出力端に接続される。
第9スイッチトランジスタT9の制御端は基準点K(N)に接続され、第9スイッチトランジスタT9の入力端は定電圧ローレベル源VSSに接続され、第9スイッチトランジスタT9の出力端は第1スイッチトランジスタT1の出力端に接続される。
第6スイッチトランジスタT6の制御端は第1パルス信号XCKN(即ち、クロック信号)に接続され、第6スイッチトランジスタT6の入力端は第1パルス信号XCKNに接続され、第6スイッチトランジスタT6の出力端は基準点K(N)に接続される。
第16スイッチトランジスタT16の制御端は第2パルス信号CKN(即ち、XCKNと逆方法のクロック信号)に接続され、第16スイッチトランジスタT16の入力端は第1パルス信号XCKNに接続され、第16スイッチトランジスタT16の出力端は基準点K(N)に接続される。
第8スイッチトランジスタT8の制御端は第1スイッチトランジスタT1の出力端に接続され、第8スイッチトランジスタT8の入力端は定電圧ローレベル源VSSに接続され、第8スイッチトランジスタT8の出力端は基準点K(N)に接続される。
第2プルダウン維持部242は第11スイッチトランジスタT11、第12スイッチトランジスタT12、第5スイッチトランジスタT5、第7スイッチトランジスタT8、第15スイッチトランジスタT15を含む。
第11スイッチトランジスタT11の制御端は基準点P(N)に接続され、第11スイッチトランジスタT11の入力端は定電圧ローレベル源VSSに接続され、第11スイッチトランジスタT11の出力端は第2スイッチトランジスタT2の出力端に接続される。
第12スイッチトランジスタT12の制御端は基準点P(N)に接続され、第12スイッチトランジスタT12の入力端は定電圧ローレベル源VSSに接続され、第12スイッチトランジスタT12の出力端は第1スイッチトランジスタT1の出力端に接続される。
第5スイッチトランジスタT5の制御端は第2パルス信号CKNに接続され、第5スイッチトランジスタT5の入力端は第2パルス信号CKNに接続され、第5スイッチトランジスタT5の出力端は基準点P(N)に接続される。
第15スイッチトランジスタT15の制御端は第1パルス信号XCKNに接続され、第15スイッチトランジスタT15の入力端は第2パルス信号CKNに接続され、第15スイッチトランジスタT15の出力端は基準点P(N)に接続される。
第7スイッチトランジスタT7の制御端は第1スイッチトランジスタT1の出力端に接続され、第7スイッチトランジスタT7の入力端は定電圧ローレベル源VSSに接続され、第7スイッチトランジスタT7の出力端は基準点P(N)に接続される。
第1パルス信号XCKNは第2パルス信号CKNの電位と逆であり、第1パルス信号XCKNと第2パルス信号CKNとのデューティ比は約0.5である。
好ましくは、本好ましい実施例の走査駆動回路20は、現在の走査線の走査レベル信号Q(N)をリセット操作するリセットモジュール25を含んでも良い。該リセットモジュール25はスイッチトランジスタT4を含み、スイッチトランジスタT4の制御端にハイレベル信号を入力することにより、走査線の走査レベル信号Q(N)(即ち、基準点Q(N))にリセット処理を行う。
図2と図3を参照すると、本好ましい実施例の走査駆動回路20が動作状態にあって、直前の走査信号G(N−1)はハイレベルである場合に、第1スイッチトランジスタT1がオンし、直前の走査信号G(N−1)は第1スイッチトランジスタT1を介してブートストラップコンデンサCbを充電することにより、基準点Q(N)はより高いレベルになる。そして、直前の走査信号G(N−1)はローレベルになり、第1スイッチトランジスタT1がオフし、基準点Q(N)はブートストラップコンデンサCbにより比較的に高いレベルに維持され、第2スイッチトランジスタT2がオンする。
次に、現在のクロック信号CK(N)はハイレベルになり、クロック信号CK(N)は第2スイッチトランジスタT2を介して引き続きブートストラップコンデンサCbを充電することにより、基準点Q(N)はより高いレベルに達し、現在の走査信号G(N)もハイレベルになる。
この場合、第13スイッチトランジスタT13がオンし、第7スイッチトランジスタT7と第8スイッチトランジスタT8の制御端はともにハイレベルの走査制御信号Q(N)を入力することにより、第7スイッチトランジスタT7と第8スイッチトランジスタT8がオンし、基準点P(N)と基準点K(N)は定電圧ローレベル源VSSの制御によりローレベルに保持されるとともに、第9スイッチトランジスタT9、第10スイッチトランジスタT10、第11スイッチトランジスタT11及び第12スイッチトランジスタT12はオフ状態に保持されることで、走査制御信号Q(N)のハイレベルが保証される。
直後の走査信号G(N+1)はハイレベルになった場合に、第3スイッチトランジスタT3がオンし、基準点Q(N)、即ち走査制御信号Q(N)は定電圧ローレベル源VSSによりローレベルにプルダウンされ、この場合に第13スイッチトランジスタT13及び第2スイッチトランジスタT2がオフする。第1プルダウン維持部241又は第2プルダウン維持部242は、第1パルス信号XCKNと第2パルス信号CKNの作用により基準点Q(N)がローレベルに維持される。
第1高周波パルス信号XCKNはハイレベル、第2高周波パルス信号CKNはローレベルである場合に、第15スイッチトランジスタT15及び第6スイッチトランジスタT6がオンし、基準点K(N)は第6スイッチトランジスタT6によりハイレベルにプルアップされ、基準点P(N)は第15スイッチトランジスタT15によりローレベルに維持されることにより、第9スイッチトランジスタT9及び第10スイッチトランジスタT10がオンし、基準点Q(N)は第1プルダウン維持部241の第9スイッチトランジスタT9により定電圧ローレベル源VSSに接続されることで、基準点Q(N)のローレベルが保持され、現在の走査信号G(N)は第1プルダウン維持部241の第10スイッチトランジスタT10により定電圧ローレベル源VSSに接続されることで、現在の走査信号G(N)のローレベルが保持される。
第1高周波パルス信号XCKNはローレベル、第2高周波パルス信号CKNはハイレベルである場合に、第5スイッチトランジスタT5及び第16スイッチトランジスタT16がオンし、基準点P(N)は第5スイッチトランジスタT5によりハイレベルにプルアップされ、基準点K(N)は第16スイッチトランジスタT16によりローレベルに保持されることにより、第11スイッチトランジスタT11及び第12スイッチトランジスタT12がオンし、基準点P(N)は第2プルダウン維持部242の第12スイッチトランジスタT12により定電圧ローレベル源VSSに接続されることで、基準点Q(N)のローレベルが保持され、現在の走査信号G(N)は第2プルダウン維持部242の第11スイッチトランジスタT11により定電圧ローレベル源VSSに接続されることで、現在の走査信号G(N)のローレベルが保持される。
上記より、本好ましい実施例の走査駆動回路20のプルダウン維持部24は、基準点Q(N)が高電位状態にある場合に第9スイッチトランジスタT9、第10スイッチトランジスタT10、第11スイッチトランジスタT11及び第12スイッチトランジスタT12をオフすることにより、基準点Q(N)の高電位を良好に保持することができる。また、基準点Q(N)が低電位状態にある場合に、順次に第1プルダウン維持部241及び第2プルダウン維持部242の作用により、基準点Q(N)及び現在の走査信号G(N)の低電位を保持することができる。
本発明の走査駆動回路は、プルアップ制御モジュールを設置することにより、漏電の発生を良好に回避し、走査駆動回路の信頼性を向上させることができる。
図4は本発明の走査駆動回路の第2の好ましい実施例の構造模式図である。第1の好ましい実施例に基づいて、本好ましい実施例の走査駆動回路40の第1プルダウン維持部441は第18スイッチトランジスタT18をさらに含み、第18スイッチトランジスタT18の制御端は直前の走査信号G(N−1)を入力し、第18スイッチトランジスタT18の入力端は定電圧ローレベル源VSSに接続され、第18スイッチトランジスタT18の出力端は基準点K(N)に接続される。本好ましい実施例の走査駆動回路40の第2プルダウン維持部442は第17スイッチトランジスタT17をさらに含み、第17スイッチトランジスタT17の制御端は直前の走査信号G(N−1)を入力し、第17スイッチトランジスタT17の入力端は定電圧ローレベル源VSSに接続され、第17スイッチトランジスタT17の出力端は基準点P(N)に接続される。
本好ましい実施例の第7スイッチトランジスタT7、第8スイッチトランジスタT8、第17スイッチトランジスタT17及び第18スイッチトランジスタT18はいずれも基準点Q(N)に接続されていないため、基準点Q(N)のRCインピーダンスをより良く低減することができるとともに、第7スイッチトランジスタT7及び第17スイッチトランジスタT17により基準点P(N)の電位、また第8スイッチトランジスタT8及び第18スイッチトランジスタT18により基準点K(N)の電位を良好にプルダウンすることができる。
図5は本発明の走査駆動回路の第3の好ましい実施例の構造模式図である。第1の好ましい実施例に基づいて、本好ましい実施例の走査駆動回路50の第1プルダウン維持部541は第18スイッチトランジスタT18をさらに含み、第18スイッチトランジスタT18の制御端は直前の走査信号G(N−1)を入力し、第18スイッチトランジスタT18の入力端は定電圧ローレベル源VSSに接続され、第18スイッチトランジスタT18の出力端は第1高周波パルス信号XCKNに接続される。本好ましい実施例の走査駆動回路50の第2プルダウン維持部542は第17スイッチトランジスタT17をさらに含み、第17スイッチトランジスタT17の制御端は直前の走査信号G(N−1)を入力し、第17スイッチトランジスタT17の入力端は定電圧ローレベル源VSSに接続され、第17スイッチトランジスタT17の出力端は第2高周波パルス信号CKNに接続される。
本好ましい実施例の第7スイッチトランジスタT7、第8スイッチトランジスタT8、第17スイッチトランジスタT17及び第18スイッチトランジスタT18がオンする場合に、第1高周波パルス信号XCKN及び第2高周波パルス信号CKNをプルダウンすることができるため、現在の走査信号G(N)はハイレベルになると、基準点P(N)及び基準点K(N)の電位を良好にプルダウンすることができる。
図6は本発明の走査駆動回路の第4の好ましい実施例の構造模式図である。第3の好ましい実施例に基づいて、本好ましい実施例の走査駆動回路60の第1プルダウン維持部641は第20スイッチトランジスタT20をさらに含み、第20スイッチトランジスタT20の制御端は基準点K(N)に接続され、第20スイッチトランジスタT20の入力端は基準点K(N)に接続され、第20スイッチトランジスタT20の出力端は第1高周波パルス信号XCKNに接続される。第2プルダウン維持部642は第19スイッチトランジスタT19をさらに含み、第19スイッチトランジスタT19の制御端は基準点K(N)に接続され、第19スイッチトランジスタT19の出力端は第2高周波パルス信号CKNに接続される。
第19スイッチトランジスタT19及び第20スイッチトランジスタT20の設置により、第5スイッチトランジスタT5、第6スイッチトランジスタT6、第15スイッチトランジスタT15及び第16スイッチトランジスタT16のうちの1つ又は複数のスイッチトランジスタが故障しても、直前の走査信号G(N−1)がハイレベルである場合に、基準点P(N)と基準点K(N)の電位をプルダウンすることができ、基準点Q(N)の高電位が保証される。
図7と図8において、図7は本発明の走査駆動回路の第5の好ましい実施例の構造模式図であり、図8は本発明の走査駆動回路の第5の好ましい実施例の信号波形図である。本好ましい実施例及び走査駆動回路の第2の好ましい実施例との相違点は、第1高周波パルス信号XCKNの代わりに、第1低周波電位信号LC2を使用し、第2高周波パルスCKNの代わりに、第2低周波電位信号LC1を使用することにある。第1低周波電位信号LC2及び第2低周波電位信号LC1は、数フレームの画面または数十フレームの画面の後に電位を変換することにより、走査駆動回路のインパルススイッチ操作を減らして走査駆動回路の消費電力を節約することができる。
本発明の走査駆動回路は、プルアップ制御モジュールを設置することにより、漏電の発生を良好に回避し、走査駆動回路の信頼性を向上させることができ、従来の走査駆動回路に漏電が発生しやすく、走査駆動回路の信頼性に影響を与えるという技術問題が解決される。
上記より、本発明は好ましい実施例により開示されたが、上記の好ましい実施例は本発明を限定するものでなく、本発明の趣旨及び範囲を脱出しない限り、当業者であれば、様々な変更及び修飾を加えることができるため、本発明の保護範囲は、特許請求の範囲に基づくものである。
Claims (12)
- カスケード接続された走査線を駆動操作する走査駆動回路であって、
直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
現在の前記走査線の走査レベル信号をリセット操作するリセットモジュールと、
プルダウンローレベルを提供する定電圧ローレベル源と、
を含み、
前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続され、
前記プルアップ制御モジュールは、第1スイッチトランジスタを更に含み、前記第1スイッチトランジスタの制御端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの入力端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの出力端はそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、
前記プルダウン維持モジュールは、第1プルダウン維持部、第2プルダウン維持部、第13スイッチトランジスタ及び第14スイッチトランジスタを含み、
前記第13スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第13スイッチトランジスタの出力端は基準点K(N)に接続され、前記第13スイッチトランジスタの入力端は基準点P(N)に接続され、
前記第14スイッチトランジスタの制御端は直前の走査信号を入力し、前記第14スイッチトランジスタの出力端は前記基準点K(N)に接続され、前記第14スイッチトランジスタの入力端は前記基準点P(N)に接続され、
前記第1プルダウン維持部は、第9スイッチトランジスタ、第10スイッチトランジスタ、第6スイッチトランジスタ、第8スイッチトランジスタ、第16スイッチトランジスタを含み、
前記第10スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第10スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第10スイッチトランジスタの出力端は第2スイッチトランジスタの出力端に接続され、
前記第9スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第9スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第9スイッチトランジスタの出力端は前記第1スイッチトランジスタの出力端に接続され、
前記第6スイッチトランジスタの制御端は第1パルス信号に接続され、前記第6スイッチトランジスタの入力端は前記第1パルス信号に接続され、前記第6スイッチトランジスタの出力端は前記基準点K(N)に接続され、
前記第16スイッチトランジスタの制御端は第2パルス信号に接続され、前記第16スイッチトランジスタの入力端は前記第1パルス信号に接続され、前記第16スイッチトランジスタの出力端は前記基準点K(N)に接続され、
前記第8スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第8スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第8スイッチトランジスタの出力端は前記基準点K(N)に接続され、
前記第2プルダウン維持部は、第11スイッチトランジスタ、第12スイッチトランジスタ、第5スイッチトランジスタ、第15スイッチトランジスタ、第7スイッチトランジスタを含み、
前記第11スイッチトランジスタの制御端は前記基準点P(N)に接続され、前記第11スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第11スイッチトランジスタの出力端は前記第2スイッチトランジスタの出力端に接続され、
前記第12スイッチトランジスタの制御端は前記基準点P(N)に接続され、前記第12スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第12スイッチトランジスタの出力端は前記第1スイッチトランジスタの出力端に接続され、
前記第5スイッチトランジスタの制御端は第2パルス信号に接続され、前記第5スイッチトランジスタの入力端は前記第2パルス信号に接続され、前記第5スイッチトランジスタの出力端は前記基準点P(N)に接続され、
前記第15スイッチトランジスタの制御端は第1パルス信号に接続され、前記第15スイッチトランジスタの入力端は前記第2パルス信号に接続され、前記第15スイッチトランジスタの出力端は前記基準点P(N)に接続され、
前記第7スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第7スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第7スイッチトランジスタの出力端は前記基準点K(N)に接続される走査駆動回路。 - 前記第1パルス信号は前記第2パルス信号の電位と逆である請求項1に記載の走査駆動回路。
- 前記第1プルダウン維持部は第18スイッチトランジスタをさらに含み、前記第18スイッチトランジスタの制御端は直前の走査信号を入力し、前記第18スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第18スイッチトランジスタの出力端は前記基準点K(N)に接続され、
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記基準点P(N)に接続される請求項1に記載の走査駆動回路。 - 前記第1プルダウン維持部は第18スイッチトランジスタをさらに含み、前記第18スイッチトランジスタの制御端は直前の走査信号を入力し、前記第18スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第18スイッチトランジスタの出力端は前記第1パルス信号に接続され、
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記第2パルス信号に接続される請求項1に記載の走査駆動回路。 - 前記第1プルダウン維持部は第20スイッチトランジスタをさらに含み、前記第20スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第20スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第20スイッチトランジスタの出力端は前記第1パルス信号に接続され、
前記第2プルダウン維持部は第19スイッチトランジスタをさらに含み、前記第19スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの出力端は前記第2パルス信号に接続される請求項4に記載の走査駆動回路。 - 前記第1パルス信号と前記第2パルス信号は高周波パルス信号又は低周波電位信号である請求項1に記載の走査駆動回路。
- カスケード接続された走査線を駆動操作する走査駆動回路であって、
直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
プルダウンローレベルを提供する定電圧ローレベル源と、
を含み、
前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続され、
前記プルアップ制御モジュールは第1スイッチトランジスタをさらに含み、前記第1スイッチトランジスタの制御端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの入力端は前記直前の走査信号を入力し、前記第1スイッチトランジスタの出力端はそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、
前記プルダウン維持モジュールは第1プルダウン維持部、第2プルダウン維持部、第13スイッチトランジスタ及び第14スイッチトランジスタを含み、
前記第13スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第13スイッチトランジスタの出力端は基準点K(N)に接続され、前記第13スイッチトランジスタの入力端は基準点P(N)に接続され、
前記第14スイッチトランジスタの制御端は直前の走査信号を入力し、前記第14スイッチトランジスタの出力端は前記基準点K(N)に接続され、前記第14スイッチトランジスタの入力端は前記基準点P(N)に接続され、
前記第1プルダウン維持部は第9スイッチトランジスタ、第10スイッチトランジスタ、第6スイッチトランジスタ、第8スイッチトランジスタ、第16スイッチトランジスタを含み、
前記第10スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第10スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第10スイッチトランジスタの出力端は第2スイッチトランジスタの出力端に接続され、
前記第9スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第9スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第9スイッチトランジスタの出力端は前記第1スイッチトランジスタの出力端に接続され、
前記第6スイッチトランジスタの制御端は第1パルス信号に接続され、前記第6スイッチトランジスタの入力端は前記第1パルス信号に接続され、前記第6スイッチトランジスタの出力端は前記基準点K(N)に接続され、
前記第16スイッチトランジスタの制御端は第2パルス信号に接続され、前記第16スイッチトランジスタの入力端は前記第1パルス信号に接続され、前記第16スイッチトランジスタの出力端は前記基準点K(N)に接続され、
前記第8スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第8スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第8スイッチトランジスタの出力端は前記基準点K(N)に接続され、
前記第2プルダウン維持部は第11スイッチトランジスタ、第12スイッチトランジスタ、第5スイッチトランジスタ、第15スイッチトランジスタ、第7スイッチトランジスタを含み、
前記第11スイッチトランジスタの制御端は前記基準点P(N)に接続され、前記第11スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第11スイッチトランジスタの出力端は前記第2スイッチトランジスタの出力端に接続され、
前記第12スイッチトランジスタの制御端は前記基準点P(N)に接続され、前記第12スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第12スイッチトランジスタの出力端は前記第1スイッチトランジスタの出力端に接続され、
前記第5スイッチトランジスタの制御端は第2パルス信号に接続され、前記第5スイッチトランジスタの入力端は前記第2パルス信号に接続され、前記第5スイッチトランジスタの出力端は前記基準点P(N)に接続され、
前記第15スイッチトランジスタの制御端は第1パルス信号に接続され、前記第15スイッチトランジスタの入力端は前記第2パルス信号に接続され、前記第15スイッチトランジスタの出力端は前記基準点P(N)に接続され、
前記第7スイッチトランジスタの制御端は前記第1スイッチトランジスタの出力端に接続され、前記第7スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第7スイッチトランジスタの出力端は前記基準点K(N)に接続される走査駆動回路。 - 前記第1パルス信号は前記第2パルス信号の電位と逆である請求項7に記載の走査駆動回路。
- 前記第1プルダウン維持部は第18スイッチトランジスタをさらに含み、前記第18スイッチトランジスタの制御端は直前の走査信号を入力し、前記第18スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第18スイッチトランジスタの出力端は前記基準点K(N)に接続され、
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記基準点P(N)に接続される請求項7に記載の走査駆動回路。 - 前記第1プルダウン維持部は第18スイッチトランジスタをさらに含み、前記第18スイッチトランジスタの制御端は直前の走査信号を入力し、前記第18スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第18スイッチトランジスタの出力端は前記第1パルス信号に接続され、
前記第2プルダウン維持部は第17スイッチトランジスタをさらに含み、前記第17スイッチトランジスタの制御端は直前の走査信号を入力し、前記第17スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第17スイッチトランジスタの出力端は前記第2パルス信号に接続される請求項7に記載の走査駆動回路。 - 前記第1プルダウン維持部は第20スイッチトランジスタをさらに含み、前記第20スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第20スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第20スイッチトランジスタの出力端は前記第1パルス信号に接続され、
前記第2プルダウン維持部は第19スイッチトランジスタをさらに含み、前記第19スイッチトランジスタの制御端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの入力端は前記基準点K(N)に接続され、前記第19スイッチトランジスタの出力端は前記第2パルス信号に接続される請求項10に記載の走査駆動回路。 - 前記第1パルス信号と前記第2パルス信号は高周波パルス信号又は低周波電位信号である請求項7に記載の走査駆動回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410649999.2 | 2014-11-14 | ||
CN201410649999.2A CN104409056B (zh) | 2014-11-14 | 2014-11-14 | 一种扫描驱动电路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017543862A Division JP2018503138A (ja) | 2014-11-14 | 2014-12-09 | 走査駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019179239A JP2019179239A (ja) | 2019-10-17 |
JP6691991B2 true JP6691991B2 (ja) | 2020-05-13 |
Family
ID=52646680
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017543862A Pending JP2018503138A (ja) | 2014-11-14 | 2014-12-09 | 走査駆動回路 |
JP2019086202A Expired - Fee Related JP6691991B2 (ja) | 2014-11-14 | 2019-04-26 | 走査駆動回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017543862A Pending JP2018503138A (ja) | 2014-11-14 | 2014-12-09 | 走査駆動回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9437152B2 (ja) |
JP (2) | JP2018503138A (ja) |
KR (1) | KR101994369B1 (ja) |
CN (1) | CN104409056B (ja) |
DE (1) | DE112014007168T5 (ja) |
EA (1) | EA032788B1 (ja) |
GB (1) | GB2548287B (ja) |
WO (1) | WO2016074303A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104409058B (zh) * | 2014-11-14 | 2017-02-22 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN104505036B (zh) * | 2014-12-19 | 2017-04-12 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
CN104700801B (zh) * | 2015-03-24 | 2016-11-02 | 深圳市华星光电技术有限公司 | Pmos栅极驱动电路 |
CN105469763B (zh) * | 2015-12-28 | 2018-09-11 | 深圳市华星光电技术有限公司 | 栅极驱动单元、栅极驱动电路及显示装置 |
CN105609137B (zh) * | 2016-01-05 | 2019-06-07 | 京东方科技集团股份有限公司 | 移位寄存器、栅线集成驱动电路、阵列基板及显示装置 |
CN106205528B (zh) * | 2016-07-19 | 2019-04-16 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示面板 |
CN106057157B (zh) * | 2016-08-01 | 2018-10-16 | 深圳市华星光电技术有限公司 | Goa电路及液晶显示面板 |
CN106157916A (zh) * | 2016-08-31 | 2016-11-23 | 深圳市华星光电技术有限公司 | 一种栅极驱动单元及驱动电路 |
CN107221295B (zh) * | 2017-06-27 | 2019-04-05 | 南京中电熊猫平板显示科技有限公司 | 栅极扫描驱动电路及液晶显示装置 |
CN107154244B (zh) * | 2017-07-10 | 2019-08-02 | 深圳市华星光电技术有限公司 | Goa电路及液晶显示装置 |
CN108269541B (zh) * | 2017-12-27 | 2019-09-20 | 南京中电熊猫平板显示科技有限公司 | 栅极扫描驱动电路 |
US10825412B2 (en) * | 2018-07-27 | 2020-11-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal panel including GOA circuit and driving method thereof |
US11087713B1 (en) * | 2020-08-17 | 2021-08-10 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Gate driving circuit and display panel |
CN113763862B (zh) * | 2021-09-24 | 2023-09-26 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4415467B2 (ja) * | 2000-09-06 | 2010-02-17 | 株式会社日立製作所 | 画像表示装置 |
JP3944394B2 (ja) * | 2002-01-08 | 2007-07-11 | 株式会社日立製作所 | 表示装置 |
KR100917009B1 (ko) * | 2003-02-10 | 2009-09-10 | 삼성전자주식회사 | 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터 |
JP4493359B2 (ja) * | 2004-02-05 | 2010-06-30 | 東北パイオニア株式会社 | 自発光表示モジュールおよびその駆動方法 |
TW200703195A (en) * | 2005-03-22 | 2007-01-16 | Koninkl Philips Electronics Nv | A shift register circuit |
KR101182770B1 (ko) * | 2006-06-12 | 2012-09-14 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
JP2008131407A (ja) * | 2006-11-22 | 2008-06-05 | Matsushita Electric Ind Co Ltd | 固体撮像素子およびそれを用いた撮像装置 |
CN101677021B (zh) * | 2008-09-19 | 2013-07-17 | 北京京东方光电科技有限公司 | 移位寄存器的级、栅线驱动器、阵列基板和液晶显示装置 |
CN102012591B (zh) * | 2009-09-04 | 2012-05-30 | 北京京东方光电科技有限公司 | 移位寄存器单元及液晶显示器栅极驱动装置 |
US20120242630A1 (en) | 2009-12-28 | 2012-09-27 | Sharp Kabushiki Kaisha | Shift register |
CN102629459A (zh) * | 2011-10-26 | 2012-08-08 | 北京京东方光电科技有限公司 | 栅线驱动方法、移位寄存器及栅线驱动装置 |
CN102708794B (zh) * | 2012-02-27 | 2014-10-15 | 京东方科技集团股份有限公司 | 像素单元驱动电路、像素单元驱动方法及像素单元 |
CN103413514A (zh) * | 2013-07-27 | 2013-11-27 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器和显示装置 |
US10223975B2 (en) * | 2013-10-18 | 2019-03-05 | Apple Inc. | Organic light emitting diode displays with improved driver circuitry |
CN103680453B (zh) * | 2013-12-20 | 2015-09-16 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路 |
CN103943054B (zh) * | 2014-01-27 | 2016-07-13 | 上海中航光电子有限公司 | 栅极驱动电路、tft阵列基板、显示面板及显示装置 |
CN103928007B (zh) * | 2014-04-21 | 2016-01-20 | 深圳市华星光电技术有限公司 | 一种用于液晶显示的goa电路及液晶显示装置 |
CN104167191B (zh) * | 2014-07-04 | 2016-08-17 | 深圳市华星光电技术有限公司 | 用于平板显示的互补型goa电路 |
CN104064150A (zh) | 2014-07-08 | 2014-09-24 | 苏州卓能微电子技术有限公司 | 一种led驱动芯片双通道信号传输方法 |
CN104064160B (zh) * | 2014-07-17 | 2016-06-15 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
US9418613B2 (en) * | 2014-11-03 | 2016-08-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | GOA circuit of LTPS semiconductor TFT |
US9407260B2 (en) * | 2014-11-03 | 2016-08-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd | GOA circuit based on LTPS semiconductor TFT |
US9390674B2 (en) * | 2014-11-03 | 2016-07-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd | GOA circuit based on LTPS semiconductor TFT |
CN104464662B (zh) * | 2014-11-03 | 2017-01-25 | 深圳市华星光电技术有限公司 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
-
2014
- 2014-11-14 CN CN201410649999.2A patent/CN104409056B/zh not_active Expired - Fee Related
- 2014-12-09 US US14/416,282 patent/US9437152B2/en active Active
- 2014-12-09 WO PCT/CN2014/093319 patent/WO2016074303A1/zh active Application Filing
- 2014-12-09 EA EA201791060A patent/EA032788B1/ru not_active IP Right Cessation
- 2014-12-09 DE DE112014007168.4T patent/DE112014007168T5/de active Pending
- 2014-12-09 KR KR1020177016125A patent/KR101994369B1/ko active IP Right Grant
- 2014-12-09 JP JP2017543862A patent/JP2018503138A/ja active Pending
- 2014-12-09 GB GB1709378.2A patent/GB2548287B/en not_active Expired - Fee Related
-
2019
- 2019-04-26 JP JP2019086202A patent/JP6691991B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EA201791060A1 (ru) | 2017-08-31 |
JP2019179239A (ja) | 2019-10-17 |
US9437152B2 (en) | 2016-09-06 |
GB2548287A (en) | 2017-09-13 |
EA032788B1 (ru) | 2019-07-31 |
KR101994369B1 (ko) | 2019-06-28 |
JP2018503138A (ja) | 2018-02-01 |
US20160189652A1 (en) | 2016-06-30 |
WO2016074303A1 (zh) | 2016-05-19 |
DE112014007168T5 (de) | 2017-07-27 |
KR20170084243A (ko) | 2017-07-19 |
CN104409056B (zh) | 2017-01-11 |
GB201709378D0 (en) | 2017-07-26 |
GB2548287B (en) | 2021-03-10 |
CN104409056A (zh) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6691991B2 (ja) | 走査駆動回路 | |
JP6486486B2 (ja) | 走査駆動回路 | |
JP6692002B2 (ja) | 走査駆動回路および表示装置 | |
JP6539737B2 (ja) | 走査駆動回路 | |
JP6321280B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
KR102190083B1 (ko) | Goa 구동 회로 및 액정 디스플레이 장치 | |
KR102080730B1 (ko) | 양방향 스캐닝 게이트 구동 회로 | |
JP6340484B2 (ja) | 走査駆動回路 | |
JP6329690B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
JP6423957B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
JP6415684B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
CN104778928B (zh) | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 | |
JP6423956B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
KR101989718B1 (ko) | 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널 | |
KR102057824B1 (ko) | 게이트 구동 회로 및 디스플레이 장치 | |
JP2018503852A5 (ja) | ||
JP2017530379A (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
JP2017521717A (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
WO2021012313A1 (zh) | 栅极驱动电路 | |
TWI460702B (zh) | 顯示裝置及其移位暫存電路 | |
CN109345998B (zh) | Goa电路及显示面板 | |
CN110767189B (zh) | Goa电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6691991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |