JP6646329B2 - 低温ポリシリコンアレイ基板の製造方法 - Google Patents
低温ポリシリコンアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP6646329B2 JP6646329B2 JP2018538701A JP2018538701A JP6646329B2 JP 6646329 B2 JP6646329 B2 JP 6646329B2 JP 2018538701 A JP2018538701 A JP 2018538701A JP 2018538701 A JP2018538701 A JP 2018538701A JP 6646329 B2 JP6646329 B2 JP 6646329B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- region
- array substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 177
- 229920005591 polysilicon Polymers 0.000 title claims description 162
- 238000000034 method Methods 0.000 title claims description 128
- 239000000758 substrate Substances 0.000 title claims description 102
- 238000004519 manufacturing process Methods 0.000 title claims description 79
- 239000010410 layer Substances 0.000 claims description 417
- 229920002120 photoresistant polymer Polymers 0.000 claims description 124
- 230000008569 process Effects 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000000059 patterning Methods 0.000 claims description 45
- 238000000151 deposition Methods 0.000 claims description 38
- 239000011229 interlayer Substances 0.000 claims description 33
- 238000002161 passivation Methods 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 27
- -1 aluminum tin oxide Chemical compound 0.000 claims description 16
- 238000002425 crystallisation Methods 0.000 claims description 15
- 230000008025 crystallization Effects 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 238000001994 activation Methods 0.000 claims description 9
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005224 laser annealing Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 2
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
- G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
本発明は、ディスプレイの技術分野に関し、特に、低温ポリシリコンアレイ基板の製造方法に関する。
表示技術の発展に伴い、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）等の平面表示装置は、高画質、省エネ、機体が薄い、応用範囲が広い等の長所があるため、携帯電話、テレビ、携帯情報端末、デジタルカメラ、ノートパソコン、デスクトップパソコン等の各種消費型電子製品に、幅広く適用されており、表示装置における主流となっている。
従来市場における液晶表示装置のほとんどは、液晶表示パネル及びバックライトモジュール（ｂａｃｋｌｉｇｈｔ ｍｏｄｕｌｅ）を含むバックライト型液晶表示装置である。液晶表示パネルの動作原理は、２枚の平行したガラス基板の間に液晶分子を配置し、２枚のガラス基板の間には複数の垂直及び平行した微細な配線が多くあり、通電の有無によって液晶分子の変化する方向を制御し、バックライトモジュールの光線が屈折して出ることで画面が現れる。
通常液晶表示パネルは、カラーフィルタ（ＣＦ、Ｃｏｌｏｒ Ｆｉｌｔｅｒ）基板と、薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板と、カラーフィルタ基板と薄膜トランジスタ基板の間に挟まれた液晶（ＬＣ、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）と、シール剤の枠（Ｓｅａｌａｎｔ）とからなり、一般にその成型プロセスは、初期段階であるアレイ（Ａｒｒａｙ）製造工程（薄膜、フォトリソグラフィ、エッチング及びフィルムの剥離）と、中盤段階であるセル（Ｃｅｌｌ）製造工程（ＴＦＴ基板とＣＦ基板を貼り合わせる）と、終盤段階であるモジュール組立製造工程（ＩＣ駆動とプリント基板の圧接）と、からなる。そのうち、初期段階であるＡｒｒａｙ製造工程では、主にＴＦＴ基板を形成することで、液晶分子の動きを制御しやすくする。中盤段階であるＣｅｌｌ製造工程は、主にＴＦＴ基板とＣＦ基板の間に液晶を添加する。終盤段階であるモジュール組立製造工程は、主にＩＣ圧接とプリント基板の整合を行い、さらに、液晶分子を動かして、画像を表示する。
低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ、ＬＴＰＳ）は、中型小型の電子製品に幅広く使用されている液晶表示技術である。従来のアモルファスシリコン材料の電子移動度は、約０．５−１．０ｃｍ２／Ｖ．Ｓであるのに対し、低温ポリシリコンの電子移動度は、３０−３００ｃｍ２／Ｖ．Ｓに達する。従って、低温ポリシリコン液晶表示装置は、高い解析度、速い反応速度、高い開口率等の多くの長所を備える。
しかしながら、一方で、ＬＴＰＳ半導体の部品は、体積が小さく、集積度が高いため、ＬＴＰＳアレイ基板全体の製造工程は複雑で、生産コストが比較的高い。
現在のＬＴＰＳアレイ基板の製造プロセスにおいて、ポリシリコン（Ｐｏｌｙ−ｓｉ）層のパターニング、ＮＭＯＳ（Ｎｅｇａｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、Ｎ型金属酸化物半導体）部品のチャネル（ｃｈａｎｎｅｌ）のドープ、ＮＭＯＳ部品のＮ型重ドープ（Ｎ＋ドープ）は、それぞれ１つのフォトマスクを必要とし、具体的な手順は以下の通りである。
図１に示す通り、ポリシリコン層にフォトレジスト層２００を塗布し、第１フォトマスクによってフォトレジスト層２００を露光し、現像した後、残りのフォトレジスト層２００を遮蔽物とし、ポリシリコン層にエッチングを行うことにより、ＮＭＯＳ領域に位置する第１ポリシリコン部３００と、ＰＭＯＳ（Ｐｏｓｉｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、Ｐ型金属酸化物半導体）領域に位置する第２ポリシリコン部４００を取得する。
図２に示す通り、前記第１ポリシリコン部３００と、第２ポリシリコン部４００上にフォトレジスト層５００を塗布し、第２フォトマスクによってフォトレジスト層５００を露光し、現像した後、ＰＭＯＳ領域の第２ポリシリコン部４００が残りのフォトレジスト層５００によって遮蔽されるようにし、ＮＭＯＳ領域の第１ポリシリコン部３００にチャネルドープする。
図３に示す通り、前記第１ポリシリコン部３００と、第２ポリシリコン部４００上にフォトレジスト層６００を塗布し、第３フォトマスクによってフォトレジスト層６００を露光し、現像した後、ＰＭＯＳ領域の第２ポリシリコン部４００及びＮＭＯＳ領域の第１ポリシリコン部３００の間の領域が残りのフォトレジスト層６００によって遮蔽されるようにし、ＮＭＯＳ領域の第１ポリシリコン部３００の両端にＮ型重ドープする。
上述の製造工程を完成させるには、合計３つのフォトマスクの製造工程が必要であり、製造工程は、面倒であり、生産コストが高い。従って、前記技術問題の解決のため、低温ポリシリコンアレイ基板の製造方法が必要とされている。
本発明は、１つのハーフトーンフォトマスクを採用することによって、従来技術と比較して、ポリシリコン層のパターニング処理及びＮＭＯＳ領域のポリシリコン部のＮ型重ドープ製造工程におけるフォトマスクを１つ減らすことにより、生産コストの低減を実現する低温ポリシリコンアレイ基板の製造方法を提供することを目的とする。
上述の目的を実現するため、本発明は、以下の手順からなる低温ポリシリコンアレイ基板の製造方法を提供する。
手順１は、基板を提供し、前記基板上にＮＭＯＳ領域とＰＭＯＳ領域を画定し、前記基板上に第１金属層を堆積し、前記第１金属層にパターニング処理を行い、ＮＭＯＳ領域に位置する第１遮光層及びＰＭＯＳ領域に位置する第２遮光層を取得する。
手順２は、前記第１遮光層と、第２遮光層と、基板上にバッファ層を形成し、前記バッファ層上にアモルファスシリコン層を堆積し、低温結晶化プロセスを採用して前記アモルファスシリコン層をポリシリコン層に転化させ、フォトマスクによってＮＭＯＳ領域のポリシリコン層にチャネルドープする。
手順３は、前記ポリシリコン層上にフォトレジスト層を塗布し、１つのハーフトーンフォトマスクを採用して前記フォトレジスト層を露光し、現像した後、ＮＭＯＳ領域に位置する第１フォトレジスト層とＰＭＯＳ領域に位置する第２フォトレジスト層を取得する。前記第１フォトレジスト層は、真ん中の厚膜領域及び厚膜領域の両側に位置する薄膜領域を備え、前記第２フォトレジスト層の厚みは均等であるとともに、前記第１フォトレジスト層の厚膜領域と前記第２フォトレジスト層の厚みは同じである。
前記第１フォトレジスト層と第２フォトレジスト層を遮蔽物とし、前記ポリシリコン層にエッチングを行い、ＮＭＯＳ領域に位置する第１ポリシリコン部とＰＭＯＳ領域に位置する第２ポリシリコン部をそれぞれ取得する。
ドライエッチング装置を採用して前記第１フォトレジスト層と第２フォトレジスト層にアッシング処理を行い、前記第１フォトレジスト層上の両側に位置する薄膜領域が完全に除去されるようにすると同時に、前記第１フォトレジスト層上の真ん中に位置する厚膜領域及び第２フォトレジスト層の厚みを薄くする。残りの第１フォトレジスト層上の厚膜領域と第２フォトレジスト層をマスクとし、前記第１ポリシリコン部の両側にＮ型重ドープすることで、２つのＮ型重ドープ領域を取得する。
さらに、以下の手順を備える。
手順４は、前記第１ポリシリコン部と、第２ポリシリコン部と、バッファ層上にゲート電極絶縁層を堆積し、前記ゲート電極絶縁層上に第２金属層を堆積し、前記第２金属層にパターニング処理を行うことで、第１ポリシリコン部と第２ポリシリコン部の上方にそれぞれ対応する第１ゲート電極と第２ゲート電極を取得する。
前記第１ゲート電極をフォトマスクとし、前記第１ポリシリコン部にＮ型軽ドープすることで、２つのＮ型重ドープ領域の内側にそれぞれ位置する２つのＮ型軽ドープ領域を取得し、前記第１ポリシリコン部上の２つのＮ型軽ドープ領域の間に位置する領域に第１チャネル領域を形成する。
手順５は、フォトマスクによって前記第２ポリシリコン部の両側にＰ型重ドープすることで、２つのＰ型重ドープ領域を取得し、前記第２ポリシリコン部上の２つのＰ型重ドープ領域の間に位置する領域に第２チャネル領域を形成する。
手順６は、前記第１ゲート電極と、第２ゲート電極と、ゲート電極絶縁層上に層間絶縁層を堆積し、前記層間絶縁層及びゲート電極絶縁層にパターニング処理を行うことで、前記Ｎ型重ドープ領域の上方に位置する第１ビアホール及び前記Ｐ型重ドープ領域の上方に位置する第２ビアホールを取得した後、前記層間絶縁層に脱水素処理と活性化処理を行う。
手順７は、前記層間絶縁層上に第３金属層を堆積し、前記第３金属層にパターニング処理を行うことで、第１ソース電極と、第１ドレイン電極と、第２ソース電極と、第２ドレイン電極を取得する。前記第１ソース電極と、第１ドレイン電極は、第１ビアホールによってＮ型重ドープ領域とそれぞれ互いに接触し、前記第２ソース電極と、第２ドレイン電極は、第２ビアホールによってＰ型重ドープ領域とそれぞれ互いに接触する。
手順８は、前記第１ソース電極と、第１ドレイン電極と、第２ソース電極と、第２ドレイン電極と、層間絶縁層上に平坦層を形成し、前記平坦層にパターニング処理を行うことで、前記第１ドレイン電極上方に位置する第３ビアホールを取得する。
手順９は、前記平坦層上に第１透明導電酸化物層を堆積し、前記第１透明導電酸化物層にパターニング処理を行うことで、共通電極を取得する。
手順１０は、前記共通電極と、平坦層上に不動態化保護層を堆積し、前記不動態化保護層が前記平坦層上の第３ビアホールを覆った後、前記不動態化保護層にパターニング処理を行うことで、前記第３ビアホールの底部に位置する不動態化保護層上の第４ビアホールを取得する。
手順１１は、前記不動態化保護層上に第２透明導電酸化物層を堆積し、前記第２透明導電酸化物層にパターニング処理を行うことで、画素電極を取得する。前記画素電極は、第４ビアホールによって第１ドレイン電極と互いに接触する。
前記手順２において、前記低温結晶化プロセスは、エキシマレーザアニールまたは金属誘起横方向結晶化である。
前記手順２において、前記チャネルドープの具体的な操作は、前記ポリシリコン層上にフォトレジスト層を塗布し、フォトマスクによってフォトレジスト層を露光し、現像する。ＮＭＯＳ領域に位置するフォトレジスト層を除去した後、ＮＭＯＳ領域全体のポリシリコン層にＰ型軽ドープする。
前記手順６において、急速熱アニールプロセスを採用して前記層間絶縁層に脱水素処理と活性化処理を行う。
前記基板は、ガラス基板である。前記第１金属層、第２金属層、第３金属層の材料は、モリブデン、チタン、アルミニウム、銅のうちの１つまたは複数のスタックの組み合わせである。前記バッファ層、ゲート電極絶縁層、層間絶縁層、及び不動態化保護層は、酸化シリコン層、窒化シリコン層、または酸化シリコン層と窒化シリコン層が重なり合って構成された複合層である。前記平坦層は、有機フォトレジスト材料である。
前記第１透明導電酸化物層と、第２透明導電酸化物層の材料は、金属酸化物である。
前記金属酸化物は、インジウムスズ酸化物、インジウム亜鉛酸化物、アルミニウムスズ酸化物、アルミニウム亜鉛酸化物、またはインジウムゲルマニウム亜鉛酸化物である。
前記Ｎ型重ドープ、Ｎ型軽ドープにおいてドープされたイオンは、リンイオンまたはヒ素イオンである。
前記Ｐ型重ドープ、Ｐ型軽ドープにおいてドープされたイオンは、ホウ素イオンまたはガリウムイオンである。
本発明は、さらに、以下の手順からなる低温ポリシリコンアレイ基板の製造方法を提供する。
手順１は、基板を提供し、前記基板上にＮＭＯＳ領域とＰＭＯＳ領域を画定し、前記基板上に第１金属層を堆積し、前記第１金属層にパターニング処理を行い、ＮＭＯＳ領域に位置する第１遮光層及びＰＭＯＳ領域に位置する第２遮光層を取得する。
手順２は、前記第１遮光層と、第２遮光層と、基板上にバッファ層を形成し、前記バッファ層上にアモルファスシリコン層を堆積し、低温結晶化プロセスを採用して前記アモルファスシリコン層をポリシリコン層に転化させ、フォトマスクによってＮＭＯＳ領域のポリシリコン層にチャネルドープする。
手順３は、前記ポリシリコン層上にフォトレジスト層を塗布し、１つのハーフトーンフォトマスクを採用して前記フォトレジスト層を露光し、現像した後、ＮＭＯＳ領域に位置する第１フォトレジスト層とＰＭＯＳ領域に位置する第２フォトレジスト層を取得する、前記第１フォトレジスト層は、真ん中の厚膜領域及び厚膜領域の両側の薄膜領域を備え、前記第２フォトレジスト層の厚みは均等であるとともに、前記第１フォトレジスト層の厚膜領域と前記第２フォトレジスト層の厚みは同じである。
前記第１フォトレジスト層と第２フォトレジスト層を遮蔽物とし、前記ポリシリコン層にエッチングを行い、ＮＭＯＳ領域に位置する第１ポリシリコン部とＰＭＯＳ領域に位置する第２ポリシリコン部をそれぞれ取得する。
ドライエッチング装置を採用して前記第１フォトレジスト層と第２フォトレジスト層にアッシング処理を行い、前記第１フォトレジスト層上の両側に位置する薄膜領域が完全に除去されるようにすると同時に、前記第１フォトレジスト層上の真ん中に位置する厚膜領域及び第２フォトレジスト層の厚みを薄くする。残りの第１フォトレジスト層上の厚膜領域と第２フォトレジスト層をマスクとし、前記第１ポリシリコン部の両側にＮ型重ドープすることで、２つのＮ型重ドープ領域を取得する。
さらに、以下の手順を備える。
手順４は、前記第１ポリシリコン部と、第２ポリシリコン部と、バッファ層上にゲート電極絶縁層を堆積し、前記ゲート電極絶縁層上に第２金属層を堆積し、前記第２金属層にパターニング処理を行うことで、第１ポリシリコン部と第２ポリシリコン部の上方にそれぞれ対応する第１ゲート電極と第２ゲート電極を取得する。
前記第１ゲート電極をフォトマスクとし、前記第１ポリシリコン部にＮ型軽ドープすることで、２つのＮ型重ドープ領域の内側にそれぞれ位置する２つのＮ型軽ドープ領域を取得し、前記第１ポリシリコン部上の２つのＮ型軽ドープ領域の間に位置する領域に第１チャネル領域を形成する。
手順５は、フォトマスクによって前記第２ポリシリコン部の両側にＰ型重ドープすることで、２つのＰ型重ドープ領域を取得し、前記第２ポリシリコン部上の２つのＰ型重ドープ領域の間に位置する領域に第２チャネル領域を形成する。
手順６は、前記第１ゲート電極と、第２ゲート電極と、ゲート電極絶縁層上に層間絶縁層を堆積し、前記層間絶縁層及びゲート電極絶縁層にパターニング処理を行うことで、前記Ｎ型重ドープ領域の上方に位置する第１ビアホール及び前記Ｐ型重ドープ領域の上方に位置する第２ビアホールを取得した後、前記層間絶縁層に脱水素処理と活性化処理を行う。
手順７は、前記層間絶縁層上に第３金属層を堆積し、前記第３金属層にパターニング処理を行うことで、第１ソース電極と、第１ドレイン電極と、第２ソース電極と、第２ドレイン電極を取得する。前記第１ソース電極と、第１ドレイン電極は、第１ビアホールによってＮ型重ドープ領域とそれぞれ互いに接触し、前記第２ソース電極と、第２ドレイン電極は、第２ビアホールによってＰ型重ドープ領域とそれぞれ互いに接触する。
手順８は、前記第１ソース電極と、第１ドレイン電極と、第２ソース電極と、第２ドレイン電極と、層間絶縁層上に平坦層を形成し、前記平坦層にパターニング処理を行うことで、前記第１ドレイン電極上方に位置する第３ビアホールを取得する。
手順９は、前記平坦層上に第１透明導電酸化物層を堆積し、前記第１透明導電酸化物層にパターニング処理を行うことで、共通電極を取得する。
手順１０は、前記共通電極と、平坦層上に不動態化保護層を堆積し、前記不動態化保護層が前記平坦層上の第３ビアホールを覆った後、前記不動態化保護層にパターニング処理を行うことで、前記第３ビアホールの底部に位置する不動態化保護層上の第４ビアホールを取得する。
手順１１は、前記不動態化保護層上に第２透明導電酸化物層を堆積し、前記第２透明導電酸化物層にパターニング処理を行うことで、画素電極を取得する。前記画素電極は、第４ビアホールによって第１ドレイン電極と互いに接触する。
そのうち、前記手順２において、前記低温結晶化プロセスは、エキシマレーザアニールまたは金属誘起横方向結晶化である。
そのうち、前記手順２において、前記チャネルドープの具体的な操作は、前記ポリシリコン層上にフォトレジスト層を塗布し、フォトマスクによってフォトレジスト層を露光し、現像する。ＮＭＯＳ領域に位置するフォトレジスト層を除去した後、ＮＭＯＳ領域全体のポリシリコン層にＰ型軽ドープする。
本発明が提供する低温ポリシリコンアレイ基板の製造方法は、１つのハーフトーンフォトマスクを採用することによって、従来技術と比較して、ポリシリコン層のパターニング処理及びＮＭＯＳ領域のポリシリコン部のＮ型重ドープ製造工程におけるフォトマスクを１つ減らすことにより、生産コストの低減を実現するとともに、製造された低温ポリシリコンアレイ基板は、優れた電気的性能を備える。
本発明の特徴及び技術内容をさらに分かりやすくするため、以下に本発明に関する詳しい説明と図を参照する。しかしながら、図は参考と説明のためにのみ提供するものであって、本発明に制限を加えるためのものではない。
以下に図と組み合わせて、本発明の具体的な実施方法を詳述することによって、本発明の技術案及びその他の有利な効果をさらに明らかにする。
従来の低温ポリシリコンアレイ基板の製造工程においてポリシリコン層に行うパターニング処理を示した図である。
従来の低温ポリシリコンアレイ基板の製造工程においてＮＭＯＳ領域のポリシリコン層に行うチャネルドープを示した図である。
従来の低温ポリシリコンアレイ基板の製造工程においてＮＭＯＳ領域のポリシリコン層に行うＮ型重ドープを示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順１を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順２を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順３を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順３を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順３を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順４を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順５を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順６を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順７を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順８を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順９を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順１０を示した図である。
本発明の低温ポリシリコンアレイ基板の製造方法における手順１１を示した図である。
本発明が採用した技術手段及びその効果をさらに詳しく説明するため、以下に本発明の好ましい実施例及び図を添えて詳述する。
図４〜図１４を参照する。本発明は、以下の手順からなる低温ポリシリコンアレイ基板の製造方法を提供する。
図４に示す通り、手順１は、基板１０を提供し、前記基板１０上にＮＭＯＳ領域とＰＭＯＳ領域を画定し、前記基板１０上に第１金属層を堆積し、前記第１金属層にパターニング処理を行うことで、ＮＭＯＳ領域に位置する第１遮光層２１及びＰＭＯＳ領域に位置する第２遮光層２２を取得する。
図５に示す通り、手順２は、前記第１遮光層２１と、第２遮光層２２と、基板１０上にバッファ層３０を形成し、前記バッファ層３０上にアモルファスシリコン層を堆積し、低温結晶化プロセスを採用して前記アモルファスシリコン層をポリシリコン層３１に転化させ、フォトマスクによってＮＭＯＳ領域のポリシリコン層３１にチャネルドープする。
具体的には、前記低温結晶化プロセスは、エキシマレーザアニール（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ、ＥＬＡ）または金属誘起横方向結晶化（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、 ＭＩＬＣ）等であることができる。
具体的には、前記チャネルドープの具体的な操作は、前記ポリシリコン層３１上にフォトレジスト層３２を塗布し、フォトマスクによってフォトレジスト層３２を露光し、現像する。ＮＭＯＳ領域に位置するフォトレジスト層３２を除去した後、ＮＭＯＳ領域全体のポリシリコン層３１にＰ型軽ドープする。
図６Ａに示す通り、手順３は、前記ポリシリコン層３１上にフォトレジスト層を塗布し、１つのハーフトーン（Ｈａｌｆ−Ｔｏｎｅ）フォトマスクを採用して前記フォトレジスト層を露光し、現像した後、ＮＭＯＳ領域に位置する第１フォトレジスト層３３とＰＭＯＳ領域に位置する第２フォトレジスト層３４を取得する。前記第１フォトレジスト層３３は、真ん中の厚膜領域３３１及び厚膜領域３３１の両側に位置する薄膜領域３３２を備え、前記第２フォトレジスト層３４の厚みは均等であるとともに、前記第１フォトレジスト層３３の厚膜領域３３１と前記第２フォトレジスト層３４の厚みは同じである。
図６Ｂに示す通り、前記第１フォトレジスト層３３と第２フォトレジスト層３４を遮蔽物とし、前記ポリシリコン層３１にエッチングを行い、ＮＭＯＳ領域に位置する第１ポリシリコン部４０とＰＭＯＳ領域に位置する第２ポリシリコン部９０をそれぞれ取得する。
図６Ｃに示す通り、ドライエッチング装置を採用して前記第１フォトレジスト層３３と第２フォトレジスト層３４にアッシング（ａｓｈｉｎｇ）処理を行い、前記第１フォトレジスト層３３上の両側に位置する薄膜領域３３２が完全に除去されるようにすると同時に、前記第１フォトレジスト層３３上の真ん中に位置する厚膜領域３３１及び第２フォトレジスト層３４の厚みを薄くする。残りの第１フォトレジスト層３３上の厚膜領域３３１と第２フォトレジスト層３４をマスクとし、前記第１ポリシリコン部４０の両側にＮ型重ドープすることで、２つのＮ型重ドープ領域４１を取得する。
具体的には、前記手順３は、１つのハーフトーンフォトマスクを採用してポリシリコン層３１のパターニング及び第１ポリシリコン部４０のＮ型重ドープを実現し、従来技術と比較してフォトマスクを１つ減らすことによって、生産コストを低減する。
図７に示す通り、手順４は、前記第１ポリシリコン部４０と、第２ポリシリコン部９０と、バッファ層３０上にゲート電極絶縁層５１を堆積し、前記ゲート電極絶縁層５１上に第２金属層を堆積し、前記第２金属層にパターニング処理を行うことで、第１ポリシリコン部４０と第２ポリシリコン部９０の上方にそれぞれ対応する第１ゲート電極５２と第２ゲート電極９３を取得する。
前記第１ゲート電極５２をフォトマスクとし、前記第１ポリシリコン部４０にＮ型軽ドープすることで、２つのＮ型重ドープ領域４１の内側にそれぞれに位置する２つのＮ型軽ドープ領域４３を取得し、前記第１ポリシリコン部４０上の２つのＮ型軽ドープ領域４３の間に位置する領域に第１チャネル領域４２を形成する。
図８に示す通り、手順５は、フォトマスクによって前記第２ポリシリコン部９０の両側にＰ型重ドープすることで、２つのＰ型重ドープ領域９１を取得し、前記第２ポリシリコン部９０上の２つのＰ型重ドープ領域９１の間に位置する領域に第２チャネル領域９２を形成する。
図９に示す通り、手順６は、前記第１ゲート電極５２と、第２ゲート電極９３と、ゲート電極絶縁層５１上に層間絶縁層５３を堆積し、前記層間絶縁層５３及びゲート電極絶縁層５１にパターニング処理を行うことで、前記Ｎ型重ドープ領域４１の上方に位置する第１ビアホール５５及び前記Ｐ型重ドープ領域９１の上方に位置する第２ビアホール９５を取得した後、前記層間絶縁層５３に脱水素処理と活性化処理を行う。
具体的には、急速熱アニールプロセス（ＲＴＡ、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を採用して前記層間絶縁層５３に脱水素処理と活性化処理を行う。
図１０に示す通り、手順７は、前記層間絶縁層５３上に第３金属層を堆積し、前記第３金属層にパターニング処理を行うことで、第１ソース電極６１と、第１ドレイン電極６２と、第２ソース電極９６と、第２ドレイン電極９７を取得する。前記第１ソース電極６１と、第１ドレイン電極６２は、第１ビアホール５５によってＮ型重ドープ領域４１とそれぞれ互いに接触し、前記第２ソース電極９６と、第２ドレイン電極９７は、第２ビアホール９５によってＰ型重ドープ領域９１とそれぞれ互いに接触する。
図１１に示す通り、手順８は、前記第１ソース電極６１と、第１ドレイン電極６２と、第２ソース電極９６と、第２ドレイン電極９７と、層間絶縁層５３上に平坦層７０を形成し、前記平坦層７０にパターニング処理を行うことで、前記第１ドレイン電極６２の上方に位置する第３ビアホール７１を取得する。
図１２に示す通り、手順９は、前記平坦層７０上に第１透明導電酸化物層を堆積し、前記第１透明導電酸化物層にパターニング処理を行うことで、共通電極８０を取得する。
図１３に示す通り、手順１０は、前記共通電極８０と、平坦層７０上に不動態化保護層８１を堆積し、前記不動態化保護層８１が前記平坦層７０上の第３ビアホール７１を覆った後、前記不動態化保護層８１にパターニング処理を行うことで、前記第３ビアホール７１の底部に位置する不動態化保護層８１上の第４ビアホール８５を取得する。
図１４に示す通り、手順１１は、前記不動態化保護層８１上に第２透明導電酸化物層を堆積し、前記第２透明導電酸化物層にパターニング処理を行うことで、画素電極８２を取得する。前記画素電極８２は、第４ビアホール８５によって第１ドレイン電極６２と互いに接触する。
具体的には、前記基板１０は透明基板であり、ガラス基板であることが好ましい。
具体的には、前記第１金属層、第２金属層、第３金属層の材料は、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）のうちの１つまたは複数のスタックの組み合わせである。
具体的には、前記バッファ層３０、ゲート電極絶縁層５１、層間絶縁層５３、及び不動態化保護層８１は、酸化シリコン（ＳｉＯｘ）層、窒化シリコン（ＳｉＮｘ）層、または酸化シリコン層と窒化シリコン層が重なり合って構成された複合層である。
具体的には、前記平坦層７０は有機フォトレジスト材料である。
具体的には、前記第１透明導電酸化物層と、第２透明導電酸化物層の材料は、インジウムスズ酸化物、インジウム亜鉛酸化物、アルミニウムスズ酸化物、アルミニウム亜鉛酸化物、インジウムゲルマニウム亜鉛酸化物、またはその他の適当な酸化物といった金属酸化物である。
具体的には、前記Ｐ型重ドープ、Ｐ型軽ドープにおいてドープされたイオンは、ホウ素イオンまたはガリウムイオンである。
具体的には、前記Ｎ型重ドープ、Ｎ型軽ドープにおいてドープされたイオンは、リンイオンまたはヒ素イオンである。
要約すると、本発明が提供する低温ポリシリコンアレイ基板の製造方法は、１つのハーフトーンフォトマスクを採用することによって、従来技術と比較して、ポリシリコン層のパターニング処理及びＮＭＯＳ領域のポリシリコン部のＮ型重ドープ製造工程におけるフォトマスクを１つ減らすことにより、生産コストの低減を実現するとともに、製造された低温ポリシリコンアレイ基板は、優れた電気的性能を備える。
上述は、本分野の一般の技術者からすると、本発明の技術案と技術構想に基づいてその他の各種対応する変化や変形を作り出すことができるため、これら全ての変化や変形は全て本発明の特許請求範囲に属するものとする。
２００、５００、６００ フォトレジスト層
３００ 第１ポリシリコン部
４００ 第２ポリシリコン部
１０ 基板
２１ 第１遮光層
２２ 第２遮光層
３０ バッファ層
３１ ポリシリコン層
３２ フォトレジスト層
３３ 第１フォトレジスト層
３４ 第２フォトレジスト層
３３１ 厚膜領域
３３２ 薄膜領域
４０ 第１ポリシリコン部
４１ Ｎ型重ドープ領域
４２ 第１チャネル領域
４３ Ｎ型軽ドープ領域
５１ ゲート電極絶縁層
５２ 第１ゲート電極
５３ 層間絶縁層
５５ 第１ビアホール
６１ 第１ソース電極
６２ 第１ドレイン電極
７０ 平坦層
７１ 第３ビアホール
８０ 共通電極
８１ 不動態化保護層
８２ 画素電極
８５ 第４ビアホール
９０ 第２ポリシリコン部
９１ Ｐ型重ドープ領域
９２ 第２チャネル領域
９３ 第２ゲート電極
９５ 第２ビアホール
９６ 第２ソース電極
９７ 第２ドレイン電極
３００ 第１ポリシリコン部
４００ 第２ポリシリコン部
１０ 基板
２１ 第１遮光層
２２ 第２遮光層
３０ バッファ層
３１ ポリシリコン層
３２ フォトレジスト層
３３ 第１フォトレジスト層
３４ 第２フォトレジスト層
３３１ 厚膜領域
３３２ 薄膜領域
４０ 第１ポリシリコン部
４１ Ｎ型重ドープ領域
４２ 第１チャネル領域
４３ Ｎ型軽ドープ領域
５１ ゲート電極絶縁層
５２ 第１ゲート電極
５３ 層間絶縁層
５５ 第１ビアホール
６１ 第１ソース電極
６２ 第１ドレイン電極
７０ 平坦層
７１ 第３ビアホール
８０ 共通電極
８１ 不動態化保護層
８２ 画素電極
８５ 第４ビアホール
９０ 第２ポリシリコン部
９１ Ｐ型重ドープ領域
９２ 第２チャネル領域
９３ 第２ゲート電極
９５ 第２ビアホール
９６ 第２ソース電極
９７ 第２ドレイン電極
Claims (16)
- 低温ポリシリコンアレイ基板の製造方法であって、
その手順は、
基板を提供し、前記基板上にＮＭＯＳ領域とＰＭＯＳ領域を画定し、前記基板上に第１金属層を堆積し、前記第１金属層にパターニング処理を行い、ＮＭＯＳ領域に位置する第１遮光層及びＰＭＯＳ領域に位置する第２遮光層を取得する手順１と、
前記第１遮光層と、第２遮光層と、基板上にバッファ層を形成し、前記バッファ層上にアモルファスシリコン層を堆積し、低温結晶化プロセスを採用して前記アモルファスシリコン層をポリシリコン層に転化させ、フォトマスクによってＮＭＯＳ領域のポリシリコン層にチャネルドープする手順２と、
前記ポリシリコン層上にフォトレジスト層を塗布し、１つのハーフトーンフォトマスクを採用して前記フォトレジスト層を露光し、現像した後、ＮＭＯＳ領域に位置する第１フォトレジスト層とＰＭＯＳ領域に位置する第２フォトレジスト層を取得し、前記第１フォトレジスト層は、真ん中の厚膜領域及び厚膜領域の両側に位置する薄膜領域を備え、前記第２フォトレジスト層の厚みは均等であるとともに、前記第１フォトレジスト層の厚膜領域と前記第２フォトレジスト層の厚みは同じである手順３と、
前記第１フォトレジスト層と第２フォトレジスト層を遮蔽物とし、前記ポリシリコン層にエッチングを行い、ＮＭＯＳ領域に位置する第１ポリシリコン部とＰＭＯＳ領域に位置する第２ポリシリコン部をそれぞれ取得する手順と、
ドライエッチング装置を採用して前記第１フォトレジスト層と第２フォトレジスト層にアッシング処理を行い、前記第１フォトレジスト層上の両側に位置する薄膜領域が完全に除去されるようにすると同時に、前記第１フォトレジスト層上の真ん中に位置する厚膜領域及び第２フォトレジスト層の厚みを薄くし、残りの第１フォトレジスト層上の厚膜領域と第２フォトレジスト層をマスクとし、前記第１ポリシリコン部の両側にＮ型重ドープすることで、２つのＮ型重ドープ領域を取得する手順と、からなり、
さらに、前記製造方法は、
前記第１ポリシリコン部と、第２ポリシリコン部と、バッファ層上にゲート電極絶縁層を堆積し、前記ゲート電極絶縁層上に第２金属層を堆積し、前記第２金属層にパターニング処理を行うことで、第１ポリシリコン部と第２ポリシリコン部の上方にそれぞれ対応する第１ゲート電極と第２ゲート電極を取得する手順４と、
前記第１ゲート電極をフォトマスクとし、前記第１ポリシリコン部にＮ型軽ドープすることで、２つのＮ型重ドープ領域の内側にそれぞれ位置する２つのＮ型軽ドープ領域を取得し、前記第１ポリシリコン部上の２つのＮ型軽ドープ領域の間に位置する領域に第１チャネル領域を形成する手順と、
フォトマスクによって前記第２ポリシリコン部の両側にＰ型重ドープすることで、２つのＰ型重ドープ領域を取得し、前記第２ポリシリコン部上の２つのＰ型重ドープ領域の間に位置する領域に第２チャネル領域を形成する手順５と、
前記第１ゲート電極と、第２ゲート電極と、ゲート電極絶縁層上に層間絶縁層を堆積し、前記層間絶縁層及びゲート電極絶縁層にパターニング処理を行うことで、前記Ｎ型重ドープ領域の上方に位置する第１ビアホール及び前記Ｐ型重ドープ領域の上方に位置する第２ビアホールを取得した後、前記層間絶縁層に脱水素処理と活性化処理を行う手順６と、
前記層間絶縁層上に第３金属層を堆積し、前記第３金属層にパターニング処理を行うことで、第１ソース電極と、第１ドレイン電極と、第２ソース電極と、第２ドレイン電極を取得し、前記第１ソース電極と、第１ドレイン電極は、第１ビアホールによってＮ型重ドープ領域とそれぞれ互いに接触し、前記第２ソース電極と、第２ドレイン電極は、第２ビアホールによってＰ型重ドープ領域とそれぞれ互いに接触する手順７と、
前記第１ソース電極と、第１ドレイン電極と、第２ソース電極と、第２ドレイン電極と、層間絶縁層上に平坦層を形成し、前記平坦層にパターニング処理を行うことで、前記第
１ドレイン電極上方に位置する第３ビアホールを取得する手順８と、
前記平坦層上に第１透明導電酸化物層を堆積し、前記第１透明導電酸化物層にパターニング処理を行うことで、共通電極を取得する手順９と、
前記共通電極と、平坦層上に不動態化保護層を堆積し、前記不動態化保護層が前記平坦層上の第３ビアホールを覆った後、前記不動態化保護層にパターニング処理を行うことで、前記第３ビアホールの底部に位置する不動態化保護層上の第４ビアホールを取得する手順１０と、
前記不動態化保護層上に第２透明導電酸化物層を堆積し、前記第２透明導電酸化物層にパターニング処理を行うことで、画素電極を取得し、前記画素電極は、第４ビアホールによって第１ドレイン電極と互いに接触する手順１１と、からなり、
前記手順１において、ＮＭＯＳ領域に位置する前記第１遮光層のチャネル方向の幅と、ＰＭＯＳ領域に位置する前記第２遮光層のチャネル方向の幅と、は互い同じであり、
さらに、前記手順３において、前記第１フォトレジスト層の前記厚膜領域は前記第１遮光層の真上にあって、かつ、前記第１フォトレジスト層の前記厚膜領域のチャネル方向の幅は、前記第１遮光層のチャネル方向の幅と同じである
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１に記載の低温ポリシリコンアレイ基板の製造方法において、
前記手順２において、前記低温結晶化プロセスは、エキシマレーザアニールまたは金属誘起横方向結晶化である
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１に記載の低温ポリシリコンアレイ基板の製造方法において、
前記手順２において、前記チャネルドープの具体的な操作は、前記ポリシリコン層上にフォトレジスト層を塗布し、フォトマスクによってフォトレジスト層を露光し、現像し、ＮＭＯＳ領域に位置するフォトレジスト層を除去した後、ＮＭＯＳ領域全体のポリシリコン層にＰ型軽ドープする
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１に記載の低温ポリシリコンアレイ基板の製造方法において、
前記手順６において、急速熱アニールプロセスを採用して前記層間絶縁層に脱水素処理と活性化処理を行う
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１に記載の低温ポリシリコンアレイ基板の製造方法において、
前記基板は、ガラス基板であり、前記第１金属層、第２金属層、第３金属層の材料は、モリブデン、チタン、アルミニウム、銅のうちの１つまたは複数のスタックの組み合わせであり、前記バッファ層、ゲート電極絶縁層、層間絶縁層、及び不動態化保護層は、酸化シリコン層、窒化シリコン層、または酸化シリコン層と窒化シリコン層が重なり合って構成された複合層であり、前記平坦層は、有機フォトレジスト材料である
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１に記載の低温ポリシリコンアレイ基板の製造方法において、
前記第１透明導電酸化物層と、第２透明導電酸化物層の材料は、金属酸化物である
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項６に記載の低温ポリシリコンアレイ基板の製造方法において、
前記金属酸化物は、インジウムスズ酸化物、インジウム亜鉛酸化物、アルミニウムスズ酸化物、アルミニウム亜鉛酸化物、またはインジウムゲルマニウム亜鉛酸化物である
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１に記載の低温ポリシリコンアレイ基板の製造方法において、
前記Ｎ型重ドープ、Ｎ型軽ドープにおいてドープされたイオンは、リンイオンまたはヒ素イオンである
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項３に記載の低温ポリシリコンアレイ基板の製造方法において、
前記Ｐ型重ドープ、Ｐ型軽ドープにおいてドープされたイオンは、ホウ素イオンまたはガリウムイオンである
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 低温ポリシリコンアレイ基板の製造方法であって、
その手順は、
基板を提供し、前記基板上にＮＭＯＳ領域とＰＭＯＳ領域を画定し、前記基板上に第１金属層を堆積し、前記第１金属層にパターニング処理を行い、ＮＭＯＳ領域に位置する第１遮光層及びＰＭＯＳ領域に位置する第２遮光層を取得する手順１と、
前記第１遮光層と、第２遮光層と、基板上にバッファ層を形成し、前記バッファ層上にアモルファスシリコン層を堆積し、低温結晶化プロセスを採用して前記アモルファスシリコン層をポリシリコン層に転化させ、フォトマスクによってＮＭＯＳ領域のポリシリコン層にチャネルドープする手順２と、
前記ポリシリコン層上にフォトレジスト層を塗布し、１つのハーフトーンフォトマスクを採用して前記フォトレジスト層を露光し、現像した後、ＮＭＯＳ領域に位置する第１フォトレジスト層とＰＭＯＳ領域に位置する第２フォトレジスト層を取得し、前記第１フォトレジスト層は、真ん中の厚膜領域及び厚膜領域の両側に位置する薄膜領域を備え、前記第２フォトレジスト層の厚みは均等であるとともに、前記第１フォトレジスト層の厚膜領域と前記第２フォトレジスト層の厚みは同じである手順３と、
前記第１フォトレジスト層と第２フォトレジスト層を遮蔽物とし、前記ポリシリコン層にエッチングを行い、ＮＭＯＳ領域に位置する第１ポリシリコン部とＰＭＯＳ領域に位置する第２ポリシリコン部をそれぞれ取得する手順と、
ドライエッチング装置を採用して前記第１フォトレジスト層と第２フォトレジスト層にアッシング処理を行い、前記第１フォトレジスト層上の両側に位置する薄膜領域が完全に除去されるようにすると同時に、前記第１フォトレジスト層上の真ん中に位置する厚膜領域及び第２フォトレジスト層の厚みを薄くし、残りの第１フォトレジスト層上の厚膜領域と第２フォトレジスト層をマスクとし、前記第１ポリシリコン部の両側にＮ型重ドープすることで、２つのＮ型重ドープ領域を取得する手順と、からなり、
さらに、前記製造方法は、
前記第１ポリシリコン部と、第２ポリシリコン部と、バッファ層上にゲート電極絶縁層を堆積し、前記ゲート電極絶縁層上に第２金属層を堆積し、前記第２金属層にパターニング処理を行うことで、第１ポリシリコン部と第２ポリシリコン部の上方にそれぞれ対応する第１ゲート電極と第２ゲート電極を取得する手順４と、
前記第１ゲート電極をフォトマスクとし、前記第１ポリシリコン部にＮ型軽ドープすることで、２つのＮ型重ドープ領域の内側にそれぞれ位置する２つのＮ型軽ドープ領域を取得し、前記第１ポリシリコン部上の２つのＮ型軽ドープ領域の間に位置する領域に第１チャネル領域を形成する手順と、
フォトマスクによって前記第２ポリシリコン部の両側にＰ型重ドープすることで、２つのＰ型重ドープ領域を取得し、前記第２ポリシリコン部上の２つのＰ型重ドープ領域の間に位置する領域に第２チャネル領域を形成する手順５と、
前記第１ゲート電極と、第２ゲート電極と、ゲート電極絶縁層上に層間絶縁層を堆積し、前記層間絶縁層及びゲート電極絶縁層にパターニング処理を行うことで、前記Ｎ型重ドープ領域の上方に位置する第１ビアホール及び前記Ｐ型重ドープ領域の上方に位置する第２ビアホールを取得した後、前記層間絶縁層に脱水素処理と活性化処理を行う手順６と、
前記層間絶縁層上に第３金属層を堆積し、前記第３金属層にパターニング処理を行うことで、第１ソース電極と、第１ドレイン電極と、第２ソース電極と、第２ドレイン電極を取得し、前記第１ソース電極と、第１ドレイン電極は、第１ビアホールによってＮ型重ドープ領域とそれぞれ互いに接触し、前記第２ソース電極と、第２ドレイン電極は、第２ビアホールによってＰ型重ドープ領域とそれぞれ互いに接触する手順７と、
前記第１ソース電極と、第１ドレイン電極と、第２ソース電極と、第２ドレイン電極と、層間絶縁層上に平坦層を形成し、前記平坦層にパターニング処理を行うことで、前記第１ドレイン電極上方に位置する第３ビアホールを取得する手順８と、
前記平坦層上に第１透明導電酸化物層を堆積し、前記第１透明導電酸化物層にパターニング処理を行うことで、共通電極を取得する手順９と、
前記共通電極と、平坦層上に不動態化保護層を堆積し、前記不動態化保護層が前記平坦層上の第３ビアホールを覆った後、前記不動態化保護層にパターニング処理を行うことで、前記第３ビアホールの底部に位置する不動態化保護層上の第４ビアホールを取得する手
順１０と、
前記不動態化保護層上に第２透明導電酸化物層を堆積し、前記第２透明導電酸化物層にパターニング処理を行うことで、画素電極を取得し、前記画素電極は、第４ビアホールによって第１ドレイン電極と互いに接触する手順１１と、からなり、
そのうち、前記手順２において、前記低温結晶化プロセスは、エキシマレーザアニールまたは金属誘起横方向結晶化であり、
そのうち、前記手順２において、前記チャネルドープの具体的な操作は、前記ポリシリコン層上にフォトレジスト層を塗布し、フォトマスクによってフォトレジスト層を露光し、現像し、ＮＭＯＳ領域に位置するフォトレジスト層を除去した後、ＮＭＯＳ領域全体のポリシリコン層にＰ型軽ドープするものであり、
さらに、
前記手順１において、ＮＭＯＳ領域に位置する前記第１遮光層のチャネル方向の幅と、ＰＭＯＳ領域に位置する前記第２遮光層のチャネル方向の幅と、は互い同じであり、
さらに、前記手順３において、前記第１フォトレジスト層の前記厚膜領域は前記第１遮光層の真上にあって、かつ、前記第１フォトレジスト層の前記厚膜領域のチャネル方向の幅は、前記第１遮光層のチャネル方向の幅と同じである
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１０に記載の低温ポリシリコンアレイ基板の製造方法において、
前記手順６において、急速熱アニールプロセスを採用して前記層間絶縁層に脱水素処理と活性化処理を行う
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１０に記載の低温ポリシリコンアレイ基板の製造方法において、
前記基板は、ガラス基板であり、前記第１金属層、第２金属層、第３金属層の材料は、モリブデン、チタン、アルミニウム、銅のうちの１つまたは複数のスタックの組み合わせであり、前記バッファ層、ゲート電極絶縁層、層間絶縁層、及び不動態化保護層は、酸化シリコン層、窒化シリコン層、または酸化シリコン層と窒化シリコン層が重なり合って構成された複合層であり、前記平坦層は、有機フォトレジスト材料である
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１０に記載の低温ポリシリコンアレイ基板の製造方法において、
前記第１透明導電酸化物層と、第２透明導電酸化物層の材料は、金属酸化物である
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１３に記載の低温ポリシリコンアレイ基板の製造方法において、
前記金属酸化物は、インジウムスズ酸化物、インジウム亜鉛酸化物、アルミニウムスズ酸化物、アルミニウム亜鉛酸化物、またはインジウムゲルマニウム亜鉛酸化物である
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１０に記載の低温ポリシリコンアレイ基板の製造方法において、
前記Ｎ型重ドープ、Ｎ型軽ドープにおいてドープされたイオンは、リンイオンまたはヒ素イオンである
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。 - 請求項１０に記載の低温ポリシリコンアレイ基板の製造方法において、
前記Ｐ型重ドープ、Ｐ型軽ドープにおいてドープされたイオンは、ホウ素イオンまたはガリウムイオンである
ことを特徴とする低温ポリシリコンアレイ基板の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610060851.4 | 2016-01-28 | ||
| CN201610060851.4A CN105470197B (zh) | 2016-01-28 | 2016-01-28 | 低温多晶硅阵列基板的制作方法 |
| PCT/CN2016/082717 WO2017128565A1 (zh) | 2016-01-28 | 2016-05-20 | 低温多晶硅阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019505999A JP2019505999A (ja) | 2019-02-28 |
| JP6646329B2 true JP6646329B2 (ja) | 2020-02-14 |
Family
ID=55607763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018538701A Active JP6646329B2 (ja) | 2016-01-28 | 2016-05-20 | 低温ポリシリコンアレイ基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US10101620B2 (ja) |
| JP (1) | JP6646329B2 (ja) |
| KR (1) | KR102049685B1 (ja) |
| CN (1) | CN105470197B (ja) |
| GB (1) | GB2560685B (ja) |
| WO (1) | WO2017128565A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701254B (zh) * | 2015-03-16 | 2017-10-03 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管阵列基板的制作方法 |
| CN105470197B (zh) * | 2016-01-28 | 2018-03-06 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制作方法 |
| CN106252234A (zh) * | 2016-08-26 | 2016-12-21 | 武汉华星光电技术有限公司 | Nmos晶体管及其制作方法、cmos晶体管 |
| CN107170756B (zh) * | 2017-05-24 | 2020-11-06 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及制备阵列基板的方法 |
| KR102446828B1 (ko) * | 2017-06-16 | 2022-09-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| TWI655768B (zh) * | 2018-04-24 | 2019-04-01 | 友達光電股份有限公司 | 陣列基板 |
| CN108538860B (zh) * | 2018-04-27 | 2021-06-25 | 武汉华星光电技术有限公司 | 顶栅型非晶硅tft基板的制作方法 |
| CN108550583B (zh) * | 2018-05-09 | 2021-03-23 | 京东方科技集团股份有限公司 | 一种显示基板、显示装置及显示基板的制作方法 |
| CN108766935B (zh) * | 2018-05-30 | 2020-11-06 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN109300947B (zh) * | 2018-09-28 | 2021-09-07 | 京东方科技集团股份有限公司 | 柔性显示基板及其制造方法、显示装置 |
| CN110047800B (zh) * | 2019-04-18 | 2021-01-15 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN110504212A (zh) * | 2019-08-12 | 2019-11-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
| CN111403338B (zh) * | 2020-04-29 | 2022-09-27 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197624B1 (en) * | 1997-08-29 | 2001-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of adjusting the threshold voltage in an SOI CMOS |
| JP4260334B2 (ja) * | 1999-03-29 | 2009-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6740938B2 (en) * | 2001-04-16 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Transistor provided with first and second gate electrodes with channel region therebetween |
| TW554538B (en) * | 2002-05-29 | 2003-09-21 | Toppoly Optoelectronics Corp | TFT planar display panel structure and process for producing same |
| TWI257177B (en) * | 2005-07-27 | 2006-06-21 | Quanta Display Inc | Manufacturing processes for a thin film transistor and a pixel structure |
| KR101267499B1 (ko) * | 2005-08-18 | 2013-05-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 |
| KR100796609B1 (ko) * | 2006-08-17 | 2008-01-22 | 삼성에스디아이 주식회사 | Ｃｍｏｓ 박막 트랜지스터의 제조방법 |
| CN101622715B (zh) * | 2007-05-21 | 2012-06-13 | 夏普株式会社 | 半导体装置及其制造方法 |
| JP2009170832A (ja) * | 2008-01-21 | 2009-07-30 | Seiko Epson Corp | レイアウトパターンの演算方法、フォトマスク、半導体装置の製造方法、半導体装置、並びに電子機器 |
| CN102651337A (zh) * | 2011-05-13 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种多晶硅tft阵列基板的制造方法 |
| KR20130078666A (ko) * | 2011-12-30 | 2013-07-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| CN102881657B (zh) * | 2012-09-26 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种cmos晶体管及其制造方法 |
| CN104124206A (zh) * | 2013-04-23 | 2014-10-29 | 上海和辉光电有限公司 | Ltps阵列基板的制造方法 |
| US9704888B2 (en) * | 2014-01-08 | 2017-07-11 | Apple Inc. | Display circuitry with reduced metal routing resistance |
| CN104617102B (zh) * | 2014-12-31 | 2017-11-03 | 深圳市华星光电技术有限公司 | 阵列基板及阵列基板制造方法 |
| CN105097552A (zh) * | 2015-08-14 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 |
| CN105161458B (zh) * | 2015-08-17 | 2018-01-30 | 武汉华星光电技术有限公司 | Tft基板的制作方法 |
| CN105470197B (zh) * | 2016-01-28 | 2018-03-06 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制作方法 |
-
2016
- 2016-01-28 CN CN201610060851.4A patent/CN105470197B/zh active Active
- 2016-05-20 JP JP2018538701A patent/JP6646329B2/ja active Active
- 2016-05-20 US US15/111,822 patent/US10101620B2/en active Active
- 2016-05-20 KR KR1020187021536A patent/KR102049685B1/ko active IP Right Grant
- 2016-05-20 WO PCT/CN2016/082717 patent/WO2017128565A1/zh active Application Filing
- 2016-05-20 GB GB1812015.4A patent/GB2560685B/en active Active
-
2018
- 2018-09-12 US US16/129,767 patent/US10473990B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US10101620B2 (en) | 2018-10-16 |
| KR20180098621A (ko) | 2018-09-04 |
| US20180067351A1 (en) | 2018-03-08 |
| JP2019505999A (ja) | 2019-02-28 |
| GB2560685B (en) | 2021-03-17 |
| US20180373076A1 (en) | 2018-12-27 |
| KR102049685B1 (ko) | 2019-11-27 |
| CN105470197A (zh) | 2016-04-06 |
| CN105470197B (zh) | 2018-03-06 |
| GB201812015D0 (en) | 2018-09-05 |
| US10473990B2 (en) | 2019-11-12 |
| WO2017128565A1 (zh) | 2017-08-03 |
| GB2560685A (en) | 2018-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6646329B2 (ja) | 低温ポリシリコンアレイ基板の製造方法 | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| US9935137B2 (en) | Manufacture method of LTPS array substrate | |
| US7300831B2 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
| US7488979B2 (en) | Liquid crystal display device including driving circuit and method of fabricating the same | |
| WO2017136967A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| US9263481B2 (en) | Array substrate | |
| US7462503B2 (en) | Liquid crystal display device and fabricating method thereof | |
| WO2018176829A1 (en) | Thin film transistor and display substrate, fabrication method thereof, and display device | |
| TWI464787B (zh) | 邊緣電場切換型液晶顯示面板之陣列基板及其製作方法 | |
| CN106684038B (zh) | 用于4m制程制备tft的光罩及4m制程tft阵列制备方法 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| US20140206139A1 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| WO2020093442A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| WO2018077239A1 (zh) | 显示基板及其制造方法、显示装置 | |
| US20090047749A1 (en) | Methods of manufacturing thin film transistor and display device | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| US8273609B2 (en) | Method for fabricating thin film transistors and array substrate including the same | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100924493B1 (ko) | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| KR101331803B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20050121811A (ko) | 액정표시장치용 어레이기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6646329 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |