JP6638423B2 - レギュレータ用半導体集積回路 - Google Patents

Description

本発明は、直流電源装置における基準電圧回路に関し、特にバイポーラ・トランジスタで構成された基準電圧回路を備えたシリーズレギュレータ制御用の半導体集積回路に利用して有効な技術に関する。

直流電源装置のひとつに、出力電圧に応じて制御用トランジスタを制御して入力電圧を降圧し所定の電圧を出力するシリーズレギュレータがある。かかるシリーズレギュレータを電源とするシステムのうち特にノイズを気にするシステム（例えば高感度イメージセンサ）に使用されるシリーズレギュレータにおいては、回路を構成するトランジスタとしてバイポーラ・トランジスタを使用するのが有利であると考えられている。
また、シリーズレギュレータを構成する制御用の半導体集積回路においては、一般に、出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差を検出し、該電位差に応じて制御用トランジスタを制御する誤差アンプが設けられている。

従来のレギュレータ用半導体集積回路には、誤差アンプに供給する基準電圧（固定）を発生する基準電圧回路を、図８に示すように、チップ内部に設ける方式がある。
また、近年、多種多様なシステムに対応できるように、例えばフィードバック電圧を生成するための分圧抵抗（図８のＲ６またはＲ７）の抵抗値を切り替えることで、１．５Ｖや２．０Ｖ，２．５Ｖ……のような複数段階の出力電圧を容易に生成することができるようにしたレギュレータ用半導体集積回路の設計技術が知られている。

特開２０１１−２２６８９号公報 特開２００１−８４０４３号公報

ところで、図８に示すように基準電圧回路１２を内蔵しかつフィードバック用の分圧回路（Ｒ6，Ｒ7）における抵抗値の切り替えで複数の出力電圧を生成する方式（製品のランク分け）を採用した場合、誤差アンプ１１と出力電圧制御用トランジスタＱ０と分圧回路（Ｒ6，Ｒ7）とがゲイン切替え型の増幅回路として機能する。この方式の場合、抵抗Ｒ６またはＲ７の抵抗値を切り替えることによって、次式
Ｇ＝Ｖｏｕｔ／Ｖｒｅｆ＝１＋（Ｒ７／Ｒ６）
で示されるように、ゲインＧが変化する。そのため、基準電圧回路１２の出力に含まれるノイズのレベルが、上記ゲインすなわち出力電圧のランクに応じて変化してしまうという課題がある。

なお、基準電圧回路から出力される電圧のノイズを低減するために、基準電圧回路と誤差アンプとの間にローパスフィルタを設けた定電圧回路（シリーズレギュレータ）に関する発明が提案されている（特許文献１参照）。ただし、特許文献１のものは、バイポーラ・トランジスタに比べて低ノイズ化の点で劣るＭＯＳトランジスタによって回路が構成されているとともに、出力電圧を切り替えるという発想およびそれに伴う上記のような課題については開示されていない。

一方、特許文献２には、バイポーラ・トランジスタで構成されたシリーズレギュレータ制御用半導体集積回路において、基準電圧回路としてバンドギャップ型の回路を使用したものが開示されている。ただし、特許文献２のものは、リップルリジェクション特性を向上させるために、基準電圧回路の動作電圧を生成する電源回路（本発明のバイアス回路に相当）を工夫したものである。また、特許文献２にも、出力電圧を切り替えるという発想およびそれに伴う上記のような課題については開示されていない。

この発明は上記のような背景の下になされたもので、その目的とするところは、出力電圧を切り替えた場合にも、出力電圧のノイズのレベルが大きく変化することのないレギュレータ用の半導体集積回路を提供することにある。
本発明の他の目的は、入力電圧が変動したとしても出力電圧が変動するのを抑制できるレギュレータ用の半導体集積回路を提供することにある。

上記目的を達成するため、この発明は、
直流電圧が印加される入力端子と出力端子との間に接続された制御用トランジスタと、
出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記基準電圧回路の動作電流を供給する電流源回路と、
前記入力端子に入力される電圧が変動しても前記基準電圧回路の動作電流が増減しないように抑制する動作電流変動抑制回路と、
を備えたレギュレータ用半導体集積回路であって、
前記動作電流変動抑制回路は、前記基準電圧回路へ動作電流を供給する電源線と接地電位点に接続された接地線との間に直列形態で接続された第１トランジスタを備え、該第１トランジスタのベース端子は前記基準電圧が出力されるノードに接続され、
前記基準電圧回路は、
前記電源線と接地線との間に直列形態で接続された第２トランジスタと第１抵抗および第２抵抗と、
前記電源線と接地線との間に直列形態で接続された第３トランジスタおよび第４トランジスタと第３抵抗および第４抵抗と、
前記電源線と前記第３抵抗および第４抵抗の接続ノードとの間に直列形態で接続された第５トランジスタおよび第６トランジスタと、
を備え、前記第５トランジスタはベース端子とコレクタ端子とが結合されて電流−電圧変換素子として機能すると共にベース端子が前記第３トランジスタのベース端子と結合され、
前記第２トランジスタのベース端子は前記第３トランジスタと第４トランジスタとの接続ノードに結合され、
前記第４トランジスタと第６トランジスタのベース端子は、前記第１抵抗と第２抵抗との接続ノードまたは前記第２トランジスタと第１抵抗との接続ノードに結合され、前記第２トランジスタと前記第１抵抗との接続ノードの電位または前記第１抵抗と第２抵抗との接続ノードの電位が前記基準電圧として取り出され、
前記第１抵抗の抵抗値に応じてゲインが決定されるように構成した。

上記した手段によれば、出力電圧を切り替えた場合にも、出力電圧のノイズのレベルが大きく変化することのないレギュレータを実現することができる。また、基準電圧を発生する回路とそれを増幅する回路とを一体にした可変型基準電圧回路として構成しているため、回路を構成する素子数を減らすことができ、回路の専有面積ひいてはチップサイズを低減することができる。さらに、基準電圧回路の動作電流を抑制する動作電流変動抑制回路を設けているので、入力電圧が変動したとしても基準電圧回路により生成される基準電圧を安定化させ、出力電圧が入力変動によって変動することがないというリップルリジェクション効果を得ることができる。

さらに、動作電流変動抑制回路を、基準電圧回路へ動作電流を供給する電源線と接地電位点に接続された接地線との間に接続された第１トランジスタにより構成し、該トランジスタのベース端子は前記基準電圧が出力されるノードに接続されているようにしているので、入力電圧が変動しても基準電圧回路に流される動作電流が変動しないように抑制することができるとともに、かかる回路を、素子数の少ない簡単な回路で実現することができる。

また、望ましくは、前記基準電圧回路と前記制御回路との間に、前記基準電圧に含まれるノイズを除去するためのローパスフィルタを設ける。
これにより、基準電圧回路で生成される基準電圧に含まれるノイズをローパスフィルタによって除去することができ、これによって、制御回路のゲインを変更する従来方式に比べて、出力電圧を切り替えた際に出力電圧のノイズレベルが変化する度合いを小さくすることができる。すなわち、出力電圧の電位に応じてランク分けした製品（シリーズレギュレータ）間のノイズレベル差を小さくすることができる。

また、望ましくは、出力電圧を分圧して制御回路（誤差アンプ）へ供給するフィードバック電圧を生成する直列形態の抵抗からなる分圧回路を設け、出力電圧のレベルの段階的な変更は前記基準電圧回路を構成する前記第１抵抗の抵抗値の調整によるゲインの変更で行い、製造バラツキに伴う出力電圧のずれを微調整するトリミングはフィードバック電圧を生成する分圧回路を構成する抵抗の抵抗値の調整で行うようにする。
これにより、可変型の基準電圧回路を備え、出力電圧のレベルの段階的な変更が可能なレギュレータ用半導体集積回路において、出力電圧のずれの微調整を行う場合に、出力電圧の精度を出し易くすることができる。

本発明によると、出力電圧を切り替えた場合にも、基準電圧回路から出力される電圧のノイズのレベルが大きく変化することのないレギュレータ用の半導体集積回路を実現することができる。また、入力電圧が変動したとしても出力電圧が変動するのを抑制できるレギュレータ用の半導体集積回路を実現することができる。さらに、基準電圧が可変な基準電圧回路を少ない素子数で実現することができるという効果がある。

本発明に係る可変型の基準電圧回路を設けたシリーズレギュレータ制御用ＩＣの一実施形態を示す回路構成図である。 本実施形態のシリーズレギュレータ制御用ＩＣ（図１）においてクランプ回路を設けた場合と設けなかった場合の増幅回路のＰＳＲＲ特性の違いを示すグラフである。 従来のシリーズレギュレータ制御用ＩＣと本発明の実施形態のシリーズレギュレータ制御用ＩＣにおける出力電圧−ノイズ特性を示すグラフである。 可変型の基準電圧回路と増幅回路を別々に構成したシリーズレギュレータ制御用ＩＣの一例を示す回路構成図である。 従来の一般的な基準電圧回路と増幅回路を用いた可変基準電圧回路を設けた場合のシリーズレギュレータ制御用ＩＣの構成例を示す回路構成図である。 本発明を負電源用シリーズレギュレータに適用した場合の制御用ＩＣの第１の変形例を示す回路構成図である。 本発明を負電源用シリーズレギュレータに適用した場合の制御用ＩＣの第２の変形例を示す回路構成図である。 従来のシリーズレギュレータの制御用ＩＣの一例を示す回路構成図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータ（ＬＤＯを含む）の一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている部分の回路を構成する素子は、１個の半導体チップ上に形成され、レギュレータの制御用半導体集積回路（以下、レギュレータ用ＩＣと称する）１０として構成される。

この実施形態におけるレギュレータ用ＩＣ１０は、直流電圧源からの直流電圧Ｖｉｎが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間にＰＮＰバイポーラ・トランジスタからなる出力電圧制御用トランジスタＱ０が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧Ｖｏｕｔを分圧するブリーダ抵抗Ｒ６，Ｒ７が直列に接続されている。このブリーダ抵抗Ｒ６，Ｒ７により分圧された電圧ＶＦＢが、上記出力電圧制御用トランジスタＱ０のゲート端子を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。

上記誤差アンプ１１はフィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆとの電位差に応じて出力電圧制御用トランジスタＱ０を制御して、出力電圧Ｖｏｕｔが所望の電位になるように制御する。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電圧Ｖｏｕｔを所定の電圧に保持するように動作する。そして、出力電圧Ｖｏｕｔの電位は、基準電圧回路１２からの基準電圧Ｖｒｅｆの大きさとブリーダ抵抗Ｒ６，Ｒ７の抵抗比とによって設定される。なお、出力端子ＯＵＴには、出力電圧Ｖｏｕｔを安定化させる外付けの出力コンデンサが接続される。

また、本実施形態のレギュレータ用ＩＣ１０には、外部からレギュレータをオン／オフ制御するための信号ＯＮ／ＯＦＦが入力される端子Ｐｃと、基準電圧Ｖｒｅｆを生成するバンドギャップ型の基準電圧回路１２と、該基準電圧回路１２の動作電流を生成するバイアス回路１３と、基準電圧回路１２と誤差アンプ１１との間に設けられ基準電圧回路１２の出力に含まれるノイズを抑制するローパスフィルタ１４とが設けられている。
バイアス回路１３は、端子Ｐｃに外部から入力されるオン・オフ制御信号ＯＮ／ＯＦＦによってその動作が制御される。ローパスフィルタ１４は、半導体基板上に形成されたオンチップの抵抗Ｒｎと、チップに設けられた外部端子に接続された外付けのコンデンサＣｎとで構成されている。

次に、図１の実施例における基準電圧回路１２とバイアス回路１３について説明する。
この実施例の基準電圧回路１２は、電圧入力端子ＩＮにエミッタ端子が接続されバイアス回路１３によってベース電流が制御されるＰＮＰトランジスタＱ７のコレクタ端子に、電源ライン（電源線）ＬＬが接続され、Ｑ７および電源ラインＬＬを介して動作電流が供給される。
基準電圧回路１２は、電源ラインＬＬと接地端子ＧＮＤに接続されたグランドラインとの間に直列形態に接続されたＰＮＰトランジスタＱ２および抵抗Ｒ１，Ｒ２と、電源ラインＬＬとグランドライン（ＧＮＤ）との間に直列形態に接続されたＰＮＰトランジスタＱ３、ＮＰＮトランジスタＱ４および抵抗Ｒ３，Ｒ４と、電源ラインＬＬと上記抵抗Ｒ３，Ｒ４の接続ノードＮ３との間に直列形態に接続されたＰＮＰトランジスタＱ５、ＮＰＮトランジスタＱ６と、を備えている。

これらの素子のうち、トランジスタＱ５はベース端子とコレクタ端子とが結合されて電流−電圧変換素子として機能し、Ｑ３はＱ５とベース共通接続されることで、カレントミラー回路を構成している。また、トランジスタＱ２のベース端子はトランジスタＱ３のコレクタ端子に接続され、抵抗Ｒ１，Ｒ２に電流を流す。そして、抵抗Ｒ１とＲ２の接続ノードＮ２に、トランジスタＱ６,Ｑ４のベース端子が共通に接続されている。トランジスタＱ６,Ｑ４は、その素子サイズが１：８（Ｑ６＜Ｑ４）のような比になるように設計されることでオフセットが与えられている。

この実施例の基準電圧回路１２においては、トランジスタＱ６,Ｑ４のオフセット電圧と抵抗Ｒ３で、トランジスタＱ６,Ｑ４のベース電位すなわちノードＮ２の電位が、基板材料の半導体（シリコン）のバンドギャップに基づく電圧ＶｚとなるようにＱ２のベース電流が制御される。そして、Ｑ２のベース電流が制御されることでＱ２のエミッタ電流も制御され、ノードＮ２の電位であるバンドギャップ電圧Ｖｚと抵抗Ｒ１，Ｒ２によって、抵抗比に応じて増幅された任意の電圧ＶｒｅｆがノードＮ１に生成される。具体的には、バンドギャップ電圧Ｖｚを、（Ｒ１＋Ｒ２）／Ｒ２倍した電圧、すなわちＶｒｅｆ＝Ｖｚ×（Ｒ１＋Ｒ２）／Ｒ２で表わされる電圧がノードＮ１に生成され、基準電圧Ｖｒｅｆとして出力される。

本実施形態のレギュレータ用ＩＣ１０は、基準電圧回路１２を構成する上記抵抗Ｒ１，Ｒ２のうちＲ１の抵抗値を、例えば配線を形成するためのマスクを変えることで切り替えて、出力電圧Ｖｏｕｔとして例えば１．５Ｖ，２．０Ｖ，２．５Ｖ……のような複数段階の電圧のいずれかを出力するランク分けされたＩＣとして製造されるように設計されている。すなわち、抵抗Ｒ１が一種の可変抵抗とみなせるようになっている。また、抵抗Ｒ１を可変抵抗とすることで、ノードＮ１に生成される基準電圧Ｖｒｅｆを変化させることができ、これにより、基準電圧回路１２は可変型基準電圧源として機能することとなる。

さらに、Ｒ２の抵抗値を切り替えて出力電圧Ｖｏｕｔのランクを決定する一方、フィードバック電圧ＶＦＢを生成する分圧用の抵抗Ｒ６,Ｒ７の一方の抵抗値をトリミング（微調整）することで、出力電圧Ｖｏｕｔの精度を保証するように、デバイスおよびプロセスが設計されている。出力電圧Ｖｏｕｔが所望の値になるように調整する方法としては、抵抗Ｒ１の抵抗値をトリミングする方法も考えられるが、抵抗Ｒ１の抵抗値は基準電圧回路１２のゲインに直接影響を与えるため、抵抗Ｒ１の抵抗値をトリミングするよりも抵抗Ｒ６（もしくはＲ７）の抵抗値をトリミングする方が、出力電圧Ｖｏｕｔの精度が出し易いという利点がある。

バイアス回路１３は、電圧入力端子ＩＮとグランドラインとの間に直列形態に接続されたＰＮＰトランジスタＱ８および抵抗Ｒ８，Ｒ９およびＮＰＮトランジスタＱ１０と、電圧入力端子ＩＮと抵抗Ｒ９およびトランジスタＱ１０の接続ノードとの間に直列形態に接続された抵抗Ｒ１０およびＮＰＮトランジスタＱ９と、オン・オフ制御信号ＯＮ／ＯＦＦが入力される制御端子Ｐｃとグランドラインとの間に直列形態に接続された抵抗Ｒ１１，Ｒ１２と、を備えている。
そして、抵抗Ｒ１１とＲ１２との接続ノードＮ５にトランジスタＱ１０のベース端子が接続され、抵抗Ｒ８とＲ９との接続ノードＮ４にトランジスタＱ９のベース端子が接続されている。

さらに、トランジスタＱ８のコレクタ端子にトランジスタＱ７のベース端子が接続され、バイアス回路１３はオン・オフ制御信号ＯＮ／ＯＦＦによってオン、オフ制御され、オン状態では、トランジスタＱ８のコレクタ端子に所定の電位のバイアス電圧が生成され、該バイアス電圧によってトランジスタＱ７のベース電流が流され、Ｑ７が基準電圧回路１２へ動作電流を流す。
具体的には、オン・オフ制御信号ＯＮ／ＯＦＦが、図外のマイクロプロセッサのようなシステム制御装置によって５Ｖのような電位にされると、トランジスタＱ１０にコレクタ電流が流されて、バイアス回路１３が活性化されて電流供給用のトランジスタＱ７に電流が流されるように構成されている。従って、バイアス回路１３とトランジスタＱ７は、基準電圧回路１２の動作電流を生成する電流源回路として機能することとなる。

さらに、本実施例のレギュレータ用ＩＣ１０においては、上記電源ラインＬＬとグランドライン（ＧＮＤ）との間に接続されたＮＰＮトランジスタＱ１からなるクランプ回路１５が設けられており、このクランプ回路１５は、入力端子ＩＮに印加される直流電圧Ｖｉｎが変動しても、基準電圧回路１２の動作電流が変動しないように抑制する機能を有する。例えば入力電圧Ｖｉｎが高くなると、トランジスタＱ７から基準電圧回路１２側へ向かって流れる動作電流が増加するが、このときクランプ回路１５に流れる電流が増加して基準電圧回路１２の動作電流の変化を抑制し、逆に入力電圧Ｖｉｎが低くなると、トランジスタＱ７から基準電圧回路１２側へ向かって流れる動作電流が減少するが、このときクランプ回路１５に流れる電流が減少して基準電圧回路１２の動作電流の変化を抑制するように機能する。つまり、クランプ回路１５は、入力電圧Ｖｉｎが変化しても基準電圧回路１２の動作電流が変化しないように電流をクランプする機能を有する。

次に、基準電圧回路１２およびクランプ回路１５の動作をより詳しく説明する。
入力電圧Ｖｉｎが高くなりトランジスタＱ７の電流が増加すると、電源ラインＬＬの電位が高くなりＱ２のコレクタ電流が増加し、ノードＮ１，Ｎ２の電位が上がる。すると、トランジスタＱ６，Ｑ４のコレクタ電流が増加しようとする。しかし、トランジスタＱ４とＱ６のエミッタ間にＲ４が接続されているため、トランジスタＱ４のコレクタ電流は、Ｑ４とＱ６のオフセット電圧と抵抗Ｒ３で制限されており、Ｑ６ほどコレクタ電流は増えない。また、Ｑ６のコレクタ電流が増加しようとすると、ダイオード接続のトランジスタＱ５から電流を引き込み、Ｑ５の電流が増加し、Ｑ５とカレントミラーを構成しているＱ３も同様に電流が増加する。しかるに、Ｑ４のコレクタ電流は、抵抗Ｒ３で制限されているため、Ｑ２のベースから引き込む電流が減少する。Ｑ２のベース電流が減少すると、Ｑ２のコレクタ電流も減少し、その結果、ノードＮ１、Ｎ２の電位の上昇を抑え、基準電圧Ｖｒｅｆの変動が抑制される。

また、入力電圧Ｖｉｎが高くなると、トランジスタＱ７の電流が増え、電源ラインＬＬの電位も高くなろうとするが、Ｎ１のノードは、基準電圧回路の動作により、基準電圧Ｖｒｅｆの変動が抑制される為、Ｑ１のエミッタ・ベース間の電圧が大きくなろうとするが、トランジスタのＶｂｅ−Ｉｃ特性からＱ１のコレクタ電流が増加し、電源ラインＬＬの電圧を下げる。なお、電源ラインＬＬは、ノードＮ１の電圧＋Ｑ１のエミッタ・ベース間電圧Ｖｆで安定する。

入力電圧Ｖｉｎが低くなってトランジスタＱ７の電流が減少した場合には、上記動作と逆の動作で、基準電圧回路１２のノードＮ１，Ｎ２の電位が下がろうとするが、Ｑ２のベース電流が増え、Ｑ２のコレクタ電流が増加することでノードＮ１，Ｎ２の電位の降下が抑制される。また、クランプ回路１５を構成するトランジスタＱ１は、入力電圧Ｖｉｎが低くなると、Ｑ１のエミッタ・ベース間の電圧が小さくなろうとするが、トランジスタのＶｂｅ−Ｉｃ特性よりＱ１のコレクタ電流が減少し、電源ラインＬＬの電圧を上げ、基準電圧回路１５の電源電圧の変動を抑制する。

上記のように、クランプ回路１５は、入力電圧Ｖｉｎが変化しても基準電圧回路１２の動作電流が変化しないように電流をクランプする機能を有する。また、入力電圧Ｖｉｎの変動に応じてクランプ回路１５に流れる電流が変化することで、基準電圧回路１２の電源電圧を与える電源ラインＬＬの電位は安定化するので、クランプ回路１５は、入力電圧Ｖｉｎが変化しても基準電圧回路１２の電源電圧が変化しないように電圧をクランプする機能を有すると言い換えることもできる。

さらに、クランプ回路１５が上記のような動作をすることによって、入力電圧Ｖｉｎが変動しても、基準電圧回路１２により生成される基準電圧Ｖｒｅｆが変動しないようにされ、出力電圧Ｖｏｕｔのリップルが抑制される。すなわち、上記クランプ回路（トランジスタＱ１）によって出力電圧のリップルリジェクション効果がもたらされるようになっている。
図２に、本実施形態のレギュレータ用ＩＣ１０において、クランプ回路１５を設けた場合と、設けなかった場合について、シミュレーションによって出力電圧ＶｏｕｔのＰＳＲＲ（電源電圧変動除去比）特性を調べた結果を示す。図２において、横軸は入力電圧Ｖｉｎのリップル成分の周波数であり、実線Ａはクランプ回路１５を設けた場合のＰＳＲＲ特性を示し、破線Ｂはクランプ回路１５を設けなかった場合のＰＳＲＲ特性を示す。図２より、クランプ回路１５を設けることによって、基準電圧回路１２のリップルリジェクション効果が大幅に改善され、特にＤＣ〜１ｋＨｚの範囲では、クランプ回路１５を設けた方が２０ｄＢ近く特性が良好であることが分かる。

また、本実施形態のレギュレータ用ＩＣ１０は、基準電圧回路１２と誤差アンプ１１との間にローパスフィルタ１４を設け、バンドギャップ型の基準電圧回路１２の出力部にゲイン調整用の抵抗Ｒ１，Ｒ２を設け、Ｒ１の抵抗値を切り替えることで、出力電圧Ｖｏｕｔの電位を切り替えるようにしている。そのため、フィードバック電圧ＶＦＢを生成する分圧回路を構成する抵抗Ｒ６，Ｒ７のうちＲ６の抵抗値を切り替えることで出力電圧Ｖｏｕｔの電位を切り替える従来方式のものに比べて、出力電圧に含まれるノイズレベルが製品のランクにより変化する量を、図３に実線Ａで示すように、小さくすることができる。図３における破線Ｂは、図８に示す従来方式のレギュレータ用ＩＣにおいて出力電圧を切り替えた際に生じる出力電圧に含まれるノイズレベルが製品ランク（横軸）により変化する様子を示す。

さらに、出力電圧Ｖｏｕｔの電位を切り替える回路としては、例えば図４に示すように、固定型の基準電圧回路１２の後段に差動アンプＡＭＰと分圧用抵抗Ｒ１３，Ｒ１４を有する可変ゲイン型の増幅回路１６を設ける形式も考えられるが、図４の回路は、図１に示す本実施形態のレギュレータ用ＩＣに比べて回路の専有面積が大きくなる。
具体的には、図４の回路を素子レベルで示すと、図５に示すような回路となる。図５において、符号１２は基準電圧回路、符号１３はバイアス回路、符号１６は可変ゲイン型の増幅回路である。図５より、図１の可変型基準電圧回路１２は、ＰＮＰトランジスタが４個、ＮＰＮトランジスタが２個、抵抗が４個、合計１０個の素子必要であるのに対し、図４のものは、固定型基準電圧回路１２として、ＰＮＰトランジスタが４個、ＮＰＮトランジスタが６個、抵抗が３個必要である上、増幅回路１６を構成する素子として、ＰＮＰトランジスタが３個、ＮＰＮトランジスタが２個、抵抗が３個、合計で２１個の素子が必要である。つまり、図４に示すレギュレータ用ＩＣは、本実施形態のレギュレータ用ＩＣに比べて、１１個多くの素子を必要とする。従って、本実施形態（図１）のレギュレータ用ＩＣは、図４のものに比べて、素子数を少なくして回路の専有面積ひいてはチップサイズを小さくすることができるという利点がある。

図６および図７は、図１の実施例のシリーズレギュレータ用ＩＣの変形例を示す。
これらの変形例は、本発明を、負電源用のレギュレータを構成するＩＣに適用した場合の変形例である。
図６の負電源用のレギュレータ用ＩＣと図１の正電源用のレギュレータ用ＩＣとの差異は、図６の変形例では、入力端子ＩＮに負の電源電圧ＶEEが入力される点と、出力電圧制御用トランジスタＱ０および基準電圧回路１２に動作電流を供給するトランジスタＱ７として、導電型の異なるＮＰＮバイポーラ・トランジスタを使用している点と、制御端子Ｐｃへ入力されるＧＮＤ（０Ｖ）〜Ｖｃｃレベルのオン・オフ制御信号ＯＮ／ＯＦＦを、ＶEE〜ＧＮＤ（０Ｖ）レベルのオン・オフ制御信号に変換するレベルシフト回路１７を設けている点にある。バイアス回路１３は、図１に示されている回路と同じ構成でよい。

この変形例のレギュレータ用ＩＣにおける基準電圧回路１２およびクランプ回路１５の動作は図１の回路と同じであり、図１の回路と同様に、出力電圧を切り替えても出力電圧に含まれるノイズのレベルの変化量を小さくすることができるとともに、回路の専有面積を小さくすることができるという利点がある。また、クランプ回路１５を設けているため、出力電圧のリップルリジェクション効果を得ることができる。
また、図７の変形例は、バンドギャップに基づく電圧Ｖｚを抵抗Ｒ１，Ｒ２で増幅した基準電圧Ｖｒｅｆを生成する代わりに、バンドギャップに基づく電圧Ｖｚを抵抗Ｒ１，Ｒ２で分圧した基準電圧Ｖｒｅｆを生成するようにしたものである。それ以外の構成は、図６の変形例と同じである。この変形例の場合、図６の変形例の効果に加えて、電圧Ｖｚを抵抗Ｒ１，Ｒ２で分圧した基準電圧Ｖｒｅｆを生成するため、バンドギャップ電圧Ｖｚに含まれるノイズを圧縮することができ、よりノイズを低減する効果が得られるという利点がある。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、図１の実施例のレギュレータ用ＩＣに対して、図７の変形例のような特徴的な構成を採用することも可能である。
また、前記実施形態では、入力電圧の変動に応じて基準電圧回路１２の動作電流が増減するのを抑制するクランプ回路１５を基準電圧回路１２と並列に設けているが、同様な機能を有する回路を基準電圧回路１２と直列に設けるようにしてもよい。
さらに、前記実施形態では、ローパスフィルタ１４を構成するコンデンサＣｎとして外付け素子を使用しているが、コンデンサＣｎをオンチップの素子として形成してもよい。

１０ レギュレータ用ＩＣ
１１ 誤差アンプ（制御回路）
１２ 基準電圧回路
１３ バイアス回路（電流源回路）
１４ ローパスフィルタ
１５ クランプ回路（動作電流抑制回路）
１６ 増幅回路
Ｑ０ 出力電圧制御用トランジスタ

Claims (3)

1. 直流電圧が印加される入力端子と出力端子との間に接続された制御用トランジスタと、
   出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が所定の電圧になるように前記制御用トランジスタを制御する制御回路と、
   前記基準電圧を生成する基準電圧回路と、
   前記基準電圧回路の動作電流を供給する電流源回路と、
   前記入力端子に入力される電圧が変動しても前記基準電圧回路の動作電流が増減しないように抑制する動作電流変動抑制回路と、
   を備えたレギュレータ用半導体集積回路であって、
   前記動作電流変動抑制回路は、前記基準電圧回路へ動作電流を供給する電源線と接地電位点に接続された接地線との間に直列形態で接続された第１トランジスタを備え、該第１トランジスタのベース端子は前記基準電圧が出力されるノードに接続され、
   前記基準電圧回路は、
   前記電源線と接地線との間に直列形態で接続された第２トランジスタと第１抵抗および第２抵抗と、
   前記電源線と接地線との間に直列形態で接続された第３トランジスタおよび第４トランジスタと第３抵抗および第４抵抗と、
   前記電源線と前記第３抵抗および第４抵抗の接続ノードとの間に直列形態で接続された第５トランジスタおよび第６トランジスタと、
   を備え、前記第５トランジスタはベース端子とコレクタ端子とが結合されて電流−電圧変換素子として機能すると共にベース端子が前記第３トランジスタのベース端子と結合され、
   前記第２トランジスタのベース端子は前記第３トランジスタと第４トランジスタとの接続ノードに結合され、
   前記第４トランジスタと第６トランジスタのベース端子は、前記第１抵抗と第２抵抗との接続ノードまたは前記第２トランジスタと第１抵抗との接続ノードに結合され、前記第２トランジスタと前記第１抵抗との接続ノードの電位または前記第１抵抗と第２抵抗との接続ノードの電位が前記基準電圧として取り出され、
   前記第１抵抗の抵抗値に応じてゲインが決定されるように構成されていることを特徴とするレギュレータ用半導体集積回路。
2. 前記基準電圧回路と前記制御回路との間に、前記基準電圧に含まれるノイズを除去するためのローパスフィルタが設けられていることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。
3. 前記出力電圧を分圧して前記制御回路へ供給するフィードバック電圧を生成する直列形態の抵抗からなる分圧回路を備え、出力電圧のレベルの段階的な変更は前記第１抵抗の抵抗値の調整によるゲインの変更で行い、製造バラツキに伴う出力電圧のずれを微調整するトリミングは前記分圧回路を構成する抵抗の抵抗値の調整で行うように構成されていることを特徴とする請求項１または２に記載のレギュレータ用半導体集積回路。

Images