KR102528632B1 - 볼티지 레귤레이터 - Google Patents
볼티지 레귤레이터 Download PDFInfo
- Publication number
- KR102528632B1 KR102528632B1 KR1020180090076A KR20180090076A KR102528632B1 KR 102528632 B1 KR102528632 B1 KR 102528632B1 KR 1020180090076 A KR1020180090076 A KR 1020180090076A KR 20180090076 A KR20180090076 A KR 20180090076A KR 102528632 B1 KR102528632 B1 KR 102528632B1
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier circuit
- output terminal
- circuit
- source
- phase compensation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/467—Sources with noise compensation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
볼티지 레귤레이터는, 차동 증폭 회로의 출력 단자에 접속된 제 1 및 제 2 소스 접지 증폭 회로와, 제 1 소스 접지 증폭 회로의 출력 단자와 제 2 소스 접지 증폭 회로의 출력 단자 사이에 접속된 저항부와 콘덴서부를 갖는 위상 보상 회로와, 제 2 소스 접지 증폭 회로의 출력 단자에 접속된 출력 트랜지스터를 구비하고, 위상 보상 회로의 저항부와 콘덴서부 중 적어도 일방은 필터를 갖는다.
Description
본 발명은, 볼티지 레귤레이터에 관한 것이다.
일반적으로, 볼티지 레귤레이터는, 입력 전압 (Vin) 을 받아 일정한 출력 전압 (Vout) 을 발생시키고, 부하가 변동되어도 출력 전압 (Vout) 을 항상 일정하게 유지한다. 그리고, 볼티지 레귤레이터는, 과도 응답 특성을 향상시키기 위해, 주파수 대역을 넓게 할 필요가 있다.
도 4 는 종래의 볼티지 레귤레이터 (400) 의 회로이다. 종래의 볼티지 레귤레이터 (400) 는, 출력 단자의 전압에 따른 귀환 전압 (Vfb) 과 기준 전압 (Vref) 의 차를 증폭시킨 신호를 출력하는 오차 증폭기 (41) 와, 저항과 콘덴서로 구성된 위상 보상 회로 (42) 를 구비하여, 3 단 증폭 회로를 구성하고 있다. 이와 같은 회로 구성으로 함으로써, 안정 동작과 과도 응답성의 개선을 양립시키고 있다.
또, 종래의 볼티지 레귤레이터 (400) 는, 출력 부하 전류를 센스하는 출력 전류 검출 회로 (43) 와, 위상 보상 회로 (42) 의 저항과 병렬로 접속된 스위치 회로를 구비하고, 출력 전류에 따라 위상 보상 회로 (42) 의 저항값을 전환시킬 수 있으므로, 더욱 동작을 안정시킬 수 있다 (예를 들어, 특허문헌 1 참조).
종래의 볼티지 레귤레이터 (400) 는, 부하 전류가 변화하였을 때, 위상 보상 회로 (42) 의 저항값을 전환시킬 때에 스위칭 노이즈가 발생한다. 따라서, 볼티지 레귤레이터 (400) 는, 스위칭 노이즈에 의해 동작이 불안정해질 가능성이 있다.
종래의 과제를 해결하기 위해, 본 발명의 볼티지 레귤레이터는, 차동 증폭 회로의 출력 단자에 접속된 제 1 및 제 2 소스 접지 증폭 회로와, 제 1 소스 접지 증폭 회로의 출력 단자와 제 2 소스 접지 증폭 회로의 출력 단자 사이에 접속된 저항부와 콘덴서부를 갖는 위상 보상 회로와, 상기 제 2 소스 접지 증폭 회로의 출력 단자에 접속된 출력 트랜지스터를 구비하고, 위상 보상 회로의 저항부와 콘덴서부 중 적어도 일방은 필터를 갖는 것을 특징으로 한다.
본 발명의 볼티지 레귤레이터는, 위상 보상 회로를 상기와 같이 구성하였으므로, 광범위한 부하 전류 조건에 대하여 안정적인 동작이 가능해진다.
도 1 은 본 발명의 실시형태의 볼티지 레귤레이터의 회로도이다.
도 2 는 본 발명의 실시형태의 볼티지 레귤레이터의 다른 예를 나타내는 회로도이다.
도 3 은 본 발명의 실시형태의 볼티지 레귤레이터의 다른 예를 나타내는 회로도이다.
도 4 는 종래의 볼티지 레귤레이터의 회로도이다.
도 2 는 본 발명의 실시형태의 볼티지 레귤레이터의 다른 예를 나타내는 회로도이다.
도 3 은 본 발명의 실시형태의 볼티지 레귤레이터의 다른 예를 나타내는 회로도이다.
도 4 는 종래의 볼티지 레귤레이터의 회로도이다.
이하, 본 발명의 실시형태에 대해, 도면을 참조하여 설명한다.
도 1 은 본 실시형태의 볼티지 레귤레이터 (100) 의 회로도이다.
볼티지 레귤레이터 (100) 는, 차동 증폭 회로 (11) 와, 기준 전압 회로 (12) 와, MOS 트랜지스터 (13) 와, 정전류원 (14) 과, MOS 트랜지스터 (15) 와, 정전류원 (16) 과, MOS 트랜지스터 (17) 와, 피드백 회로 (18) 와, 출력 단자 (19) 와, 위상 보상 회로 (20) 를 구비하고 있다.
위상 보상 회로 (20) 는, 저항 (21 및 22) 과 콘덴서 (23) 를 갖는 저항부와, 콘덴서 (24 및 25) 와 로우 패스 필터 (26) 를 갖는 콘덴서부를 구비하고 있다. 로우 패스 필터 (26) 는, 예를 들어, 저항과 콘덴서로 구성된다.
출력 트랜지스터 (17) 와 피드백 회로 (18) 는, 전원 단자 (Vin) (「제 1 전원 단자」라고도 한다) 와 접지 단자 (VSS) (「제 2 전원 단자」라고도 한다) 사이에 직렬로 접속되어 있다.
차동 증폭 회로 (11) 는, 비반전 입력 단자가 기준 전압 (Vref) 을 생성하는 기준 전압 회로 (12) 에 접속되고, 반전 입력 단자가 피드백 회로 (18) 의 출력 단자에 접속되고, 출력 단자가 MOS 트랜지스터 (13) 의 게이트 단자와 MOS 트랜지스터 (15) 의 게이트 단자에 접속되어 있다.
MOS 트랜지스터 (13) 와 정전류원 (14) 은, 전원 단자 (Vin) 와 접지 단자 (VSS) 사이에 직렬로 접속되어, 제 1 소스 접지 증폭 회로를 구성한다. 제 1 소스 접지 증폭 회로는, 입력 단자가 MOS 트랜지스터 (13) 의 게이트 단자이고, 출력 단자가 MOS 트랜지스터 (13) 의 드레인 단자이다.
MOS 트랜지스터 (15) 와 정전류원 (16) 은, 전원 단자 (Vin) 와 접지 단자 (VSS) 사이에 직렬로 접속되어, 제 2 소스 접지 증폭 회로를 구성한다. 제 2 소스 접지 증폭 회로는, 입력 단자가 MOS 트랜지스터 (15) 의 게이트 단자이고, 출력 단자가 MOS 트랜지스터 (15) 의 드레인 단자이다. 제 2 소스 접지 증폭 회로는, 출력 단자가 MOS 트랜지스터 (17) 의 게이트 단자에 접속되어 있다.
위상 보상 회로 (20) 는, 제 1 소스 접지 증폭 회로의 출력 단자와 제 2 소스 접지 증폭 회로의 출력 단자 사이에 접속되어 있다.
위상 보상 회로 (20) 의 저항부는, 병렬로 접속된 저항 (22) 과 콘덴서 (23) 가 저항 (21) 과 직렬로 접속되어 있다. 위상 보상 회로 (20) 의 콘덴서부는, 직렬로 접속된 로우 패스 필터 (26) 와 콘덴서 (25) 가 콘덴서 (24) 와 병렬로 접속되어 있다.
피드백 회로 (18) 는, 출력 단자 (19) 의 출력 전압 (Vout) 을 분압하여 귀환 전압 (Vfb) 을 생성한다. 또한, 피드백 회로 (18) 는, 출력 전압 (Vout) 을 분압하지 않고, 그대로 귀환 전압 (Vfb) 으로서 출력하는 구성으로 해도 된다.
차동 증폭 회로 (11) 는, 기준 전압 회로 (12) 가 출력하는 기준 전압 (Vref) 과 귀환 전압 (Vfb) 을 비교한 결과를 증폭시켜, 제 1 소스 접지 증폭 회로와 제 2 소스 접지 증폭 회로에 출력한다.
여기서, 제 1 소스 접지 증폭 회로와 제 2 소스 접지 증폭 회로는, 위상 보상 회로 (20) 의 양단의 전압이 동등해지도록 각 소자를 설정한다. 예를 들어, MOS 트랜지스터 (13) 와 MOS 트랜지스터 (15) 는, 애스펙트비 (W/L) 가 동등하고, 정전류원 (14) 과 정전류원 (16) 은, 전류값이 동등해지도록 한다. 또 예를 들어, MOS 트랜지스터 (13) 와 MOS 트랜지스터 (15) 의 애스펙트비를 변경한 경우에는, 정전류원 (14) 과 정전류원 (16) 의 전류비를 애스펙트비에 대응하도록 설정한다.
다음으로, 볼티지 레귤레이터 (100) 의 동작에 대해 설명한다.
출력 단자 (19) 의 출력 전압 (Vout) 이 저하되면 귀환 전압 (Vfb) 도 저하되므로, 차동 증폭 회로 (11) 의 출력 전압은 상승한다. 제 1 소스 접지 증폭 회로 및 제 2 소스 접지 증폭 회로는, 입력 전압이 상승하므로, 출력 전압은 저하된다.
제 1 소스 접지 증폭 회로는, 위상 보상 회로 (20) 를 통하여 MOS 트랜지스터 (17) 의 게이트 단자를 제어한다. 제 2 소스 접지 증폭 회로는, MOS 트랜지스터 (17) 의 게이트 단자를 제어한다. 제 2 소스 접지 증폭 회로의 출력은, 위상 보상 회로 (20) 를 통하지 않음으로써, MOS 트랜지스터 (17) 의 게이트 단자의 전압을 지연없이 원하는 전압으로 설정할 수 있다.
제 1 소스 접지 증폭 회로 및 제 2 소스 접지 증폭 회로의 출력 전압이 저하되면, MOS 트랜지스터 (17) 는, 게이트 단자의 전압이 저하된다. 따라서, MOS 트랜지스터 (17) 는 온이 되도록 동작하므로, 출력 단자 (19) 의 출력 전압 (Vout) 은 상승하고, 일정하게 유지된다.
또, 출력 단자 (19) 의 출력 전압 (Vout) 이 상승하면, 볼티지 레귤레이터 (100) 는, 출력 단자 (19) 의 출력 전압 (Vout) 을 저하시키고, 일정하게 유지하도록 동작한다.
다음으로, 볼티지 레귤레이터 (100) 의 위상 보상의 동작에 대해 설명한다.
MOS 트랜지스터 (17) 는, 다른 트랜지스터와 비교하여 사이즈가 훨씬 크다. 따라서, MOS 트랜지스터 (17) 의 게이트와 드레인 간의 기생 용량은, 다른 트랜지스터와 비교하여 큰 값이 되고 있어, 미러 효과가 현저해진다. 또, 콘덴서 (24) 와 콘덴서 (25) 는, MOS 트랜지스터 (17) 의 게이트와 드레인 간의 기생 용량에 대하여 무시할 수 있을 정도로 충분히 작은 용량값으로 설정되어 있다.
MOS 트랜지스터 (13) 와 MOS 트랜지스터 (15) 의 출력 저항의 합성 저항값과, MOS 트랜지스터 (17) 의 게이트와 드레인 간의 기생 용량의 용량값에 의해, 폴 (P2) 이 발생한다. 또, 각각 도시되지 않은 MOS 트랜지스터 (17) 의 출력 저항과 부하 저항의 합성 저항값과 부하 용량의 용량값에 의해, 폴 (P3) 이 발생한다. 또한, 위상 보상 회로 (20) 의 저항부의 저항값과 콘덴서부의 용량값에 의해 결정되는 주파수에 제로점 (Z1) 이 발생한다.
볼티지 레귤레이터 (100) 는, 폴 (P2) 에서 위상 여유가 90 도 감소하고, 또한 폴 (P3) 에서 위상 여유가 90 도 감소한다. 특히, 폴 (P2) 과 폴 (P3) 의 주파수가 접근한 경우, 위상 여유를 확보할 수 없게 되고, 즉 안정 동작을 유지할 수 없게 된다. 따라서, 제로점 (Z1) 에서 위상 여유를 90 도 증가시킴으로써, 안정 동작을 유지하도록 한다.
폴 (P3) 의 주파수는, 부하 저항의 저항값과 부하 용량의 용량값에 의존하므로, 출력 단자 (19) 에 흐르는 부하 전류에 따라 변화한다. 예를 들어, 폴 (P3) 의 주파수는, 부하 저항이 작고 부하 전류가 큰 경우에는 높아지고, 부하 저항이 크고 부하 전류가 적은 경우에는 낮아진다.
여기서, 위상 보상 회로 (20) 의 저항부는, 저항 (22) 과 병렬로 접속된 콘덴서 (23) 가 하이 패스 필터로서 기능하도록 구성되어 있다. 하이 패스 필터의 컷오프 주파수보다 낮은 대역에서는, 위상 보상 회로 (20) 의 저항부의 저항값은, 저항 (21) 과 저항 (22) 의 저항값의 합계가 된다. 또, 하이 패스 필터의 컷오프 주파수 이상의 대역에서는, 위상 보상 회로 (20) 의 저항부의 저항값은, 저항 (21) 의 저항값이 된다.
따라서, 제로점 (Z1) 의 주파수는, 하이 패스 필터의 컷오프 주파수 이상의 대역이 되면 높아진다. 따라서, 볼티지 레귤레이터 (100) 는, 부하 전류가 증가하여 폴 (P3) 의 주파수가 높아진 경우, 제로점 (Z1) 의 주파수를 높게 할 수 있다.
또, 위상 보상 회로 (20) 의 콘덴서부는, 콘덴서 (25) 에 로우 패스 필터 (26) 가 직렬로 접속된 구성으로 되어 있다. 로우 패스 필터의 컷오프 주파수보다 낮은 대역에서는, 위상 보상 회로 (20) 의 콘덴서부의 용량값은, 콘덴서 (24) 와 콘덴서 (25) 의 용량값의 합계가 된다. 또, 로우 패스 필터의 컷오프 주파수 이상의 대역에서는, 위상 보상 회로 (20) 의 콘덴서부의 용량값은, 콘덴서 (24) 의 용량값이 된다.
따라서, 제로점 (Z1) 의 주파수는, 로우 패스 필터의 컷오프 주파수 미만의 대역이 되면 낮아진다. 따라서, 볼티지 레귤레이터 (100) 는, 부하 전류가 증가하여 폴 (P3) 의 주파수가 낮아진 경우, 제로점 (Z1) 의 주파수를 낮게 할 수 있다.
이상 설명한 바와 같이, 볼티지 레귤레이터 (100) 는, 부하 전류의 변동에 의해 폴 (P3) 의 주파수가 변동되었다고 하더라도, 제로점 (Z1) 을 적절한 대역에서 발생시킬 수 있으므로, 안정 동작을 유지할 수 있다. 따라서, 볼티지 레귤레이터 (100) 는, 광범위한 부하 전류 조건에 대하여 안정적인 동작이 가능해진다.
또한, 위상 보상 회로 (20) 의 저항부는, 병렬로 접속된 저항 (22) 과 콘덴서 (23) 가 저항 (21) 과 직렬로 접속되어 있다고 하였지만, 이것에 한정되지 않는다. 도 2 에 나타내는 볼티지 레귤레이터 (200) 의 위상 보상 회로 (30) 와 같이, 하이 패스 필터인 콘덴서 (33) 와 직렬로 접속된 저항 (32) 이 저항 (31) 과 병렬로 접속되어도 된다.
또, 위상 보상 회로 (20) 는, 저항부와 콘덴서부가 병렬로 접속된 구성으로서 설명하였지만, 이 구성에 한정되지 않는다. 예를 들어, 도 3 의 볼티지 레귤레이터 (300) 의 위상 보상 회로 (40) 와 같이, 저항부와 콘덴서부가 직렬로 접속된 구성이어도, 동일한 효과를 얻을 수 있다.
또, 각 실시형태의 제로점 (Z1) 의 주파수는, 부하 전류가 커졌을 때 낮아지도록, 위상 보상 회로를 구성해도 된다. 이 경우에는, 위상 보상 회로 (20) 의 저항부는, 예를 들어, 병렬로 접속된 제 1 저항 및 제 2 저항과, 제 2 저항과 직렬로 접속된 로우 패스 필터를 구비하여 구성하면 된다.
이상, 본 발명의 실시형태에 대해 설명하였지만, 본 발명은 상기 실시형태에 한정되지 않으며, 본 발명의 취지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능한 것은 말할 필요도 없다.
예를 들어, 상기 각 실시형태의 위상 보상 회로는, 필요에 따라, 단독으로 또는 조합하여 구성해도 된다.
11 : 차동 증폭 회로
12 : 기준 전압 회로
14, 16 : 정전류원
18 : 피드백 회로
20, 30, 40 : 위상 보상 회로
26 : 로우 패스 필터
12 : 기준 전압 회로
14, 16 : 정전류원
18 : 피드백 회로
20, 30, 40 : 위상 보상 회로
26 : 로우 패스 필터
Claims (5)
- 입력된 기준 전압과 귀환 전압으로부터, 그 차를 증폭시켜 출력하는 차동 증폭 회로와,
상기 차동 증폭 회로의 출력 단자에 접속된 제 1 소스 접지 증폭 회로와,
상기 차동 증폭 회로의 상기 출력 단자에 접속된 제 2 소스 접지 증폭 회로와,
상기 제 1 소스 접지 증폭 회로의 출력 단자와 상기 제 2 소스 접지 증폭 회로의 출력 단자 사이에 접속된, 저항부와 콘덴서부를 갖는 위상 보상 회로와,
상기 제 2 소스 접지 증폭 회로의 상기 출력 단자에 접속된 출력 트랜지스터를 구비하고,
상기 위상 보상 회로의 상기 저항부와 상기 콘덴서부 중 적어도 일방은, 필터를 갖고,
상기 위상 보상 회로의 상기 저항부는,
직렬로 접속된 제 1 저항 및 제 2 저항과, 상기 제 2 저항과 병렬로 접속된 하이 패스 필터를 구비하고 있는 것을 특징으로 하는 볼티지 레귤레이터. - 입력된 기준 전압과 귀환 전압으로부터, 그 차를 증폭시켜 출력하는 차동 증폭 회로와,
상기 차동 증폭 회로의 출력 단자에 접속된 제 1 소스 접지 증폭 회로와,
상기 차동 증폭 회로의 상기 출력 단자에 접속된 제 2 소스 접지 증폭 회로와,
상기 제 1 소스 접지 증폭 회로의 출력 단자와 상기 제 2 소스 접지 증폭 회로의 출력 단자 사이에 접속된, 저항부와 콘덴서부를 갖는 위상 보상 회로와,
상기 제 2 소스 접지 증폭 회로의 상기 출력 단자에 접속된 출력 트랜지스터를 구비하고,
상기 위상 보상 회로의 상기 저항부와 상기 콘덴서부 중 적어도 일방은, 필터를 갖고,
상기 위상 보상 회로의 상기 저항부는,
병렬로 접속된 제 1 저항 및 제 2 저항과, 상기 제 2 저항과 직렬로 접속된 하이 패스 필터를 구비하고 있는 것을 특징으로 하는 볼티지 레귤레이터. - 입력된 기준 전압과 귀환 전압으로부터, 그 차를 증폭시켜 출력하는 차동 증폭 회로와,
상기 차동 증폭 회로의 출력 단자에 접속된 제 1 소스 접지 증폭 회로와,
상기 차동 증폭 회로의 상기 출력 단자에 접속된 제 2 소스 접지 증폭 회로와,
상기 제 1 소스 접지 증폭 회로의 출력 단자와 상기 제 2 소스 접지 증폭 회로의 출력 단자 사이에 접속된, 저항부와 콘덴서부를 갖는 위상 보상 회로와,
상기 제 2 소스 접지 증폭 회로의 상기 출력 단자에 접속된 출력 트랜지스터를 구비하고,
상기 위상 보상 회로의 상기 저항부와 상기 콘덴서부 중 적어도 일방은, 필터를 갖고,
상기 위상 보상 회로의 상기 콘덴서부는,
병렬로 접속된 제 1 콘덴서 및 제 2 콘덴서와, 상기 제 2 콘덴서와 직렬로 접속된 로우 패스 필터를 구비하고 있는 것을 특징으로 하는 볼티지 레귤레이터. - 입력된 기준 전압과 귀환 전압으로부터, 그 차를 증폭시켜 출력하는 차동 증폭 회로와,
상기 차동 증폭 회로의 출력 단자에 접속된 제 1 소스 접지 증폭 회로와,
상기 차동 증폭 회로의 상기 출력 단자에 접속된 제 2 소스 접지 증폭 회로와,
상기 제 1 소스 접지 증폭 회로의 출력 단자와 상기 제 2 소스 접지 증폭 회로의 출력 단자 사이에 접속된, 저항부와 콘덴서부를 갖는 위상 보상 회로와,
상기 제 2 소스 접지 증폭 회로의 상기 출력 단자에 접속된 출력 트랜지스터를 구비하고,
상기 위상 보상 회로의 상기 저항부와 상기 콘덴서부 중 적어도 일방은, 필터를 갖고,
상기 위상 보상 회로의 상기 저항부는,
병렬로 접속된 제 1 저항 및 제 2 저항과, 상기 제 2 저항과 직렬로 접속된 로우 패스 필터를 구비하고 있는 것을 특징으로 하는 볼티지 레귤레이터. - 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017155502A JP6884472B2 (ja) | 2017-08-10 | 2017-08-10 | ボルテージレギュレータ |
JPJP-P-2017-155502 | 2017-08-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190017657A KR20190017657A (ko) | 2019-02-20 |
KR102528632B1 true KR102528632B1 (ko) | 2023-05-03 |
Family
ID=65274081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180090076A KR102528632B1 (ko) | 2017-08-10 | 2018-08-01 | 볼티지 레귤레이터 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10474173B2 (ko) |
JP (1) | JP6884472B2 (ko) |
KR (1) | KR102528632B1 (ko) |
CN (1) | CN109388170B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10860043B2 (en) * | 2017-07-24 | 2020-12-08 | Macronix International Co., Ltd. | Fast transient response voltage regulator with pre-boosting |
TWI697751B (zh) * | 2019-05-22 | 2020-07-01 | 群光電能科技股份有限公司 | 電壓補償電路以及電壓補償方法 |
JP7292108B2 (ja) * | 2019-05-27 | 2023-06-16 | エイブリック株式会社 | ボルテージレギュレータ |
JP7199330B2 (ja) * | 2019-09-19 | 2023-01-05 | 株式会社東芝 | レギュレータ回路 |
CN113922761B (zh) * | 2021-12-14 | 2022-03-25 | 深圳市时代速信科技有限公司 | 一种二级放大电路与电子设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338665A (ja) * | 2005-06-03 | 2006-12-14 | Micrel Inc | 負饋還増幅器システムの開ループ利得における付加的位相余裕の付与 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392000A (en) * | 1993-11-09 | 1995-02-21 | Motorola, Inc. | Apparatus and method for frequency compensating an operational amplifier |
US6369554B1 (en) * | 2000-09-01 | 2002-04-09 | Marvell International, Ltd. | Linear regulator which provides stabilized current flow |
JP4421909B2 (ja) * | 2004-01-28 | 2010-02-24 | セイコーインスツル株式会社 | ボルテージレギュレータ |
US6975099B2 (en) * | 2004-02-27 | 2005-12-13 | Texas Instruments Incorporated | Efficient frequency compensation for linear voltage regulators |
US8816658B1 (en) * | 2007-09-04 | 2014-08-26 | Marvell International Ltd. | Low-dropout converters with feedback compensation |
KR101514459B1 (ko) * | 2007-11-09 | 2015-04-22 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
JP2009134698A (ja) * | 2007-11-09 | 2009-06-18 | Seiko Instruments Inc | ボルテージレギュレータ |
CN102170116B (zh) * | 2010-02-26 | 2015-03-18 | 华东电力试验研究院有限公司 | 故障电流限制器的实时数字仿真*** |
JP6038516B2 (ja) | 2011-09-15 | 2016-12-07 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
CN103838287B (zh) * | 2013-12-10 | 2015-07-29 | 珠海全志科技股份有限公司 | 一种补偿零点动态调整的线性稳压器 |
-
2017
- 2017-08-10 JP JP2017155502A patent/JP6884472B2/ja active Active
-
2018
- 2018-08-01 KR KR1020180090076A patent/KR102528632B1/ko active IP Right Grant
- 2018-08-07 US US16/057,435 patent/US10474173B2/en active Active
- 2018-08-10 CN CN201810908773.8A patent/CN109388170B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338665A (ja) * | 2005-06-03 | 2006-12-14 | Micrel Inc | 負饋還増幅器システムの開ループ利得における付加的位相余裕の付与 |
Also Published As
Publication number | Publication date |
---|---|
JP6884472B2 (ja) | 2021-06-09 |
KR20190017657A (ko) | 2019-02-20 |
CN109388170A (zh) | 2019-02-26 |
CN109388170B (zh) | 2022-03-11 |
US10474173B2 (en) | 2019-11-12 |
JP2019036021A (ja) | 2019-03-07 |
US20190050008A1 (en) | 2019-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102528632B1 (ko) | 볼티지 레귤레이터 | |
KR101939845B1 (ko) | 전압 레귤레이터 | |
JP5053061B2 (ja) | ボルテージレギュレータ | |
KR100967261B1 (ko) | 전압 조정기 | |
US8232783B2 (en) | Constant-voltage power supply circuit | |
US8547077B1 (en) | Voltage regulator with adaptive miller compensation | |
US20020171403A1 (en) | Dynamic input stage biasing for low quiescent current amplifiers | |
JP6316632B2 (ja) | ボルテージレギュレータ | |
KR101689897B1 (ko) | 볼티지 레귤레이터 | |
KR101018950B1 (ko) | 정전압 출력 회로 | |
KR101407924B1 (ko) | Ldo 전압 레귤레이터 | |
US7956588B2 (en) | Voltage regulator | |
JP7292108B2 (ja) | ボルテージレギュレータ | |
US7420414B2 (en) | Amplifier, and step-down regulator and operational amplifier using the amplifier | |
JP4344646B2 (ja) | 電源回路 | |
US20140239928A1 (en) | Voltage regulator | |
US9367073B2 (en) | Voltage regulator | |
US20220166393A1 (en) | Class-ab stabilization | |
EP1094598B1 (en) | Frequency compensation of an amplifier | |
JP2004015464A (ja) | Gm増幅器およびGm−Cフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |