JP6613806B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6613806B2
JP6613806B2 JP2015209389A JP2015209389A JP6613806B2 JP 6613806 B2 JP6613806 B2 JP 6613806B2 JP 2015209389 A JP2015209389 A JP 2015209389A JP 2015209389 A JP2015209389 A JP 2015209389A JP 6613806 B2 JP6613806 B2 JP 6613806B2
Authority
JP
Japan
Prior art keywords
sealing resin
lead terminal
expansion coefficient
linear expansion
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015209389A
Other languages
English (en)
Other versions
JP2017084881A (ja
Inventor
教文 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015209389A priority Critical patent/JP6613806B2/ja
Priority to DE102016216003.6A priority patent/DE102016216003A1/de
Priority to CN201610786984.XA priority patent/CN106611749B/zh
Priority to US15/254,508 priority patent/US9881846B2/en
Publication of JP2017084881A publication Critical patent/JP2017084881A/ja
Application granted granted Critical
Publication of JP6613806B2 publication Critical patent/JP6613806B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
半導体装置は、複数のパワー半導体素子を含み、電力変換装置、または、スイッチング装置として利用されている。例えば、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を含む半導体素子と、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む半導体素子とが並列接続されて、スイッチング装置として機能することができる。
このような半導体装置は、例えば、ＩＧＢＴのエミッタ電極と、ＦＷＤ（Free Wheeling Diode）の表面電極とが、リード端子を用いてはんだを介して接続されている。リード端子は、ＩＧＢＴのエミッタ電極と、ＦＷＤの表面電極とにそれぞれ接合する接合部と、段差部を介して接合部に接続する配線部とにより構成されている。そして、ＩＧＢＴ、ＦＷＤ等の半導体素子と、リード端子とが封止樹脂により封止されている（例えば、特許文献１参照）。
特開２００６−２０２８８５号公報
このような半導体装置では、ＩＧＢＴ、ＦＷＤ等の半導体素子が駆動して発熱すると、リード端子の段差部が熱膨張しようとする。しかし、段差部は封止樹脂により封止されているために、熱膨張が抑制されてしまい、その応力が半導体素子側に向かってしまう。このため、半導体素子の表面電極が損傷を受けて、表面電極にクラックが発生してしまい、半導体装置の特性が低下してしまう。
本発明は、このような点を鑑みてなされたものであり、半導体素子が発熱しても、リード端子の応力による半導体素子の表面電極の損傷を防止できる半導体装置を提供することを目的とする。
本発明の一観点によれば、半導体素子と、絶縁板と、前記絶縁板のおもて面に配置され、前記半導体素子が配置される回路板とを有する積層基板と、前記半導体素子のおもて面の主電極に、Ｓｎ−Ｃｕ系またはＳｎ−Ｓｂ系のはんだを介して設けられたリード端子と、前記半導体素子と前記積層基板と前記リード端子とを封止する封止樹脂と、を有し、前記封止樹脂のヤング率×（前記リード端子の線膨張係数−前記封止樹脂の線膨張係数）の値が５０×１０３以下である、半導体装置が提供される。
開示の技術によれば、半導体装置は、半導体素子の主電極に対するリード端子からの応力を抑制して、特性の低下を抑制することができる。
第１の実施の形態における半導体装置を示す図である。 第１の実施の形態における半導体装置に含まれる半導体素子の主電極を示す図である。 第１の実施の形態における封止樹脂の線膨張係数に対する塑性ひずみ振幅を示すグラフである。 第１の実施の形態におけるヤング率と線膨張係数とに関する指標に対する塑性ひずみ振幅を示すグラフである。 第２の実施の形態における封止樹脂の樹脂厚に対する塑性ひずみ振幅を示すグラフである。 第２の実施の形態におけるヤング率と線膨張係数と樹脂厚とに関する指標に対する塑性ひずみ振幅を示すグラフである。 第３の実施の形態におけるリード端子の高さに対する塑性ひずみ振幅を示すグラフである。 第３の実施の形態におけるヤング率と線膨張係数とリード端子の高さとに関する指標に対する塑性ひずみ振幅を示すグラフである。 第４の実施の形態における半導体装置を示す図である。 第４の実施の形態における半導体装置の積層基板を示す斜視図である。 第４の実施の形態における半導体装置の配線端子及び積層基板を示す断面図である。 第４の実施の形態における半導体装置の要部拡大図である。
以下、実施の形態について図面を用いて説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１を用いて説明する。
図１は、第１の実施の形態における半導体装置を示す図である。
なお、図１（Ａ）は、半導体装置１０の上面図を、図１（Ｂ）は、図１（Ａ）における一点鎖線Ｘ−Ｘにおける断面図をそれぞれ表している。また、図１（Ａ）では、封止樹脂１８の図示は省略している。
半導体装置１０は、冷却器１９と、冷却器１９上にはんだ１１を介して設けられた積層基板１２と、積層基板１２上にはんだ１３ａを介して設けられた半導体素子１４と、半導体素子１４と積層基板１２とを電気的に接続するリード端子１６とが枠状のケース１７内に設けられている。また、半導体装置１０では、ケース１７内のはんだ１１と、積層基板１２と、半導体素子１４と、リード端子１６とが封止樹脂１８により封止されている。封止樹脂１８の外形は略直方体であり、上面と上面に対向し冷却器１９に接する下面を備えている。冷却器１９の上面、積層基板１２、半導体素子１４及び封止樹脂１８の上面はほぼ平行となるよう配置されている。
はんだ１１は、積層基板１２と冷却器１９とを熱的、機械的に接続するものである。このようなはんだ１１は、高信頼性のために、高強度はんだが望ましく、例えば、Ｓｎ（錫）−Ｓｂ（アンチモン）系、Ｓｎ−Ｓｂ−Ａｇ（銀）系が用いられる。
積層基板１２は、ＤＣＢ（Direct Copper Bonding）基板であって、セラミック等の絶縁板１２ａと、絶縁板１２ａのおもて面に形成された金属等により構成される回路板１２ｂ，１２ｃと、絶縁板１２ａの裏面に形成された金属板１２ｄとにより構成されている。
半導体素子１４は、積層基板１２の回路板１２ｂ上にはんだ１３ａを介して設けられている。半導体素子１４は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ等である。また、半導体素子１４は、当該素子内部に、縦方向に形成されたＲＢ（Reverse Blocking）−ＩＧＢＴ、ＲＣ（Reverse Conducting）−ＩＧＢＴ等を適用することができる。また、このような半導体素子１４のおもて面には、素子の種類に応じて、エミッタ電極、ソース電極、アノード電極等の表面電極（図示を省略）が設けられている。表面電極の詳細については後述する。
はんだ１５は、リード端子１６と半導体素子１４の表面電極とを電気的、熱的に接続するものである。このようなはんだ１５は、０．２％耐力が高い場合には、半導体素子１４の表面電極に高い応力が発生してしまう。このため、はんだ１５は、０．２％耐力が低い比較的柔らかい材質を用いることが望まれる。このようなはんだ１５として、例えば、Ｓｎ−Ｃｕ（銅）系、Ｓｎ−Ｓｂ系が用いられる。特に、Ｓｎ−Ｓｂ系は、アンチモンの添加量を０％以上、３％以下程度にすることで、０．２％耐力を低く制御することができる。
リード端子１６は、平板状の接合部１６ａ，１６ｅと、接合部１６ａ，１６ｅから垂直上方に立ち上がっている平板状の段差部１６ｂ，１６ｄと、段差部１６ｂ，１６ｄを接続する平板状の配線部１６ｃと、により構成されている。このようなリード端子１６は、導電性を備える、例えば、銅により構成されている。リード端子１６は帯状の銅板を折り曲げて製造される。リード端子１６は、接合部１６ａがはんだ１５を介して半導体素子１４の表面電極に接合されている。また、リード端子１６は、接合部１６ｅがはんだ１３ｂを介して積層基板１２の回路板１２ｃに接合されている。また、リード端子１６では、接合部１６ａと段差部１６ｂが接続する部分の半導体素子１４側が曲面をなしており、接合部１６ａの段差部１６ｂの下部側の角部に、曲率半径Ｒが１ｍｍである曲率を有している。リード端子１６の接合部１６ａの角部はこのように曲率を有することで、図１に示されるように、当該角部の下部のはんだ１５が厚くなる。このため、当該角部直下の半導体素子１４の表面電極に対する応力を抑制して、当該表面電極が受ける損傷を抑制することができるようになる。このようなリード端子１６は、その厚さが、例えば、０．５ｍｍ以上、１ｍｍ以下程度であって、銅、銅合金、アルミニウムやアルミニウム合金等により構成されている。なお、リード端子１６は、接合部１６ａの下面（はんだ１５の上面）から、配線部１６ｃの上面までの高さを、リード端子１６の高さＨとする。
封止樹脂１８は、所定の絶縁性を備え、成形性が優れたものが好ましい。このような封止樹脂１８は、例えば、エポキシ樹脂、マレイミド樹脂等が用いられる。封止樹脂１８は、既述の通り、ケース１７内で、積層基板１２、半導体素子１４等を封止しており、この際の封止樹脂１８の下面（冷却器１９の上面）から、封止樹脂１８の上面までの距離（高さ）を、封止樹脂１８の樹脂厚Ｄとする。図示する例では配線部１６ｃの上面と封止樹脂１８の上面はほぼ平行である。
冷却器１９は、熱伝導性に優れた、例えば、アルミニウム等により構成されており、内部に空洞が設けられており、複数のフィンを備えている。当該フィンの間は冷媒の通路となっている。このような冷媒としては、例えば、エチレングリコール水溶液、水等の液体媒体を用いることができる。冷媒としては、液体媒体の他に、例えば、空気等の気体媒体も用いることができる。さらには、フロン等のように冷却器１９で蒸発させて気化させることで冷却する相変化可能な冷媒を用いることも可能である。
なお、このような半導体装置１０では、半導体素子１４とリード端子１６とを１組に限らず、複数組設けることも可能である。半導体素子１４を複数並列に配置することで半導体装置１０の定格出力を増加することができる。また、複数の半導体素子１４を配置する際には、必要に応じて、異なる種類の半導体素子１４を設けることも可能である。
次に、半導体装置１０の半導体素子１４の表面電極に対するリード端子１６の接合について図２を用いて説明する。
図２は、第１の実施の形態における半導体装置に含まれる半導体素子の主電極を示す図である。
なお、図２では、リード端子１６の接合部１６ａの配置位置を破線で表している。
半導体素子１４の表面電極２０は、電極２３ａ，２３ｂと、電極２３ａ，２３ｂの表面に設けられ、パッド電極２４と電気的に接続されるゲートランナー２２ａ，２２ｂと、これらの周囲を取り囲むように設けられたガードリング２１と、を含む。
リード端子１６は接合部１６ａと段差部１６ｂが接続する部分の半導体素子１４側の両端に角部（頂部）１６ａ１（図中破線円で囲む領域）を備える。リード端子１６の接合部１６ａは、当該接合部１６ａの段差部１６ｂが形成されている側の角部１６ａ１がゲートランナー２２ａ上ではなく、電極２３ａ，２３ｂ上に位置するように、表面電極２０に対して配置される。
仮に、当該接合部１６ａの段差部１６ｂが形成されている側の角部１６ａ１が、ゲートランナー２２ａ上に位置するように、リード端子１６が表面電極２０に対して配置されると、接合部１６ａは段差部１６ｂから受ける応力が角部１６ａ１にかかり、角部１６ａ１下のゲートランナー２２ａに損傷を与えてしまうおそれがある。このため、リード端子１６の接合部１６ａは、当該接合部１６ａの角部１６ａ１が電極２３ａ，２３ｂ上に位置するように、表面電極２０に対して配置される。
このような構成を有する半導体装置１０は、半導体素子１４を駆動した際の発熱により、リード端子１６（特に、段差部１６ｂ）が膨張しようとする。この際、リード端子１６は封止樹脂１８により封止されることで押圧されているために、段差部１６ｂは半導体素子１４に略垂直で封止樹脂１８の上面側（垂直上側）方向に膨張できずに、垂直下側に膨張してしまい、半導体素子１４の表面電極が損傷を受けてしまうおそれがある。
そこで、このような半導体装置１０において、封止樹脂１８において様々なヤング率、線膨張係数を用いた場合に対するパワーサイクル試験の熱応力シミュレーションを行って、半導体素子１４の表面電極の塑性ひずみ振幅を算出した。
一般に、塑性ひずみ振幅は、次式（１）のマンソン−コフィン則に従う。
ΔεP×Ｎf b＝Ｃ ・・・・・・（１）
但し、ΔεP：塑性ひずみ振幅、Ｎf：疲労寿命、ｂ，Ｃ：材料による定数
式（１）によれば、疲労寿命を延ばすためには、塑性ひずみ振幅を小さくすることが必要となることが分かる。
したがって、半導体素子１４の表面電極の疲労寿命を延ばすためにも、半導体素子１４の表面電極の塑性ひずみ振幅を小さくすることが望まれる。
なお、熱応力シミュレーションでは、半導体素子１４の表面電極は、Ａｌ−Ｓｉ（シリコン）材料により構成され、その厚さは５μｍの場合が適用されている。さらに、このような表面電極上には、４．５μｍの厚さのニッケルメッキが施されている。
はんだ１５は、既述の通り、０．２％耐力が低い材質を用いることが望まれる。このようなはんだ１５として、Ｓｎ−０．７Ｃｕを用いて１５０μｍ程度の厚さとする。
リード端子１６は、その厚さは０．５ｍｍであって、銅（具体的には、Ｃ１０２０−１／２Ｈ：線膨張係数は１６．７×１０-6／℃）により構成されている。
また、熱応力シミュレーションで行われるパワーサイクル試験では、半導体素子１４の温度を１秒間で２５℃から１７５℃まで上昇させ、その後、９秒間かけて２５℃まで降下させて１サイクルとし、その際の塑性ひずみ振幅を算出する。
次に、このような熱応力シミュレーションにおいて、様々なヤング率、線膨張係数の封止樹脂１８が用いられた場合の半導体素子１４の表面電極の塑性ひずみ振幅について、図３を用いて説明する。
図３は、第１の実施の形態における封止樹脂の線膨張係数に対する塑性ひずみ振幅を示すグラフである。
なお、図３の横軸は、封止樹脂１８の線膨張係数（×１０ −６ ／℃）を、図３の縦軸は、半導体素子１４の表面電極の塑性ひずみ振幅（％）をそれぞれ表している。
また、図３のグラフにおいて、丸印（〇）は、封止樹脂１８のヤング率が５．１×１０9Ｐａ、四角印（□）は、封止樹脂１８のヤング率が９．７×１０9Ｐａ、三角印（△）は、封止樹脂１８のヤング率が１９．６×１０9Ｐａの場合をそれぞれ表している。
なお、封止樹脂１８のヤング率、線膨張係数は、温度が２５℃の場合を適用している。
図３のグラフによれば、ヤング率が５．１×１０９Ｐａの場合（丸印）には、封止樹脂１８の線膨張係数が７．５×１０ −６ ／℃、１３．４×１０ −６ ／℃、１７．６×１０ −６ ／℃と増加するに連れて、塑性ひずみ振幅は、１．２％、０．９７％、０．７６％と減少している。
また、ヤング率が９．７×１０９Ｐａの場合（四角印）には、封止樹脂１８の線膨張係数が７．５×１０ −６ ／℃、１３．４×１０ −６ ／℃、１７．６×１０ −６ ／℃と増加するに連れて、塑性ひずみ振幅は、１．６５％、１．２３％、０．９３％と減少している。
さらに、ヤング率が１９．６×１０９Ｐａの場合（三角印）には、封止樹脂１８の線膨張係数が７．５×１０ −６ ／℃、１３．４×１０ −６ ／℃、１７．６×１０ −６ ／℃と増加するに連れて、塑性ひずみ振幅は、２．０９％、１．４５％、１．０６％と減少している。
このように、図３のグラフによれば、塑性ひずみ振幅は、封止樹脂１８の線膨張係数が大きい程、また、封止樹脂１８のヤング率が小さい程、低下する傾向があることが分かる。
すなわち、線膨張係数が大きく、ヤング率が小さい封止樹脂１８では、リード端子１６を封止して押圧する封止樹脂１８が、熱膨張しようとするリード端子１６（段差部１６ｂ）と共に膨張していることが考えられる。つまり、封止樹脂１８の線膨張係数が、リード端子１６の線膨張係数に近くなることで、リード端子１６（段差部１６ｂ）が封止樹脂１８と共に熱膨張することが考えられる。さらに、封止樹脂１８のヤング率が小さいことから、封止樹脂１８は、熱膨張しようとするリード端子１６（段差部１６ｂ）に対する押圧力が小さいことが考えられる。このため、線膨張係数が大きく、また、ヤング率が小さい封止樹脂１８を選択することで、熱膨張しようとするリード端子１６（段差部１６ｂ）の垂直上方への膨張変化への妨げが抑制されるようになる。これにより、リード端子１６（段差部１６ｂ）による半導体素子１４の表面電極への損傷が低減されて、半導体素子１４の表面電極の塑性ひずみ振幅が低減されるようになる。
このような点を鑑みると、半導体素子１４の表面電極の塑性ひずみ振幅は、次の指標に関係することが考えられる。
（封止樹脂１８のヤング率）×｛（リード端子１６の線膨張係数）−（封止樹脂１８の線膨張係数）｝ ・・・・・・指標（Ａ）
そこで、半導体素子１４の表面電極の塑性ひずみ振幅が、上記の指標（Ａ）に応じて変化する場合について、図４を用いて説明する。
図４は、第１の実施の形態におけるヤング率と線膨張係数とに関する指標に対する塑性ひずみ振幅を示すグラフである。
なお、図４の横軸は、「封止樹脂１８のヤング率×｛リード端子１６の線膨張係数（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（１０3Ｐａ／℃）」を表し、図４の縦軸は、半導体素子１４の表面電極の塑性ひずみ振幅（％）を表している。
また、「封止樹脂１８のヤング率×｛リード端子１６の線膨張係数（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」には、図３の各ヤング率の場合における各封止樹脂１８の線膨張係数（丸印、四角印、三角印）をそれぞれ入力したものである。
さらに、図４では、封止樹脂１８の樹脂厚Ｄが１０．９ｍｍ、リード端子１６の高さＨが３．４ｍｍの場合とする。
この図４のグラフによれば、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」が略０から増加するに連れて、塑性ひずみ振幅も増加していることが分かる。一方、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」が略０から減少するに連れて、塑性ひずみ振幅は増加していることが分かる。
また、上記シミュレーション結果を実験結果と比較したところ、半導体素子１４の表面電極において、略５万サイクルの疲労寿命に対する当該表面電極の塑性ひずみ振幅は１．２５％程度であることが分かった。このため、半導体素子１４の表面電極の塑性ひずみ振幅は１．２５％以下であることが望ましい。
図４のグラフにおいて、塑性ひずみ振幅が１．２５％以下であって、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」の最大値は、４６．８×１０3である。なお、この場合の封止樹脂１８のヤング率は、５．１×１０9Ｐａ、封止樹脂１８の線膨張係数は、７．５×１０-6／℃である。
同様に、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」の最小値は−１７．６×１０3である。さらには、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」がマイナスである３点の外挿線（近似直線）から判断すると、塑性ひずみ振幅が１．２５％以下になるには、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」が−２６×１０3（Ｐａ／℃）以上である必要がある。
したがって、半導体素子１４の表面電極の塑性ひずみ振幅を小さく（１．２５％以下に）するためには、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」が少なくとも−２６×１０3（Ｐａ／℃）以上、かつ、５０×１０3（Ｐａ／℃）以下であることが必要である。
このような条件が満たされるように、封止樹脂１８のヤング率は、５．１×１０9Ｐａ以上、１９．６×１０9Ｐａ以下、かつ、封止樹脂１８の線膨張係数は、７．５×１０-6／℃以上、１７．６×１０-6／℃以下の範囲の中から選択される。なお、封止樹脂１８のヤング率は、封止樹脂１８内に添加するシリカ等により構成されるフィラーの添加量に比例して増加する。このため、封止樹脂１８のヤング率を低下させたい場合には、封止樹脂１８に対するフィラーの添加量を減らすことが望まれる。
上記半導体装置１０では、半導体素子１４と、絶縁板１２ａと、絶縁板１２ａのおもて面に配置され、半導体素子１４が配置される回路板１２ｂとを有する積層基板１２と、半導体素子１４のおもて面の主電極にはんだ１５を介して設けられたリード端子１６と、半導体素子１４と積層基板１２とリード端子１６とを封止する封止樹脂１８と、を備え、封止樹脂１８のヤング率×（リード端子１６の線膨張係数−封止樹脂１８の線膨張係数）の値が−２６×１０3（Ｐａ／℃）以上、かつ、５０×１０3（Ｐａ／℃）以下である。
このような半導体装置１０では、封止樹脂１８のヤング率×（リード端子１６の線膨張係数−封止樹脂１８の線膨張係数）の値が−２６×１０3（Ｐａ／℃）以上、かつ、５０×１０3（Ｐａ／℃）以下となるように、封止樹脂１８のヤング率と線膨張係数とを選択することで、熱膨張しようとするリード端子１６の垂直上方への膨張変化への妨げが抑制されるようになる。これにより、リード端子１６による半導体素子１４の表面電極への損傷が低減されて、半導体素子１４の表面電極の塑性ひずみ振幅が低減される。この結果、半導体装置１０の特性の低下が抑制されるようになる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態の図４のグラフの結果に対して、封止樹脂１８の樹脂厚Ｄを考慮した場合について説明する。
まず、封止樹脂１８の樹脂厚Ｄに対する塑性ひずみ振幅について図５を用いて説明する。
図５は、第２の実施の形態における封止樹脂の樹脂厚に対する塑性ひずみ振幅を示すグラフである。
なお、図５の横軸は、封止樹脂１８の樹脂厚Ｄ（ｍｍ）を表し、図５の縦軸は、半導体素子１４の表面電極の塑性ひずみ振幅（％）を表している。
また、図５では、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」が３１．９×１０3（Ｐａ／℃）の場合であって、リード端子１６の高さＨが、３．４ｍｍの場合である。
図５のグラフによれば、封止樹脂１８の樹脂厚Ｄが厚くなるにしたがって、半導体素子１４の塑性ひずみ振幅が増加することが分かる。これは、封止樹脂１８の樹脂厚Ｄが増加することで、リード端子１６上の封止樹脂１８の体積が増加することにより、リード端子１６に対する封止樹脂１８から押圧力も増加することが考えられる。リード端子１６に対する封止樹脂１８からの押圧力が増加すると、リード端子１６からの半導体素子１４の表面電極に対する押圧力も増加して、当該表面電極に対して損傷を与えてしまうことが考えられる。これにより、封止樹脂１８の樹脂厚Ｄが厚くなるにしたがって、半導体素子１４の塑性ひずみ振幅が増加することが考えられる。
そこで、上記指標（Ａ）に対して、封止樹脂１８の樹脂厚Ｄも考慮すると、半導体素子１４の表面電極の塑性ひずみ振幅は、次の指標（Ｂ）に関係することが考えられる。
（封止樹脂１８のヤング率）×｛（リード端子１６の線膨張係数）−（封止樹脂１８の線膨張係数）｝×（封止樹脂１８の樹脂厚Ｄ） ・・・・・・指標（Ｂ）
次いで、半導体素子１４の表面電極の塑性ひずみ振幅が、上記の指標（Ｂ）に応じて変化する場合について、図６を用いて説明する。
図６は、第２の実施の形態におけるヤング率と線膨張係数と樹脂厚とに関する指標に対する塑性ひずみ振幅を示すグラフである。
なお、図６の横軸は、「封止樹脂１８のヤング率×｛リード端子１６の線膨張係数（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚）×（１０3Ｐａ・ｍｍ／℃）」を表し、図６の縦軸は、半導体素子１４の表面電極の塑性ひずみ振幅（％）を表している。
また、図６のグラフは、図４に示したグラフの各点の値に、図５に示した封止樹脂１８の樹脂厚（６ｍｍ（丸印（〇））、８ｍｍ（四角印（□））、１０．９ｍｍ（三角印（△））をそれぞれ乗じたものである。
さらに、図６では、リード端子１６の高さＨが３．４ｍｍの場合である。
この図６のグラフによれば、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚）」が略０から増加するに連れて、塑性ひずみ振幅も増加していることが分かる。一方、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚）」が略０から減少するに連れて、塑性ひずみ振幅は増加していることが分かる。
また、図４のグラフの場合と同様に、塑性ひずみ振幅が１．２５％以下であって、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚Ｄ）」の最小値は−１９１．６×１０3であり、最大値は、５０９．２×１０3である。なお、最小値の場合の封止樹脂１８のヤング率は、１９．６×１０9Ｐａ、封止樹脂１８の線膨張係数は、１７．６×１０-6／℃、封止樹脂１８の樹脂厚Ｄは、１０．９ｍｍである。最大値の場合の封止樹脂１８のヤング率は、５．１×１０9Ｐａ、封止樹脂１８の線膨張係数は、７．５×１０-6／℃、封止樹脂１８の樹脂厚Ｄは、１０．９ｍｍである。さらに、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚Ｄ）」がマイナスである９点の外挿線から判断すると、塑性ひずみ振幅が１．２５％以下にするには、「「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚Ｄ）」が−２５５×１０3（Ｐａ・ｍｍ／℃）以上である必要がある。
したがって、半導体素子１４の表面電極の塑性ひずみ振幅を小さく（１．２５％以下に）するためには、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚）」が少なくとも−２５５×１０3（Ｐａ・ｍｍ／℃）以上、かつ、５１５×１０3（Ｐａ・ｍｍ／℃）以下であることが必要である。
このような条件が満たされるように、封止樹脂１８のヤング率は、５．１×１０9Ｐａ以上、１９．６×１０9Ｐａ以下、かつ、封止樹脂１８の線膨張係数は、７．５×１０-6／℃以上、１７．６×１０-6／℃以下、かつ、封止樹脂１８の樹脂厚は、６ｍｍ以上、１０．９ｍｍ以下の範囲の中から選択される。
上記半導体装置１０では、半導体素子１４と、絶縁板１２ａと、絶縁板１２ａのおもて面に配置され、半導体素子１４が配置される回路板１２ｂとを有する積層基板１２と、半導体素子１４のおもて面の主電極にはんだ１５を介して設けられたリード端子１６と、半導体素子１４と積層基板１２とリード端子１６とを封止する封止樹脂１８と、を備え、封止樹脂１８のヤング率×（リード端子１６の線膨張係数−封止樹脂１８の線膨張係数）×封止樹脂１８の樹脂厚Ｄの値が−２５５×１０3（Ｐａ・ｍｍ／℃）以上、かつ、５１５×１０3以下である。
このような半導体装置１０では、封止樹脂１８のヤング率×（リード端子１６の線膨張係数−封止樹脂１８の線膨張係数）×封止樹脂１８の樹脂厚の値が−２５５×１０3（Ｐａ・ｍｍ／℃）以上、かつ、５１５×１０3以下となるように、封止樹脂１８のヤング率と線膨張係数と封止樹脂１８の樹脂厚Ｄを選択することで、熱膨張しようとするリード端子１６の垂直上側への膨張変化への妨げが抑制されるようになる。これにより、リード端子１６による半導体素子１４の表面電極への損傷が低減され、半導体素子１４の表面電極の塑性ひずみ振幅が低減される。この結果、半導体装置１０の特性の低下が抑制されるようになる。
［第３の実施の形態］
第３の実施の形態では、第１の実施の形態の図４のグラフの結果に対して、リード端子１６の高さＨを考慮した場合について説明する。
まず、リード端子１６の高さＨに対する塑性ひずみ振幅について図７を用いて説明する。
図７は、第３の実施の形態におけるリード端子の高さに対する塑性ひずみ振幅を示すグラフである。
なお、図７の横軸は、リード端子１６の高さＨ（ｍｍ）を表し、図７の縦軸は、半導体素子１４の表面電極の塑性ひずみ振幅（％）を表している。
また、図７では、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝」が３１．９×１０3（Ｐａ／℃）の場合であって、封止樹脂１８の樹脂厚Ｄが１０．９ｍｍの場合である。
図７のグラフによれば、リード端子１６の高さＨが大きくなるにしたがって、半導体素子１４の塑性ひずみ振幅が増加することが分かる。これは、リード端子１６の高さＨが高くなることで、リード端子１６の熱膨張が大きくなるため、半導体素子１４の表面電極に向かう押圧力が増加し、当該表面電極に対して損傷を与えてしまうことが考えられる。これにより、リード端子１６の高さＨが高くなるにしたがって、半導体素子１４の塑性ひずみ振幅が増加することが考えられる。
そこで、上記指標（Ａ）に対して、リード端子１６の高さＨを考慮すると、半導体素子１４の表面電極の塑性ひずみ振幅は、次の指標（Ｃ）に関係することが考えられる。
（封止樹脂１８のヤング率）×｛（リード端子１６の線膨張係数）−（封止樹脂１８の線膨張係数）｝×（リード端子１６の高さＨ） ・・・・・・指標（Ｃ）
次いで、半導体素子１４の表面電極の塑性ひずみ振幅が、上記の指標（Ｃ）に応じて変化する場合について、図８を用いて説明する。
図８は、第３の実施の形態におけるヤング率と線膨張係数とリード端子の高さとに関する指標に対する塑性ひずみ振幅を示すグラフである。
なお、図８の横軸は、「封止樹脂１８のヤング率×｛リード端子１６の線膨張係数（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（リード端子１６の高さ）×（１０3Ｐａ・ｍｍ／℃）」を表し、図８の縦軸は、半導体素子１４の表面電極の塑性ひずみ振幅（％）を表している。
また、図８のグラフは、図４に示したグラフの各点の値に、図７に示したリード端子１６の高さ（２ｍｍ（丸印（〇））、３．４ｍｍ（四角印（□））、５ｍｍ（三角印（△））をそれぞれ乗じたものである。
さらに、図８では、封止樹脂１８の樹脂厚Ｄは１０．９ｍｍである。
図８のグラフによれば、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚）×（リード端子１６の高さＨ）」が略０から増加するに連れて、塑性ひずみ振幅も増加していることが分かる。一方、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（リード端子１６の高さＨ）」が略０から減少するに連れて、塑性ひずみ振幅は増加していることが分かる。
また、図４のグラフの場合と同様に、塑性ひずみ振幅が１．２５％以下であって、「封止樹脂１８の「ヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（リード端子１６の高さ）」の最小値は−８８．２×１０3で、最大値は、１５９．４×１０3である。なお、最小値の場合の封止樹脂１８のヤング率は、１９．６×１０9Ｐａ、封止樹脂１８の線膨張係数は、１７．６×１０-6／℃、リード端子１６の高さＨは、３．４ｍｍであり、最大値の場合の封止樹脂１８のヤング率は、５．１×１０9Ｐａ、封止樹脂１８の線膨張係数は、７．５×１０-6／℃、リード端子１６の高さＨは、３．４ｍｍである。さらに、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚）×（リード端子１６の高さＨ）」がマイナスである９点の外挿線から判断すると、塑性ひずみ振幅が１．２５％以下にするには、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（封止樹脂１８の樹脂厚）×（リード端子１６の高さＨ）」が−９３×１０3（Ｐａ・ｍｍ／℃）以上である必要がある。
したがって、半導体素子１４の表面電極の塑性ひずみ振幅を小さく（１．２５％以下に）するためには、「封止樹脂１８のヤング率×｛（１６．７×１０-6）−封止樹脂１８の線膨張係数｝×（リード端子１６の高さＨ）」が少なくとも−９３×１０3（Ｐａ・ｍｍ／℃）以上、かつ、１５９．５×１０3（Ｐａ・ｍｍ／℃）以下であることが必要である。
このような条件が満たされるように、封止樹脂１８のヤング率は、５．１×１０9Ｐａ以上、１９．６×１０9Ｐａ以下、かつ、封止樹脂１８の線膨張係数は、７．５×１０-6／℃以上、１７．６×１０-6／℃以下、かつ、リード端子１６の高さＨは、２ｍｍ以上、５ｍｍ以下の範囲の中から選択される。
上記半導体装置１０では、半導体素子１４と、絶縁板１２ａと、絶縁板１２ａのおもて面に配置され、半導体素子１４が配置される回路板１２ｂとを有する積層基板１２と、半導体素子１４のおもて面の主電極にはんだ１５を介して設けられたリード端子１６と、半導体素子１４と積層基板１２とリード端子１６とを封止する封止樹脂１８と、を備え、封止樹脂１８のヤング率×（リード端子１６の線膨張係数−封止樹脂１８の線膨張係数）×リード端子１６の高さＨの値が−９３×１０3（Ｐａ・ｍｍ／℃）以上、かつ、１５９．５×１０3（Ｐａ・ｍｍ／℃）以下である。
このような半導体装置１０では、封止樹脂１８のヤング率×（リード端子１６の線膨張係数−封止樹脂１８の線膨張係数）×リード端子１６の高さＨの値が−９３×１０3（Ｐａ・ｍｍ／℃）以上、かつ、１５９．５×１０3（Ｐａ・ｍｍ／℃）以下となるように、封止樹脂１８のヤング率と線膨張係数とリード端子１６の高さＨを選択することで、熱膨張しようとするリード端子１６の垂直上側への膨張変化への妨げが抑制されるようになる。これにより、リード端子１６による半導体素子１４の表面電極への損傷が低減されて、半導体素子１４の表面電極の塑性ひずみ振幅が低減される。この結果、半導体装置１０の特性の低下が抑制されるようになる。
［第４の実施の形態］
第４の実施の形態では、半導体素子の表面電極上のリード端子（第４の実施の形態ではジャンパー端子）を、第１〜第３の実施の形態で説明したように選択された封止樹脂で封止する具体例について説明する。
まず、第４の実施の形態の半導体装置の一例について図９を用いて説明する。
図９は、第４の実施の形態における半導体装置を示す図である。
半導体装置１００は、ケース１１０と、ケース１１０の収納部１１２ａ，１１２ｂ，１１２ｃにそれぞれ収納された積層基板１４０とを含む。
半導体装置１００は、Ｐ端子１１３ａ，１１３ｂ，１１３ｃに正極が、Ｎ端子１１４ａ，１１４ｂ，１１４ｃに負極がそれぞれ接続されて、各制御端子１２１，１３１に制御信号が印加されて、Ｕ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃから制御信号に応じた出力が得られるものである。
なお、配線端子１１６，１１７，１１８については後述する。
さらに、積層基板１４０について、図１０を用いて説明する。
図１０は、第４の実施の形態における半導体装置の積層基板を示す斜視図である。
積層基板１４０は、絶縁板１４１の下面に銅等により構成された放熱板（図示を省略）と、絶縁板１４１の上面に銅箔等により構成された回路板１４２ａ，１４２ｂとがそれぞれ配置されている。
回路板１４２ａ上には、例えば、銅により構成された導電端子１４３ａが図中下側に配置され、半導体素子１４４ａ，１４４ｂ，１４４ｃ（のコレクタ電極側）がはんだを介して一列に配置されている。さらに、一列に配置された半導体素子１４４ａ，１４４ｂ，１４４ｃの各エミッタ電極にジャンパー端子１４５ａがはんだを介して配置されて、半導体素子１４４ａ，１４４ｂ，１４４ｃの各エミッタ電極が電気的に接続されている。
回路板１４２ｂ上には、例えば、銅により構成された導電端子１４３ｂが図中上側、すなわち導電端子１４３ａの反対側に配置され、半導体素子１４６ａ，１４６ｂ，１４６ｃ（のコレクタ電極側）がはんだを介して一列に配置されている。さらに、一列に配置された半導体素子１４６ａ，１４６ｂ，１４６ｃの各エミッタ電極にジャンパー端子１４５ｂがはんだを介して配置されて、半導体素子１４６ａ，１４６ｂ，１４６ｃの各エミッタ電極が電気的に接続されている。
図示した例では、半導体素子１４４ａ，１４４ｂ，１４４ｃが電気的に並列接続され、また、半導体素子１４６ａ，１４６ｂ，１４６ｃが電気的に並列接続されている。これらの半導体素子の数は、半導体装置の容量に応じて増減し得る。
また、平板部１４５ａａと平板部１４５ｂａは、樹脂プレート１４７を挟んでずれて配置されている。
さらに、図９の半導体装置１００に対する一点鎖線Ｘ−Ｘにおける断面図について、図１１及び図１２を用いて説明する。
図１１は、第４の実施の形態における半導体装置の配線端子及び積層基板を示す断面図である。
図１２は、第４の実施の形態における半導体装置の要部拡大図である。
配線端子１１６は、底面部１１６ａと、側面部１１６ｂと、側面部１１６ｃとを有する。底面部１１６ａは、図９，１０，１２に示すように一端の裏面側（図中下面）でＵ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃの一端と、導電端子１４３ｂとに接合され、他端がプリント基板１１９ａ，１１９ｂに平行に、配線端子１１８の手前まで延伸する。
ジャンパー端子１４５ａ（１４５ｂ）は、接合部１４５ａｂ（１４５ｂｂ）と、平板部（板部材）１４５ａａ（１４５ｂａ）と、平板部１４５ａａ（１４５ｂａ）と接合部１４５ａｂ（１４５ｂｂ）とを接続する配線部１４５ａｃ（１４５ｂｃ）とを有する。配線部１４５ａｃ（１４５ｂｃ）は接合部１４５ａｂ（１４５ｂｂ）に略平行な部分と、接合部１４５ａｂ（１４５ｂｂ）と略垂直に接続する段差部を含む。
また、底面部１１６ａは、図１１に示すようにジャンパー端子１４５ａの配線部１４５ａｃに下側（図中下面）を支持される。また、底面部１１６ａは、配線部１４５ａｃから突き出ており、底面部１１６ａの突き出た部分と、接合部１４５ａｂとの間には隙間が設けられている。そして、底面部１１６ａの突き出た部分には、図１２に示すような図中上面から下面側まで貫通する貫通孔１１６ｄが形成されている。このように底面部１１６ａの突き出た部分に貫通孔１１６ｄを設けることで、半導体装置１００は、樹脂で封止する際に、貫通孔１１６ｄに樹脂を入り込ませて樹脂の密着性を高め、樹脂を剥離し難くすることができる。
側面部１１６ｂは、図９，１１，１２に示すように底面部１１６ａの配線端子１１７と対向する辺に底面部１１６ａからＬ字状に起立（底面部１１６ａと直交）するように設けられた面である。そして、側面部１１６ｂは、図９，１１，１２に示すように後述する側面部１１７ｂと平行に配置され、ジャンパー端子１４５ａ（の平板部１４５ａａ）と接合され、ジャンパー端子１４５ａと電気的に接続する。
例えば、側面部１１６ｂは、平板部１４５ａａの上端側（積層基板１４０と対向する側）で平板部１４５ａａと接合する。このように、側面部１１６ｂを平板部１４５ａａの上端側で接合することで、接合部分を各半導体素子から遠ざけることができる。これにより、半導体装置１００は、配線端子１１６の膨張等による各半導体素子や積層基板１４０に伝わる応力を弱くし、各半導体素子や積層基板１４０のクラックや破損を抑制し、半導体装置１００の信頼性を向上させることができる。
また、側面部１１６ｃは、図９，１２に示すように底面部１１６ａの配線端子１１７と対向する辺に、底面部１１６ａからＬ字状に起立（底面部１１６ａと直交）するように設けられた面であり、配線端子１１７の側面部１１７ｃと平行に配置される。側面部１１６ｂ，１１６ｃの厚さは、例えば、１．０ｍｍ〜１．５ｍｍである。
配線端子１１７は、底面部１１７ａと、側面部１１７ｂと、側面部１１７ｃとを有する。底面部１１７ａは、図９，１１，１２に示すように一端の裏面側（図中下面）でＮ端子１１４ａ，１１４ｂ，１１４ｃの一端と接合され、他端がプリント基板１１９ａ，１１９ｂに平行に配線端子１１６の手前まで延伸する。
また、底面部１１７ａは、図１１に示すようにジャンパー端子１４５ｂの配線部１４５ｂｃに下側（図中下面）を支持される。また、底面部１１７ａは、配線部１４５ａｃから突き出ており、底面部１１７ａの突き出た部分と、接合部１４５ｂｂとの間には隙間が設けられている。そして、底面部１１７ａの突き出た部分には、図１２に示すような図中上面から下面側まで貫通する貫通孔１１７ｄが形成されている。このように底面部１１７ａの突き出た部分に貫通孔１１７ｄを設けることで、半導体装置１００は、樹脂で封止する際に、貫通孔１１７ｄに樹脂を入り込ませて樹脂の密着性を高め、樹脂を剥離し難くすることができる。
側面部１１７ｂは、図９，１１，１２に示すように底面部１１７ａの配線端子１１６、及び配線端子１１８と対向する辺に底面部１１７ａからＬ字状に起立（底面部１１７ａと直交）するように設けられた面である。そして、側面部１１７ｂは、図９，１１，１２に示すように後述する側面部１１６ｂ，１１８ｂと平行に配置され、ジャンパー端子１４５ｂ（の平板部１４５ｂａ）と接合され、ジャンパー端子１４５ｂと電気的に接続する。
例えば、側面部１１７ｂは、平板部１４５ｂａの上端側（積層基板１４０と対向する側）で平板部１４５ｂａと接合する。このように、側面部１１７ｂを平板部１４５ｂａの上端側で接合することで、接合部分を各半導体素子から遠ざけることができる。これにより、半導体装置１００は、配線端子１１７の膨張等による各半導体素子や積層基板１４０に伝わる応力を弱くし、各半導体素子や積層基板１４０のクラックや破損を抑制し、半導体装置１００の信頼性を向上させることができる。
また、側面部１１７ｃは、図９，１２に示すように底面部１１７ａの配線端子１１６と対向する辺に底面部１１７ａからＬ字状に起立（底面部１１７ａと直交）するように設けられた面であり、配線端子１１６の側面部１１６ｃと平行に配置される。側面部１１７ｂ，１１７ｃの厚さは、例えば、１．０ｍｍ〜１．５ｍｍである。
このように側面部１１６ｂと側面部１１７ｂとは、平行に配置された平板部１４５ａａ、樹脂プレート１４７、平板部１４５ｂａとを挟んで平行に配置される。
すなわち、半導体装置１００では、電気的に接続した側面部１１７ｂ及び平板部１４５ｂａと、電気的に接続した側面部１１６ｂ及び平板部１４５ａａとが、樹脂プレート１４７を挟んで平行に配置されている。また、半導体装置１００では、側面部１１６ｃと、側面部１１７ｃとが平行に配置されている。また、半導体装置１００では、側面部１１７ｂと、側面部１１８ｂとが平行に配置されている。
このような構成を有する半導体装置１００において、ケース１１０の収納部１１２ａ，１１２ｂ，１１２ｃにそれぞれ収納されている積層基板１４０と、プリント基板１１９ａ，１１９ｂと、配線端子１１６，１１７，１１８とを封止樹脂で封止する。
この時の封止樹脂は、例えば、第１〜第３の実施の形態で説明したように、封止樹脂のヤング率×（ジャンパー端子の線膨張係数−封止樹脂の線膨張係数）の値が−２６×１０3（Ｐａ／℃）以上、かつ、５０×１０3（Ｐａ／℃）以下、封止樹脂のヤング率×（ジャンパー端子の線膨張係数−封止樹脂の線膨張係数）×封止樹脂の樹脂厚の値が−２５５×１０3（Ｐａ・ｍｍ／℃）以上、かつ、５１５×１０3（Ｐａ・ｍｍ／℃）以下、封止樹脂のヤング率×（ジャンパー端子の線膨張係数−封止樹脂の線膨張係数）×ジャンパー端子の高さの値が−９３×１０3（Ｐａ・ｍｍ／℃）以上、かつ、１５９．５×１０3（Ｐａ・ｍｍ／℃）以下となるように選択する。
これにより、熱膨張しようとするジャンパー端子の垂直上側への膨張変化への妨げが抑制されるようになる。これにより、ジャンパー端子による半導体素子の表面電極への損傷が低減されて、半導体素子の表面電極の塑性ひずみ振幅が低減される。この結果、半導体装置１００の特性の低下が抑制されるようになる。
１０ 半導体装置
１１，１３ａ，１３ｂ，１５ はんだ
１２ 積層基板
１２ａ 絶縁板
１２ｂ，１２ｃ 回路板
１２ｄ 金属板
１４ 半導体素子
１６ リード端子
１６ａ，１６ｅ 接合部
１６ｂ，１６ｄ 段差部
１６ｃ 配線部
１７ ケース
１８ 封止樹脂
１９ 冷却器

Claims (10)

  1. 半導体素子と、
    絶縁板と、前記絶縁板のおもて面に配置され、前記半導体素子が配置される回路板とを有する積層基板と、
    前記半導体素子のおもて面の主電極に、Ｓｎ−Ｃｕ系またはＳｎ−Ｓｂ系のはんだを介して設けられたリード端子と、
    前記半導体素子と前記積層基板と前記リード端子とを封止する封止樹脂と、
    を有し、
    前記封止樹脂のヤング率×（前記リード端子の線膨張係数−前記封止樹脂の線膨張係数）の値が−２６×１０３（Ｐａ／℃）以上、かつ、５０×１０３（Ｐａ／℃）以下である、
    半導体装置。
  2. 前記封止樹脂は、少なくとも、前記積層基板の前記半導体素子が配置されているおもて面の反対側の裏面から前記半導体素子及び前記リード端子が配置されている側に、前記積層基板と前記半導体素子と前記リード端子とを封止し、
    前記封止樹脂のヤング率×（前記リード端子の線膨張係数−前記封止樹脂の線膨張係数）×前記封止樹脂の高さの値が−２５５×１０３（Ｐａ・ｍｍ／℃）以上、かつ、５１５×１０３（Ｐａ・ｍｍ／℃）以下である、
    請求項１記載の半導体装置。
  3. 前記封止樹脂の高さは、６ｍｍ以上、かつ、１１ｍｍ以下である、
    請求項２記載の半導体装置。
  4. 前記封止樹脂のヤング率×（前記リード端子の線膨張係数−前記封止樹脂の線膨張係数）×前記リード端子の高さの値が−９３×１０３（Ｐａ・ｍｍ／℃）以上、かつ、１５９．５×１０３（Ｐａ・ｍｍ／℃）以下である、
    請求項１記載の半導体装置。
  5. 前記リード端子の前記半導体素子からの高さは、２ｍｍ以上、かつ、５ｍｍ以下である、
    請求項４記載の半導体装置。
  6. 前記封止樹脂のヤング率は、５．１×１０９Ｐａ以上、かつ、１９．６×１０９Ｐａ以下であり、
    前記封止樹脂の線膨張係数は、７．５×１０−６／℃以上、かつ、１７．６×１０−６／℃以下である、
    請求項１乃至５のいずれかに記載の半導体装置。
  7. 前記リード端子は、銅により構成されている、
    請求項１乃至６のいずれかに記載の半導体装置。
  8. 前記リード端子は、前記半導体素子の前記主電極に前記主電極に平行に設けられる平板状の接合部と、前記接合部の端部から、垂直に立ち上がっている段差部と、
    を有する請求項１乃至７のいずれかに記載の半導体装置。
  9. 前記リード端子の前記接合部の前記段差部下側の角部は曲率が設けられている、
    請求項８記載の半導体装置。
  10. 前記はんだがＳｎ−Ｓｂ系である場合、添加量が０％より多く、３％以下のアンチモンが添加されている、
    請求項１記載の半導体装置。
JP2015209389A 2015-10-23 2015-10-23 半導体装置 Active JP6613806B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015209389A JP6613806B2 (ja) 2015-10-23 2015-10-23 半導体装置
DE102016216003.6A DE102016216003A1 (de) 2015-10-23 2016-08-25 Halbleitervorrichtung
CN201610786984.XA CN106611749B (zh) 2015-10-23 2016-08-31 半导体装置
US15/254,508 US9881846B2 (en) 2015-10-23 2016-09-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015209389A JP6613806B2 (ja) 2015-10-23 2015-10-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2017084881A JP2017084881A (ja) 2017-05-18
JP6613806B2 true JP6613806B2 (ja) 2019-12-04

Family

ID=58490402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015209389A Active JP6613806B2 (ja) 2015-10-23 2015-10-23 半導体装置

Country Status (4)

Country Link
US (1) US9881846B2 (ja)
JP (1) JP6613806B2 (ja)
CN (1) CN106611749B (ja)
DE (1) DE102016216003A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7027751B2 (ja) * 2017-09-15 2022-03-02 富士電機株式会社 半導体モジュール
WO2019116457A1 (ja) * 2017-12-13 2019-06-20 三菱電機株式会社 半導体装置及び電力変換装置
US11735541B2 (en) * 2018-06-28 2023-08-22 Murata Manufacturing Co., Ltd. Semiconductor device with protective protrusion
US11387210B2 (en) 2019-03-15 2022-07-12 Fuji Electric Co., Ltd. Semiconductor module and manufacturing method therefor
JP2020155765A (ja) * 2019-03-15 2020-09-24 富士電機株式会社 半導体モジュールおよび製造方法
JP7126609B2 (ja) * 2019-04-09 2022-08-26 三菱電機株式会社 パワー半導体モジュール及び電力変換装置
WO2021075220A1 (ja) * 2019-10-15 2021-04-22 富士電機株式会社 半導体モジュール
JP7419781B2 (ja) 2019-12-10 2024-01-23 富士電機株式会社 半導体モジュール
CN117099191A (zh) * 2021-10-22 2023-11-21 富士电机株式会社 半导体模块和半导体模块的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170961U (en) * 1986-12-04 1988-11-07 Fuji Electric Co Let Semiconductor element
JPH05218454A (ja) 1992-01-20 1993-08-27 Nec Corp 半導体装置
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
JP3975181B2 (ja) * 2003-06-11 2007-09-12 三菱電機株式会社 電力用半導体装置
JP2006179732A (ja) * 2004-12-24 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP4499577B2 (ja) 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP4760585B2 (ja) * 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
DE102006045939B4 (de) * 2006-09-28 2021-06-02 Infineon Technologies Ag Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
JP4442609B2 (ja) 2007-01-18 2010-03-31 富士電機システムズ株式会社 半導体装置およびその製造方法
KR101493865B1 (ko) * 2007-11-16 2015-02-17 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
EP2549534B1 (en) * 2010-03-16 2019-07-03 Fuji Electric Co., Ltd. Semiconductor device
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
JP2015115471A (ja) * 2013-12-12 2015-06-22 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
CN106611749A (zh) 2017-05-03
JP2017084881A (ja) 2017-05-18
US9881846B2 (en) 2018-01-30
CN106611749B (zh) 2021-05-07
DE102016216003A1 (de) 2017-04-27
US20170117201A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
JP6613806B2 (ja) 半導体装置
JP6217756B2 (ja) 半導体モジュール
JP4450230B2 (ja) 半導体装置
US10461012B2 (en) Semiconductor module with reinforcing board
JP2013219267A (ja) パワーモジュール
JP4989552B2 (ja) 電子部品
JP6149938B2 (ja) 半導体モジュール
JP2007012831A (ja) パワー半導体装置
JP6391527B2 (ja) パワー半導体モジュール
JP2015142018A (ja) 電力用半導体装置
KR101734712B1 (ko) 파워모듈
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP2015090965A (ja) 半導体装置
JP2018098282A (ja) 半導体装置
JP4458028B2 (ja) 半導体装置
US10373919B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2014013878A (ja) 電子装置
JP7027751B2 (ja) 半導体モジュール
JP2013113638A (ja) 半導体装置
JP2012238749A (ja) 半導体装置
JP2010093287A (ja) パワー半導体モジュール
JP5602703B2 (ja) パワー半導体モジュール
JP2015149363A (ja) 半導体モジュール
JP2016134547A (ja) 半導体装置
WO2014045711A1 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191021

R150 Certificate of patent or registration of utility model

Ref document number: 6613806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250