CN106611749A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106611749A
CN106611749A CN201610786984.XA CN201610786984A CN106611749A CN 106611749 A CN106611749 A CN 106611749A CN 201610786984 A CN201610786984 A CN 201610786984A CN 106611749 A CN106611749 A CN 106611749A
Authority
CN
China
Prior art keywords
sealing resin
lead terminal
semiconductor element
young
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610786984.XA
Other languages
English (en)
Other versions
CN106611749B (zh
Inventor
山田教文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106611749A publication Critical patent/CN106611749A/zh
Application granted granted Critical
Publication of CN106611749B publication Critical patent/CN106611749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的半导体装置中，即使半导体元件发热，也可防止引线端子的应力导致半导体元件的表面电极的损伤。半导体装置(10)包括半导体元件(14)、具有绝缘板(12a)和配置在绝缘板(12a)的正面且用于配置半导体元件(14)的电路板(12b)的层叠基板(12)、经由焊料(15)设置于半导体元件(14)的正面的主电极的引线端子(16)、及将半导体元件(14)、层叠基板(12)和引线端子(16)密封的密封树脂(18)，密封树脂(18)的杨氏模量×(引线端子(16)的线膨胀系数‑密封树脂(18)的线膨胀系数)的值为‑26×103(Pa/℃)以上、且为50×103(Pa/℃)以下。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
半导体装置包含多个功率半导体元件，作为功率转换装置或开关装置来利用。例如，半导体装置中，包含IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)的半导体元件和包含MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)的半导体元件并联连接，可起到作为开关装置的功能。
这种半导体装置中，例如IGBT的发射极电极和FWD(Free Wheeling Diode：续流二极管)的表面电极利用引线端子经由焊料进行连接。引线端子由分别与IGBT的发射极电极、FWD的表面电极接合的接合部、及经由台阶部与接合部连接的布线部构成。而且，IGBT、FWD等半导体元件和引线端子由密封树脂进行密封(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利特开2006-202885号公报
发明内容
发明所要解决的技术问题
在这种半导体装置中，若IGBT、FWD等半导体元件驱动而发热，则引线端子的台阶部会发生热膨胀。然而，由于台阶部由密封树脂进行密封，因此，热膨胀受到抑制，其应力会朝向半导体元件侧。因此，半导体元件的表面电极受到损伤，表面电极中会产生裂纹，半导体装置的特性会下降。
本发明是鉴于这点而完成的，其目的在于提供一种即使半导体元件发 热，也能够防止引线端子的应力导致半导体元件的表面电极的损伤的半导体装置。
解决技术问题的技术方案
根据本发明的一个观点，可提供一种半导体装置，其包括：半导体元件；具有绝缘板、及配置在所述绝缘板的正面且用于配置所述半导体元件的电路板的层叠基板；经由焊料设置于所述半导体元件的正面的主电极的引线端子；及将所述半导体元件、所述层叠基板及所述引线端子密封的密封树脂，所述密封树脂的杨氏模量×(所述引线端子的线膨胀系数-所述密封树脂的线膨胀系数)的值为50×103以下。
发明效果
根据公开的技术，半导体装置可抑制从引线端子对半导体元件的主电极的应力，抑制特性的下降。
附图说明
图1是表示实施方式1中的半导体装置的图。
图2是表示实施方式1中的半导体装置所包含的半导体元件的主电极的图。
图3是表示实施方式1中塑性应变振幅相对于密封树脂的线膨胀系数的曲线图。
图4是表示实施方式1中塑性应变振幅相对于与杨氏模量和线膨胀系数有关的指标的曲线图。
图5是表示实施方式2中塑性应变振幅相对于密封树脂的树脂厚度的曲线图。
图6是表示实施方式2中塑性应变振幅相对于与杨氏模量、线膨胀系数和树脂厚度有关的指标的曲线图。
图7是表示实施方式3中塑性应变振幅相对于引线端子的高度的曲线图。
图8是表示实施方式3中塑性应变振幅相对于与杨氏模量、线膨胀系数和引线端子的高度有关的指标的曲线图。
图9是表示实施方式4中的半导体装置的图。
图10是表示实施方式4中的半导体装置的层叠基板的立体图。
图11是表示实施方式4中的半导体装置的布线端子及层叠基板的剖视图。
图12是表示实施方式4中的半导体装置的主要部分放大图。
具体实施方式
以下，参照附图对实施方式进行说明。
[实施方式1]
利用图1，说明实施方式1的半导体装置。
图1是表示实施方式1中的半导体装置的图。
此外，图1(A)表示半导体装置10的俯视图，图1(B)表示图1(A)的点划线X-X处的剖视图。图1(A)中省略了密封树脂18的图示。
半导体装置10中，冷却器19、经由焊料11设置在冷却器19上的层叠基板12、经由焊料13a设置于层叠基板12上的半导体元件14、将半导体元件14和层叠基板12电连接的引线端子16设置在框状的壳体17内。半导体装置10中，壳体17内的焊料11、层叠基板12、半导体元件14、引线端子16由密封树脂18密封。密封树脂18的外形约为长方体，具有上表面和与上表面相对且与冷却器19相接触的下表面。冷却器19的上表面、层叠基板12、半导体元件14及密封树脂18的上表面配置成大致平行。
焊料11将层叠基板12和冷却器19进行热性机械连接。对于这种焊料11，为了实现高可靠性，优选高强度焊料，例如使用Sn(锡)-Sb(锑)类、Sn-Sb-Ag(银)类。
层叠基板12为DCB(Direct Copper Bonding：直接铜键合)基板，包括陶瓷等绝缘板12a、由形成于绝缘板12a的正面的金属等构成的电路板12b、12c、及形成于绝缘板12a的背面的金属板12d。
半导体元件14经由焊料13a设置在层叠基板12的电路板12b上。半导体元件14例如为IGBT、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、FWD等。半导体元件14可适用在该元件内部沿纵向形成的RB(Reverse Blocking：反向阻断)-IGBT、 RC(Reverse Conducting：反向导通)-IGBT等。此外，在这种半导体元件14的正面，根据元件的种类，设置有发射极电极、源极电极、阳极电极等表面电极(省略图示)。对于表面电极的详细情况将在后文中阐述。
焊料15将引线端子16和半导体元件14的表面电极进行热性电连接。这种焊料15在0.2％屈服强度较高的情况下，会在半导体元件14的表面电极产生高应力。因此，焊料15优选使用0.2％屈服强度低的较柔软的材质。作为这种焊料15，例如使用Sn-Cu(铜)类、Sn-Sb类。特别是对于Sn-Sb类，通过将锑的添加量设为0％以上、3％以下左右，可将0.2％屈服强度控制得较低。
引线端子16包括平板状的接合部16a、16e、从接合部16a、16e向垂直上方立起的平板状的台阶部16b、16d、及将台阶部16b、16d连接的平板状的布线部16c。这种引线端子16由具有导电性的例如铜构成。通过将带状的铜板弯曲来制造引线端子16。引线端子16中，接合部16a经由焊料15与半导体元件14的表面电极接合。此外，引线端子16中，接合部16e经由焊料13b与层叠基板12的电路板12c接合。此外，在引线端子16中，接合部16a和台阶部16b连接的部分的半导体元件14一侧形成曲面，接合部16a的台阶部16b的下部侧的角部具有曲率半径R为1mm的曲率。由于引线端子16的接合部16a的角部像这样具有曲率，从而如图1所示，该角部的下部的焊料15变厚。因此，可抑制对该角部正下方的半导体元件14的表面电极的应力，抑制该表面电极受到的损伤。这种引线端子16例如具有0.5mm以上、1mm以下左右的厚度，由铜、铜合金、铝、铝合金等构成。另外，引线端子16中，将从接合部16a的下表面(焊料15的上表面)到布线部16c的上表面的高度设为引线端子16的高度H。
密封树脂18具有规定的绝缘性，优选为成型性优良的树脂。这种密封树脂18例如使用环氧树脂、马来酰亚胺树脂等。密封树脂18如上所述，在壳体17内密封层叠基板12、半导体元件14等，将此时的从密封树脂18的下表面(冷却器19的上表面)到密封树脂18的上表面为止的距离(高度)设为密封树脂18的树脂厚度D。在图示的示例中，布线层16c的上表面与密封树脂18的上表面大致平行。
冷却器19由热传导性优良的例如铝等构成，在内部设有空洞，具有多个翅片。该翅片间成为制冷剂的通路。作为这种制冷剂，例如可使用乙二醇水溶液、水等液体介质。作为制冷剂，除液体介质以外，例如也可使用空气等气体介质。此外，也可使用氟利昂等因在冷却器19中蒸发并气化从而进行冷却的能进行相变的制冷剂。
另外，在这种半导体装置10中，半导体元件14和引线端子16并不限于1组，也可设置多组。通过并排配置多个半导体元件14，可增加半导体装置10的额定输出。此外，在配置多个半导体元件14时，也可根据需要，设置不同种类的半导体元件14。
接下来，利用图2说明半导体装置10的引线端子16与半导体元件14的表面电极的接合。
图2是表示实施方式1中的半导体装置所包含的半导体元件的主电极的图。
另外，在图2中，用虚线表示引线端子16的接合部16a的配置位置。
半导体元件14的表面电极20包含电极23a、23b、设置于电极23a、23b的表面且与焊盘电极24电连接的浇道22a、22b、及设置成包围上述部件周围的保护环21。
引线端子16中，在接合部16a和台阶部16b连接的部分的半导体元件14一侧的两端具有角部(顶部)16a1(图中由虚线圆包围的区域)。引线端子16的接合部16a相对于表面电极20配置成使得该接合部16a的形成有台阶部16b的一侧的角部16a1并非位于浇道22a上，而位于电极23a、23b上。
假设将引线端子16相对于表面电极20配置成使得该接合部16a的形成有台阶部16b的一侧的角部16a1位于浇道22a上，则接合部16a从台阶部16b受到的应力施加于角部16a1，可能会对角部16a1下的浇道22a造成损伤。因此，引线端子16的接合部16a相对于表面电极20配置成使得该接合部16a的角部16a1位于电极23a、23b上。
具有这种结构的半导体装置10中，由于驱动半导体元件14时的发热，引线端子16(特别是台阶部16b)会发生膨胀。此时，由于引线端子16被密封树脂18密封从而被按压，因此，由于台阶部16b与半导体元件14大致垂直， 从而无法朝密封树脂18的上表面侧(垂直上侧)方向膨胀，而朝垂直下侧膨胀，半导体元件14的表面电极有可能会受到损伤。
因此，在这种半导体装置10中，对密封树脂18中使用了各种杨氏模量、线膨胀系数的情况进行动力循环试验的热应力仿真，计算出半导体元件14的表面电极的塑性应变振幅。
一般而言，塑性应变振幅遵守下式(1)的曼森-科菲定律。
ΔεP×Nf b＝C······(1)
其中，ΔεP：塑性应变振幅，Nf：疲劳寿命，b，C：材料的常数
根据式(1)可知，为了延长疲劳寿命，需要减小塑性应变振幅。
因此，为了延长半导体元件14的表面电极的疲劳寿命，也优选减小半导体元件14的表面电极的塑性应变振幅。
另外，在热应力仿真中，半导体元件14的表面电极由Al-Si(硅)材料构成，应用其厚度为5μm的情况。此外，在这种表面电极上实施4.5μm的厚度的镀镍。
焊料15如上所述，优选使用0.2％屈服强度低的材质。作为这种焊料15，利用Sn-0.7Cu形成150μm左右的厚度。
引线端子16具有0.5mm的厚度，由铜(具体而言，C1020-1/2H：线膨胀系数为16.7×10-6/℃)构成。
此外，在利用热应力仿真进行的动力循环试验中，使半导体元件14的温度在1秒内从25℃上升到175℃，之后，在9秒内下降到25℃,将该过程作为1个循环，计算出此时的塑性应变振幅。
接着，利用图3说明在这种热应力仿真中使用了各种杨氏模量、线膨胀系数的密封树脂18的情况下半导体元件14的表面电极的塑性应变振幅。
图3是表示实施方式1中塑性应变振幅相对于密封树脂的线膨胀系数的曲线图。
另外，图3的横轴表示密封树脂18的线膨胀系数(×106/℃)，图3的纵轴表示半导体元件14的表面电极的塑性应变振幅(％)。
此外，在图3的曲线图中，圆形标记(〇)表示密封树脂18的杨氏模量为5.1×109Pa的情况，四角标记(□)表示密封树脂18的杨氏模量为9.7×109Pa 的情况，三角标记(Δ)表示密封树脂18的杨氏模量为19.6×109Pa的情况。
另外，密封树脂18的杨氏模量、线膨胀系数应用温度为25℃的情况。
根据图3的曲线图，在杨氏模量为5.1×109Pa的情况(圆形标记)下，随着密封树脂18的线膨胀系数增加为7.5×106/℃、13.4×106/℃、17.6×106/℃，塑性应变振幅减少为1.2％、0.97％、0.76％。
此外，在杨氏模量为9.7×109Pa的情况(四角标记)下，随着密封树脂18的线膨胀系数增加为7.5×106/℃、13.4×106/℃、17.6×106/℃，塑性应变振幅减少为1.65％、1.23％、0.93％。
进一步地，在杨氏模量为19.6×109Pa的情况(三角标记)下，随着密封树脂18的线膨胀系数增加为7.5×106/℃、13.4×106/℃、17.6×106/℃，塑性应变振幅减少为2.09％、1.45％、1.06％。
这样，根据图3的曲线图可知，塑性应变振幅在密封树脂18的线膨胀系数越大、且密封树脂18的杨氏模量越小时有降低的趋势。
即，若是线膨胀系数较大、杨氏模量较小的密封树脂18，则可认为将引线端子16密封并按压的密封树脂18与要膨胀的引线端子16(台阶部16b)一起膨胀。即，由于密封树脂18的线膨胀系数接近引线端子16的线膨胀系数，从而可认为引线端子16(台阶部16b)与密封树脂18一起发生热膨胀。此外，由于密封树脂18的杨氏模量较小，因此，可认为密封树脂18对要发生热膨胀的引线端子16(台阶部16b)的按压力较小。因此，通过选择线膨胀系数较大、且杨氏模量较小的密封树脂18，可抑制对要发生热膨胀的引线端子16(台阶部16b)向垂直上方的膨胀变化的妨碍。由此，可降低引线端子16(台阶部16b)对半导体元件14的表面电极的损伤，降低半导体元件14的表面电极的塑性应变振幅。
鉴于这点，考虑半导体元件14的表面电极的塑性应变振幅与如下的指标有关。
(密封树脂18的杨氏模量)×{(引线端子16的线膨胀系数)-(密封树脂18的线膨胀系数)}······指标(A)
因此，利用图4说明半导体元件14的表面电极的塑性应变振幅根据上述指标(A)而变化的情况。
图4是表示实施方式1中塑性应变振幅相对于与杨氏模量和线膨胀系数有关的指标的曲线图。
另外，图4的横轴表示“密封树脂18的杨氏模量×{引线端子16的线膨胀系数(16.7×10-6)-密封树脂18的线膨胀系数}×(103Pa/℃)”，图4的纵轴表示半导体元件14的表面电极的塑性应变振幅(％)。
另外，“密封树脂18的杨氏模量×{引线端子16的线膨胀系数(16.7×10-6)-密封树脂18的线膨胀系数}”中，分别输入了图3的各杨氏模量的情况下各密封树脂18的线膨胀系数(圆形标记、四角标记、三角标记)。
此外，图4中，设为密封树脂18的树脂厚度D为10.9mm，引线端子16的高度H为3.4mm的情况。
根据该图4的曲线图可知，随着“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}”从约为0起增加，塑性应变振幅也增加。另一方面，可知随着“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}”从约为0起减少，塑性应变振幅增加。
此外，将上述仿真结果与实验结果比较可知，在半导体元件14的表面电极中，与约5万循环的疲劳寿命相对的该表面电极的塑性应变振幅为1.25％左右。因此，半导体元件14的表面电极的塑性应变振幅优选为1.25％以下。
图4的曲线图中，塑性应变振幅为1.25％以下，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}”的最大值为46.8×103。另外，此时的密封树脂18的杨氏模量为5.1×109Pa，密封树脂18的线膨胀系数为7.5×10-6/℃。
同样，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}”的最小值为-17.6×103。此外，若根据“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}”为负的3点外插线(近似直线)进行判断，则为了使塑性应变振幅为1.25％以下，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}”需要为-26×103(Pa/℃)以上。
因此，为了减小半导体元件14的表面电极的塑性应变振幅(1.25％以下)，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}” 至少需要为-26×103(Pa/℃)以上、且为50×103(Pa/℃)以下。
为了满足这种条件，密封树脂18的杨氏模量从5.1×109Pa以上、19.6×109Pa以下的范围中选择，且密封树脂18的线膨胀系数从7.5×10-6/℃以上、17.6×10-6/℃以下的范围中选择。另外，密封树脂18的杨氏模量与添加到密封树脂18内的由二氧化硅等构成的填料的添加量成比例地增加。因此，在想降低密封树脂18的杨氏模量的情况下，优选减少对密封树脂18的填料的添加量。
在上述半导体装置10中，包括半导体元件14、具有绝缘板12a和配置在绝缘板12a的正面且配置半导体元件14的电路板12b的层叠基板12、经由焊料15设置于半导体元件14的正面的主电极的引线端子16、及将半导体元件14、层叠基板12和引线端子16密封的密封树脂18，密封树脂18的杨氏模量×(引线端子16的线膨胀系数-密封树脂18的线膨胀系数)的值为-26×103(Pa/℃)以上、且为50×103(Pa/℃)以下。
在这种半导体装置10中，通过选择密封树脂18的杨氏模量和线膨胀系数，使得密封树脂18的杨氏模量×(引线端子16的线膨胀系数-密封树脂18的线膨胀系数)的值为-26×103(Pa/℃)以上、且为50×103(Pa/℃)以下，从而可抑制对要发生热膨胀的引线端子16向垂直上方的膨胀变化的妨碍。由此，可降低引线端子16对半导体元件14的表面电极的损伤，降低半导体元件14的表面电极的塑性应变振幅。其结果是，可抑制半导体装置10的特性下降。
[实施方式2]
实施方式2中，说明对于实施方式1的图4的曲线图的结果考虑密封树脂18的树脂厚度D的情况。
首先，利用图5说明与密封树脂18的树脂厚度D对应的塑性应变振幅。
图5是表示实施方式2中塑性应变振幅相对于密封树脂的树脂厚度的曲线图。
另外，图5的横轴表示密封树脂18的树脂厚度D(mm)，图5的纵轴表示半导体元件14的表面电极的塑性应变振幅(％)。
此外，图5中，是“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18 的线膨胀系数}”为31.9×103(Pa/℃)，引线端子16的高度H为3.4mm的情况。
根据图5的曲线图可知，随着密封树脂18的树脂厚度D变厚，半导体元件14的塑性应变振幅增加。这可认为是，由于密封树脂18的树脂厚度D增加，引线端子16上的密封树脂18的体积增加，由此从密封树脂18对引线端子16的按压力也增加。若从密封树脂18对引线端子16的按压力增加，则从引线端子16对半导体元件14的表面电极的按压力也增加，从而对该表面电极造成损伤。由此可认为，随着密封树脂18的树脂厚度D变厚，半导体元件14的塑性应变振幅增加。
因此，对于上述指标(A)，若还考虑密封树脂18的树脂厚度D，则可认为半导体元件14的表面电极的塑性应变振幅与如下的指标(B)有关。
(密封树脂18的杨氏模量)×{(引线端子16的线膨胀系数)-(密封树脂18的线膨胀系数)}×(密封树脂18的树脂厚度D)······指标(B)
接着，利用图6说明半导体元件14的表面电极的塑性应变振幅根据上述指标(B)而变化的情况。
图6是表示实施方式2中塑性应变振幅相对于与杨氏模量、线膨胀系数和树脂厚度有关的指标的曲线图。
另外，图6的横轴表示“密封树脂18的杨氏模量×{引线端子16的线膨胀系数(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度)×(103Pa·mm/℃)”，图6的纵轴表示半导体元件14的表面电极的塑性应变振幅(％)。
此外，图6的曲线图为对图4所示的曲线图的各点的值分别乘以图5所示的密封树脂18的树脂厚度(6mm(圆形标记(〇))、8mm(四角标记(□))、10.9mm(三角标记(Δ))后的图。
此外，图6中，为引线端子16的高度H为3.4mm的情况。
根据该图6的曲线图可知，随着“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度)”从约为0起增加，塑性应变振幅也增加。另一方面，可知随着“密封树脂18的杨氏模量× {(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度)”从约为0起减少，塑性应变振幅增加。
与图4的曲线图的情况同样，塑性应变振幅为1.25％以下，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度D)”的最小值为-191.6×103，最大值为509.2×103。另外，最小值的情况下的密封树脂18的杨氏模量为19.6×109Pa，密封树脂18的线膨胀系数为17.6×10-6/℃，密封树脂18的树脂厚度D为10.9mm。最大值的情况下的密封树脂18的杨氏模量为5.1×109Pa，密封树脂18的线膨胀系数为7.5×10-6/℃，密封树脂18的树脂厚度D为10.9mm。此外，若根据“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度D)”为负的9点外插线进行判断，则为了使塑性应变振幅为1.25％以下，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度D)”需要为-255×103(Pa·mm/℃)以上。
因此，为了减小半导体元件14的表面电极的塑性应变振幅(1.25％以下)，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度)”至少需要为-255×103(Pa·mm/℃)以上、且为515×103(Pa·mm/℃)以下。
为了满足这种条件，密封树脂18的杨氏模量从5.1×109Pa以上、19.6×109Pa以下的范围中选择，且密封树脂18的线膨胀系数从7.5×10-6/℃以上、17.6×10-6/℃以下的范围中选择，且密封树脂18的树脂厚度从6mm以上、10.9mm以下的范围中选择。
在上述半导体装置10中，包括半导体元件14、具有绝缘板12a和配置在绝缘板12a的正面且配置半导体元件14的电路板12b的层叠基板12、经由焊料15设置于半导体元件14的正面的主电极的引线端子16、及将半导体元件14、层叠基板12和引线端子16密封的密封树脂18，密封树脂18的杨氏模量×(引线端子16的线膨胀系数-密封树脂18的线膨胀系数)×密封树脂18的树脂厚度D的值为-255×103(Pa·mm/℃)以上、且为515×103以下。
在这种半导体装置10中，通过选择密封树脂18的杨氏模量、线膨胀系数和密封树脂18的树脂厚度D，使得密封树脂18的杨氏模量×(引线端子16 的线膨胀系数-密封树脂18的线膨胀系数)×密封树脂18的树脂厚度的值为-255×103(Pa·mm/℃)以上、且为515×103以下，从而可抑制对要发生热膨胀的引线端子16向垂直上侧的膨胀变化的妨碍。由此，可降低引线端子16对半导体元件14的表面电极的损伤，降低半导体元件14的表面电极的塑性应变振幅。其结果是，可抑制半导体装置10的特性下降。
[实施方式3]
实施方式3中，说明对于实施方式1的图4的曲线图的结果考虑引线端子16的高度H的情况。
首先，利用图7说明与引线端子16的高度H对应的塑性应变振幅。
图7是表示实施方式3中塑性应变振幅相对于引线端子的高度的曲线图。
另外，图7的横轴表示引线端子16的高度H(mm)，图7的纵轴表示半导体元件14的表面电极的塑性应变振幅(％)。
此外，图7中，是“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}”为31.9×103(Pa/℃)，且密封树脂18的树脂厚度D为10.9mm的情况。
根据图7的曲线图可知，随着引线端子16的高度H变大，半导体元件14的塑性应变振幅增加。这可认为，由于引线端子16的高度H变高，引线端子16的热膨胀变大，因此，朝半导体元件14的表面电极的按压力增加，会对该表面电极造成损伤。由此可认为，随着引线端子16的高度H变厚，半导体元件14的塑性应变振幅增加。
因此，对于上述指标(A)，若还考虑引线端子16的高度H，则可认为半导体元件14的表面电极的塑性应变振幅与如下的指标(C)有关。
(密封树脂18的杨氏模量)×{(引线端子16的线膨胀系数)-(密封树脂18的线膨胀系数)}×(引线端子16的高度H)······指标(C)
接着，利用图8说明半导体元件14的表面电极的塑性应变振幅根据上述指标(C)而变化的情况。
图8是表示实施方式3中塑性应变振幅相对于与杨氏模量、线膨胀系数和引线端子的高度有关的指标的曲线图。
另外，图8的横轴表示“密封树脂18的杨氏模量×{引线端子16的线膨胀 系数(16.7×10-6)-密封树脂18的线膨胀系数}×(引线端子16的高度)×(103Pa·mm/℃)”，图8的纵轴表示半导体元件14的表面电极的塑性应变振幅(％)。
此外，图8的曲线图为对图4所示的曲线图的各点的值分别乘以图7所示的引线端子16的高度(2mm(圆形标记(〇))、3.4mm(四角标记(□))、5mm(三角标记(Δ))后的图。
此外，图8中，密封树脂18的树脂厚度D为10.9mm。
根据该图8的曲线图可知，随着“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度)×(引线端子16的高度H)”从约为0起增加，塑性应变振幅也增加。另一方面，可知随着“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(引线端子16的高度H)”从约为0起减少，塑性应变振幅增加。
与图4的曲线图的情况同样，塑性应变振幅为1.25％以下，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(引线端子16的高度H)”的最小值为-88.2×103，最大值为159.4×103。另外，最小值的情况下的密封树脂18的杨氏模量为19.6×109Pa，密封树脂18的线膨胀系数为17.6×10-6/℃，引线端子16的高度H为3.4mm，最大值的情况下的密封树脂18的杨氏模量为5.1×109Pa，密封树脂18的线膨胀系数为7.5×10-6/℃，引线端子16的高度H为3.4mm。此外，若根据“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度)×(引线端子16的高度H)”为负的9点外插线进行判断，则为了使塑性应变振幅为1.25％以下，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(密封树脂18的树脂厚度)×(引线端子16的高度H)”需要为-93×103(Pa·mm/℃)以上。
因此，为了减小半导体元件14的表面电极的塑性应变振幅(1.25％以下)，“密封树脂18的杨氏模量×{(16.7×10-6)-密封树脂18的线膨胀系数}×(引线端子16的高度H)”至少需要为-93×103(Pa·mm/℃)以上、且为159.5×103(Pa·mm/℃)以下。
为了满足这种条件，密封树脂18的杨氏模量从5.1×109Pa以上、 19.6×109Pa以下的范围中选择，且密封树脂18的线膨胀系数从7.5×10-6/℃以上、17.6×10-6/℃以下的范围中选择，且引线端子16的高度H从2mm以上、5mm以下的范围中选择。
在上述半导体装置10中，包括半导体元件14、具有绝缘板12a和配置在绝缘板12a的正面且配置半导体元件14的电路板12b的层叠基板12、经由焊料15设置于半导体元件14的正面的主电极的引线端子16、及将半导体元件14、层叠基板12和引线端子16密封的密封树脂18，密封树脂18的杨氏模量×(引线端子16的线膨胀系数-密封树脂18的线膨胀系数)×引线端子16的高度H的值为-93×103(Pa·mm/℃)以上、且为159.5×103(Pa·mm/℃)以下。
在这种半导体装置10中，通过选择密封树脂18的杨氏模量、线膨胀系数和引线端子16的高度H，使得密封树脂18的杨氏模量×(引线端子16的线膨胀系数-密封树脂18的线膨胀系数)×引线端子16的高度H的值为-93×103(Pa·mm/℃)以上、且为159.5×103(Pa·mm/℃)以下，从而可抑制对要发生热膨胀的引线端子16向垂直上侧的膨胀变化的妨碍。由此，可降低引线端子16对半导体元件14的表面电极的损伤，降低半导体元件14的表面电极的塑性应变振幅。其结果是，可抑制半导体装置10的特性下降。
[实施方式4]
实施方式4中，说明利用如实施方式1～3说明得那样选择的密封树脂将半导体元件的表面电极上的引线端子(实施方式4中为跳线端子)密封的具体例。
首先，利用图9，说明实施方式4的半导体装置的一例。
图9是表示实施方式4中的半导体装置的图。
半导体装置100包含壳体110、及分别收纳于壳体110的收纳部112a、112b、112c的层叠基板140。
半导体装置100中，P端子113a、113b、113c连接有正极，N端子114a、114b、114c连接有负极，对各控制端子121、131施加控制信号，从U端子115a、V端子115b、W端子115c可获得与控制信号对应的输出。
另外，关于布线端子116、117、118将在后面阐述。
此外，对于层叠基板140，利用图10进行说明。
图10是表示实施方式4中的半导体装置的层叠基板的立体图。
层叠基板140在绝缘板141的下表面配置有由铜等构成的散热板(省略图示)，在绝缘板141的上表面配置有由铜箔等构成的电路板142a、142b。
在电路板142a上，例如，由铜构成的导电端子143a配置在图中下侧，半导体元件144a、144b、144c(的集电极电极侧)经由焊料配置成一列。此外，在配置成一列的半导体元件144a、144b、144c的各发射极电极经由焊料配置有跳线端子145a，半导体元件144a、144b、144c的各发射极电极电连接。
在电路板142b上，例如，由铜构成的导电端子143b配置在图中上侧，即配置在导电端子143a的相反侧，半导体元件146a、146b、146c(的集电极电极侧)经由焊料配置成一列。此外，在配置成一列的半导体元件146a、146b、146c的各发射极电极经由焊料配置有跳线端子145b，半导体元件146a、146b、146c的各发射极电极电连接。
在图示的示例中，半导体元件144a、144b、144c并联地进行电连接，此外，半导体元件146a、146b、146c并联地进行电连接。上述半导体元件的数量可根据半导体装置的容量进行增减。
此外，平板部145aa和平板部145ba夹着树脂板147错开配置。
此外，利用图11及图12说明对图9的半导体装置100的点划线X-X处的剖视图。
图11是表示实施方式4中的半导体装置的布线端子及层叠基板的剖视图。
图12是表示实施方式4中的半导体装置的主要部分放大图。
布线端子116具有底面部116a、侧面部116b及侧面部116c。如图9、10、12所示，底面部116a在一端的背面侧(图中下表面)与U端子115a、V端子115b、W端子115c的一端、及导电端子143b接合，另一端与印刷基板119a、119b平行地延伸至布线端子118的跟前。
跳线端子145a(145b)具有接合部145ab(145bb)、平板部(板构件)145aa(145ba)、将平板部145aa(145ba)和接合部145ab(145bb)连接的 布线部145ac(145bc)。布线部145ac(145bc)包含与接合部145ab(145bb)大致平行的部分、和与接合部145ab(145bb)大致垂直连接的台阶部。
此外，如图11所示，底面部116a由跳线端子145a的布线部145ac支承下侧(图中下表面)。此外，底面部116a从布线部145ac突出，在底面部116a的突出部分与接合部145ab之间设置有间隙。而且，在底面部116a的突出部分形成有如图12所示那样从图中上表面贯通至下表面侧的贯通孔116d。通过这样在底面部116a的突出部分设置贯通孔116d，半导体装置100在利用树脂进行密封时，使树脂进入贯通孔116d来提高树脂的紧密接合性，可使得树脂难以剥离。
如图9、11、12所示，侧面部116b为设置成在与底面部116a的布线端子117相对的边从底面部116a呈L字状立起(与底面部116a正交)的面。而且，如图9、11、12所示，侧面部116b与后述的侧面部117b平行配置，与跳线端子145a(的平板部145aa)接合，与跳线端子145a电连接。
例如，侧面部116b在平板部145aa的上端侧(与层叠基板140相对的一侧)与平板部145aa接合。这样，通过将侧面部116b在平板部145aa的上端侧接合，从而可使得接合部分远离各半导体元件。由此，半导体装置100可削弱因布线端子116的膨胀等而向各半导体元件、层叠基板140传递的应力，抑制各半导体元件、层叠基板140的裂纹、破损，提高半导体装置100的可靠性。
此外，如图9、12所示，侧面部116c为设置成在与底面部116a的布线端子117相对的边从底面部116a呈L字状立起(与底面部116a正交)的面，与布线端子117的侧面部117c平行配置。侧面部116b、116c的厚度为例如1.0mm～1.5mm。
布线端子117具有底面部117a、侧面部117b及侧面部117c。如图9、11、12所示，底面部117a在一端的背面侧(图中下表面)与N端子114a、114b、114c的一端接合，另一端与印刷基板119a、119b平行地延伸至布线端子116的跟前。
此外，如图11所示，底面部117a由跳线端子145b的布线部145bc支承下侧(图中下表面)。此外，底面部117a从布线部145ac突出，在底面部117a 的突出部分与接合部145bb之间设置有间隙。然后，在底面部117a的突出部分形成有如图12所示那样从图中上表面贯通下表面侧的贯通孔117d。通过这样在底面部117a的突出部分设置贯通孔117d，半导体装置100在利用树脂进行密封时，使树脂进入贯通孔117d来提高树脂的紧密接合性，可使得树脂难以剥离。
如图9、11、12所示，侧面部117b为设置成在与底面部117a的布线端子116、及布线端子118相对的边从底面部117a呈L字状立起(与底面部117a正交)的面。而且，如图9、11、12所示，侧面部117b与后述的侧面部116b、118b平行配置，与跳线端子145b(的平板部145ba)接合，与跳线端子145b电连接。
例如，侧面部117b在平板部145ba的上端侧(与层叠基板140相对的一侧)与平板部145ba接合。这样，通过将侧面部117b在平板部145ba的上端侧接合，从而可使得接合部分远离各半导体元件。由此，半导体装置100可削弱因布线端子117的膨胀等而向各半导体元件、层叠基板140传递的应力，抑制各半导体元件、层叠基板140的裂纹、破损，提高半导体装置100的可靠性。
此外，如图9、12所示，侧面部117c为设置成在与底面部117a的布线端子116相对的边从底面部117a呈L字状立起(与底面部117a正交)的面，与布线端子116的侧面部116c平行配置。侧面部117b、117c的厚度为例如1.0mm～1.5mm。
这样，侧面部116b和侧面部117b夹着平行配置的平板部145aa、树脂板147、平板部145ba而平行配置。
即，在半导体装置100中，电连接的侧面部117b及平板部145ba、电连接的侧面部116b及平板部145aa夹着树脂板147而平行配置。在半导体装置100中，侧面部116c、侧面部117c平行配置。在半导体装置100中，侧面部117b、侧面部118b平行配置。
在具有这种结构的半导体装置100中，利用密封树脂将分别收纳于壳体110的收纳部112a、112b、112c的层叠基板140、印刷基板119a、119b、及布线端子116、117、118密封。
此时的密封树脂例如像实施方式1～3中说明的那样，选择成密封树脂的杨氏模量×(跳线端子的线膨胀系数-密封树脂的线膨胀系数)的值为-26×103(Pa/℃)以上、且为50×103(Pa/℃)以下，密封树脂的杨氏模量×(跳线端子的线膨胀系数-密封树脂的线膨胀系数)×密封树脂的树脂厚度的值为-255×103(Pa·mm/℃)以上、且为515×103(Pa·mm/℃)以下，密封树脂的杨氏模量×(跳线端子的线膨胀系数-密封树脂的线膨胀系数)×跳线端子的高度的值为-93×103(Pa·mm/℃)以上、且为159.5×103(Pa·mm/℃)以下。
由此，可抑制对要发生热膨胀的跳线端子向垂直上侧的膨胀变化的妨碍。由此，可降低跳线端子对半导体元件的表面电极的损伤，降低半导体元件的表面电极的塑性应变振幅。其结果是，可抑制半导体装置100的特性下降。
标号说明
10 半导体装置
11，13a，13b，15 焊料
12 层叠基板
12a 绝缘板
12b，12c 电路板
12d 金属板
14 半导体元件
16 引线端子
16a，16e 接合部
16b，16d 台阶部
16c 布线部
17 壳体
18 密封树脂
19 冷却器。

Claims (9)

1.一种半导体装置，其特征在于，包括：
半导体元件；
具有绝缘板、及配置在所述绝缘板的正面且用于配置所述半导体元件的电路板的层叠基板；
经由焊料设置于所述半导体元件的正面的主电极的引线端子；及
将所述半导体元件、所述层叠基板及所述引线端子密封的密封树脂，
所述密封树脂的杨氏模量×(所述引线端子的线膨胀系数-所述密封树脂的线膨胀系数)的值为-26×103(Pa/℃)以上、且为50×103(Pa/℃)以下。
2.如权利要求1所述的半导体装置，其特征在于，
所述密封树脂的杨氏模量×(所述引线端子的线膨胀系数-所述密封树脂的线膨胀系数)×所述密封树脂的高度的值为-255×103(Pa·mm/℃)以上、且为515×103(Pa·mm/℃)以下。
3.如权利要求2所述的半导体装置，其特征在于，
所述密封树脂的高度为6mm以上、且为11mm以下。
4.如权利要求1所述的半导体装置，其特征在于，
所述密封树脂的杨氏模量×(所述引线端子的线膨胀系数-所述密封树脂的线膨胀系数)×所述引线端子的高度的值为-93×103(Pa·mm/℃)以上、且为159.5×103(Pa·mm/℃)以下。
5.如权利要求4所述的半导体装置，其特征在于，
所述引线端子的从所述半导体元件起的高度为2mm以上、且为5mm以下。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述密封树脂的杨氏模量为5.1×109Pa以上、且为19.6×109Pa以下，
所述密封树脂的线膨胀系数为7.5×10-6/℃以上、且为17.6×10-6/℃以下。
7.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述引线端子由铜构成。
8.如权利要求1至7中任一项所述的半导体装置，其特征在于，
所述引线端子具有设置于所述半导体元件的所述主电极的接合部、及从所述接合部垂直立起的台阶部。
9.如权利要求8所述的半导体装置，其特征在于，
所述引线端子的所述接合部的靠所述台阶部下侧的角部设有曲率。
CN201610786984.XA 2015-10-23 2016-08-31 半导体装置 Active CN106611749B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-209389 2015-10-23
JP2015209389A JP6613806B2 (ja) 2015-10-23 2015-10-23 半導体装置

Publications (2)

Publication Number Publication Date
CN106611749A true CN106611749A (zh) 2017-05-03
CN106611749B CN106611749B (zh) 2021-05-07

Family

ID=58490402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610786984.XA Active CN106611749B (zh) 2015-10-23 2016-08-31 半导体装置

Country Status (4)

Country Link
US (1) US9881846B2 (zh)
JP (1) JP6613806B2 (zh)
CN (1) CN106611749B (zh)
DE (1) DE102016216003A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7027751B2 (ja) * 2017-09-15 2022-03-02 富士電機株式会社 半導体モジュール
CN111448653B (zh) * 2017-12-13 2024-05-24 三菱电机株式会社 半导体装置及电力转换装置
US11735541B2 (en) * 2018-06-28 2023-08-22 Murata Manufacturing Co., Ltd. Semiconductor device with protective protrusion
US11387210B2 (en) 2019-03-15 2022-07-12 Fuji Electric Co., Ltd. Semiconductor module and manufacturing method therefor
JP2020155765A (ja) * 2019-03-15 2020-09-24 富士電機株式会社 半導体モジュールおよび製造方法
CN113646876A (zh) * 2019-04-09 2021-11-12 三菱电机株式会社 功率半导体模块以及电力变换装置
WO2021075220A1 (ja) * 2019-10-15 2021-04-22 富士電機株式会社 半導体モジュール
JP7419781B2 (ja) * 2019-12-10 2024-01-23 富士電機株式会社 半導体モジュール
JPWO2023068096A1 (zh) * 2021-10-22 2023-04-27

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574332A (zh) * 2003-06-11 2005-02-02 三菱电机株式会社 功率半导体器件
JP2006179732A (ja) * 2004-12-24 2006-07-06 Hitachi Ltd 半導体パワーモジュール
US20090127691A1 (en) * 2007-11-16 2009-05-21 Lee Keun-Hyuk Semiconductor Power Module Packages with Simplified Structure and Methods of Fabricating the Same
CN102576706A (zh) * 2010-03-16 2012-07-11 富士电机株式会社 半导体器件
US20130009298A1 (en) * 2011-07-04 2013-01-10 Mitsubishi Electric Corporation Semiconductor module
JP2015115471A (ja) * 2013-12-12 2015-06-22 三菱電機株式会社 電力用半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170961U (en) * 1986-12-04 1988-11-07 Fuji Electric Co Let Semiconductor element
JPH05218454A (ja) 1992-01-20 1993-08-27 Nec Corp 半導体装置
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
TW408453B (en) * 1997-12-08 2000-10-11 Toshiba Kk Package for semiconductor power device and method for assembling the same
JP4499577B2 (ja) 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP4760585B2 (ja) * 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
DE102006045939B4 (de) * 2006-09-28 2021-06-02 Infineon Technologies Ag Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
JP4442609B2 (ja) 2007-01-18 2010-03-31 富士電機システムズ株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574332A (zh) * 2003-06-11 2005-02-02 三菱电机株式会社 功率半导体器件
JP2006179732A (ja) * 2004-12-24 2006-07-06 Hitachi Ltd 半導体パワーモジュール
US20090127691A1 (en) * 2007-11-16 2009-05-21 Lee Keun-Hyuk Semiconductor Power Module Packages with Simplified Structure and Methods of Fabricating the Same
CN102576706A (zh) * 2010-03-16 2012-07-11 富士电机株式会社 半导体器件
US20130009298A1 (en) * 2011-07-04 2013-01-10 Mitsubishi Electric Corporation Semiconductor module
JP2015115471A (ja) * 2013-12-12 2015-06-22 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP6613806B2 (ja) 2019-12-04
US9881846B2 (en) 2018-01-30
DE102016216003A1 (de) 2017-04-27
US20170117201A1 (en) 2017-04-27
CN106611749B (zh) 2021-05-07
JP2017084881A (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
CN106611749A (zh) 半导体装置
CN107170714B (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
EP2546874B1 (en) Stacked Half-Bridge Power Module
KR101581610B1 (ko) 반도체 장치 및 그 제조 방법
JPWO2015064232A1 (ja) 半導体モジュール
US8723311B2 (en) Half-bridge electronic device with common heat sink on mounting surface
US20050167789A1 (en) Surface mountable hermetically sealed package
WO2015064197A1 (ja) 半導体モジュール
CN102244066B (zh) 一种功率半导体模块
JP6149938B2 (ja) 半導体モジュール
CN105514095A (zh) 一种凸台高度可变的压接式igbt模块
JP6149932B2 (ja) 半導体装置
US20240203841A1 (en) Novel packaging structure of power semiconductor module
CN105814682B (zh) 半导体装置
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
US20170201083A1 (en) Power Converter Provided with Dual Function Bus Bars
CN100517702C (zh) 超快恢复二极管模块
JP7027751B2 (ja) 半導体モジュール
US10230365B2 (en) Bridge leg circuit assembly and full-bridge circuit assembly
CN115188722A (zh) 一种用于半导体芯片封装的结构
CN112687676A (zh) 压接式igbt子模组及压接式igbt模块
WO2015127753A1 (zh) 一种塑封式ipm模块电气连接结构
CN221102080U (zh) 一种功率器件
CN209785916U (zh) 一种双面冷却功率模块的封装结构
CN217280751U (zh) 一种新型的多面散热功率半导体模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant