WO2014045711A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2014045711A1
WO2014045711A1 PCT/JP2013/070211 JP2013070211W WO2014045711A1 WO 2014045711 A1 WO2014045711 A1 WO 2014045711A1 JP 2013070211 W JP2013070211 W JP 2013070211W WO 2014045711 A1 WO2014045711 A1 WO 2014045711A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor module
copper
linear expansion
aluminum
circuit board
Prior art date
Application number
PCT/JP2013/070211
Other languages
English (en)
French (fr)
Inventor
教文 山田
広道 郷原
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Publication of WO2014045711A1 publication Critical patent/WO2014045711A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Definitions

  • the present invention relates to a semiconductor module including a semiconductor element.
  • a technique for cooling a semiconductor element that generates heat during operation a technique is known in which a heat dissipating member provided with fins is integrated with a semiconductor module.
  • a semiconductor module is configured by directly joining a circuit board on which a semiconductor element is installed to a heat radiating member via a joining member (solder member), excluding a metal base plate, thermal conductive grease, and the like (for example, , See Patent Document 1).
  • the heat radiating member is generally made of a material mainly composed of aluminum having good thermal conductivity. In such a semiconductor module, the thermal resistance between the semiconductor element and the heat radiating member can be reduced, so that the heat dissipation can be improved and the reliability of the product can be improved.
  • the present invention has been made in view of these points, and an object thereof is to provide a semiconductor module in which a decrease in reliability is suppressed.
  • FIG. 1 is a diagram for explaining the semiconductor module according to the first embodiment.
  • the semiconductor module suppresses a decrease in reliability by suppressing the occurrence of cracks, peeling, and the like of the bonding member that bonds the circuit board provided with the semiconductor element and the heat dissipation member.
  • such a semiconductor module 10 includes a circuit board 30 and a heat dissipation member 40, and these are housed in a housing portion 60.
  • the circuit board 30 includes, for example, an insulating substrate, a circuit layer formed on one main surface, and a metal layer (not shown) formed on the other main surface.
  • the semiconductor element 20 is formed on one main surface.
  • the semiconductor element 20 is electrically connected to external terminals by wires (not shown).
  • the heat radiating member 40 has a linear expansion coefficient provided in the first member 41 and the concave opening 43 formed in the main surface of the first member 41 with a gap 44 from the inner wall of the opening 43.
  • a second member 42 equal to or greater than the circuit board 30. In such a heat dissipation member 40, the other main surface of the circuit board 30 is connected to the second member 42 via the bonding member 50.
  • FIG. 2 is a diagram for explaining stress and the like corresponding to a temperature change for each part of the semiconductor module according to the first embodiment.
  • FIG. 2A is a diagram for explaining the stress on the semiconductor module 10 when the temperature is raised
  • FIG. 2B is a diagram for explaining the stress on the semiconductor module 10 when the temperature is lowered.
  • the circuit board 30 is a DCB (Direct Copper Bonding) board
  • the linear expansion coefficient of the circuit board 30 is generally expressed by the following formula (1) as a composite linear expansion coefficient.
  • ⁇ DCB (E 1 A 1 ⁇ 1 + E 2 A 2 ⁇ 2 ) / (E 1 A 1 + E 2 A 2 ) (1)
  • ⁇ is the linear expansion coefficient
  • E is the Young's modulus
  • A is the cross-sectional area (the sum of the upper and lower sides in the case of copper foil).
  • the joining member 50 is made of, for example, solder, and has a linear expansion coefficient larger than that of the circuit board 30 and the second member 42.
  • the linear expansion coefficient of the second member 42 is selected to be smaller than the linear expansion coefficient of the first member 41.
  • the heated bonding member 50 expands and tries to extend outward in the horizontal direction of the drawing.
  • the circuit board 30 and the second member 42 disposed on the upper and lower surfaces of the bonding member 50 also expand in the same manner and try to extend outward in the horizontal direction in the drawing.
  • the linear expansion coefficient of the circuit board 30 and the second member 42 is smaller than the linear expansion coefficient of the bonding member 50 as described above. Therefore, as shown in FIG. 2A, the stress A1 received by the joining member 50 from the circuit board 30 and the stress B1 received by the second member 42 are inward in the horizontal direction of the drawing.
  • the linear expansion coefficient of the second member 42 is selected to be as close as possible to the linear expansion coefficient of the circuit board 30 in consideration of restrictions such as thermal conductivity and cost.
  • the difference between the stress A1 and the stress B1 is reduced.
  • the joining member 50 is restrained from being warped due to a difference in stress between the upper and lower surfaces of the joining member 50 due to the difference between the linear expansion coefficient of the circuit board 30 and the linear expansion coefficient of the second member 42.
  • production of the crack of the member 50, peeling, etc. is suppressed.
  • the second member 42 expands together with the heated first member 41 in the same manner.
  • the stress C1 is applied outwardly in the horizontal direction to extend.
  • the fact that the lower surface of the second member 42 is extended acts in the direction of reducing the stress B1, the stress received by the joining member 50 is reduced, and the occurrence of cracks, peeling, etc. is suppressed. .
  • the first member 41 is deformed so as to protrude downward in the drawing as a whole, and the inner wall of the opening 43 is inclined inward and approaches the side portion of the second member 42.
  • the gap 44 is provided between the inner wall of the opening 43 of the first member 41 and the second member 42, there is no action from the inner wall of the first member 41 on the second member 42, and
  • the two members 42 can be stretched along with the stress C1.
  • the fact that the lower surface of the second member 42 can be extended acts in a direction to reduce the stress B1, the stress received by the joining member 50 is reduced, and the occurrence of cracks, peeling, and the like occurs. It is suppressed.
  • the first member 41 has a frame structure including the opening 43, the thick portion serves as a beam to reduce deformation of the semiconductor module 10.
  • the heat dissipation member 40 is provided in the first member 41 and the concave opening 43 formed on the main surface of the first member 41 with a gap 44 from the inner wall of the opening 43.
  • the second member 42 having a linear expansion coefficient equal to or higher than that of the circuit board 30.
  • the other main surface of the circuit board 30 is connected to the second member 42 through the bonding member 50.
  • positioned up and down of the joining member 50 reduces, and generation
  • the second member 42 can be freely extended along with the stress C ⁇ b> 1, and the second member 42 can be extended.
  • the action from the inner wall of the first member 41 is suppressed.
  • the 2nd member 42 can change freely, the stress with respect to self can be relieved, and the stress with respect to the joining member 50 can be reduced following the expansion of the joining member 50.
  • FIG. 3 is a plan view of the semiconductor module according to the second embodiment
  • FIG. 4 is a cross-sectional view of the semiconductor module according to the second embodiment.
  • FIG. 4 is a cross-sectional view taken along one-dot chain line XX of the semiconductor module 100 shown in FIG.
  • the semiconductor module 100 is configured by housing a semiconductor device 110 to which a heat dissipation member 400 is thermally connected in a resin case 600.
  • the semiconductor device 110 has a configuration in which four semiconductor elements 200 are mounted on two DCB substrates 300, for a total of eight.
  • the DCB substrate 300 is configured such that a circuit layer 320 and a metal layer 330 on which a conductor pattern is formed are formed on both surfaces of an insulating substrate 310, respectively.
  • a ceramic substrate such as aluminum nitride, aluminum oxide, or silicon nitride can be used.
  • the circuit layer 320 and the metal layer 330 of the insulating substrate 310 can be formed using a metal such as copper or a copper alloy.
  • the DCB substrate 300 is made of, for example, silicon nitride having a size of about 36.4 mm ⁇ 43.6 mm ⁇ 0.4 mm (the linear expansion coefficient is 3.4 ⁇ 10 ⁇ 6 / K).
  • the circuit layer 320 and the metal layer 330 are made of copper having a thickness of about 0.4 mm (linear expansion coefficient is 16.7 ⁇ 10 ⁇ 6 / K).
  • the coefficient of linear expansion ( ⁇ DCB ) of the insulating substrate is 8.7 ⁇ 10 ⁇ 6 / K according to the above equation (1).
  • E 1 was 29600 kgf / mm 2 (silicon nitride) and E 2 was 9890 kgf / mm 2 (copper).
  • a power semiconductor is used here.
  • one semiconductor element 200 is a free wheeling diode (FWD)
  • the other semiconductor element 200 is an insulated gate bipolar transistor (IGBT).
  • the semiconductor element 200 is made of silicon (linear expansion coefficient is 3 ⁇ 10 ⁇ 6 / K).
  • the size of the FWD that is the semiconductor element 200 is, for example, about 12.2 mm ⁇ 11.1 mm ⁇ 0.125 mm
  • the size of the IGBT is, for example, about 15.2 mm ⁇ 12.2 mm ⁇ 0.125 mm.
  • the semiconductor element 200 is bonded to the circuit layer 320 side of the DCB substrate 300 using the bonding layer 710, and is electrically connected to the circuit layer 320 directly or via a wire (not shown).
  • the bonding layer 710 is, for example, solder containing tin, silver, copper, nickel, and germanium (linear expansion coefficient is 22.3 ⁇ 10 ⁇ 6 / K) and has a thickness of about 0.145 mm. is there.
  • the heat dissipation member 400 includes an aluminum-based member 410 made of aluminum or an aluminum alloy, and a copper-based member 420 made of copper or a copper alloy.
  • the aluminum-based member 410 has a concave opening 430 in which the copper-based member 420 is disposed on the main surface, and a plurality of fins 450 formed in the lower portion in the drawing.
  • the aluminum-based member 410 is made of an aluminum alloy (linear expansion coefficient is 23.6 ⁇ 10 ⁇ 6 / K) and has a thickness of about 5 mm.
  • the copper-based member 420 is disposed in the opening 430 formed on the main surface of the aluminum-based member 410 with a gap 440 from the inner wall of the opening 430.
  • the width of the gap 440 is, for example, about 1.4 mm.
  • the surface of the copper-based member 420 exposed from the aluminum-based member 410 and the surface of the aluminum-based member 410 on the side where the copper-based member 420 is disposed are the same height, that is, flush with each other.
  • the size (planar size) of the copper-based member 420 is set based on the size (planar size) of the semiconductor device 110 used in the semiconductor module 100.
  • the copper-based member 420 is made of copper (linear expansion coefficient is 16.7 ⁇ 10 ⁇ 6 / K) and has a thickness of about 1.7 mm.
  • the heat radiating member 400 uses the aluminum-based member 410 and the copper-based member 420, it is possible to ensure high thermal conductivity and heat dissipation as compared with the case where the whole is made of aluminum or an aluminum alloy. Therefore, it is possible to ensure heat dissipation by enlarging the heat dissipation member, or by increasing the heat transfer area by increasing the planar size of the semiconductor device 110 thermally connected to the heat dissipation member. It becomes unnecessary. Further, the heat radiating member 400 is reduced in weight as compared with the case where the entirety is made of copper or a copper alloy.
  • the heat radiating member 400 by using the aluminum-based member 410 and the copper-based member 420, light weight, downsizing, and high strength are achieved while ensuring a certain heat dissipation property.
  • the heat radiating member 400 having the above configuration can be formed by die casting, for example.
  • FIG. 5 is a diagram for explaining an example of a method for forming a heat dissipation member of a semiconductor module according to the second embodiment.
  • a flat copper-based member 420 having a predetermined size (planar size, thickness) containing copper or a copper alloy is prepared, and these are used as a mold 800 for forming the aluminum-based member 410.
  • the upper mold 810 and the lower mold 820 are arranged at predetermined positions.
  • the mold 800 to be used is formed in advance according to the shape of the fins 450 of the aluminum-based member 410, for example, as shown in FIG.
  • the copper-based member 420 is placed on the lower mold 820 of the mold 800 and covered with the upper mold 810 from above.
  • the position of the copper-based member 420 arranged in the mold 800 is set based on, for example, the arrangement of the semiconductor device 110 that is thermally connected to the heat radiating member 400 to be formed.
  • the basic structure of the heat radiating member 400 is formed in which the plurality of fins 450 protrude from one side of the aluminum-based member 410 and the copper-based member 420 is embedded on the other surface side without protruding. Is done.
  • the burrs are removed from the mold 800, and the generated burrs are removed by pressing or the like, and the edges of the copper-based member 420 in the openings 430 are removed to form the gaps 440.
  • the aluminum-based member 410 and the copper-based member 420 can be easily integrated without using a joining material such as solder or a compound.
  • the formation method of the heat radiating member 400 is not limited to this.
  • the copper-based member 420 is joined to the concave opening 430 formed in the aluminum-based member 410 by a gap 440 with respect to the inner wall of the opening 430 by a method such as spraying, welding, or bonding. May be.
  • the semiconductor module 110 is configured by bonding the semiconductor device 110 to the copper-based member 420 of the heat dissipation member 400 formed as described above via the bonding layer 720 and storing the semiconductor device 110 in the resin case 600.
  • the semiconductor element 200 is electrically connected to the external terminal 610 of the resin case 600 via the aluminum wire 210.
  • a brazing material, an adhesive having good thermal conductivity, or the like can be applied for the bonding layer 720.
  • a solder containing tin and antimony having a thickness of 0.46 mm ( The linear expansion coefficient is 25 ⁇ 10 ⁇ 6 / K).
  • a current is applied to the semiconductor element 200 to generate heat as the semiconductor element 200 operates, and the position of the aluminum-based member 410 (aluminum alloy) of the heat radiating member 400 corresponding to the lower part of the center of each semiconductor device 110.
  • the temperature of P (see FIG. 4) was measured.
  • the current applied to the semiconductor element 200 (silicon) is increased to change the temperature at this position P.
  • the current applied to the semiconductor element 200 is decreased to lower the heat.
  • the plastic strain amplitude for the bonding layer 720 for bonding the DCB substrate 300 of the semiconductor module 100 and the copper-based member 420 when the temperature was changed was calculated.
  • plastic strain plasticity will be described.
  • the low cycle fatigue life of a solder follows the Manson-Coffin rule expressed by the following formula (1).
  • ⁇ p is the plastic strain amplitude
  • Nf is the fatigue life
  • C is a constant based on the material.
  • Equation (1) it is understood that the plastic strain amplitude needs to be reduced in order to extend the fatigue life of the solder. For this reason, in the power cycle test, the plastic strain amplitude of the bonding layer 720 can be calculated, and it can be known how much the fatigue life has been improved based on the calculated plastic strain amplitude.
  • FIG. 6 is a graph showing the plastic strain amplitude of the semiconductor module according to the second embodiment.
  • the vertical axis corresponds to the plastic strain amplitude.
  • the bar graph on the left corresponds to the copper-based member 420 and the semiconductor module without the gap 440 (for comparison)
  • the bar graph on the right corresponds to the bonding layer 720 of the semiconductor module 100 with the copper-based member 420 and the gap 440. I am letting.
  • the semiconductor module (for comparison) has only the copper-based member 420 and the gap 440, and the other configuration is the same as that of the semiconductor module 100.
  • the plastic strain amplitude of the bonding layer 720 of the semiconductor module (for comparison) in which neither the copper-based member 420 nor the gap 440 is formed in the heat dissipation member 400 is about 1.1% (in the graph) left).
  • the plastic strain amplitude of the semiconductor module 100 in which both the copper-based member 420 and the gap 440 are formed in the heat dissipation member 400 is about 0.2% or more (right side of the graph).
  • the semiconductor module 100 in which both the copper-based member 420 and the gap 440 are formed in the heat radiating member 400 has improved fatigue life compared to the semiconductor module in which they are not formed (for comparison). I understand that.
  • the heat dissipating member 400 of the semiconductor module 100 includes an aluminum-based member 410 and a copper-based member 420 having a linear expansion coefficient equal to or greater than that of the DCB substrate 300 in an opening 430 formed in the main surface of the aluminum-based member 410. . Further, the other main surface of the DCB substrate 300 is connected to the copper-based member 420 of the heat radiating member 400 via the bonding layer 720. Thereby, the thermal stress generated in the bonding layer 720 can be reduced by reducing the difference in the coefficient of linear expansion between the members arranged above and below the bonding layer 720, thereby reducing the occurrence of cracks, delamination and the like on the bonding layer 720. Can be made.
  • the copper-based member 420 can be freely stretched according to heat fluctuations. Further, the propagation of stress from the inner wall of the aluminum-based member 410 to the copper-based member 420 can be suppressed. Accordingly, since the copper-based member 420 can be freely deformed, in order to follow the deformation of the bonding layer 720 to some extent, the stress on the bonding layer 720 is reduced, and the occurrence of cracks, peeling, and the like on the bonding layer 720 is reduced. Can do.
  • the fatigue life of the bonding layer 720 can be improved.
  • FIG. 7 is a cross-sectional view of a semiconductor module (comparative example).
  • the semiconductor module 1000 is obtained by forming a copper-based member 420 in the semiconductor module 100 (FIG. 4) without opening a gap in the opening 430 formed in the aluminum-based member 410 of the heat radiating member 1400.
  • Other configurations are the same as those of the semiconductor module 100.
  • FIG. 8 is a graph (comparative example) showing the plastic strain amplitude of the semiconductor module.
  • the vertical axis corresponds to the plastic strain amplitude.
  • the left bar graph is for the semiconductor module 1000 (for comparison) in which the heat dissipation member 400 does not have the copper-based member 420 and the gap 440
  • the right bar graph is for the semiconductor module 1000 in which the heat dissipation member 1400 has only the copper-based member 420.
  • the bonding layers 720 are associated with each other. Further, the semiconductor module (for comparison) corresponding to the left bar graph is as described in FIG.
  • the plastic strain amplitude of the bonding layer 720 of the semiconductor module 1000 in which no gap is formed in the heat radiating member 1400 shown in FIG. 7 is about 0.4% or more (on the right side of the graph). It can be seen that the fatigue life is improved with respect to (for comparison).
  • the semiconductor module 100 when the plastic strain amplitude of the bonding layer 720 of the semiconductor module 1000 is compared with the plastic strain amplitude of the bonding layer 720 of the semiconductor module 100 (right side in FIG. 6), the semiconductor module 100 further including the gap 440 is more plastic strained. It can be seen that the amplitude is small and the fatigue life is further improved.
  • the heat radiating member 1400 of the semiconductor module 1000 has a copper-based member 420 having a linear expansion coefficient equal to or higher than that of the DCB substrate 300 in an opening 430 formed on the main surface of the aluminum-based member 410.
  • the copper-based member 420 having a linear expansion coefficient equal to or greater than that of the DCB substrate 300 is disposed in the opening 430 formed in the main surface of the aluminum-based member 410 without leaving a gap. I did it. For this reason, the heated copper-based member 420 cannot be freely stretched, and stress is propagated from the inner wall of the aluminum-based member 410. Accordingly, since it becomes impossible to follow the deformation of the heated bonding layer 720, stress is applied to the bonding layer 720, and the bonding layer 720 is damaged such as cracking and peeling. For these reasons, it is considered that the fatigue life of the bonding layer 720 of the semiconductor module 1000 is not improved as much as the fatigue life of the bonding layer 720 of the semiconductor module 100 shown in FIG.
  • the heat radiating member 400 is provided in the aluminum-based member 410 and the opening 430 formed in the main surface of the aluminum-based member 410 with a gap 440 from the inner wall of the opening 430.
  • a copper-based member 420 having a linear expansion coefficient equal to or higher than that of the DCB substrate 300.
  • the other main surface of the DCB substrate 300 is connected to the copper-based member 420 via the bonding layer 720.
  • the gap 440 is provided between the inner wall of the opening 430 of the aluminum-based member 410 and the copper-based member 420, the copper-based member 420 can be freely extended, and the aluminum-based member 410 with respect to the copper-based member 420. Propagation of stress from the inner wall is suppressed. Thereby, since the copper-based member 420 can be freely deformed, the stress on itself can be relieved, and the stress on the bonding layer 720 can be reduced following the expansion of the bonding layer 720.
  • the gap 440 is set so that the distance between the inner wall of the aluminum-based member 410 (opening 430) and the side portion of the copper-based member 420 (not shown) is substantially constant as shown in FIG.
  • the longitudinal gap of the aluminum-based member 410 may be made larger than the short-side gap, for example, depending on the shape of the aluminum-based member 410 and the mode of deformation thereof.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　回路基板と第２部材とを接合する接合部材に対するクラック等の発生が抑制されて、信頼性が向上する。　半導体モジュール（１０）は、放熱部材（４０）が第１部材（４１）と、第１部材（４１）の主面に形成された凹状の開口部（４３）に、開口部（４３）の内壁に対して間隙（４４）が設けられた、線膨張係数が回路基板（３０）以上の第２部材（４２）とを有する。放熱部材（４０）は、回路基板（３０）の他方の主面が接合部材（５０）を介して第２部材（４２）に接続されるため、接合部材（５０）の上下に配置された部材間の線膨張係数の差を低減でき、接合部材（５０）が受ける応力が低減し、接合部材（５０）に対するクラック、剥離等の発生を減少させることができる。また、上記間隙（４４）が設けられているため、第２部材（４２）は応力に伴い自由に延伸でき、第２部材（４２）に対する第１部材（４１）の内壁からの作用が抑制される。

Description

半導体モジュール
　本発明は、半導体素子を備える半導体モジュールに関する。
　動作時に発熱する半導体素子を冷却する技術の１つとして、フィンを設けた放熱部材を半導体モジュールと一体型にする技術が知られている。半導体素子が設置された回路基板を、金属ベース板、熱伝導性グリース等を排除して、放熱部材に接合部材（はんだ部材）を介して直接接合することにより、半導体モジュールが構成される（例えば、特許文献１参照）。放熱部材は、一般的には、熱伝導性の良好なアルミニウム等を主成分とした材料で構成されている。このような半導体モジュールでは、半導体素子と放熱部材との間の熱抵抗を低減することができ、放熱性の改善並びに製品の信頼性の向上を図ることができる。
特開２０１１－２５３９５０号公報
　しかし、このような半導体モジュールでは、回路基板と放熱部材とで線膨張係数に大きな差がある。このために、半導体モジュールから発する熱の変動により、回路基板と放熱部材とを接合する接合部材に熱応力が発生し、当該接合部材に破断が生じてしまい、半導体モジュールの信頼性が低下してしまうという問題点があった。
　本発明はこのような点に鑑みてなされたものであり、信頼性の低下が抑制された半導体モジュールを提供することを目的とする。
　上記問題を解決するために、半導体素子を備える半導体モジュールにおいて、一方の主面に前記半導体素子が設置された回路基板と、第１部材と、前記第１部材の主面に形成された凹状の開口部に、前記開口部の内壁に間隙を空けて設けられた、線膨張係数が前記回路基板以上の第２部材とを有する放熱部材と、を備え、前記回路基板の他方の主面が前記第２部材に接合部材を介して接続されている半導体モジュールが提供される。
　このような半導体モジュールによれば、回路基板と第２部材とを接合する接合部材に対するクラック等の発生が抑制されて、信頼性が向上する。
　本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態に係る半導体モジュールを説明するための図である。 第１の実施の形態に係る半導体モジュールの各部に対する温度変化に応じた応力等を説明するための図である。 第２の実施の形態に係る半導体モジュールの平面図である。 第２の実施の形態に係る半導体モジュールの断面図である。 第２の実施の形態に係る半導体モジュールの放熱部材の形成方法の一例を説明するための図である。 第２の実施の形態に係る半導体モジュールの塑性ひずみ振幅を示すグラフである。 半導体モジュールの断面図（比較例）である。 半導体モジュールの塑性ひずみ振幅を示すグラフ（比較例）である。
　以下、図面を参照して実施の形態について説明する。
　［第１の実施の形態］
　半導体モジュールについて図１を用いて説明する。
　図１は、第１の実施の形態に係る半導体モジュールを説明するための図である。
　半導体モジュールは、半導体素子が設けられた回路基板と放熱部材とを接合する接合部材のクラック、剥離等の発生を抑制して、信頼性の低下が抑制されたものである。
　このような半導体モジュール１０は、図１に示すように、回路基板３０と、放熱部材４０とを有し、これらが収納部６０内に収納されて構成されている。
　回路基板３０は、例えば、絶縁基板と、一方の主面に形成された回路層、他方の主面に形成された金属層（それぞれ図示を省略）から構成される。このような回路基板３０には、一方の主面に半導体素子２０が形成されている。また、半導体素子２０は、外部端子にワイヤ（それぞれ図示を省略）により電気的に接続されている。
　放熱部材４０は、第１部材４１と、第１部材４１の主面に形成された凹状の開口部４３に、開口部４３の内壁に対して間隙４４を空けて設けられた、線膨張係数が回路基板３０以上の第２部材４２とを有する。このような放熱部材４０では、回路基板３０の他方の主面が接合部材５０を介して第２部材４２に接続されている。
　このような構成を有する半導体モジュール１０における昇温時、降温時の接合部材５０並びに第２部材４２等が受ける応力等について説明する。
　図２は、第１の実施の形態に係る半導体モジュールの各部に対する温度変化に応じた応力等を説明するための図である。
　なお、図２（Ａ）は昇温時の、図２（Ｂ）は降温時の半導体モジュール１０に対する応力を説明するための図である。
　なお、回路基板３０の線膨張係数は、回路基板３０がＤＣＢ（Direct Copper Bonding）基板である場合には、一般に、複合の線膨張係数として、以下の式（１）で表される。
　αDCB＝（Ｅ1Ａ1α1＋Ｅ2Ａ2α2）／（Ｅ1Ａ1＋Ｅ2Ａ2）・・・（１）
　なお、αは線膨張係数、Ｅはヤング率、Ａは断面積（銅箔の場合は上下の和）である。
　また、接合部材５０は、例えば、はんだで構成されており、線膨張係数が回路基板３０及び第２部材４２の線膨張係数よりも大きいものとする。なお、第２部材４２の線膨張係数は第１部材４１の線膨張係数よりも小さくなるように選択されている。
　まず、電流が入力された半導体素子２０の動作に伴う発熱により、半導体モジュール１０の温度が上昇する場合について説明する。
　半導体素子２０から発生した熱は、回路基板３０及び接合部材５０を伝搬して、放熱部材４０の第２部材４２を介して第１部材４１から放熱される。
　加熱された接合部材５０は、膨張して図面水平方向外向きに伸びようとする。接合部材５０の上下面に配置する回路基板３０及び第２部材４２も同様に膨張して図面水平方向外向きに伸びようとする。ここで、回路基板３０及び第２部材４２の線膨張係数は、既述の通り、接合部材５０の線膨張係数よりも小さい。そのため、図２（Ａ）に示すように、接合部材５０が回路基板３０から受ける応力Ａ１と第２部材４２から受ける応力Ｂ１は、図面水平方向内向きの方向となる。また、第２部材４２の線膨張係数は、熱伝導性やコスト等の制約を踏まえて、できる限り回路基板３０の線膨張係数に近くなるように選択されている。このため、応力Ａ１と応力Ｂ１との差が小さくなる。これにより、接合部材５０は、回路基板３０の線膨張係数と第２部材４２の線膨張係数の差に起因した接合部材５０の上下面での応力の差による反り等の発生が抑制され、接合部材５０のクラック、剥離等の発生が抑制される。
　また、第２部材４２は、既述の通り、その線膨張係数が第１部材４１の線膨張係数よりも小さいために、加熱されると、同様に加熱された第１部材４１と共に、膨張して図中水平方向外向きに応力Ｃ１が加わり伸びる。この際に、第２部材４２の下面が伸ばされるということは、応力Ｂ１を低減する方向に作用することになり、接合部材５０が受ける応力が低減され、クラック、剥離等の発生が抑制される。
　また、第１部材４１は、全体として図中下側に凸に変形し、開口部４３の内壁は、内側へ傾斜して、第２部材４２の側部に接近する。この際、第１部材４１の開口部４３の内壁と第２部材４２との間には間隙４４を設けていることから、第２部材４２に対する第１部材４１の内壁からの作用がなく、第２部材４２は応力Ｃ１に伴い延伸できる。ここで前述のように、第２部材４２の下面が延伸できるということは、応力Ｂ１を低減する方向に作用することになり、接合部材５０が受ける応力が低減され、クラック、剥離等の発生が抑制される。
　さらに、第１部材４１が開口部４３を備える額縁構造になっているので、肉厚の部分が梁となって半導体モジュール１０の変形を低減する。
　このように半導体モジュール１０は、放熱部材４０が第１部材４１と、第１部材４１の主面に形成された凹状の開口部４３に、開口部４３の内壁に対して間隙４４を空けて設けられた、線膨張係数が回路基板３０以上の第２部材４２とを有する。当該放熱部材４０では、回路基板３０の他方の主面が接合部材５０を介して第２部材４２に接続されるようにした。これにより、接合部材５０の上下に配置された部材間の線膨張係数の差を低減することにより接合部材５０が受ける応力が低減し、接合部材５０に対するクラック、剥離等の発生を減少させることができる。
　また、第１部材４１の開口部４３の内壁と第２部材４２との間に間隙４４が設けられていることから、第２部材４２は応力Ｃ１に伴い自由に延伸でき、第２部材４２に対する第１部材４１の内壁からの作用が抑制されるようになる。これにより、第２部材４２は自由に変形できることから、自身に対する応力を緩和でき、また、接合部材５０の膨張に追随して、接合部材５０に対する応力を低減することができる。
　したがって、このような半導体モジュール１０は信頼性が向上するようになる。
　［第２の実施の形態］
　第２の実施の形態では、半導体モジュール１０についてより具体的な例を挙げて説明する。
　まず、半導体モジュール１００について図３及び図４を用いて説明する。
　図３は第２の実施の形態に係る半導体モジュールの平面図、図４は第２の実施の形態に係る半導体モジュールの断面図である。なお、図４は、図３に示す半導体モジュール１００の一点鎖線Ｘ－Ｘにおける断面図を表している。
　半導体モジュール１００は、放熱部材４００が熱的に接続された半導体デバイス１１０が樹脂ケース６００に収納されて構成されている。
　半導体デバイス１１０は、２枚のＤＣＢ基板３００上に、半導体素子２００が４個ずつ、計８個搭載された構成を有している。
　ＤＣＢ基板３００は、絶縁基板３１０の両面に、導体パターンが形成された回路層３２０及び金属層３３０がそれぞれ形成された構成とされている。
　ＤＣＢ基板３００の絶縁基板３１０には、例えば、窒化アルミニウム、酸化アルミニウム、窒化珪素等のセラミック基板を用いることができる。絶縁基板３１０の回路層３２０及び金属層３３０は、銅または銅合金等の金属を用いて形成することができる。また、ＤＣＢ基板３００は、例えば、絶縁基板３１０はサイズが３６．４ｍｍ×４３．６ｍｍ×０．４ｍｍ程度の窒化珪素（線膨張係数は、３．４×１０-6／Ｋ）で構成されており、回路層３２０及び金属層３３０は厚さが０．４ｍｍ程度の銅（線膨張係数は、１６．７×１０-6／Ｋ）により構成されている。絶縁基板の線膨張係数（αDCB）は、上記の式（１）によれば、αは８．７×１０-6／Ｋとなる。但し、Ｅ1を２９６００ｋｇｆ／ｍｍ2（窒化珪素）に、Ｅ2を９８９０ｋｇｆ／ｍｍ2（銅）とした。
　このようなＤＣＢ基板３００上に搭載する半導体素子２００として、ここではパワー半導体を用いる。例えば、一方の半導体素子２００を、フリーホイールダイオード（Free Wheeling Diode；ＦＷＤ）とし、他方の半導体素子２００を、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；ＩＧＢＴ）とする。なお、半導体素子２００は、珪素（線膨張係数は、３×１０-6／Ｋ）により構成されている。半導体素子２００であるＦＷＤのサイズは、例えば、１２．２ｍｍ×１１．１ｍｍ×０．１２５ｍｍ程度であり、ＩＧＢＴのサイズは、例えば、１５．２ｍｍ×１２．２ｍｍ×０．１２５ｍｍ程度である。
　半導体素子２００は、接合層７１０を用いてＤＣＢ基板３００の回路層３２０側に接合され、その回路層３２０に直接或いはワイヤ（図示せず）を介して電気的に接続される。なお、接合層７１０は、例えば、錫と、銀、銅、ニッケル、ゲルマニウムを含むはんだ（線膨張係数は、２２．３×１０-6／Ｋ）であって、厚さは０．１４５ｍｍ程度である。
　一方、放熱部材４００は、アルミニウムまたはアルミニウム合金で構成されるアルミニウム系部材４１０と、銅または銅合金で構成される銅系部材４２０とを有する。
　アルミニウム系部材４１０は、主面に銅系部材４２０が配置される凹状の開口部４３０と、図中下部に複数のフィン４５０がそれぞれ形成されている。なお、第２の実施の形態では、アルミニウム系部材４１０は、アルミニウム合金（線膨張係数は、２３．６×１０-6／Ｋ）で構成されており、厚さは５ｍｍ程度である。
　銅系部材４２０は、このようなアルミニウム系部材４１０の主面に形成された開口部４３０に、開口部４３０の内壁に対して間隙４４０を空けて配置されている。この間隙４４０の幅は、例えば、１．４ｍｍ程度である。アルミニウム系部材４１０から露出する銅系部材４２０の表面と、銅系部材４２０が配置されている側のアルミニウム系部材４１０の表面とは、ここでは同じ高さ、即ち面一になっている。銅系部材４２０の大きさ（平面サイズ）は、半導体モジュール１００に用いる半導体デバイス１１０の大きさ（平面サイズ）に基づき、設定される。なお、銅系部材４２０は、第２の実施の形態では、銅（線膨張係数は、１６．７×１０-6／Ｋ）で構成されており、厚さは１．７ｍｍ程度である。
　また、この放熱部材４００は、アルミニウム系部材４１０及び銅系部材４２０を用いているため、全体をアルミニウムやアルミニウム合金で構成した場合に比べ、高い熱伝導性、放熱性を確保することができる。そのため、放熱部材を大型化して放熱性を確保したり、放熱部材と熱的に接続する半導体デバイス１１０の平面サイズを大きくして伝熱面積を増加させることによって放熱性を確保したりすることが不要になる。さらに、この放熱部材４００は、全体を銅または銅合金で構成した場合に比べ、軽量化が図られている。
　このように、放熱部材４００では、アルミニウム系部材４１０と銅系部材４２０を用いることにより、一定の放熱性を確保しつつ、軽量化、小型化、高強度化が図られている。
　上記構成を有する放熱部材４００は、例えば、ダイキャストにより形成することができる。
　次に、放熱部材４００の製造方法について図５を用いて説明する。
　図５は、第２の実施の形態に係る半導体モジュールの放熱部材の形成方法の一例を説明するための図である。
　放熱部材４００の形成では、まず、銅または銅合金を含む、所定サイズ（平面サイズ、厚さ）の平板状の銅系部材４２０を用意し、それらを、アルミニウム系部材４１０形成用の金型８００（上型８１０、下型８２０）内の所定位置に配置する。
　用いる金型８００は、例えば図５に示すように、アルミニウム系部材４１０のフィン４５０の形状に合わせて、予め形成しておく。銅系部材４２０は、金型８００の下型８２０上に載置され、上から上型８１０で覆われる。金型８００内に配置する銅系部材４２０の位置は、例えば、形成する放熱部材４００と熱的に接続する半導体デバイス１１０の配置を基に設定する。
　金型８００内に銅系部材４２０を配置した後は、その金型８００内に、溶融状態のアルミニウムまたはアルミニウム合金を含む材料を圧入する。これにより、上記のように、アルミニウム系部材４１０の一方に複数のフィン４５０が突設され、他方の面側に銅系部材４２０が突出せずに埋設された、放熱部材４００の基本構造が形成される。その後は、金型８００から取り出し、生じたバリ部分をプレス加工等で除去し、開口部４３０内の銅系部材４２０の縁部を除去して間隙４４０を形成する。
　放熱部材４００を、このような方法を用いて形成すると、アルミニウム系部材４１０と銅系部材４２０を、はんだやコンパウンド等の接合材料を別途用いることなく、容易に、一体化することができる。
　なお、放熱部材４００の形成方法は、これに限定されるものではない。例えば、アルミニウム系部材４１０に形成された凹状の開口部４３０に、溶射、溶接、接着等の工法により、開口部４３０の内壁に対して間隙４４０を空けて、銅系部材４２０を接合するようにしてもよい。
　このようにして形成した放熱部材４００の銅系部材４２０に、接合層７２０を介して上記の半導体デバイス１１０を接合し、樹脂ケース６００に収納して半導体モジュール１００が構成される。なお、半導体モジュール１００では、半導体素子２００は、樹脂ケース６００の外部端子６１０とアルミニウムワイヤ２１０を介して電気的に接続されている。また、接合層７２０は、ロウ材、熱伝導性が良好な接着剤等を適用することができるが、第２の実施の形態では、厚さが０．４６ｍｍの、錫とアンチモンを含むはんだ（線膨張係数は、２５×１０-6／Ｋ）で構成されている。
　次に、このような半導体モジュール１００に対して行った熱応力シミュレーションの結果について説明する。
　当該熱応力シミュレーションでは、パワーサイクル試験を模擬して行った。
　パワーサイクル試験では、半導体素子２００に電流をかけて半導体素子２００の動作に伴って発熱させて、各半導体デバイス１１０の中心の下方に対応する放熱部材４００のアルミニウム系部材４１０（アルミニウム合金）の位置Ｐ（図４参照）の温度を計測するようにした。半導体素子２００（シリコン）にかける電流を増加させて、この位置Ｐにおける温度を変化させる。温度が最高温度になると、半導体素子２００にかける電流を減少させて熱を下げる。このような最高温度から最低温度までの温度振幅をΔＴｃ（＝８０℃）とする。
　このような温度を変化させた場合の半導体モジュール１００のＤＣＢ基板３００と銅系部材４２０とを接合する接合層７２０に対する塑性ひずみ振幅を算出した。ここで塑性ひずみ塑性について説明する。
　一般に、はんだの低サイクル疲労寿命は、以下の式（１）で表されるマンソン・コフィン則に従う。
　Δεｐ×Ｎｆｂ＝Ｃ　・・・（１）
　但し、Δεｐは塑性ひずみ振幅、Ｎｆは疲労寿命、Ｃは材質に基づく定数である。
　式（１）によれば、はんだの疲労寿命を延ばすためには、塑性ひずみ振幅を小さくする必要があることが分かる。
　このような理由により、パワーサイクル試験において、接合層７２０の塑性ひずみ振幅を算出して、算出した塑性ひずみ振幅に基づき、疲労寿命がどの程度改善されたのかを知ることができる。
　それでは、次に、パワーサイクル試験における半導体モジュール１００の接合層７２０の塑性ひずみ振幅の算出結果について図６を用いて説明する。
　図６は、第２の実施の形態に係る半導体モジュールの塑性ひずみ振幅を示すグラフである。
　なお、図６では、縦軸は塑性ひずみ振幅に対応している。また、横軸では、左側の棒グラフは銅系部材４２０及び間隙４４０が無い半導体モジュール（比較用）の、右側の棒グラフは銅系部材４２０及び間隙４４０がある半導体モジュール１００の接合層７２０をそれぞれ対応させている。また、半導体モジュール（比較用）は、銅系部材４２０及び間隙４４０が無いだけであって、その他の構成は、半導体モジュール１００と同じ構成である。
　このグラフによれば、放熱部材４００に銅系部材４２０及び間隙４４０がいずれも形成されていない半導体モジュール（比較用）の接合層７２０の塑性ひずみ振幅は、１．１％程度である（グラフの左側）。
　これに対して、放熱部材４００に銅系部材４２０及び間隙４４０のいずれも形成されている半導体モジュール１００の塑性ひずみ振幅は、０．２％超程度である（グラフの右側）。
　この結果によれば、放熱部材４００に銅系部材４２０及び間隙４４０のいずれもが形成された半導体モジュール１００は、それらが形成されていない半導体モジュール（比較用）に対して、疲労寿命が改善したことが分かる。
　半導体モジュール１００の放熱部材４００が、アルミニウム系部材４１０と、アルミニウム系部材４１０の主面に形成された開口部４３０に、線膨張係数がＤＣＢ基板３００以上の銅系部材４２０とを有するようにした。さらに、当該放熱部材４００の銅系部材４２０に対して、ＤＣＢ基板３００の他方の主面が接合層７２０を介して接続されるようにした。これにより、接合層７２０の上下に配置された部材間の線膨張係数の差を低減することで、接合層７２０に発生する熱応力を低減できるので接合層７２０に対するクラック、剥離等の発生を減少させることができる。
　さらに、アルミニウム系部材４１０の開口部４３０の内壁と銅系部材４２０との間には間隙４４０を設けていることから、熱の変動に応じて銅系部材４２０を自由に延伸させることができ、また、銅系部材４２０に対するアルミニウム系部材４１０の内壁からの応力の伝搬を抑制することができるようになる。これにより、銅系部材４２０は自由に変形できることから、接合層７２０の変形にある程度追随するために、接合層７２０に対する応力を低減して、接合層７２０に対するクラック、剥離等の発生を減少させることができる。
　このような理由により、半導体モジュール１００では、接合層７２０の疲労寿命を向上させることが可能となった。
　次に、このような半導体モジュール１００に対して比較のための半導体モジュールの一例について図７を用いて説明する。
　図７は、半導体モジュールの断面図（比較例）である。
　半導体モジュール１０００は、半導体モジュール１００（図４）において、放熱部材１４００のアルミニウム系部材４１０に形成された開口部４３０に、間隙を空けずに、銅系部材４２０が形成されたものである。他の構成については半導体モジュール１００と同じ構成である。
　このような半導体モジュール１０００においても、上記と同様に、パワーサイクル試験（温度振幅ΔＴｃ＝８０℃）を模擬して熱応力シミュレーションを行った。
　この熱応力シミュレーションによる、パワーサイクル試験における半導体モジュール１０００の接合層７２０の塑性ひずみ振幅の算出結果について図８を用いて説明する。
　図８は、半導体モジュールの塑性ひずみ振幅を示すグラフ（比較例）である。
　なお、図８でも、縦軸は塑性ひずみ振幅に対応している。また、横軸では、左側の棒グラフは放熱部材４００に銅系部材４２０及び間隙４４０が無い半導体モジュール（比較用）の、右側の棒グラフは放熱部材１４００に銅系部材４２０のみがある半導体モジュール１０００の接合層７２０をそれぞれ対応させている。また、左側の棒グラフに対応する半導体モジュール（比較用）は、図６で説明した通りである。
　このグラフによれば、図７に示した放熱部材１４００に間隙が形成されていない半導体モジュール１０００の接合層７２０の塑性ひずみ振幅は、０．４％超程度（グラフの右側）であり、半導体モジュール（比較用）に対して、疲労寿命が改善していることが分かる。
　一方、半導体モジュール１０００の接合層７２０の塑性ひずみ振幅と、半導体モジュール１００（図６右側）の接合層７２０の塑性ひずみ振幅とを比較すると、間隙４４０をさらに備える半導体モジュール１００の方が、塑性ひずみ振幅が小さく、疲労寿命がより改善されていることが分かる。
　半導体モジュール１０００の放熱部材１４００には、アルミニウム系部材４１０の主面に形成された開口部４３０に、線膨張係数がＤＣＢ基板３００以上の銅系部材４２０を有するようにした。これにより、接合層７２０の上下に配置された部材間の線膨張係数の差を低減することで、接合層７２０に発生する熱応力を低減できるので、接合層７２０に対するクラック、剥離等の発生を減少させることができる。このため、半導体モジュール１０００の接合層７２０の疲労寿命は、半導体モジュール（比較用）のそれよりも改善できたことが考えられる。
　しかしながら、半導体モジュール１０００の放熱部材１４００には、アルミニウム系部材４１０の主面に形成された開口部４３０に、間隙を空けずに、線膨張係数がＤＣＢ基板３００以上の銅系部材４２０を配置するようにした。このため、加熱された銅系部材４２０は、自由に延伸できず、また、アルミニウム系部材４１０の内壁から応力が伝搬される。これにより、加熱された接合層７２０の変形に追随できなくなるために、接合層７２０に対して応力を加えてしまい、接合層７２０にクラック、剥離等の損傷を与えてしまう。このような理由により、半導体モジュール１０００の接合層７２０の疲労寿命は、図６に示した半導体モジュール１００の接合層７２０の疲労寿命ほど改善されていないことが考えられる。
　このように半導体モジュール１００は、放熱部材４００がアルミニウム系部材４１０と、アルミニウム系部材４１０の主面に形成された開口部４３０に、開口部４３０の内壁に対して間隙４４０を空けて設けられた、線膨張係数がＤＣＢ基板３００以上の銅系部材４２０とを有する。当該放熱部材４００では、ＤＣＢ基板３００の他方の主面が接合層７２０を介して銅系部材４２０に接続されるようにした。これにより、接合層７２０の上下に配置された部材間の線膨張係数の差を低減することで、接合層７２０に発生する熱応力を低減できるので、接合層７２０が受ける応力が低減し、接合層７２０に対するクラック、剥離等の発生を減少させることができる。
　また、アルミニウム系部材４１０の開口部４３０の内壁と銅系部材４２０との間に間隙４４０が設けられていることから、銅系部材４２０は自由に延伸でき、銅系部材４２０に対するアルミニウム系部材４１０の内壁からの応力の伝搬が抑制されるようになる。これにより、銅系部材４２０は自由に変形できることから、自身に対する応力を緩和でき、また、接合層７２０の膨張に追随して、接合層７２０に対する応力を低減することができる。
　したがって、このような半導体モジュール１００は信頼性が向上するようになる。
　なお、上述した実施の形態は、本発明を具体化した例を示すものであり、したがって本発明はこれらの実施の形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能である。例えば、間隙４４０を、図３に示したように、アルミニウム系部材４１０（開口部４３０）の内壁と銅系部材４２０（図示せず）の側部との間の距離がほぼ一定になるようにしてもよいし、アルミニウム系部材４１０の形状やその変形の態様に応じて、例えばアルミニウム系部材４１０の長手方向の間隙を短手方向の間隙より大きくしてもよい。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
　１０　半導体モジュール
　２０　半導体素子
　３０　回路基板
　４０　放熱部材
　４１　第１部材
　４２　第２部材
　４３　開口部
　４４　間隙
　５０　接合部材
　６０　収納部

Claims (6)

  1. 　半導体素子を備える半導体モジュールにおいて、
    　一方の主面に前記半導体素子が設置された回路基板と、
    　第１部材と、前記第１部材の主面に形成された凹状の開口部に、前記開口部の内壁に間隙を空けて設けられた、線膨張係数が前記回路基板以上の第２部材とを有する放熱部材と、
    　を備え、
    　前記回路基板の他方の主面が前記第２部材に接合部材を介して接続されていることを特徴とする半導体モジュール。
  2. 　前記第２部材の線膨張係数は、前記第１部材の線膨張係数よりも小さい、
    　ことを特徴とする請求の範囲第１項記載の半導体モジュール。
  3. 　前記第１部材は、アルミニウムまたはアルミニウム合金、
    　前記第２部材は、銅または銅合金、
    　であることを特徴とする請求の範囲第２項記載の半導体モジュール。
  4. 　前記回路基板は、一方の主面に金属層が接続された絶縁基板と、前記絶縁基板の他方の主面に形成された回路層と、
    　を有することを特徴とする請求の範囲第１項記載の半導体モジュール。
  5. 　前記接合部材の線膨張係数は、前記回路基板及び前記第２部材の線膨張係数よりも大きいことを特徴とする請求の範囲第１項記載の半導体モジュール。
  6. 　前記接合部材は、錫と、アンチモンを含む、
    　ことを特徴とする請求の範囲第５項記載の半導体モジュール。
PCT/JP2013/070211 2012-09-19 2013-07-25 半導体モジュール WO2014045711A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012205378 2012-09-19
JP2012-205378 2012-09-19

Publications (1)

Publication Number Publication Date
WO2014045711A1 true WO2014045711A1 (ja) 2014-03-27

Family

ID=50341037

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/070211 WO2014045711A1 (ja) 2012-09-19 2013-07-25 半導体モジュール

Country Status (1)

Country Link
WO (1) WO2014045711A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020072102A (ja) * 2018-10-29 2020-05-07 京セラ株式会社 パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110872A (ja) * 2000-09-27 2002-04-12 Kyocera Corp 配線基板および配線基板モジュール
JP2009135392A (ja) * 2007-11-06 2009-06-18 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
WO2011024377A1 (en) * 2009-08-25 2011-03-03 Fuji Electric Systems Co., Ltd. Semiconductor module and heat radiation member
JP2012160548A (ja) * 2011-01-31 2012-08-23 Toyota Central R&D Labs Inc 絶縁基板とその絶縁基板を有するパワーモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110872A (ja) * 2000-09-27 2002-04-12 Kyocera Corp 配線基板および配線基板モジュール
JP2009135392A (ja) * 2007-11-06 2009-06-18 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
WO2011024377A1 (en) * 2009-08-25 2011-03-03 Fuji Electric Systems Co., Ltd. Semiconductor module and heat radiation member
JP2012160548A (ja) * 2011-01-31 2012-08-23 Toyota Central R&D Labs Inc 絶縁基板とその絶縁基板を有するパワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020072102A (ja) * 2018-10-29 2020-05-07 京セラ株式会社 パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置

Similar Documents

Publication Publication Date Title
US9881846B2 (en) Semiconductor device
US10461012B2 (en) Semiconductor module with reinforcing board
KR20170026557A (ko) 파워 모듈용 기판 유닛 및 파워 모듈
JP2007173680A (ja) 半導体装置
JP2013500580A (ja) 半導体モジュール及び放熱部材
JP4989552B2 (ja) 電子部品
WO2018146933A1 (ja) 半導体装置及び半導体装置の製造方法
JP6391527B2 (ja) パワー半導体モジュール
JP5954409B2 (ja) 放熱フィン付き半導体モジュール
JP5854011B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2015090965A (ja) 半導体装置
US9859195B1 (en) Semiconductor device
JPWO2016158020A1 (ja) 半導体モジュール
JP6048238B2 (ja) 電子装置
JP4458028B2 (ja) 半導体装置
JP6406996B2 (ja) 半導体装置
JP5477157B2 (ja) 半導体装置
JP2019016686A (ja) 半導体モジュール
JP6183556B2 (ja) 冷却器一体型半導体モジュール
JP2008124187A (ja) パワーモジュール用ベース
JP2008124187A6 (ja) パワーモジュール用ベース
WO2014045711A1 (ja) 半導体モジュール
JP4375299B2 (ja) パワー半導体装置
JP5987634B2 (ja) パワー半導体モジュール
JP6316219B2 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13838507

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13838507

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP