JP6504971B2 - 半導体チップテスト装置および半導体チップテスト方法 - Google Patents

半導体チップテスト装置および半導体チップテスト方法 Download PDF

Info

Publication number
JP6504971B2
JP6504971B2 JP2015162476A JP2015162476A JP6504971B2 JP 6504971 B2 JP6504971 B2 JP 6504971B2 JP 2015162476 A JP2015162476 A JP 2015162476A JP 2015162476 A JP2015162476 A JP 2015162476A JP 6504971 B2 JP6504971 B2 JP 6504971B2
Authority
JP
Japan
Prior art keywords
subject
gas
semiconductor chip
insulating
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015162476A
Other languages
English (en)
Other versions
JP2017040561A (ja
Inventor
保志 高木
保志 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015162476A priority Critical patent/JP6504971B2/ja
Publication of JP2017040561A publication Critical patent/JP2017040561A/ja
Application granted granted Critical
Publication of JP6504971B2 publication Critical patent/JP6504971B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体チップのテスト装置およびテスト方法に関するものである。
従来の半導体チップテストでは、半導体チップの終端部がシュリンクされ、電極間の距離が短くなると、耐圧試験または遮断試験などの高電圧印加測定時に半導体チップの終端部で放電が起きるなどの問題があった。
例えば、特許文献1には、次のようなプローブ装置が開示されている。被検査チップのおもて側電極(ゲート電極およびソース電極)にそれぞれ対応するプローブ針の先端が接触している状態では、環状突起部の頂部がコンタクトプレートの下面に接触または近接して、コンタクトプレートと載置台との間の隙間が少なくとも雰囲気に関して塞がるようになっている。そして、ガス供給機構からのガス供給により囲繞室内に形成される正圧雰囲気の圧力をさらに効率的に高くすることで、半導体デバイスの電気的特性検査をウエハレベルで行う際にウエハ表面付近でスパーク(放電)が発生することを簡便かつ効率的に防止している。
特開2015−35577号公報
しかしながら、半導体チップの表面に異物が付着している場合、半導体チップの電気的特性の測定時に高電圧側のチップ端部とGND側のチップ表面電極間に電流経路が発生し放電する可能性がある。
そこで、本発明は、被検体の電気的特性の測定時に放電の発生を抑制することが可能な技術を提供することを目的とする。
本発明に係る半導体チップテスト装置は、被検体である半導体チップが載置される下治具と、前記被検体の表面に接触させて前記被検体の電気的特性を測定するためのコンタクトピンと、前記被検体の上側に配置され、かつ、前記コンタクトピンが固定される上治具と、前記被検体の側面を囲む位置に配置され、かつ、前記上治具と前記下治具とで前記被検体を密閉可能な絶縁壁と、前記上治具に対して上下方向に貫通状に形成され、前記被検体の表面に向けて絶縁性ガスを噴出可能に配置されるガス噴出口と、前記ガス噴出口に前記絶縁性ガスを供給するガス供給部とを備え、前記ガス供給部は、前記被検体が前記下治具に載置されかつ前記被検体が密閉されていない状態で、予め定められた周期で前記絶縁性ガスを前記ガス噴出口に供給して前記被検体の表面に向けて前記絶縁性ガスを噴出し、前記被検体が密閉された状態で、密閉された空間が予め定められた圧力になるまで前記絶縁性ガスを前記ガス噴出口に供給して噴出するものである。
また、本発明に係る他の半導体チップテスト装置は、被検体である半導体チップが載置される下治具と、前記被検体の表面に接触させて前記被検体の電気的特性を測定するためのコンタクトピンと、前記被検体の上側に配置され、かつ、前記コンタクトピンが固定される上治具と、前記被検体の側面を囲む位置に配置され、かつ、前記上治具と前記下治具とで前記被検体を密閉可能な絶縁壁と、前記被検体が密閉された状態で、密閉された空間の空気を排気し負圧にする排気部と、前記上治具において、前記被検体の表面に向けて絶縁性ガスを噴出可能に配置されるガス噴出口と、前記ガス噴出口に前記絶縁性ガスを供給するガス供給部とを備え、前記ガス供給部は、前記排気部により排気を行う前であって、前記被検体が前記下治具に載置されかつ前記被検体が密閉されていない状態で、予め定められた周期で前記絶縁性ガスを前記ガス噴出口に供給するものである。
また、本発明に係る半導体チップテスト方法は、被検体が下治具に載置されかつ前記被検体が密閉されていない状態で、上治具に対して上下方向に貫通状に形成されたガス噴出口から前記被検体である半導体チップの表面に向けて予め定められた周期で絶縁性ガスを噴出する工程と、前記被検体の上側に配置された上治具と、前記下治具と、前記被検体の側面を囲む位置に配置された絶縁壁とで前記被検体を密閉する工程と、密閉された空間が予め定められた圧力になるまで前記絶縁性ガスを前記ガス噴出口に供給して噴出する工程と、前記被検体を密閉した状態で前記被検体の電気的特性を測定する工程とを備えるものである。
また、本発明に係る他の半導体チップテスト方法は、被検体が下治具に載置されかつ前記被検体が密閉されていない状態で、上治具に形成されたガス噴出口から前記被検体である半導体チップの表面に向けて予め定められた周期で絶縁性ガスを噴出する工程と、前記被検体である半導体チップが載置された前記下治具と、前記被検体の上側に配置された前記上治具と、前記被検体の側面を囲む位置に配置された絶縁壁とで前記被検体を密閉する工程と、密閉された空間の空気を排気し負圧にする工程と、前記密閉された空間を負圧にした状態で前記被検体の電気的特性を測定する工程とを備えるものである。
本発明によれば、ガス供給部は、被検体が下治具に載置されかつ被検体が密閉されていない状態で、予め定められた周期で絶縁性ガスをガス噴出口に供給する。
したがって、被検体の表面に異物が付着している場合、被検体の電気的特性の測定時に被検体の端部と表面との間に電流経路が生じ放電する可能性があるが、ガス噴出口から予め定められた周期で絶縁性ガスが被検体の表面に向けて噴出される。これにより、被検体の表面に付着した異物を除去することができるため、被検体の電気的特性の測定時に放電が発生することを抑制できる。
実施の形態1に係る半導体チップテスト装置(コンタクト前)の断面図である。 半導体チップテスト装置(コンタクト時)の断面図である。 下治具の平面図である。 上治具の底面図である。
<実施の形態1>
本発明の実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る半導体チップテスト装置の断面図であり、コンタクト前、すなわち、半導体チップの電気的特性の測定における直前の状態を示す図である。図2は、半導体チップテスト装置の断面図であり、コンタクト時、すなわち、半導体チップの電気的特性の測定時の状態を示す図である。図3は、下治具8の平面図であり、図4は、上治具7の底面図である。
図1に示すように、下治具8、コンタクトピン1、上治具7、絶縁壁3、ガス噴出口2、ガス供給部12、排気口4、吸着口5、および排気部14を備えている。
図1と図3に示すように、下治具8は、被検体である半導体チップ6を載置するための台座である。下治具8には、排気口4および吸着口5が設けられている。吸着口5は、下治具8に対して上下方向に貫通状に形成され、吸着口5の一端は、下治具8における半導体チップ6が載置される領域の内側に形成されている。吸着口5の他端は、排気管14aを介して排気部14と接続され、排気部14の駆動により吸着口5を介して半導体チップ6を吸着して固定する。排気口4は、下治具8に対して上下方向に貫通状に形成され、排気口4の一端は、下治具8における半導体チップ6が載置される領域の外側に設けられている。排気口4の他端は、排気管14aを介して排気部14と接続され、排気部14の駆動により半導体チップ6の周辺の空気を排気する。
図1と図4に示すように、上治具7は、半導体チップ6の上側、すなわち、下治具8の上側に配置され、下治具8に対して上下方向に昇降可能に構成されている。上治具7には、コンタクトピン1、ガス噴出口2、および絶縁壁3が設けられている。コンタクトピン1は、下治具8に載置された半導体チップ6の表面に接触させて半導体チップ6の電気的特性を測定するための部材である。コンタクトピン1は、上治具7における半導体チップ6が載置される領域の内側に対応する位置に固定されている。ここで、電気的特性の測定とは、耐圧試験または遮断試験などの高電圧印加測定を含むものである。
絶縁壁3は、上治具7の下面に配置されている。より具体的には、上治具7の下面に溝(図示省略)が形成されており、溝に絶縁壁3が装着されている。また、絶縁壁3は、図3に示すように、平面視にて、半導体チップ6と排気口4よりも外側に配置されており、すなわち、絶縁壁3は、半導体チップ6の側面を囲む位置に配置されている。絶縁壁3は、上治具7とともに下治具8に対して昇降可能に構成されている。図2に示すように、半導体チップ6は、上治具7が下降位置に位置する状態で上治具7と下治具8と絶縁壁3とで密閉される。
ガス噴出口2は、上治具7に対して上下方向に貫通状に形成され、ガス噴出口2の一端は、下治具8に載置された半導体チップ6の表面に向けられている。より具体的には、ガス噴出口2は複数(例えば2つ)設けられ、一方は、図1において半導体チップ6の中心に対して左上に配置され右下に向けられている。他方は、図1において半導体チップ6の中心に対して右上に配置され左下に向けられている。ガス噴出口2の他端は供給管12aを介してガス供給部12と接続されている。ガス供給部12は、ガス噴出口2に絶縁性ガスを供給し、ガス噴出口2から半導体チップ6の表面に向けて絶縁性ガスを噴出させる。ここで、絶縁性ガスとは、例えばSF6(六フッ化硫黄)である。
次に、半導体チップテスト方法について説明する。最初に、上治具7が上昇位置に位置する状態(すなわち、半導体チップ6が密閉されていない状態)で、ガス噴出口2から下治具8に載置された半導体チップ6の表面に向けて予め定められた周期で絶縁性ガスを噴出する(工程a)。ガス噴出口2から半導体チップ6の表面に向けて絶縁性ガスを噴出することで、半導体チップ6の表面に付着している異物が除去される。ここで、絶縁性ガスの噴出の周期は、例えば5Hzから30Hz程度である。また、絶縁性ガスの噴出時間は例えば1秒程度であり、噴出量は例えば1600Paから3200Pa程度の圧力である。
次に、上治具7を下降させて、上治具7が下降位置に到達すると、コンタクトピン1の先端が半導体チップ6の表面に接触すると同時に絶縁壁3の下端が下治具8の表面に接触する。これにより、上治具7と下治具8と絶縁壁3とで半導体チップ6が密閉される(工程b)。
ここで、コンタクトピン1として先端が収縮できるようスプリングを兼ね備えたピンが採用されている。半導体チップ6の厚みのばらつきにより、コンタクトピン1の先端が半導体チップ6の表面に接触していない、または絶縁壁3が下治具8の表面に接触していないことを防ぐためである。また、絶縁壁3として柔らかい部材が採用されている。
次に、ガス供給部12は、上治具7と下治具8と絶縁壁3とで密閉された空間が予め定められた圧力になるまで絶縁性ガスを供給する。ここで、予め定められた圧力とは、例えば0.3MPaから0.6MPa程度である。
次に、密閉された空間を絶縁性ガスにより予め定められた圧力にした状態で、半導体チップ6の電気的特性を測定する(工程c)。半導体チップ6の電気的特性の測定時に最も放電が発生しやすい場所は、電圧を印加したときの高電位面とGND面の最短距離である、半導体チップ6の高電圧印加電極端部とGND電極端部との間である。半導体チップ6を密閉した空間に絶縁性ガスを満たすことで、半導体チップ6における高電圧印加電極端部とGND電極端部との間の絶縁性を高めることができる。これにより、半導体チップ6の電気的特性の測定時に放電が発生することを一層抑制できる。
しかし、ウエハプロセス性能およびウエハ材料の性質向上に伴い、半導体チップ6の終端部がシュリンクされることで電極間の距離が短くなり、絶縁性ガスを満たしても放電する可能性がある。その場合は、絶縁性ガスの圧力を高くすることで放電を抑制することができる。
測定後、排気部14は、密閉された空間に存在する絶縁性ガスを下治具8に設けられた排気口4を介して排気する。なお、絶縁性ガスは下治具8の排気口4から排出されるが、排出された絶縁性ガスを回収し、再度、ガス供給部12から絶縁性ガスを供給する、すなわち絶縁性ガスを再使用することで、絶縁性ガスの使用量を削減することができる。また、半導体チップ6の吸着と絶縁性ガスの排気について1つの排気部14が行うことで、装置の小型化および軽量化を図ることができ、ひいては装置の低コスト化を図ることができる。
なお、ガス供給部12が、上治具7と下治具8と絶縁壁3とで密閉された空間が予め定められた圧力になるまで絶縁性ガスを供給する工程は必須ではなく、この工程を省略することも可能である。
以上のように、実施の形態1に係る半導体チップテスト装置および半導体チップテスト方法では、ガス供給部12は、被検体である半導体チップ6が下治具8に載置されかつ半導体チップ6が密閉されていない状態で、予め定められた周期で絶縁性ガスをガス噴出口2に供給する。
したがって、半導体チップ6の表面に異物が付着している場合、半導体チップ6の電気的特性の測定時に半導体チップ6の端部と表面との間に電流経路が生じ放電する可能性があるが、ガス噴出口2から予め定められた周期で絶縁性ガスが半導体チップ6の表面に向けて噴出される。これにより、半導体チップ6の表面に付着した異物を除去することができるため、半導体チップ6の電気的特性の測定時に放電が発生することを抑制できる。
ガス供給部12は、予め定められた周期で絶縁性ガスをガス噴出口2に供給した後であって、半導体チップ6が密閉された状態で、密閉された空間が予め定められた圧力になるまで絶縁性ガスをガス噴出口2に供給する。
したがって、半導体チップ6を密閉した空間に絶縁性ガスを満たすことで、半導体チップ6における高電圧印加電極端部とGND電極端部との間の絶縁性を高めることができる。これにより、半導体チップ6の電気的特性の測定時に放電が発生することを一層抑制できる。
<実施の形態2>
次に、図1と図2を用いて、実施の形態2に係る半導体チップテスト装置および半導体チップテスト方法について説明する。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態2に係る半導体チップテスト装置は、実施の形態1に係る半導体チップテスト装置と同じ構成であるが、排気部14の機能が実施の形態1の場合と異なっており、排気部14は、半導体チップ6が密閉された状態で、密閉された空間の空気を排気し負圧にする。
次に、半導体チップテスト方法について説明する。最初に、図1と図2に示すように、上治具7を下降させて、上治具7が下降位置に到達すると、コンタクトピン1の先端が半導体チップ6の表面に接触すると同時に絶縁壁3の下端が下治具8の表面に接触する。これにより、上治具7と下治具8と絶縁壁3とで半導体チップ6が密閉される(工程d)。
次に、排気部14は、半導体チップ6が密閉された状態で、密閉された空間の空気を排気口4から排気させることで密閉された空間を負圧にする(工程e)。密閉された空間を負圧にすることで、半導体チップ6の表面に付着した異物が除去され、除去された異物は密閉された空間から排気口4を介して排出される。次に、密閉された空間を負圧にした状態で、半導体チップ6の電気的特性を測定する(工程f)。
以上のように、実施の形態2に係る半導体チップテスト装置および半導体チップテスト方法では、排気部14は被検体が密閉された状態で、密閉された空間の空気を排気し負圧にする。したがって、負圧にすることで、半導体チップ6の表面に付着した異物を除去し、除去した異物を密閉された空間から排気口4を介して排出することができるため、半導体チップ6の電気的特性の測定時に放電が発生することを抑制できる。
また、実施の形態2では、工程dを行う前に、実施の形態1の工程aを行うことも可能である。具体的には、ガス供給部12は、排気部14により排気を行う前であって、半導体チップ6が下治具8に載置されかつ半導体チップ6が密閉されていない状態で、予め定められた周期で絶縁性ガスをガス噴出口2に供給する。この場合、半導体チップ6の電気的特性の測定前にも、半導体チップ6の表面に付着した異物を除去することができるため、密閉された空間を負圧にした場合のみよりも、半導体チップ6の電気的特性の測定時に放電が発生することを一層抑制できる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 コンタクトピン、2 ガス噴出口、3 絶縁壁、6 半導体チップ、7 上治具、8 下治具、12 ガス供給部、14 排気部。

Claims (5)

  1. 被検体である半導体チップが載置される下治具と、
    前記被検体の表面に接触させて前記被検体の電気的特性を測定するためのコンタクトピンと、
    前記被検体の上側に配置され、かつ、前記コンタクトピンが固定される上治具と、
    前記被検体の側面を囲む位置に配置され、かつ、前記上治具と前記下治具とで前記被検体を密閉可能な絶縁壁と、
    前記上治具に対して上下方向に貫通状に形成され、前記被検体の表面に向けて絶縁性ガスを噴出可能に配置されるガス噴出口と、
    前記ガス噴出口に前記絶縁性ガスを供給するガス供給部と、
    を備え、
    前記ガス供給部は、前記被検体が前記下治具に載置されかつ前記被検体が密閉されていない状態で、予め定められた周期で前記絶縁性ガスを前記ガス噴出口に供給して前記被検体の表面に向けて前記絶縁性ガスを噴出し、前記被検体が密閉された状態で、密閉された空間が予め定められた圧力になるまで前記絶縁性ガスを前記ガス噴出口に供給して噴出する、半導体チップテスト装置。
  2. 被検体である半導体チップが載置される下治具と、
    前記被検体の表面に接触させて前記被検体の電気的特性を測定するためのコンタクトピンと、
    前記被検体の上側に配置され、かつ、前記コンタクトピンが固定される上治具と、
    前記被検体の側面を囲む位置に配置され、かつ、前記上治具と前記下治具とで前記被検体を密閉可能な絶縁壁と、
    前記被検体が密閉された状態で、密閉された空間の空気を排気し負圧にする排気部と、
    前記上治具において、前記被検体の表面に向けて絶縁性ガスを噴出可能に配置されるガス噴出口と、
    前記ガス噴出口に前記絶縁性ガスを供給するガス供給部と、
    え、
    前記ガス供給部は、前記排気部により排気を行う前であって、前記被検体が前記下治具に載置されかつ前記被検体が密閉されていない状態で、予め定められた周期で前記絶縁性ガスを前記ガス噴出口に供給する、半導体チップテスト装置。
  3. 被検体が下治具に載置されかつ前記被検体が密閉されていない状態で、上治具に対して上下方向に貫通状に形成されたガス噴出口から前記被検体である半導体チップの表面に向けて予め定められた周期で絶縁性ガスを噴出する工程と、
    記被検体の上側に配置された上治具と、前記下治具と、前記被検体の側面を囲む位置に配置された絶縁壁とで前記被検体を密閉する工程と、
    密閉された空間が予め定められた圧力になるまで前記絶縁性ガスを前記ガス噴出口に供給して噴出する工程と、
    記被検体を密閉した状態で前記被検体の電気的特性を測定する工程と、
    を備える、半導体チップテスト方法。
  4. 被検体が下治具に載置されかつ前記被検体が密閉されていない状態で、上治具に形成されたガス噴出口から前記被検体である半導体チップの表面に向けて予め定められた周期で絶縁性ガスを噴出する工程と、
    前記被検体である半導体チップが載置された前記下治具と、前記被検体の上側に配置された前記上治具と、前記被検体の側面を囲む位置に配置された絶縁壁とで前記被検体を密閉する工程と、
    閉された空間の空気を排気し負圧にする工程と、
    前記密閉された空間を負圧にした状態で前記被検体の電気的特性を測定する工程と、
    を備える、半導体チップテスト方法。
  5. 前記密閉された空間に存在する前記絶縁性ガスを回収し、回収された前記絶縁性ガスを前記ガス噴出口から前記被検体の表面に向けて噴出する工程をさらに備える、請求項3又は請求項4に記載の半導体チップテスト方法。
JP2015162476A 2015-08-20 2015-08-20 半導体チップテスト装置および半導体チップテスト方法 Active JP6504971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015162476A JP6504971B2 (ja) 2015-08-20 2015-08-20 半導体チップテスト装置および半導体チップテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015162476A JP6504971B2 (ja) 2015-08-20 2015-08-20 半導体チップテスト装置および半導体チップテスト方法

Publications (2)

Publication Number Publication Date
JP2017040561A JP2017040561A (ja) 2017-02-23
JP6504971B2 true JP6504971B2 (ja) 2019-04-24

Family

ID=58203752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015162476A Active JP6504971B2 (ja) 2015-08-20 2015-08-20 半導体チップテスト装置および半導体チップテスト方法

Country Status (1)

Country Link
JP (1) JP6504971B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624767B2 (en) 2020-10-27 2023-04-11 Mitsubishi Electric Corporation Semiconductor test apparatus and semiconductor test method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7038605B2 (ja) * 2018-06-01 2022-03-18 三菱電機株式会社 半導体装置の評価装置、および、半導体装置の評価方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106050A (ja) * 1988-10-14 1990-04-18 Matsushita Electric Ind Co Ltd 半導体装置の測定方法およびプローブ装置
JPH0637121A (ja) * 1992-07-16 1994-02-10 Hitachi Ltd 異物除去方法および装置
JP3535728B2 (ja) * 1998-02-23 2004-06-07 松下電器産業株式会社 半導体集積回路の検査装置
JP3979737B2 (ja) * 1998-11-25 2007-09-19 宮崎沖電気株式会社 電気的特性測定用装置および電気的特性測定方法
JP2007050352A (ja) * 2005-08-18 2007-03-01 Fujifilm Corp 撮像素子の異物除去方法及び撮像素子の異物除去装置
WO2012026036A1 (ja) * 2010-08-27 2012-03-01 株式会社アドバンテスト 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置
JP2012189674A (ja) * 2011-03-09 2012-10-04 Seiko Epson Corp 電気光学装置の製造方法、および電気光学装置用素子基板検査装置
JP2013030647A (ja) * 2011-07-29 2013-02-07 Sharp Corp 高電圧試験方法
US9057757B2 (en) * 2011-08-21 2015-06-16 Bruker Nano, Inc. Testing of electroluminescent semiconductor wafers
JP2013258386A (ja) * 2012-06-14 2013-12-26 Sharp Corp 検査装置
JP6084469B2 (ja) * 2013-01-28 2017-02-22 三菱電機株式会社 半導体評価装置および半導体評価方法
JP6289962B2 (ja) * 2013-07-11 2018-03-07 東京エレクトロン株式会社 プローブ装置
JP6040898B2 (ja) * 2013-09-09 2016-12-07 豊田合成株式会社 Iii 族窒化物半導体発光素子の製造方法および製造装置および基板のクリーニング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624767B2 (en) 2020-10-27 2023-04-11 Mitsubishi Electric Corporation Semiconductor test apparatus and semiconductor test method

Also Published As

Publication number Publication date
JP2017040561A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
KR101799990B1 (ko) 프로브 장치
JP6084469B2 (ja) 半導体評価装置および半導体評価方法
JP2009002820A (ja) スパークプラグ用絶縁体の検査方法
JP6504971B2 (ja) 半導体チップテスト装置および半導体チップテスト方法
TWI494575B (zh) Check the device
TW201333472A (zh) 半導體試驗裝置
KR20150022803A (ko) 기판 검사 장치
US10120011B2 (en) Test unit
JP6378423B2 (ja) 検査装置用コンタクトプローブ
CN111223792A (zh) 化学液体供应装置和具有其的半导体处理装置
US10295591B2 (en) Method and device for testing wafers
WO2014112215A1 (ja) 耐圧測定装置および耐圧測定方法
JP2009506915A (ja) 移動式金型洗浄装置及び金型洗浄方法
JP2022542469A (ja) 電線の試験装置
CN114859199A (zh) 用于半导体器件高压测试装置的辅助机构和测试方法
KR101371982B1 (ko) 유체 및 진공을 이용한 테스트 시스템 및 그 방법
JP2019212707A (ja) 半導体装置の評価装置、および、半導体装置の評価方法
JP6223317B2 (ja) 半導体検査装置および半導体検査方法
CN117146893B (zh) 一种气密性绝缘检测装置及其检测方法
JP2016004912A (ja) 測定装置、測定方法
JP2014020933A (ja) 部分放電試験装置および部分放電試験方法
JP2013021021A (ja) パワーモジュールの製造方法
US10566158B2 (en) Method for reconditioning of vacuum interrupters
TW202232618A (zh) 評估晶圓與靜電卡盤之間的接觸
KR102456573B1 (ko) 초소형 엑스선발생장치의 엑스선헤드의 쉴드형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190326

R150 Certificate of patent or registration of utility model

Ref document number: 6504971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250