WO2012026036A1 - 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置 - Google Patents
半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置 Download PDFInfo
- Publication number
- WO2012026036A1 WO2012026036A1 PCT/JP2010/064608 JP2010064608W WO2012026036A1 WO 2012026036 A1 WO2012026036 A1 WO 2012026036A1 JP 2010064608 W JP2010064608 W JP 2010064608W WO 2012026036 A1 WO2012026036 A1 WO 2012026036A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor wafer
- probe card
- testing
- holding member
- sealed space
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Definitions
- the present invention relates to a semiconductor wafer test method for testing an electronic device under test such as an integrated circuit element formed on a semiconductor wafer (hereinafter also referred to as DUT (Device (Under Test)) using a probe card, and
- DUT Device (Under Test)
- the present invention relates to a semiconductor wafer transfer apparatus and a semiconductor wafer test apparatus used for testing.
- a probe card used for a DUT test in a wafer state for example, a cantilever type probe card having a probe needle and a vertical type probe card having a pogo pin are conventionally known (for example, see Patent Document 1). ).
- the semiconductor wafer in order to ensure electrical contact between the contact of the probe card and the electrode of the semiconductor wafer, the semiconductor wafer is moved toward the probe card by a predetermined amount ( (For example, 100 ⁇ m) It is necessary to push up (overdrive).
- a predetermined amount (For example, 100 ⁇ m) It is necessary to push up (overdrive).
- a prober having a chuck for sucking and holding a semiconductor wafer and a Z stage for raising and lowering the chuck is used in a semiconductor wafer test using the probe card.
- the problem to be solved by the present invention is to provide a semiconductor wafer test method, a semiconductor wafer transfer apparatus, and a semiconductor wafer test apparatus capable of reducing the cost.
- a method for testing a semiconductor wafer according to the present invention is a method for testing a semiconductor wafer using a probe card, wherein a sealed space is formed between the holding member for holding the semiconductor wafer and the probe card.
- a sealing step; a decompression step of decompressing the sealed space; and a moving step of moving the holding member by a predetermined amount toward the probe card in a state where the sealed space is decompressed (See claim 1).
- the probe card may include a cantilever type probe card or a vertical type probe card (see claim 2).
- the semiconductor wafer testing method includes a detection step of detecting electrical contact between the semiconductor wafer and the probe card, and the moving step is performed based on a detection result in the detection step. It may include moving a member toward the probe card (see claim 3).
- the moving step may include advancing the holding member toward the probe card by moving means for moving the holding member (see claim 4).
- the depressurization step is performed so that the adsorption force (F P ) generated along with the depressurization in the sealed space is equal to or less than a necessary pressing force (F N ) required for pressing the probe card ( F P ⁇ F N ), and may include reducing the pressure in the sealed space (see claim 5).
- the moving step may include retreating the contact means that is in contact with the holding member (see claim 6).
- the adsorption force (F P ) generated with the pressure reduction in the sealed space is larger than the necessary pressing force (F N ) required for pressing the probe card. (F P > F N ), which may include reducing the pressure in the sealed space (see claim 7).
- a semiconductor wafer transfer device is a semiconductor wafer transfer device used for testing a semiconductor wafer using a probe card, the holding member holding the semiconductor wafer, the probe card, and the holding member A sealing means for forming a sealed space between them, a decompressing means for decompressing the sealed space, and a movement for moving the holding member relative to the probe card in a state where the sealed space is decompressed by the decompressing means. Means (refer to claim 8).
- the probe card may include a cantilever type probe card or a vertical type probe card (see claim 9).
- the holding member may have a mounting surface on which the semiconductor wafer is mounted, and the sealing means may include an annular seal member provided on the mounting surface (see claim 10). ).
- a semiconductor wafer transfer apparatus is a semiconductor wafer transfer apparatus used for testing a semiconductor wafer using a probe card, the holding member holding the semiconductor wafer, the probe card, and the holding member.
- a contact means including: a sealing means for forming a sealed space between; a pressure reducing means for reducing the pressure of the sealed space; a contact part that contacts the holding member; and a drive part that moves the contact part. (Refer to claim 11).
- the probe card may include a cantilever type probe card or a vertical type probe card (see claim 12).
- the holding member may have a mounting surface on which the semiconductor wafer is mounted
- the sealing means may include an annular seal member provided on the mounting surface (see claim 13).
- the driving unit may include a motor connected to a ball screw mechanism or a piezoelectric element (see claim 14).
- the plurality of contact means may be arranged at substantially equal intervals along the circumferential direction so as to contact the outer peripheral portion of the holding member (see claim 15).
- a semiconductor wafer test apparatus is a semiconductor wafer test apparatus for testing a semiconductor wafer using a probe card, the test apparatus main body to which the probe card is electrically connected, and the semiconductor wafer described above And a conveying device (see claim 16).
- the semiconductor wafer and the probe card are brought into electrical contact under reduced pressure, it is not necessary to increase the rigidity of the holding member and the probe card for holding the semiconductor wafer, and the cost can be reduced.
- the holding member is moved toward the probe card while maintaining the reduced pressure, it is possible to cope with a probe card of a type that requires stroke management.
- FIG. 1 is a schematic side view showing an overall configuration of a semiconductor wafer test apparatus in a first embodiment of the present invention.
- FIG. 2 is an enlarged cross-sectional view of a portion II in FIG.
- FIG. 3 is a plan view showing the wafer prober in the first embodiment of the present invention.
- 4 is a cross-sectional view taken along line IV-IV in FIG.
- FIG. 5 is a flowchart showing a semiconductor wafer test method according to the first embodiment of the present invention.
- FIG. 6 is an enlarged cross-sectional view showing step S12 of FIG.
- FIG. 7 is an enlarged cross-sectional view showing step S14 of FIG.
- FIG. 8 is a schematic side view showing the overall configuration of the semiconductor wafer testing apparatus in the second embodiment of the present invention.
- FIG. 9 is a cross-sectional view showing a wafer tray in the second embodiment of the present invention.
- FIG. 10 is a plan view showing a stage in the second embodiment of the present invention.
- 11 is a cross-sectional view taken along line XI-XI in FIG.
- FIG. 12 is a cross-sectional view showing the configuration of the mechanical stopper in the second embodiment of the present invention.
- FIG. 13 is a bottom view showing the layout of the mechanical stopper in the second embodiment of the present invention.
- FIG. 14 is a flowchart showing a semiconductor wafer test method according to the second embodiment of the present invention.
- FIG. 15 is an enlarged sectional view showing steps S22 to S24 in FIG.
- ⁇ First Embodiment> 1 and 2 are diagrams showing a semiconductor wafer test apparatus in the present embodiment.
- the semiconductor wafer test apparatus 1 in this embodiment is an apparatus for testing the electrical characteristics of a DUT built in a semiconductor wafer 100. As shown in FIG. 1, a test head 10, an interface assembly 20, and a wafer And a prober 30.
- the semiconductor probe 100 when testing the DUT, the semiconductor probe 100 is made to face the probe card 21 of the interface assembly 20 by the wafer prober 30, and in this state, the second vacuum pump 42 (see FIG. 3) The semiconductor wafer 100 is brought into contact with the probe card 21 by reducing the pressure in the space 37 (see FIGS. 6 and 7). Further, from this state, the wafer prober 30 pushes the semiconductor wafer 100 toward the probe card 21 by a predetermined amount. When the semiconductor wafer 100 and the probe card 21 are reliably brought into contact with each other by this pushing, a test signal is inputted / outputted from the test head 10 to the DUT of the semiconductor wafer 100 to execute a DUT test.
- the stroke management required for the cantilever type or vertical type probe card is adopted while adopting the decompression method as a method for bringing the semiconductor wafer 100 and the interface assembly 20 into contact with each other. It also has the function.
- the interface assembly 20 includes a probe card 21 that is in electrical contact with the semiconductor wafer 100, a performance board 24 connected to the test head 10, and the probe card 21 and the performance board 24. And an interposer 22 that performs pitch conversion of the transmission path.
- the probe card 21 is a so-called cantilever type probe card having a card substrate 211 on which wiring or the like is formed and a large number of probe needles 212 mounted on the substrate 21.
- the probe card 21 in the present embodiment is not particularly limited to the above as long as it is of a type that requires a predetermined amount of overdrive after contact with the semiconductor wafer 100.
- a so-called vertical (vertical) type probe card having a card substrate and a large number of pogo pins standing on the card substrate may be used.
- the interposer 22 that electrically connects the probe card 21 and the performance board 24 is composed of, for example, a pitch conversion substrate such as a silicon substrate, a ceramic substrate, or a glass substrate, anisotropic conductive rubber, or the like.
- the narrow pitch on the side is converted into a relatively wide pitch on the performance board 24 side.
- the interposer 22 is not particularly limited to the above as long as the transmission path pitch conversion is performed between the probe card 21 and the performance board 24.
- the performance board 24 is electrically connected to the probe card 21 via the interposer 22, it is electrically connected to the pin electronics housed in the test head 10 via a connector, cable, or the like not shown.
- the test head 10 is electrically connected to a tester (main frame) via a cable, for example.
- the test head 10 and the tester in the present embodiment correspond to an example of a test apparatus main body in the present invention.
- An annular seal member 23 is interposed between the upper surface of the probe card 21 and the lower surface of the performance board 24, and an internal space 25 is formed between the probe card 21 and the performance board 24.
- the interposer 22 is accommodated in the internal space 25.
- 3 and 4 are views showing a wafer prober in the present embodiment.
- the wafer prober 30 includes a chuck 33 that holds the semiconductor wafer 100 by suction and a stage 60 that moves the chuck 33 relative to the interface assembly 20.
- the wafer prober 30 in the present embodiment corresponds to an example of a semiconductor wafer transfer apparatus in the present invention.
- the chuck 33 is a substantially disk-shaped member having a flat upper surface 331 on which the semiconductor wafer 100 is placed, and the upper surface 331 of the chuck 33 has a larger diameter than the semiconductor wafer 100. have.
- the chuck 33 in the present embodiment corresponds to an example of the holding member in the present invention.
- annular grooves 332 On the upper surface 331 of the chuck 33, three annular grooves 332 having a smaller diameter than the semiconductor wafer 100 are formed concentrically. These annular grooves 332 communicate with a suction passage 333 formed in the chuck 33.
- the suction passage 333 is connected to the first vacuum pump 41 via the suction port 334.
- the semiconductor wafer 100 is attracted and held by the chuck 33 due to the negative pressure generated in the annular groove 332.
- the shape and number of the annular grooves 332 are not particularly limited.
- a pressure reducing passage 335 is formed in the chuck 33.
- the decompression passage 335 is opened by a suction hole 336 positioned further outside the outermost annular groove 332 on the upper surface 331.
- the pressure reducing passage 335 is connected to the second vacuum pump 42 via a pressure reducing port 337.
- the second vacuum pump 42 in the present embodiment corresponds to an example of a decompression unit in the present invention.
- annular seal member 34 is provided in the vicinity of the outer peripheral portion of the upper surface 331 of the chuck 33.
- the seal member 34 for example, a packing made of silicone rubber can be exemplified.
- a sealed space 37 is formed between the upper surface 331 of the chuck 33 and the probe card 21 by the seal member 34.
- the seal member 34 of this embodiment has a degree of freedom (flexibility) along the Z direction (FIG. 1) that can sufficiently allow the movement of the chuck 33 after the pressure reduction of the second pump 42. ing.
- a cooling passage 338 is formed in the chuck 33, and a heater 35 and a temperature sensor 36 are embedded.
- the cooling passage 338 is connected to the chiller 43 via a pair of cooling ports 339.
- the chuck 33 described above is fixed to the tip of the stage 32.
- the stage 32 is composed of a motor, a ball screw mechanism, and the like (not shown). As shown in FIG. 1, the stage 32 moves in a three-dimensional manner (XYZ direction) and rotates around the Z axis. It is possible to make it.
- the stage 32 can move the semiconductor wafer 100 sucked and held by the chuck 33 to a position facing the interface assembly 20 and press it against the probe card 21.
- the stage 32 in the present embodiment corresponds to an example of a moving unit in the present invention.
- FIG. 5 is a flowchart showing a semiconductor wafer testing method in the present embodiment
- FIGS. 6 and 7 are views showing steps S12 and S14 of FIG.
- step S ⁇ b> 11 of FIG. 5 the stage 32 of the wafer prober 30 moves the chuck 33 holding the semiconductor wafer 100 to a position facing the probe card 21.
- the stage 32 raises the chuck 33 until the seal member 34 of the chuck 33 comes into close contact with the card substrate 211 of the probe card 21.
- the stage 32 stops.
- step S12 of FIG. 5 as shown in FIG. 6, the second vacuum pump 42 is operated to depressurize the sealed space 37.
- the suction force F P that occurs with the vacuum in the closed space 37 required pressing force required to press all the probes 212 having the probe card 21 F N (e.g.
- the second vacuum so as to be substantially the same (F P ⁇ F N ) about 200 to 300 [kgf] (about 1.96 ⁇ 10 3 [N] to 2.94 ⁇ 10 3 [N]))
- the pump 42 is controlled.
- slightly weaker than the required pressing force F N is attraction force F P (F P ⁇ F N )
- the test head 10 detects electrical contact between the electrode 110 of the semiconductor wafer 100 and the probe needle 212 of the probe card 21 (step S13). ).
- step S14 in FIG. 5 using this detection as a trigger, as shown in FIG. 100 ⁇ m). Due to this rise, the probe needle 212 of the probe card 21 bites into the electrode 110 of the semiconductor wafer 100, so that the probe needle 212 and the electrode 110 are reliably in contact with each other.
- step S15 of FIG. 5 the test head 10 inputs / outputs a test signal to / from the DUT of the semiconductor wafer 100 via the interface assembly 20, whereby the DUT test is executed.
- a conventional pressing type wafer prober that simply presses a semiconductor wafer against the probe card from below, it is necessary to increase the rigidity of the chuck, stage, and probe card stiffener.
- the semiconductor wafer 100 and the probe card 21 are brought into electrical contact with each other by decompression, so that the chuck 33, the stage 32, or the probe card 21 is compared with the chuck of a conventional pressing type prober.
- the rigidity of the stiffener can be reduced, and the cost of the semiconductor wafer test apparatus 1 can be reduced.
- the chuck 33 is raised by the stage 32 while maintaining the reduced pressure, so that it is possible to cope with a case where a probe card of a type that requires stroke management is used.
- the probe needle 212 may be plastically deformed.
- Second Embodiment 8 is a schematic side view showing the overall configuration of the semiconductor wafer testing apparatus in the present embodiment
- FIG. 9 is a cross-sectional view showing a wafer tray in the present embodiment
- FIGS. 10 and 11 are views showing a stage in the present embodiment
- FIG. FIG. 13 is a sectional view showing the configuration of the mechanical stopper in the present embodiment
- FIG. 13 is a bottom view showing the layout of the mechanical stopper in the present embodiment.
- the semiconductor wafer test apparatus 1B in this embodiment includes a test head 10, an interface assembly 20, and a wafer prober 30B as shown in FIG. Since the configuration of the test head 10 and the interface assembly 20 is the same as that of the first embodiment, the same reference numerals are given and description thereof is omitted.
- the wafer tray 50 is attached to the stage 60 instead of the chuck 33, and (2) a front end holding portion 61 that detachably holds the wafer tray 50 is provided on the stage 60. Furthermore, (3) it is different from the first embodiment in that it includes a mechanical stopper 70 that comes into contact with the wafer tray 50.
- the wafer tray 50 in this embodiment has a configuration similar to that of the chuck 33 described in the first embodiment. As shown in FIG. 9, the wafer tray 50 has a substantially circular shape having a flat upper surface 501 on which the semiconductor wafer 100 is placed. It is a plate-like member, and the upper surface 501 of the wafer tray 50 has a larger diameter than the semiconductor wafer 100.
- the wafer tray 50 in the present embodiment corresponds to an example of a holding member in the present invention.
- annular grooves 502 On the upper surface 501 of the wafer tray 50, three annular grooves 502 having a smaller diameter than the semiconductor wafer 100 are formed concentrically. These annular grooves 502 communicate with a suction passage 503 formed in the wafer tray 50.
- the adsorption passage 503 is connected to a first vacuum pump (not shown) via an adsorption port 504.
- the semiconductor wafer 100 is attracted and held on the wafer tray 50 by the negative pressure generated in the annular groove 502.
- the shape and number of the annular grooves 502 are not particularly limited.
- a pressure reducing passage 505 is formed in the wafer tray 50.
- the decompression passage 505 is opened by a suction hole 506 positioned further outside the outermost annular groove 502 on the upper surface 501.
- the pressure reducing passage 505 is connected to a second vacuum pump (not shown) via a pressure reducing port 507.
- the 2nd vacuum pump in this embodiment is equivalent to an example of the decompression means in the present invention.
- annular seal member 51 is provided in the vicinity of the outer peripheral portion of the upper surface 501 of the wafer tray 50.
- the seal member 51 for example, packing made of silicone rubber can be exemplified.
- the sealing member 51 forms a sealed space 53 (see FIG. 15) between the upper surface 501 of the wafer tray 50 and the probe card 21.
- the seal member 51 of the present embodiment has a degree of freedom (flexibility) along the Z direction (FIG. 8) enough to allow the movement of the wafer tray 50 after the pressure reduction of the second pump. Yes.
- a cooling passage 508 is formed in the wafer tray 50 and a heater 52 and a temperature sensor (not shown) are embedded to adjust the temperature of the semiconductor wafer 100. Is possible.
- the wafer tray 50 described above is detachably held by the stage 60 and can be moved.
- a stage 60 is shared by a plurality of test heads and the semiconductor wafer 100 under test is held on the wafer tray 50, while the stage 60 performs other operations (other wafer trays 50). And the operation rate of the entire semiconductor wafer testing apparatus can be improved.
- the stage 60 includes a motor and a ball screw mechanism that are not particularly shown, and as shown in FIG. 1, the wafer tray 50 is moved three-dimensionally (XYZ direction) and rotated about the Z axis. It is possible to make it.
- the stage 60 in the present embodiment corresponds to an example of the moving device in the present invention.
- the stage 60 in the present embodiment has a tip holding portion 61 that holds the wafer tray 50 in a detachable manner.
- the tip holding portion 61 is formed of a disk-like member having a flat upper surface 611 on which the wafer tray 50 is placed.
- the upper surface 611 has a size that is approximately the same as the wafer tray 50.
- Three annular grooves 612 having a smaller diameter than the semiconductor wafer 100 are concentrically formed on the upper surface 611 of the tip holding portion 61. These annular grooves 612 communicate with a suction passage 613 formed in the tip holding portion 61.
- the suction passage 613 is connected to the third vacuum pump 62 via the suction port 614.
- the shape and number of the annular grooves 612 are not particularly limited. Further, guide pins may be provided upright on the upper surface 611 of the tip holding portion 61, and guide holes may be formed on the lower surface of the wafer tray 50, and the wafer tray 50 may be guided to the tip holding portion 61 by these guide pins and guide holes.
- the mechanical stopper 70 includes a motor 71, a ball screw mechanism 72, and a contact member 73 as shown in FIG.
- the mechanical stopper 70 in the present embodiment corresponds to an example of the contact means in the present invention.
- the motor 71 is composed of, for example, a servo motor or a pulse motor, and the stroke can be numerically managed.
- the ball screw mechanism 72 is connected to the drive shaft of the motor 71, and converts the rotational drive force generated by the motor 71 into a linear drive force along the Z direction.
- the contact member 73 is attached to a ball screw mechanism, and can be moved in the Z-axis direction by the driving force of the motor 71 converted by the ball screw mechanism 72.
- a piezoelectric element (piezo element) may be used instead of the motor 71 and the ball screw mechanism 72.
- the mechanical stopper 70 is attached to the periphery of the opening 31 a into which the probe card 21 is inserted in the head plate 31 of the wafer prober 30. Normally, the motor 71 is stopped and the contact member 73 is attached to the wafer tray 50. It abuts on the outer periphery and functions as a stopper. Then, as will be described later, for example, with the electrical contact between the electrode 110 of the semiconductor wafer 100 and the probe needle 212 of the probe card 21 as a trigger, the motor 71 is driven to retract the contact member 73 by a predetermined amount (eg, about 100 ⁇ m) It is supposed to be.
- a predetermined amount eg, about 100 ⁇ m
- FIG. 13 is a view of the interface assembly 20 and the wafer prober 30 as viewed from below.
- the direction of the main surface of the wafer tray 50 can also be controlled by the mechanical stoppers 70.
- the number of mechanical stoppers 70 is not particularly limited as long as it is three or more, and the mechanical stoppers 70 are preferably arranged evenly, but are not particularly limited thereto.
- the mechanical stopper 70 may be provided on the wafer tray 50, and the contact member 73 may be in contact with the head plate 31 of the wafer prober 30B.
- FIG. 14 is a flowchart showing a method for testing a semiconductor wafer in the present embodiment
- FIG. 15 is an enlarged sectional view showing steps S22 to S24 in FIG.
- step S21 of FIG. 14 the stage 60 of the wafer prober 30B moves the wafer tray 50 holding the semiconductor wafer 100 to a position facing the probe card 21.
- the stage 60 raises the wafer tray 50 until the seal member 51 of the wafer tray 50 comes into close contact with the card substrate 211 of the probe card 21.
- the stage 60 stops.
- step S22 of FIG. 14 as shown in FIG. 15, the second vacuum pump is operated to depressurize the sealed space 53.
- the suction force F P that occurs with the vacuum in the closed space 53 the pressing force needed for all probes 212 having the probe card 21 F N (e.g. 200 ⁇ 300 [kgf ] (Approximately 1.96 ⁇ 10 3 [N] to 2.94 ⁇ 10 3 [N])), the second vacuum pump is controlled to be slightly stronger (F P > F N ).
- the test head 10 detects electrical contact between the electrode 110 of the semiconductor wafer 100 and the probe needle 212 of the probe card 21 (step S23). ).
- the stage 60 moves down from the wafer tray 50 in order to perform other operations (such as movement and alignment of other wafer trays 50).
- step S24 of FIG. 14 using this detection as a trigger, as shown in FIG. 15, the motor 71 of the mechanical stopper 70 is driven to retract the contact member 73 by a predetermined amount (for example, 100 ⁇ m).
- the suction force F P by decompression, because the stronger a little than the required pressing force F N of the probe needle 212 (F P> F N) , along with the retraction of the contact member 73
- the wafer tray 50 further approaches the probe card 21.
- the probe needle 212 of the probe card 21 bites into the electrode 110 of the semiconductor wafer 100, so that the probe needle 212 and the electrode 110 come into contact with each other.
- step S25 of FIG. 14 the test head 10 inputs / outputs a test signal to / from the DUT of the semiconductor wafer 100 via the interface assembly 20, whereby the DUT test is executed.
- the rigidity of the stiffener of the wafer tray 50, the stage 60, or the probe card 21 can be reduced, and the semiconductor The cost of the wafer test apparatus 1B can be reduced.
- the contact member 73 of the mechanical stopper 70 is retracted while maintaining the reduced pressure, so that it is possible to cope with the case where a probe card of a type that requires stroke management is used.
- the mechanical stopper 70 in this embodiment is also compatible with cantilever type and vertical type probe cards that require stroke management. It becomes possible to do.
- the planar direction of the wafer tray 50 can be controlled.
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
プローブカード21を用いて半導体ウェハ100を試験する方法は、チャック33とプローブカード21との間に密閉空間37を形成する工程S11と、密閉空間37を減圧する工程S12と、密閉空間37を減圧した状態でチャック33をプローブカード21に向かって所定量移動させる工程S14と、を備えている。
Description
本発明は、半導体ウェハに形成された集積回路素子等の被試験電子部品(以下、DUT(Device Under Test)とも称する。)を、プローブカードを用いて試験する半導体ウェハの試験方法、並びに、その試験に用いられる半導体ウェハ搬送装置及び半導体ウェハ試験装置に関する。
ウェハ状態でのDUTのテストに用いられるプローブカードとして、例えば、プローブ針を有するカンチレバー型プローブカードや、ポゴピンを有するバーチカル(垂直)型プローブカードが従来から知られている(例えば、特許文献1参照)。
こうしたプローブカードでは、プローブカードの接触子と半導体ウェハの電極との電気的な接触を確実なものとするため、接触子と電極とが接触してから半導体ウェハをプローブカードに向かって所定量(例えば100μm)押し上げる(オーバドライブさせる)必要がある。
このようなストローク管理を行うために、上記のプローブカードを用いた半導体ウェハの試験では、半導体ウェハを吸着保持するチャックと、当該チャックを昇降させるZステージと、を有するプローバが用いられている。
上記の構造では、チャックを介して半導体ウェハをプローブカードに押し付けるため、当該チャックやプローブカードの剛性を高めておく必要があり、高コスト化を招来するという問題がある。半導体ウェハに形成された全てのDUTにプローブカードを同時に接触させる一括コンタクト方式を採用する場合には、この問題は特に顕著である。
本発明が解決しようとする課題は、低コスト化を図ることが可能な半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置を提供することである。
(1)本発明に係る半導体ウェハの試験方法は、プローブカードを用いて半導体ウェハを試験する方法であって、前記半導体ウェハを保持する保持部材と前記プローブカードとの間に密閉空間を形成する密閉工程と、前記密閉空間を減圧する減圧工程と、前記密閉空間を減圧した状態で、前記保持部材を前記プローブカードに向かって所定量移動させる移動工程と、を備えたことを特徴とする(請求項1参照)。
上記発明において、前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含んでもよい(請求項2参照)。
上記発明において、前記半導体ウェハの試験方法は、前記半導体ウェハと前記プローブカードとの電気的接触を検出する検出工程を備え、前記移動工程は、前記検出工程での検出結果に基づいて、前記保持部材を前記プローブカードに向かって移動させることを含んでもよい(請求項3参照)。
上記発明において、前記移動工程は、前記保持部材を移動させる移動手段によって、前記保持部材を前記プローブカードに向かって前進させることを含んでもよい(請求項4参照)。
上記発明において、前記減圧工程は、前記密閉空間内の減圧に伴って生じる吸着力(FP)が、前記プローブカードの押圧に必要とされる必要押圧力(FN)以下となるように(FP≦FN)、前記密閉空間内を減圧することを含んでもよい(請求項5参照)。
上記発明において、前記移動工程は、前記保持部材に当接している当接手段を後退させることを含んでもよい(請求項6参照)。
上記発明において、前記減圧工程は、前記密閉空間内の減圧に伴って生じる吸着力(FP)が、前記プローブカードの押圧に必要とされる必要押圧力(FN)よりも大きくなるように(FP>FN)、前記密閉空間内を減圧することを含んでもよい(請求項7参照)。
(2)本発明に係る半導体ウェハ搬送装置は、プローブカードを用いた半導体ウェハの試験に用いられる半導体ウェハ搬送装置であって、前記半導体ウェハを保持する保持部材と、前記プローブカードと前記保持部材との間に密閉空間を形成する密閉手段と、前記密閉空間を減圧する減圧手段と、前記減圧手段によって前記密閉空間を減圧した状態で、前記保持部材を前記プローブカードに対して相対移動させる移動手段と、を備えたことを特徴とする(請求項8参照)。
上記発明において、前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含んでもよい(請求項9参照)。
上記発明において、前記保持部材は、前記半導体ウェハが載置される載置面を有し、前記密閉手段は、前記載置面に設けられた環状のシール部材を含んでもよい(請求項10参照)。
(3)本発明に係る半導体ウェハ搬送装置は、プローブカードを用いた半導体ウェハの試験に用いられる半導体ウェハ搬送装置であって、前記半導体ウェハを保持する保持部材と、前記プローブカードと前記保持部材との間に密閉空間を形成する密閉手段と、前記密閉空間を減圧する減圧手段と、前記保持部材に当接する当接部と、前記当接部を移動させる駆動部と、を有する当接手段と、を備えたことを特徴とする(請求項11参照)。
上記発明において、前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含んでもよい(請求項12参照)。
上記発明において、前記保持部材は、前記半導体ウェハが載置される載置面を有し、前記密閉手段は、前記載置面に設けられた環状のシール部材を含んでもよい(請求項13参照)。
上記発明において、前記駆動部は、ボールねじ機構が連結されたモータ、又は、圧電素子を含んでもよい(請求項14参照)。
上記発明において、複数の前記当接手段が、前記保持部材の外周部に当接するように周方向に沿って実質的に等間隔に配置されてもよい(請求項15参照)。
(4)本発明に係る半導体ウェハ試験装置は、プローブカードを用いて半導体ウェハを試験する半導体ウェハ試験装置であって、前記プローブカードが電気的に接続される試験装置本体と、上記の半導体ウェハ搬送装置と、を備えたことを特徴とする(請求項16参照)。
本発明では、減圧によって半導体ウェハとプローブカードとを電気的に接触させるので、半導体ウェハを保持する保持部材やプローブカードの剛性を高める必要がなく、低コスト化を図ることができる。
また、本発明では、減圧を維持した状態で保持部材をプローブカードに向かって移動させるので、ストローク管理を必要とするタイプのプローブカードにも対応することができる。
以下、本発明の実施形態を図面に基づいて説明する。
<第1実施形態>
図1及び図2は本実施形態における半導体ウェハ試験装置を示す図である。
図1及び図2は本実施形態における半導体ウェハ試験装置を示す図である。
本実施形態における半導体ウェハ試験装置1は、半導体ウェハ100に造り込まれたDUTの電気的特性を試験する装置であり、図1に示すように、テストヘッド10と、インタフェース組立体20と、ウェハプローバ30と、を備えている。
この半導体ウェハ試験装置1では、DUTの試験に際して、ウェハプローバ30によって半導体ウェハ100をインタフェース組立体20のプローブカード21に対向させ、この状態で、第2の真空ポンプ42(図3参照)によって密閉空間37(図6及び図7参照)内を減圧することで、半導体ウェハ100をプローブカード21に接触させる。さらに、この状態からウェハプローバ30によって半導体ウェハ100をプローブカード21に向かって所定量押し込む。この押込みによって半導体ウェハ100とプローブカード21とが確実に接触したら、テストヘッド10から半導体ウェハ100のDUTに対して試験信号を入出力することで、DUTのテストを実行する。
すなわち、本実施形態の半導体ウェハ試験装置1では、半導体ウェハ100とインタフェース組立体20とを接触させる方式として減圧方式を採用しつつも、カンチレバー型やバーチカル型のプローブカードに必要とされるストローク管理の機能も備えている。
インタフェース組立体20は、図2に示すように、半導体ウェハ100に電気的に接触するプローブカード21と、テストヘッド10に接続されるパフォーマンスボード24と、プローブカード21とパフォーマンスボード24との間で伝送路のピッチ変換を行うインタポーザ22と、を備えている。
プローブカード21は、配線等が形成されたカード基板211と、当該基板21に実装された多数のプローブ針212を有する、いわゆるカンチレバー型のプローブカードである。
なお、本実施形態におけるプローブカード21は、半導体ウェハ100との接触後に所定量のオーバドライブを必要とするタイプのものであれば、上記のものに特に限定されない。例えば、プローブカード21として、カード基板と、当該カード基板に立設された多数のポゴピンと、を有する、いわゆるバーチカル(垂直)型のプローブカードを用いてもよい。
このプローブカード21とパフォーマンスボード24とを電気的に接続するインタポーザ22は、例えば、シリコン基板、セラミック基板、ガラス基板等のピッチ変換基板や異方導電性ゴム等から構成されており、プローブカード21側の狭いピッチを、パフォーマンスボード24側の比較的広いピッチに変換する。なお、このインタポーザ22は、プローブカード21とパフォーマンスボード24との間で伝送路のピッチ変換を行うものであれば、上記のものに特に限定されない。
パフォーマンスボード24は、インタポーザ22を介してプローブカード21と電気的に接続されている一方で、特に図示しないコネクタやケーブル等を介して、テストヘッド10内に収容されたピンエレクトロニクスに電気的に接続されている。さらに、テストヘッド10は、例えば、ケーブルを介してテスタ(メインフレーム)に電気的に接続されている。本実施形態におけるテストヘッド10やテスタが、本発明における試験装置本体の一例に相当する。
プローブカード21の上面とパフォーマンスボード24の下面との間には、環状のシール部材23が介装されており、プローブカード21とパフォーマンスボード24との間に内部空間25が形成されている。インタポーザ22は、この内部空間25の中に収容されている。
図3及び図4は本実施形態におけるウェハプローバを示す図である。
ウェハプローバ30は、図1に示すように、半導体ウェハ100を吸着保持するチャック33と、当該チャック33をインタフェース組立体20に対して相対移動させるステージ60と、を備えている。本実施形態におけるウェハプローバ30が、本発明における半導体ウェハ搬送装置の一例に相当する。
チャック33は、図3及び図4に示すように、半導体ウェハ100が載置される平坦な上面331を持つ略円板状の部材であり、チャック33の上面331は半導体ウェハ100よりも大きな直径を有している。なお、本実施形態におけるチャック33が、本発明における保持部材の一例に相当する。
このチャック33の上面331には、半導体ウェハ100よりも小径の3つの環状溝332が同心円状に形成されている。これらの環状溝332は、チャック33内に形成された吸着用通路333に連通している。この吸着用通路333は、吸着ポート334を介して第1の真空ポンプ41に接続されている。
従って、チャック33の上面331に半導体ウェハ100を載置した状態で第1の真空ポンプ41によって吸引を行うと、環状溝332内に発生した負圧によって半導体ウェハ100がチャック33に吸着保持される。なお、環状溝332の形状や数は特に限定されない。
さらに、本実施形態では、チャック33内に減圧用通路335が形成されている。この減圧用通路335は、上面331において最外側の環状溝332のさらに外側に位置する吸引孔336で開口している。この減圧用通路335は、減圧ポート337を介して、第2の真空ポンプ42に接続されている。本実施形態における第2の真空ポンプ42が、本発明における減圧手段の一例に相当する。
また、チャック33の上面331の外周部近傍には、環状のシール部材34が設けられている。このシール部材34の具体例としては、例えばシリコーンゴムからなるパッキン等を例示することができる。チャック33がプローブカード21に押し付けられると、このシール部材34によって、チャック33の上面331とプローブカード21との間に密閉空間37(図6及び図7参照)が形成されるようになっている。特に、本実施形態のシール部材34は、第2のポンプ42の減圧後のチャック33の移動を十分に許容し得る程度のZ方向(図1)に沿った自由度(柔軟性)を有している。
さらに、チャック33内には、半導体ウェハ100の温度調節を行うために、冷却用通路338が形成されていると共にヒータ35と温度センサ36が埋設されている。冷却用通路338は、一対の冷却ポート339を介してチラー43に接続されている。温度センサ356の検出結果に基づいて、ヒータ35やチラー43を制御することで、半導体ウェハ100の温度が目標温度に維持されるようになっている。
以上に説明したチャック33は、ステージ32の先端に固定されている。ステージ32は、特に図示しないモータやボールねじ機構等から構成されており、図1に示すように、チャック33を三次元的(X-Y-Z方向)に移動させると共にZ軸を中心として回転させることが可能となっている。
このステージ32は、チャック33に吸着保持された半導体ウェハ100を、インタフェース組立体20に対向する位置に移動させてプローブカード21に押し付けることが可能となっている。なお、本実施形態におけるステージ32が、本発明における移動手段の一例に相当する。
次に、以上に説明した半導体ウェハ試験装置1による半導体ウェハ100の試験方法について、図5~図7を参照しながら説明する。図5は本実施形態における半導体ウェハの試験方法を示すフローチャート、図6及び図7は図5のステップS12及びS14を示す図である。
先ず、図5のステップS11において、ウェハプローバ30のステージ32が、半導体ウェハ100を吸着保持しているチャック33を、プローブカード21に対向する位置に移動させる。次いで、チャック33のシール部材34がプローブカード21のカード基板211に密着するまで、ステージ32がチャック33を上昇させる。シール部材34がプローブカード21に密着してプローブカード21とチャック33との間に密閉空間37が形成されるまでチャック33を上昇させたら、ステージ32は停止する。
次いで、図5のステップS12において、図6に示すように、第2の真空ポンプ42を作動させて密閉空間37内を減圧する。
この際、同図に示すように、密閉空間37内の減圧に伴って生じる吸着力FPが、プローブカード21が有する全てのプローブ針212を押圧するのに必要な必要押圧力FN(例えば200~300[kgf](1.96×103[N]~2.94×103[N])程度)と実質的に同一(FP≒FN)となるように、第2の真空ポンプ42を制御する。なお、吸着力FPが必要押圧力FNよりも若干弱く(FP<FN)なるように、第2の真空ポンプ42を制御してもよい。
ここで、上記の必要押圧力FNは、プローブ針212一本当たりに必要とされる押圧力(単位:[kgf/pin])に対して、プローブカード21が有するプローブ針212の総数を乗じることで算出される。
この減圧に伴って、半導体ウェハ100とプローブカード21とが接触すると、例えば、テストヘッド10が半導体ウェハ100の電極110とプローブカード21のプローブ針212との電気的な接触を検出する(ステップS13)。
次いで、図5のステップS14において、この検出をトリガとして、図7に示すように、例えばステージ32のモータに取り付けられたエンコーダからの出力に基づいて、ステージ32がチャック33をさらに所定量(例えば100μm)上昇させる。この上昇によって、プローブカード21のプローブ針212が半導体ウェハ100の電極110に喰い込むので、プローブ針212と電極110とが確実に接触する。
次いで、図5のステップS15において、テストヘッド10がインタフェース組立体20を介して半導体ウェハ100のDUTに対して試験信号を入出力することで、DUTの試験が実行される。
半導体ウェハをプローブカードに下方から単に押し付ける従来の押圧方式のウェハプローバでは、チャックやステージ、プローブカードのスティフナの剛性を高めておく必要がある。これに対し、本実施形態では、減圧によって半導体ウェハ100とプローブカード21とを電気的に接触させるので、従来の押圧式のプローバのチャックと比較して、チャック33、ステージ32、或いはプローブカード21のスティフナの剛性を低くすることができ、半導体ウェハ試験装置1の低コスト化を図ることができる。
また、本実施形態では、減圧を維持した状態でステージ32によってチャック33を上昇させるので、ストローク管理を必要とするタイプのプローブカードを使用する場合にも対応することができる。
因みに、ストローク管理を必要とするタイプのプローブカードを用いた試験において、単に減圧によってプローブカードと半導体ウェハとを接触させると、ストロークを厳密に管理することが難しく、十分なオーバドライブを確保し得なかったり、プローブ針212を塑性変形させてしまうおそれがある。
<第2実施形態>
図8は本実施形態における半導体ウェハ試験装置の全体構成を示す概略側面図、図9は本実施形態におけるウェハトレイを示す断面図、図10及び図11は本実施形態におけるステージを示す図、図12は本実施形態におけるメカニカルストッパの構成を示す断面図、図13は本実施形態におけるメカニカルストッパのレイアウトを示す底面図である。
図8は本実施形態における半導体ウェハ試験装置の全体構成を示す概略側面図、図9は本実施形態におけるウェハトレイを示す断面図、図10及び図11は本実施形態におけるステージを示す図、図12は本実施形態におけるメカニカルストッパの構成を示す断面図、図13は本実施形態におけるメカニカルストッパのレイアウトを示す底面図である。
本実施形態における半導体ウェハ試験装置1Bは、図8に示すように、テストヘッド10と、インタフェース組立体20と、ウェハプローバ30Bと、を備えている。テストヘッド10及びインタフェース組立体20の構成は、第1実施形態と同様であるので、同一の符号を付して説明を省略する。
本実施形態におけるウェハプローバ30Bは、(1)チャック33に代えてウェハトレイ50がステージ60に取り付けられており、(2)ウェハトレイ50を着脱可能に保持する先端保持部61がステージ60に設けられており、さらに(3)ウェハトレイ50と当接するメカニカルストッパ70を備えている点で、第1実施形態と相違する。
本実施形態におけるウェハトレイ50は、第1実施形態で説明したチャック33と類似の構成を有しており、図9に示すように、半導体ウェハ100が載置される平坦な上面501を持つ略円板状の部材であり、ウェハトレイ50の上面501は半導体ウェハ100よりも大きな直径を有している。なお、本実施形態におけるウェハトレイ50が、本発明における保持部材の一例に相当する。
このウェハトレイ50の上面501には、半導体ウェハ100よりも小径の3つの環状溝502が同心円状に形成されている。これらの環状溝502は、ウェハトレイ50内に形成された吸着用通路503に連通している。この吸着用通路503は、吸着ポート504を介して第1の真空ポンプ(不図示)に接続されている。
従って、ウェハトレイ50の上面501に半導体ウェハ100を載置した状態で第1の真空ポンプによって吸引を行うと、環状溝502内に発生した負圧によって半導体ウェハ100がウェハトレイ50に吸着保持される。なお、環状溝502の形状や数は特に限定されない。
さらに、本実施形態では、ウェハトレイ50内に減圧用通路505が形成されている。この減圧用通路505は、上面501において最外側の環状溝502のさらに外側に位置する吸引孔506で開口している。この減圧用通路505は、減圧ポート507を介して、第2の真空ポンプ(不図示)に接続されている。本実施形態における第2の真空ポンプが、本発明における減圧手段の一例に相当する。
また、ウェハトレイ50の上面501の外周部近傍には、環状のシール部材51が設けられている。このシール部材51の具体例としては、例えばシリコーンゴムからなるパッキン等を例示することができる。ウェハトレイ50がプローブカード21に押し付けられると、このシール部材51によって、ウェハトレイ50の上面501とプローブカード21との間に密閉空間53(図15参照)が形成されるようになっている。特に、本実施形態のシール部材51は、第2のポンプの減圧後のウェハトレイ50の移動を十分に許容し得る程度のZ方向(図8)に沿った自由度(柔軟性)を有している。
さらに、ウェハトレイ50内には、上述のチャック33と同様に、冷却用通路508が形成されていると共にヒータ52及び温度センサ(不図示)が埋設されており、半導体ウェハ100の温度調節を行うことが可能となっている。
以上に説明したウェハトレイ50は、ステージ60によって着脱可能に保持されて移動することが可能となっている。こうしたウェハトレイ50を採用することで、例えば、複数のテストヘッドで一つのステージ60を共用して、テスト中の半導体ウェハ100をウェハトレイ50に保持させつつ、ステージ60は他の作業(他のウェハトレイ50の移動やアライメント等)を行うことができ、半導体ウェハ試験装置全体の稼働率向上を図ることができる。
ステージ60は、特に図示しないモータやボールねじ機構等から構成されており、図1に示すように、ウェハトレイ50を三次元的(X-Y-Z方向)に移動させると共にZ軸を中心として回転させることが可能となっている。なお、本実施形態におけるステージ60が、本発明における移動装置の一例に相当する。
また、本実施形態におけるステージ60は、図10及び図11に示すように、ウェハトレイ50を着脱可能に保持する先端保持部61を有している。この先端保持部61は、ウェハトレイ50が載置される平坦な上面611を持つ円板状の部材で構成されており、この上面611はウェハトレイ50と同程度の大きさを有している。
この先端保持部61の上面611には、半導体ウェハ100よりも小径の3つの環状溝612が同心円状に形成されている。これらの環状溝612は、先端保持部61内に形成された吸着用通路613に連通している。この吸着用通路613は、吸着ポート614を介して第3の真空ポンプ62に接続されている。
従って、この先端保持部61の上面611にウェハトレイ50を載置した状態で第3の真空ポンプ62によって吸引を行うと、環状溝612内に発生した負圧によってウェハトレイ50がステージ60の先端保持部61に吸着保持される。
なお、環状溝612の形状や数は特に限定されない。また、先端保持部61の上面611にガイドピンを立設すると共に、ウェハトレイ50の下面にガイド孔を形成し、これらガイドピンとガイド孔によってウェハトレイ50を先端保持部61に案内してもよい。
メカニカルストッパ70は、図12に示すように、モータ71、ボールねじ機構72、及び当接部材73を備えている。なお、本実施形態におけるメカニカルストッパ70が、本発明における当接手段の一例に相当する。
モータ71は、例えば、サーボモータ又はパルスモータから構成されており、ストロークを数値管理することが可能となっている。ボールねじ機構72は、モータ71の駆動軸に連結されており、モータ71が発生した回転駆動力をZ方向沿った直線駆動力に変換する。当接部材73は、ボールねじ機構に取り付けられており、ボールねじ機構72によって変換されたモータ71の駆動力によって、Z軸方向に移動することが可能となっている。
なお、モータ71及びボールねじ機構72に代えて、圧電素子(ピエゾ素子)を用いてもよい。
このメカニカルストッパ70は、ウェハプローバ30のヘッドプレート31において、プローブカード21が挿入される開口31aに周囲に取り付けられており、通常はモータ71が停止しており、当接部材73がウェハトレイ50の外周部に当接してストッパとして機能する。そして、後述するように、例えば半導体ウェハ100の電極110とプローブカード21のプローブ針212との電気的接触をトリガとして、モータ71が駆動して当接部材73が所定量(例えば100μm程度)後退するようになっている。
本実施形態では、図13に示すように、複数(本例では3つ)のメカニカルストッパ70がヘッドプレート31の開口31aの周囲に、周方向に沿って実質的に等間隔(120°毎)に配置されている。なお、図13は、インタフェース組立体20及びウェハプローバ30を下方から見た図である。
複数のメカニカルストッパ70を配置することで、メカニカルストッパ70によってウェハトレイ50の主面の方向も制御することが可能となる。なお、メカニカルストッパ70の数は3つ以上であれば特に限定されず、また、メカニカルストッパ70の配置も均等配置が好ましいが、特にこれに限定されない。
なお、このメカニカルストッパ70をウェハトレイ50に設けて、当接部材73をウェハプローバ30Bのヘッドプレート31に当接させてもよい。
次に、以上に説明した半導体ウェハ試験装置1Bによる半導体ウェハ100の試験方法について、図14及び図15を参照しながら説明する。図14は本実施形態における半導体ウェハの試験方法を示すフローチャート、図15は図14のステップS22~S24を示す拡大断面図である。
先ず、図14のステップS21において、ウェハプローバ30Bのステージ60が、半導体ウェハ100を保持しているウェハトレイ50を、プローブカード21に対向する位置に移動させる。次いで、ウェハトレイ50のシール部材51がプローブカード21のカード基板211に密着するまで、ステージ60がウェハトレイ50を上昇させる。シール部材51がプローブカード21に密着してプローブカード21とウェハトレイ50との間に密閉空間53が形成されるまでウェハトレイ50を上昇させたら、ステージ60は停止する。
次いで、図14のステップS22において、図15に示すように、第2の真空ポンプを作動させて密閉空間53内を減圧する。
この際、同図に示すように、密閉空間53内の減圧に伴って生じる吸着力FPが、プローブカード21が有する全てのプローブ針212に必要な押圧力FN(例えば200~300[kgf](1.96×103[N]~2.94×103[N])程度)よりも若干強く(FP>FN)なるように、第2の真空ポンプを制御する。
この減圧に伴って、半導体ウェハ100とプローブカード21とが接触すると、例えば、テストヘッド10が半導体ウェハ100の電極110とプローブカード21のプローブ針212との電気的な接触を検出する(ステップS23)。
なお、本実施形態では、半導体ウェハ100とプローブカード21とが接触したら、ステージ60は、他の作業(他のウェハトレイ50の移動やアライメント等)を行うために、ウェハトレイ50から離れて下降する。
次いで、図14のステップS24において、この検出をトリガとして、図15に示すように、メカニカルストッパ70のモータ71を駆動させて、当接部材73を所定量(例えば100μm)後退させる。
この際、上述のように、減圧による吸着力FPが、プローブ針212の必要押圧力FNよりも若干強くなっているので(FP>FN)、当接部材73の後退に伴ってウェハトレイ50がプローブカード21にさらに接近する。この接近によって、プローブカード21のプローブ針212が半導体ウェハ100の電極110に食い込むので、プローブ針212と電極110とが確実に接触する。
次いで、図14のステップS25において、テストヘッド10がインタフェース組立体20を介して半導体ウェハ100のDUTに対して試験信号を入出力することで、DUTの試験が実行される。
以上のように、本実施形態では、減圧によって半導体ウェハ100とプローブカード21とを電気的に接触させるので、ウェハトレイ50、ステージ60、或いはプローブカード21のスティフナの剛性を低くすることができ、半導体ウェハ試験装置1Bの低コスト化を図ることができる。
また、本実施形態では、減圧を維持した状態でメカニカルストッパ70の当接部材73を後退させるので、ストローク管理を必要とするタイプのプローブカードを使用する場合にも対応することができる。
また、ストローク管理の不要なメンブレン型のプローブカードを対象とした減圧方式のプローバに、本実施形態におけるメカニカルストッパ70を取り付けることで、ストローク管理の必要なカンチレバー型やバーチカル型のプローブカードにも対応することが可能となる。
また、こうしたメカニカルストッパ70を複数設けることで、ウェハトレイ50の平面方向の制御も可能となる。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
1,1B…半導体ウェハ試験装置
10…テストヘッド
20…インタフェース組立体
21…プローブカード
212…プローブ針
22…インタポーザ
24…パフォーマンスボード
30,30B…ウェハプローバ
31…ヘッドプレート
32…ステージ
33…チャック
34…シール部材
37…密閉空間
42…第2の真空ポンプ
50…ウェハトレイ
51…シール部材
53…密閉空間
60…ステージ
70…メカニカルストッパ
71…モータ
72…ボールねじ機構
73…当接部材
100…半導体ウェハ
110…電極
10…テストヘッド
20…インタフェース組立体
21…プローブカード
212…プローブ針
22…インタポーザ
24…パフォーマンスボード
30,30B…ウェハプローバ
31…ヘッドプレート
32…ステージ
33…チャック
34…シール部材
37…密閉空間
42…第2の真空ポンプ
50…ウェハトレイ
51…シール部材
53…密閉空間
60…ステージ
70…メカニカルストッパ
71…モータ
72…ボールねじ機構
73…当接部材
100…半導体ウェハ
110…電極
Claims (16)
- プローブカードを用いて半導体ウェハを試験する方法であって、
前記半導体ウェハを保持する保持部材と前記プローブカードとの間に密閉空間を形成する密閉工程と、
前記密閉空間を減圧する減圧工程と、
前記密閉空間を減圧した状態で、前記保持部材を前記プローブカードに向かって所定量移動させる移動工程と、を備えたことを特徴とする半導体ウェハの試験方法。 - 請求項1に記載の半導体ウェハの試験方法であって、
前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含むことを特徴とする半導体ウェハの試験方法。 - 請求項1又は2に記載の半導体ウェハの試験方法であって、
前記半導体ウェハと前記プローブカードとの電気的接触を検出する検出工程を備え、
前記移動工程は、前記検出工程での検出結果に基づいて、前記保持部材を前記プローブカードに向かって移動させることを含むことを特徴とする半導体ウェハの試験方法。 - 請求項1~3の何れかに記載の半導体ウェハの試験方法であって、
前記移動工程は、前記保持部材を移動させる移動手段によって、前記保持部材を前記プローブカードに向かって前進させることを含むことを特徴とする半導体ウェハの試験方法。 - 請求項4に記載の半導体ウェハの試験方法であって、
前記減圧工程は、前記密閉空間内の減圧に伴って生じる吸着力(FP)が、前記プローブカードの押圧に必要とされる必要押圧力(FN)以下となるように(FP≦FN)、前記密閉空間内を減圧することを含むことを特徴とする半導体ウェハの試験方法。 - 請求項1~3の何れかに記載の半導体ウェハの試験方法であって、
前記移動工程は、前記保持部材に当接している当接手段を後退させることを含むことを特徴とする半導体ウェハの試験方法。 - 請求項6に記載の半導体ウェハの試験方法であって、
前記減圧工程は、前記密閉空間内の減圧に伴って生じる吸着力(FP)が、前記プローブカードの押圧に必要とされる必要押圧力(FN)よりも大きくなるように(FP>FN)、前記密閉空間内を減圧することを含むことを特徴とする半導体ウェハの試験方法。 - プローブカードを用いた半導体ウェハの試験に用いられる半導体ウェハ搬送装置であって、
前記半導体ウェハを保持する保持部材と、
前記プローブカードと前記保持部材との間に密閉空間を形成する密閉手段と、
前記密閉空間を減圧する減圧手段と、
前記減圧手段によって前記密閉空間を減圧した状態で、前記保持部材を前記プローブカードに対して相対移動させる移動手段と、を備えたことを特徴とする半導体ウェハ搬送装置。 - 請求項8に記載の半導体ウェハ搬送装置であって、
前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含むことを特徴とする半導体ウェハ搬送装置。 - 請求項8又は9に記載の半導体ウェハ搬送装置であって、
前記保持部材は、前記半導体ウェハが載置される載置面を有し、
前記密閉手段は、前記載置面に設けられた環状のシール部材を含むことを特徴とする半導体ウェハ搬送装置。 - プローブカードを用いた半導体ウェハの試験に用いられる半導体ウェハ搬送装置であって、
前記半導体ウェハを保持する保持部材と、
前記プローブカードと前記保持部材との間に密閉空間を形成する密閉手段と、
前記密閉空間を減圧する減圧手段と、
前記保持部材に当接する当接部と、前記当接部を移動させる駆動部と、を有する当接手段と、を備えたことを特徴とする半導体ウェハ搬送装置。 - 請求項11に記載の半導体ウェハ搬送装置であって、
前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含むことを特徴とする半導体ウェハ搬送装置。 - 請求項11又は12に記載の半導体ウェハ搬送装置であって、
前記保持部材は、前記半導体ウェハが載置される載置面を有し、
前記密閉手段は、前記載置面に設けられた環状のシール部材を含むことを特徴とする半導体ウェハ搬送装置。 - 請求項11~13の何れかに記載の半導体ウェハ搬送装置であって、
前記駆動部は、ボールねじ機構が連結されたモータ、又は、圧電素子を含むことを特徴とする半導体ウェハ搬送装置。 - 請求項10~14の何れかに記載の半導体ウェハ搬送装置であって、
複数の前記当接手段が、前記保持部材の外周部に当接するように周方向に沿って実質的に等間隔に配置されていることを特徴とする半導体ウェハ搬送装置。 - プローブカードを用いて半導体ウェハを試験する半導体ウェハ試験装置であって、
前記プローブカードが電気的に接続される試験装置本体と、
請求項8~15の何れかに記載の半導体ウェハ搬送装置と、を備えたことを特徴とする半導体ウェハ試験装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/064608 WO2012026036A1 (ja) | 2010-08-27 | 2010-08-27 | 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置 |
JP2011525332A JP5368565B2 (ja) | 2010-08-27 | 2010-08-27 | 半導体ウェハの試験方法及び半導体ウェハ試験装置 |
TW100121381A TW201209429A (en) | 2010-08-27 | 2011-06-20 | Testing method for semiconductor wafer, semiconductor wafer transport device, and semiconductor wafer testing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/064608 WO2012026036A1 (ja) | 2010-08-27 | 2010-08-27 | 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2012026036A1 true WO2012026036A1 (ja) | 2012-03-01 |
Family
ID=45723063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2010/064608 WO2012026036A1 (ja) | 2010-08-27 | 2010-08-27 | 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5368565B2 (ja) |
TW (1) | TW201209429A (ja) |
WO (1) | WO2012026036A1 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219299A (ja) * | 2012-04-12 | 2013-10-24 | Advantest Corp | 半導体ウェハの試験方法、半導体ウェハ試験装置、及びウェハトレイ |
WO2014021176A1 (ja) * | 2012-07-31 | 2014-02-06 | 東京エレクトロン株式会社 | プローブカードへの基板当接方法 |
WO2014021024A1 (ja) * | 2012-07-31 | 2014-02-06 | 東京エレクトロン株式会社 | プローブカードへの基板当接装置及び基板当接装置を備えた基板検査装置 |
JP5528617B1 (ja) * | 2013-11-29 | 2014-06-25 | 株式会社ウイング | プロービングユニット、及びプロービングユニットを用いたバーンインスクリーニングシステム及びバーンインスクリーニング方法 |
JP2014143367A (ja) * | 2013-01-25 | 2014-08-07 | Tokyo Electron Ltd | 接合装置及び接合システム |
CN105182097A (zh) * | 2015-06-15 | 2015-12-23 | 黄染之 | 一种用于晶片检测的电气检测设备 |
JP5858312B1 (ja) * | 2014-07-25 | 2016-02-10 | 株式会社東京精密 | プロービング装置及びプローブコンタクト方法 |
JP2017040561A (ja) * | 2015-08-20 | 2017-02-23 | 三菱電機株式会社 | 半導体チップテスト装置および半導体チップテスト方法 |
KR20190039248A (ko) | 2016-09-21 | 2019-04-10 | 도쿄엘렉트론가부시키가이샤 | 기판 검사 방법 및 기판 검사 장치 |
JP2021005686A (ja) * | 2019-06-27 | 2021-01-14 | 東京エレクトロン株式会社 | プローバおよびプローブカードのプリヒート方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170023642A1 (en) * | 2015-06-10 | 2017-01-26 | Translarity, Inc. | Lost motion gasket for semiconductor test, and associated systems and methods |
TWI704354B (zh) * | 2019-03-21 | 2020-09-11 | 創意電子股份有限公司 | 探針卡、具有其的晶圓檢測設備及使用其的裸晶測試流程 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238770A (ja) * | 1998-02-23 | 1999-08-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路の検査装置 |
JP2008224586A (ja) * | 2007-03-15 | 2008-09-25 | Yokogawa Electric Corp | 検査装置 |
JP2008294292A (ja) * | 2007-05-25 | 2008-12-04 | Tokyo Seimitsu Co Ltd | プローバ、プローブ接触方法及びプログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154694A (ja) * | 1997-11-21 | 1999-06-08 | Matsushita Electric Ind Co Ltd | ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 |
JP4037726B2 (ja) * | 2002-10-02 | 2008-01-23 | 東京エレクトロン株式会社 | 真空プローブ装置及び真空プローブ方法 |
JP2007294632A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 検査用装置 |
KR101321467B1 (ko) * | 2009-02-12 | 2013-10-28 | 가부시키가이샤 아드반테스트 | 반도체 웨이퍼 시험장치 |
JP5436146B2 (ja) * | 2009-10-23 | 2014-03-05 | パナソニック株式会社 | ウェーハ検査装置 |
-
2010
- 2010-08-27 JP JP2011525332A patent/JP5368565B2/ja active Active
- 2010-08-27 WO PCT/JP2010/064608 patent/WO2012026036A1/ja active Application Filing
-
2011
- 2011-06-20 TW TW100121381A patent/TW201209429A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238770A (ja) * | 1998-02-23 | 1999-08-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路の検査装置 |
JP2008224586A (ja) * | 2007-03-15 | 2008-09-25 | Yokogawa Electric Corp | 検査装置 |
JP2008294292A (ja) * | 2007-05-25 | 2008-12-04 | Tokyo Seimitsu Co Ltd | プローバ、プローブ接触方法及びプログラム |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219299A (ja) * | 2012-04-12 | 2013-10-24 | Advantest Corp | 半導体ウェハの試験方法、半導体ウェハ試験装置、及びウェハトレイ |
US9915698B2 (en) | 2012-07-31 | 2018-03-13 | Tokyo Electron Limited | Device of contacting substrate with probe card and substrate inspection apparatus having same |
WO2014021024A1 (ja) * | 2012-07-31 | 2014-02-06 | 東京エレクトロン株式会社 | プローブカードへの基板当接装置及び基板当接装置を備えた基板検査装置 |
JP2014029916A (ja) * | 2012-07-31 | 2014-02-13 | Tokyo Electron Ltd | プローブカードへの基板当接装置及び基板当接装置を備えた基板検査装置 |
JP2014029917A (ja) * | 2012-07-31 | 2014-02-13 | Tokyo Electron Ltd | プローブカードへの基板当接方法 |
WO2014021176A1 (ja) * | 2012-07-31 | 2014-02-06 | 東京エレクトロン株式会社 | プローブカードへの基板当接方法 |
CN104508812A (zh) * | 2012-07-31 | 2015-04-08 | 东京毅力科创株式会社 | 将衬底与探针卡抵接的方法 |
KR20150040286A (ko) * | 2012-07-31 | 2015-04-14 | 도쿄엘렉트론가부시키가이샤 | 프로브 카드에의 기판 접촉 방법 |
KR101744055B1 (ko) * | 2012-07-31 | 2017-06-07 | 도쿄엘렉트론가부시키가이샤 | 프로브 카드에의 기판 접촉 장치 및 기판 접촉 장치를 구비한 기판 검사 장치 |
US9863977B2 (en) | 2012-07-31 | 2018-01-09 | Tokyo Electron Limited | Method of contacting substrate with probe card |
KR101678898B1 (ko) * | 2012-07-31 | 2016-11-23 | 도쿄엘렉트론가부시키가이샤 | 프로브 카드에의 기판 접촉 방법 |
TWI593976B (zh) * | 2012-07-31 | 2017-08-01 | Tokyo Electron Ltd | Substrate contact method for probe card |
JP2014143367A (ja) * | 2013-01-25 | 2014-08-07 | Tokyo Electron Ltd | 接合装置及び接合システム |
JP5528617B1 (ja) * | 2013-11-29 | 2014-06-25 | 株式会社ウイング | プロービングユニット、及びプロービングユニットを用いたバーンインスクリーニングシステム及びバーンインスクリーニング方法 |
JP5858312B1 (ja) * | 2014-07-25 | 2016-02-10 | 株式会社東京精密 | プロービング装置及びプローブコンタクト方法 |
CN105182097A (zh) * | 2015-06-15 | 2015-12-23 | 黄染之 | 一种用于晶片检测的电气检测设备 |
JP2017040561A (ja) * | 2015-08-20 | 2017-02-23 | 三菱電機株式会社 | 半導体チップテスト装置および半導体チップテスト方法 |
KR20190039248A (ko) | 2016-09-21 | 2019-04-10 | 도쿄엘렉트론가부시키가이샤 | 기판 검사 방법 및 기판 검사 장치 |
US10901028B2 (en) | 2016-09-21 | 2021-01-26 | Tokyo Electron Limited | Substrate inspection method and substrate inspection device |
JP2021005686A (ja) * | 2019-06-27 | 2021-01-14 | 東京エレクトロン株式会社 | プローバおよびプローブカードのプリヒート方法 |
JP7281981B2 (ja) | 2019-06-27 | 2023-05-26 | 東京エレクトロン株式会社 | プローバおよびプローブカードのプリヒート方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5368565B2 (ja) | 2013-12-18 |
TW201209429A (en) | 2012-03-01 |
JPWO2012026036A1 (ja) | 2013-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5368565B2 (ja) | 半導体ウェハの試験方法及び半導体ウェハ試験装置 | |
JP5405575B2 (ja) | 半導体ウェハ試験装置及び半導体ウェハの試験方法 | |
JP5629723B2 (ja) | 半導体ウェハの試験方法 | |
TWI410645B (zh) | 探針卡總成 | |
JP4491513B1 (ja) | 半導体ウェハ試験装置 | |
KR101015397B1 (ko) | 테스트 헤드, 전자부품 시험장치 및 전자부품 시험장치로의 퍼포먼스 보드의 장착방법 | |
CN107431039B (zh) | 基板保持方法、基板保持装置、处理方法和处理装置 | |
KR20220059414A (ko) | 슬롯-기반형 대량 반도체 테스트 시스템을 위한 수동 캐리어-기반형 디바이스 전달 | |
WO2018163675A1 (ja) | 検査装置およびコンタクト方法 | |
TW200905202A (en) | Probe card assembly with a mechanically decoupled wiring substrate | |
JP2010186998A6 (ja) | 半導体ウェハ試験装置 | |
JP5987967B2 (ja) | プロービング装置及びプローブコンタクト方法 | |
JP6401113B2 (ja) | 電子部品ハンドリング装置及び電子部品試験装置 | |
WO2012023180A1 (ja) | 接続装置、それを備えた半導体ウェハ試験装置、及び接続方法 | |
JP2011091222A (ja) | ウェーハ検査装置及びそれを用いた半導体ウェーハの検査方法 | |
JP4037726B2 (ja) | 真空プローブ装置及び真空プローブ方法 | |
JP4397960B2 (ja) | 半導体ウェハのテスト装置及び半導体ウェハ用プローブカード | |
JP7267058B2 (ja) | 検査装置 | |
KR101838805B1 (ko) | 반도체 소자 테스트 장치 및 방법 | |
CN114518518A (zh) | 针测*** | |
JP2012064973A (ja) | プローブカード保持装置 | |
KR20170011453A (ko) | 소형 전자 부품 검사 장치 | |
JP2005201659A (ja) | プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法 | |
WO2016163147A1 (ja) | 基板保持方法、基板保持装置、処理方法及び処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 2011525332 Country of ref document: JP |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10856439 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 10856439 Country of ref document: EP Kind code of ref document: A1 |