JP6504755B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6504755B2 JP6504755B2 JP2014130686A JP2014130686A JP6504755B2 JP 6504755 B2 JP6504755 B2 JP 6504755B2 JP 2014130686 A JP2014130686 A JP 2014130686A JP 2014130686 A JP2014130686 A JP 2014130686A JP 6504755 B2 JP6504755 B2 JP 6504755B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- etching
- mask pattern
- deposit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000005530 etching Methods 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 239000000460 chlorine Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 125000001309 chloro group Chemical group Cl* 0.000 claims description 18
- 125000001153 fluoro group Chemical group F* 0.000 claims description 16
- 229910052801 chlorine Inorganic materials 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical group [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 8
- 125000001246 bromo group Chemical group Br* 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 116
- 239000010410 layer Substances 0.000 description 12
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000003667 anti-reflective effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Drying Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、半導体装置の製造方法に関する。
特許文献１には、ゲート電極に自己整合的にフォトダイオードの電荷蓄積層を形成する方法が記載されている。この方法では、まず第１のマスクパターンを用いてゲート電極を形成する。次いで、ゲート電極の形成に用いた第１のマスクパターンを除去せず、第２のマスクパターンを形成する。この第１のマスクパターンの開口の位置と、第２のマスクパターンの開口の位置との共通部分によって規定された領域にイオン注入を行い、フォトダイオードの電荷蓄積層を形成する。フォトダイオードの電荷蓄積層は、第１のマスクパターンと第２のマスクパターンとにより規定され、ゲート電極に自己整合的に形成される。
第１のマスクパターンを用いてゲート電極を形成するエッチング工程において、ゲート電極の側壁に堆積物が形成されうる。本発明者は、この堆積物がゲート電極の形成後の第２のマスクパターンの形成時の現像処理によって剥離する場合があることを見出した。ここで、ゲート電極からの堆積物の剥離は、堆積物全体がゲート電極から剥離する場合と、堆積物の一部が堆積物の残り部分から剥離する場合とを含む。第２のマスクパターン形成後のイオン注入の際、第１および第２のマスクパターンの開口部にゲート電極の側壁から剥離した堆積物が付着した場合、付着した堆積物によりイオンの注入量にばらつきが生じる。結果として、イオン注入により形成されたフォトダイオードの特性が画素ごとにばらつくため歩留まりが低下する要因となる。本発明は、ゲート電極の形成時にその側壁を覆う堆積物の密着性を向上するための技術を提供することを目的とする。
本発明の１つの側面は、半導体装置の製造方法に係り、前記製造方法は、半導体基板の上に、絶縁膜である第１膜と、多結晶シリコン膜である第２膜と、有機材料からなる第３膜と、をこの順序で形成する成膜工程と、前記第３膜の上に第１のマスクパターンを形成する工程と、前記第１のマスクパターンを用いて前記第２膜からゲート電極を形成するゲート電極の形成工程と、前記第１のマスクパターンの一部と、前記ゲート電極に隣接する領域と、の上に開口を有する第２のマスクパターンを形成する工程と、前記第１のマスクパターンと、前記第２のマスクパターンと、をマスクとして、前記半導体基板に対してイオン注入を行う注入工程と、を有し、前記ゲート電極の形成工程は、前記第３膜のうちの前記第１のマスクパターンと前記第２膜との間に位置する第１部分を残しつつ第１の処理ガスを用いて前記第３膜をエッチングする第１のエッチング工程と、前記第２膜のうちの前記第１部分と前記第１膜との間に位置する第２部分を残しつつ第２の処理ガスを用いて前記第２膜をエッチングする第２のエッチング工程と、第３の処理ガスを用いて前記第２膜をオーバーエッチングする第３のエッチング工程とを含み、前記第１のエッチング工程において前記半導体基板の上に形成される第１の堆積物と、前記第２のエッチング工程において前記半導体基板の上に形成される第２の堆積物と、前記第３のエッチング工程において前記半導体基板の上に形成される第３の堆積物と、が塩素原子を含みフッ素原子を含まず、前記第２の堆積物と、前記第３の堆積物と、が臭素原子を更に含み、前記イオン注入は、前記第１のマスクパターンの側壁、前記第１部分の側壁および前記第２部分の側壁が、前記第１の堆積物と前記第２の堆積物と前記第３の堆積物とを含む堆積物で覆われた状態で行われる。
上記手段により、ゲート電極の形成時にその側壁を覆う堆積物の密着性を向上するための技術が提供される。
以下、本発明に係る半導体装置の製造方法の具体的な実施形態を、添付図面を参照して説明する。以下の実施形態で製造される半導体装置は、いわゆる表面照射型の固体撮像装置である。しかし、本発明はそれらの実施形態に限定されるものではない。例えば、本発明は裏面照射型の固体撮像装置にも適用されうる。また、本発明は固体撮像装置だけでなく、他の半導体装置、例えば記憶装置や演算処理装置などにも適用されうる。
図１を参照して、本発明の一部の実施形態による固体撮像装置の製造方法を説明する。この方法で製造される固体撮像装置は例えばＣＭＯＳセンサである。図１の例では、ＣＭＯＳプロセスを用いた従来のＣＭＯＳセンサの各ウエルの形成方法の製造工程の流れは既存の技術を用いればよいのでその説明を割愛し、ゲート電極の形成からフォトダイオードの電荷蓄積層の形成までの製造工程の流れを示す。
まず、素子分離部１０４、ｐ型半導体領域１０５およびｎ型半導体領域１０６の形成されたｎ型シリコン基板１０１上に、ゲート絶縁膜１０２、多結晶シリコン膜１０３をこの順序で成膜する。ｐ型半導体領域１０５には、画素領域を構成する回路素子、例えば光電変換素子や転送トランジスタなどが形成される。ｎ型半導体領域１０６には、周辺回路領域を構成する回路素子、例えばトランジスタなどが形成される。次いで、成膜された多結晶シリコン膜１０３上に、反射防止膜１０７を形成する。反射防止膜１０７は例えば有機材料により形成され、例えば日産化学工業株式会社製ＤＵＶ４２Ｐを０．０８ｕｍの厚さとなるように塗布したものである。反射防止膜１０７上に、フォトリソグラフィ工程によりレジストの塗布・露光・現像を行って、第１のマスクパターン１０８を形成する。ここでレジストは、例えば東京応化工業株式会社製ＴＤＵＲ−Ｐ６２８を０．８ｕｍの厚さとなるように塗布することによって形成する。図１（ａ）は、第１のマスクパターン１０８の形成工程後の断面図である。第１のマスクパターン１０８は、多結晶シリコン膜１０３のうち、ゲート電極となるべき部分を覆い、その他の部分を覆わない。
次いで、第１のマスクパターン１０８をマスクとして、この開口部分の多結晶シリコン膜１０３のエッチングを行い、多結晶シリコン膜１０３からゲート電極１０９を形成する。このエッチング工程の際、ゲート電極１０９の側壁には、この側壁の全面を覆う堆積物１１０がエッチングと同時に形成される。図１（ｂ）は、このエッチング後の断面図である。堆積物１１０は、エッチング後の反射防止膜１０７の側壁の全面と、第１のマスクパターン１０８の側壁の全面とを覆いうる。また、このエッチングによって、多結晶シリコン膜１０３から他のトランジスタのゲート電極が形成されうる。例えば、このような他のトランジスタとして、画素領域に位置するリセットトランジスタや増幅トランジスタ、周辺回路領域に位置するトランジスタなどが挙げられる。
このゲート電極１０９を形成するためのエッチング処理は、３つのエッチング工程を含む。それらは反射防止膜１０７のエッチングを行う第１のエッチング工程、多結晶シリコン膜１０３のエッチングを行う第２のエッチング工程、および多結晶シリコン膜１０３のオーバーエッチングを行う第３のエッチング工程の３工程である。第１のエッチング工程には第１の処理ガス、第２のエッチング工程には第２の処理ガス、第３のエッチング工程には第３の処理ガスをそれぞれ用いる。
まず反射防止膜１０７のエッチングはＣｌ２ガス／Ｏ２ガス系のガスなどを用い、１．３３Ｐａ以下（１０ｍＴｏｒｒ以下）の圧力で終点検出方式によって実行される。ここで、Ｃｌ２ガス／Ｏ２ガス系のガスとは、ガスの種類としてＣｌ２ガスとＯ２ガスとの両方を含むガスのことである。このＣｌ２ガスとＯ２ガスの流量比は、１０：１以上である。以下に説明する他のガスについても同様である。次いで多結晶シリコン膜１０３のエッチングはＣｌ２ガス／ＨＢｒガス／Ｏ２ガス系のガスなどを用いて、終点検出方式で行われる。これに代えて、多結晶シリコン膜１０３のエッチングの開始時においてＣｌ２ガスのみを用いてエッチングし、その後、Ｃｌ２ガス／ＨＢｒガス／Ｏ２ガス系のガスなどを用いエッチングしてもよい。このＣｌ２ガス、ＨＢｒガス、Ｏ２ガスの流量比は、３０：３５０：１５である。このように途中で処理ガスの種類や変更することにより、ゲート電極１０９の構造を垂直形状にすることができる。また処理ガスの種類の変更に加えて、またはこれに代えて、各処理ガスの流量を変更してもよい。続いてオーバーエッチングの工程においてもＣｌ２ガス／ＨＢｒガス／Ｏ２ガス系のガスなどを用いる。このＣｌ２ガス、ＨＢｒガス、Ｏ２ガスの流量比は、５：３００：１０である。図１（ｂ）は、これらゲート電極１０９形成のためのエッチング工程後の断面図である。
この後、紫外線照射によって第１のマスクパターン１０８の安定化を行う。次いで、フォトダイオードのｎ型半導体領域１１２を形成するため、第２のマスクパターン１１１を形成し、紫外線照射によって第２のマスクパターン１１１の安定化を行う。このとき、ゲート電極１０９の側壁の全面が堆積物１１０で覆われたままである。この第２のマスクパターン１１１に用いるレジストは、例えば東京応化工業株式会社製ＴＤＭＲ−ＡＲ６５を１．１４ｕｍの厚さとなるように塗布することによって形成される。その後、第１のマスクパターン１０８と第２のマスクパターン１１１との共通の開口部分にイオン注入を行うことによって、ｎ型シリコン基板１０１のｐ型半導体領域１０５内にフォトダイオードの電荷蓄積層となるｎ型半導体領域１１２を形成する。電荷蓄積層となるｎ型半導体領域１１２の形成後の断面図を図１（ｃ）に示す。
このｎ型半導体領域１１２の位置は、第１のマスクパターン１０８の開口の位置と第２のマスクパターン１１１の開口の位置と、の共通部分によって規定され、これによりｎ型半導体領域１１２が、ゲート電極１０９に隣接する位置に自己整合的に形成される。次いで、上記イオン注入後に、フォトダイオードのｎ型半導体領域１１２を形成する目的で残された第１のマスクパターン１０８と第２のマスクパターン１１１と、を剥離する。
次に転送トランジスタ２１と周辺トランジスタ２２との上に多層配線構造が形成される。図２に、半導体基板上に多層配線構造が形成された固体撮像装置であるＣＭＯＳセンサの断面構造例を示す。以下の例では、半導体基板として、図１で説明した工程によってゲート電極１０９やｎ型半導体領域１１２が形成されたｎ型シリコン基板１０１を用いる。ｎ型シリコン基板１０１には、周辺トランジスタ２２のドレイン領域又はソース領域となるｐ型半導体領域２０２がさらに形成されている。多層配線構造は、ｎ型シリコン基板１０１上に形成される第１の絶縁膜２０３と、第１の絶縁膜２０３上に形成された第１の配線パターン２１２と、を有する。第１の配線パターン２１２と、ｎ型シリコン基板１０１上に形成されたｎ型半導体領域２０１およびｐ型半導体領域２０２と、はコンタクトプラグ２０９によって接続される。多層配線構造はさらに、第１の配線パターン２１２を覆うように形成された第２の絶縁膜２０４と、第２の絶縁膜２０４上に形成された第２の配線パターン２１３と、を有する。第２の配線パターン２１３はコンタクトプラグ２１０によって第１の配線パターン２１２と接続される。多層配線構造はさらに、第２の配線パターン２１３を覆うように形成される第３の絶縁膜２０５と、第３の絶縁膜２０５上に形成された第３の配線パターン２１４と、を有する。第３の配線パターン２１４はコンタクトプラグ２１１によって第２の配線パターン２１３と接続される。多層配線構造は、これら第１と、第２と、第３と、の配線パターンと、絶縁膜と、コンタクトプラグと、を含む。第１の絶縁膜２０３と第２の絶縁膜２０４と第３の絶縁膜２０５と、は例えばシリコン酸化膜またはこれを主成分とする材料を含み、層間絶縁膜として機能しうる。第１の配線パターン２１２と第２の配線パターン２１３と第３の配線パターン２１４と、はそれぞれ複数の導電体のパターンを含む。これらの導電体のパターンは、遮光膜として機能しうる。第１の配線パターン２１２と第２の配線パターン２１３と第３の配線パターン２１４と、は例えばそれぞれＡｌ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、ＴｉＮ、若しくはＣｕ、またはこれらを主成分とする合金を含む金属膜や、これらの積層膜を含む。これらの金属膜を第１の絶縁膜２０３あるいは第２の絶縁膜２０４あるいは第３の絶縁膜２０５上に形成した後、フォトリソグラフィ工程及び、ドライエッチング工程により所望のパターンを形成する。コンタクトプラグ２０９、２１０、２１１は、例えばそれぞれＡｌ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、ＴｉＮ、若しくはＣｕ、またはこれらを主成分とする合金を含む金属膜や、それらの積層膜を含む。第１の絶縁膜２０３あるいは第２の絶縁膜２０４あるいは第３の絶縁膜２０５にフォトリソグラフィ工程及び、ドライエッチング工程により所望のパターンを形成した後、これらの金属膜を埋め込むことにより形成される。これらの製造方法については、公知の製造方法が適用可能である。これらの多層配線層の上部にはパッシベーション膜２０６が形成される。さらにパッシベーション膜２０６上に平坦化層２０７が形成され、平坦化層２０７上にカラーフィルター層２１５が形成される。続いてカラーフィルター層上部にマイクロレンズ２１６が形成される。
上述の例では、反射防止膜１０７のエッチング、多結晶シリコン膜１０３のエッチングおよび多結晶シリコン膜１０３のオーバーエッチングのそれぞれにおける処理ガスが、塩素原子を含み、いずれもフッ素原子を含まない。すべての工程において塩素原子を含む処理ガスを用いることにより、ゲート電極１０９の側面に形成される第１、第２および第３の堆積物が共通の成分を含む。具体的には、第１、第２および第３の堆積物の成分は塩素原子を共通に含み、フッ素原子を含まない。一方、反射防止膜１０７のエッチングにＣＦ４ガス系のガスを用い、多結晶シリコン膜１０３のエッチングにＣｌ２ガス／ＨＢｒガス系のガスを用いた場合、それぞれのエッチングにおいて形成される堆積物の成分が互いに異なる。この成分の互いに異なる堆積物の界面において、剥離が生じやすい。本実施例では、処理ガスが共通の成分を含むことにより、堆積物の不連続面を回避し、結果として堆積物の剥離を抑制することができる。これにより、ゲート電極１０９の側壁の堆積物が剥離することに起因する、フォトダイオードの電荷蓄積層となるｎ型半導体領域１１２の形成のためのｎ型イオン注入量のばらつきが解消される。ｎ型イオンの注入量が安定する結果としてフォトダイオード特性も安定する。また、多結晶シリコン膜１０３のオーバーエッチングを行うと、多結晶シリコン膜１０３の下にあるゲート絶縁膜１０２の一部がエッチングされる。この多結晶シリコン膜１０３のオーバーエッチングにおいて、ＣＦ４ガス系の処理ガスを用いた場合、ゲート絶縁膜１０２のエッチング量が多くなり、ｎ型半導体領域形成のためのｎ型イオン注入量のばらついてしまう。多結晶シリコン膜１０３のオーバーエッチングにおいてＣｌ２ガス／ＨＢｒガス系の処理ガスを用いることにより、ゲート絶縁膜１０２のエッチングが抑制され、結果としてｎ型イオンの注入量が安定し、フォトダイオード特性も安定する。
またゲート電極１０９を形成するエッチング処理において、処理ガスに共通する成分は、本実施例のような塩素原子に限られない。例えば図３のようなＣｌ２ガス以外の組み合わせの処理ガスであってもよい。処理ガス例１では、３つのエッチング工程を通じて、各処理ガスの成分にフッ素原子を含むが、いずれの処理ガスにも塩素原子および臭素原子を含まない。処理ガス例２では、３つのエッチング工程を通じて、各処理ガスの成分に塩素原子および臭素原子を含むが、いずれの処理ガスにもフッ素原子を含まない。処理ガス例３では、３つのエッチング工程を通じて、各処理ガスの成分に臭素原子を含むが、いずれの処理ガスにもフッ素原子および塩素原子を含まない。処理ガス例４では、３つのエッチング工程を通じて、各処理ガスの成分に塩素原子を含むが、いずれの処理ガスにもフッ素原子および臭素原子を含まない。処理ガス例５では、３つのエッチング工程を通じて、各処理ガスの成分に臭素原子を含むが、いずれの処理ガスにもフッ素原子および塩素原子を含まない。ここで、各処理ガスの流量比は、例えば、処理ガス例２のＣｌ２ガス、ＨＢｒガス、Ｏ２ガスの流量比は３０：３５０：１５である。処理ガス例３のＨＢｒガス、Ｏ２ガスの流量比は、３００：１０であり、ＨＢｒガス、Ｏ２ガス、Ｈｅガスの流量比は、３００：１０：１０である。また、処理ガス例４のＣｌ２ガスとＯ２ガスの流量比は、１０：１であり、処理ガス例５のＨＢｒガスとＯ２ガスの流量比は、３００：１０である。
このように３つのエッチング工程を通じて、処理ガスが共通の成分を有することにより、ゲート電極１０９の側面に形成される第１、第２および第３の堆積物も共通の成分を有する。例えば処理ガス例１では、堆積物にはフッ素原子を含み、塩素原子および臭素原子は含まない。処理ガス例２では、堆積物に塩素原子および臭素原子を含み、フッ素原子を含まない。処理ガス例３では、堆積物に臭素原子を含み、フッ素原子および塩素原子を含まない。処理ガス例４では、堆積物に塩素原子を含み、フッ素原子および臭素原子を含まない。処理ガス例５では、堆積物に臭素原子を含み、フッ素原子および塩素原子を含まない。
さらに、各エッチング工程において、処理ガスが共通の成分を有するだけでなく、同一の処理ガスを用いてもよい。ここで、同一の処理ガスとは、処理ガスを構成するガスの種類が同一であることをいう。例えば、処理ガス例１、２、４および５では、３つのエッチングに用いられるすべての処理ガスが同一である。具体的に、処理ガス例１では、３つのエッチングに用いられるすべての処理ガスにフッ素を含むＣＦ４ガスを用いる。
さらに、図３に例示しないが、反射防止膜１０７のエッチングに用いられる処理ガスと多結晶シリコン膜１０３のエッチングに用いられる処理ガスとが同一の処理ガスであり、多結晶シリコン膜１０３のオーバーエッチングに異なる種類の処理ガスを用いてもよい。また、本実施例や処理ガス例３のように多結晶シリコン膜１０３のエッチングに用いられる処理ガスと多結晶シリコン膜１０３のオーバーエッチングに用いられる処理ガスとが同一の処理ガスであり、反射防止膜１０７のエッチングに異なる処理ガスを用いてもよい。
１０１ ｎ型シリコン基板、１０２ ゲート絶縁膜、１０３ 多結晶シリコン膜、１０７ 反射防止膜、１０８ 第１のマスクパターン、１０９ ゲート電極、１１１ 第２のマスクパターン
Claims (13)
- 半導体装置の製造方法において、
半導体基板の上に、絶縁膜である第１膜と、多結晶シリコン膜である第２膜と、有機材料からなる第３膜と、をこの順序で形成する成膜工程と、
前記第３膜の上に第１のマスクパターンを形成する工程と、
前記第１のマスクパターンを用いて前記第２膜からゲート電極を形成するゲート電極の形成工程と、
前記第１のマスクパターンの一部と、前記ゲート電極に隣接する領域と、の上に開口を有する第２のマスクパターンを形成する工程と、
前記第１のマスクパターンと、前記第２のマスクパターンと、をマスクとして、前記半導体基板に対してイオン注入を行う注入工程と、を有し、
前記ゲート電極の形成工程は、前記第３膜のうちの前記第１のマスクパターンと前記第２膜との間に位置する第１部分を残しつつ第１の処理ガスを用いて前記第３膜をエッチングする第１のエッチング工程と、前記第２膜のうちの前記第１部分と前記第１膜との間に位置する第２部分を残しつつ第２の処理ガスを用いて前記第２膜をエッチングする第２のエッチング工程と、第３の処理ガスを用いて前記第２膜をオーバーエッチングする第３のエッチング工程とを含み、
前記第１のエッチング工程において前記半導体基板の上に形成される第１の堆積物と、前記第２のエッチング工程において前記半導体基板の上に形成される第２の堆積物と、前記第３のエッチング工程において前記半導体基板の上に形成される第３の堆積物と、が塩素原子を含みフッ素原子を含まず、
前記第２の堆積物と、前記第３の堆積物と、が臭素原子を更に含み、
前記イオン注入は、前記第１のマスクパターンの側壁、前記第１部分の側壁および前記第２部分の側壁が、前記第１の堆積物と前記第２の堆積物と前記第３の堆積物とを含む堆積物で覆われた状態で行われることを特徴とする製造方法。 - 前記第３のエッチング工程において前記第１膜の一部がエッチングされることを特徴とする請求項１に記載の製造方法。
- 前記第１の処理ガスが、塩素原子を含むガスを含み、かつ、フッ素原子を含むガスを含まず、
前記第２の処理ガスと前記第３の処理ガスとが、塩素原子を含むガスおよび臭素原子を含むガスを含み、かつ、フッ素原子を含むガスを含まないことを特徴とする請求項１又は２に記載の製造方法。 - 前記第１の処理ガスが臭素原子を含むガスを含まないことを特徴とする請求項３に記載の製造方法。
- 前記第１の処理ガス、前記第２の処理ガスおよび前記第３の処理ガスにおける前記塩素原子を含むガスがＣｌ２ガスであることを特徴とする請求項３又は４に記載の製造方法。
- 前記第２の処理ガスおよび前記第３の処理ガスにおける前記臭素原子を含むガスがＨＢｒガスであることを特徴とする請求項３乃至５のいずれか１項に記載の製造方法。
- 前記第１の処理ガスと、前記第２の処理ガスと、前記第３の処理ガスとが、Ｏ２ガスを含むことを特徴とする請求項１乃至６のいずれか１項に記載の製造方法。
- 前記第１のエッチング工程において、１．３３Ｐａ以下の圧力でエッチングが行われることを特徴とする請求項１乃至７のいずれか１項に記載の製造方法。
- 前記第２のエッチング工程において、前記第２の処理ガスが、エッチングの開始時でＣｌ２ガスのみを含み、その後、Ｃｌ２ガスと、Ｃｌ２ガス以外のガスと、を含むことを特徴とする請求項１乃至８のいずれか１項に記載の製造方法。
- 前記第２の処理ガスと、前記第３の処理ガスと、が同一の処理ガスであることを特徴とする請求項１乃至８のいずれか１項に記載の製造方法。
- 前記第３膜は前記第２膜の上面に接触するように形成されることを特徴とする請求項１乃至１０のいずれか１項に記載の製造方法。
- 前記半導体装置は、光電変換素子と、前記光電変換素子に蓄積された電荷を転送するための転送トランジスタとを備え、
前記ゲート電極は前記転送トランジスタのゲート電極であり、
前記注入工程により、前記光電変換素子の一部を構成する半導体領域が形成されることを特徴とする請求項１乃至１１のいずれか１項に記載の製造方法。 - 前記注入工程の後に、前記第１のマスクパターン、前記第２のマスクパターンおよび前記第３膜を剥離する工程を含む、
ことを特徴とする請求項１乃至１２のいずれか１項に記載の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014130686A JP6504755B2 (ja) | 2014-06-25 | 2014-06-25 | 半導体装置の製造方法 |
| US14/742,952 US9306109B2 (en) | 2014-06-25 | 2015-06-18 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014130686A JP6504755B2 (ja) | 2014-06-25 | 2014-06-25 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016009805A JP2016009805A (ja) | 2016-01-18 |
| JP2016009805A5 JP2016009805A5 (ja) | 2017-06-29 |
| JP6504755B2 true JP6504755B2 (ja) | 2019-04-24 |
Family
ID=54931434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014130686A Active JP6504755B2 (ja) | 2014-06-25 | 2014-06-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9306109B2 (ja) |
| JP (1) | JP6504755B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017143175A (ja) | 2016-02-10 | 2017-08-17 | 株式会社東芝 | 磁気記憶装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154561A (ja) * | 1987-12-11 | 1989-06-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3263852B2 (ja) * | 1991-11-15 | 2002-03-11 | ソニー株式会社 | プラズマ装置およびこれを用いたドライエッチング方法 |
| JP3319003B2 (ja) | 1993-03-18 | 2002-08-26 | ソニー株式会社 | ゲート絶縁膜上のゲート電極材料のドライエッチング方法 |
| JP3326644B2 (ja) * | 1993-11-16 | 2002-09-24 | ソニー株式会社 | シリコン系材料層の加工方法 |
| JP3403850B2 (ja) | 1995-04-03 | 2003-05-06 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH0982687A (ja) * | 1995-09-19 | 1997-03-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| TW339462B (en) | 1996-04-26 | 1998-09-01 | Texas Instruments Inc | Vertical sidewall nitride etch process |
| US6309979B1 (en) * | 1996-12-18 | 2001-10-30 | Lam Research Corporation | Methods for reducing plasma-induced charging damage |
| JPH10312991A (ja) * | 1997-05-12 | 1998-11-24 | Sony Corp | 有機系反射防止膜のプラズマエッチング方法 |
| JP4232222B2 (ja) * | 1998-07-13 | 2009-03-04 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2000277494A (ja) * | 1999-03-26 | 2000-10-06 | Sony Corp | 有機系反射防止膜のエッチング方法および半導体装置の製造方法 |
| JP2001196355A (ja) * | 2000-01-12 | 2001-07-19 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| KR100426486B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 제조 방법 |
| JP2006066536A (ja) * | 2004-08-25 | 2006-03-09 | Hitachi High-Technologies Corp | プラズマ処理装置及び処理方法 |
| JP4750391B2 (ja) * | 2004-08-31 | 2011-08-17 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP2009060026A (ja) | 2007-09-03 | 2009-03-19 | Fujifilm Corp | 固体撮像素子の製造方法 |
| JP5538922B2 (ja) * | 2009-02-06 | 2014-07-02 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP2011192664A (ja) * | 2010-03-11 | 2011-09-29 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマエッチング装置 |
| JP5661524B2 (ja) * | 2011-03-22 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
-
2014
- 2014-06-25 JP JP2014130686A patent/JP6504755B2/ja active Active
-
2015
- 2015-06-18 US US14/742,952 patent/US9306109B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US9306109B2 (en) | 2016-04-05 |
| JP2016009805A (ja) | 2016-01-18 |
| US20150380595A1 (en) | 2015-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9716007B2 (en) | Semiconductor structure including patterned feature | |
| KR20120056112A (ko) | 금속 게이트 전극들을 갖는 반도체 소자의 제조방법 | |
| CN103295952A (zh) | 一种双深度浅沟道隔离槽的制备方法 | |
| US8304175B2 (en) | Patterning method | |
| CN101145541A (zh) | 制造包括栓塞的半导体器件的方法 | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| CN105374831B (zh) | 图像传感器及其形成方法 | |
| CN105679781B (zh) | 电容的制造方法、以及cmos图像传感器的制造方法 | |
| JP5226863B2 (ja) | ２重ハードマスク層を使用したｃｍｏｓイメージセンサの製造方法 | |
| JP6504755B2 (ja) | 半導体装置の製造方法 | |
| JP2006032919A (ja) | 半導体素子のストレージノードコンタクトの形成方法 | |
| US9647027B2 (en) | Method for manufacturing semiconductor device | |
| TWI499005B (zh) | 3d記憶體製造方法及結構 | |
| JP2010118661A (ja) | イメージセンサー及び前記イメージセンサーの製造方法 | |
| JP2006073611A (ja) | 固体撮像装置の製造方法 | |
| JP2007081347A (ja) | 半導体装置の製造方法 | |
| TWI593007B (zh) | 半導體元件及其製造方法 | |
| KR100379551B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| US8587084B2 (en) | Seamless multi-poly structure and methods of making same | |
| JP2005203475A (ja) | 半導体装置およびその製造方法 | |
| JP2016009804A (ja) | 半導体装置の製造方法 | |
| JP2005183916A (ja) | フラッシュ素子の製造方法 | |
| KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| JP2005197694A (ja) | 半導体集積回路の配線製造方法 | |
| JP2004356184A (ja) | 半導体装置の製造方法、ｃｃｄ撮像素子、および撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170517 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190326 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6504755 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |