JP2016009804A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016009804A JP2016009804A JP2014130682A JP2014130682A JP2016009804A JP 2016009804 A JP2016009804 A JP 2016009804A JP 2014130682 A JP2014130682 A JP 2014130682A JP 2014130682 A JP2014130682 A JP 2014130682A JP 2016009804 A JP2016009804 A JP 2016009804A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- gas
- etching
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】ゲート電極を形成するエッチング工程においてゲート電極の側面に、密着性の高い堆積膜を形成するための技術を提供する。
【解決手段】半導体装置の製造方法において、半導体基板の上にゲート電極膜を形成する工程と、ゲート電極膜の上に第1のマスクパターンを形成する工程と、第1のマスクパターンを用いてゲート電極と、ゲート電極の側面を覆う堆積膜と、を形成するエッチング工程と、第1のマスクパターンの一部と、堆積膜の一部と、半導体基板の堆積膜に隣接する領域と、の上に開口を有する第2のマスクパターンを形成する工程と、堆積膜と、第1のマスクパターンと、第2のマスクパターンと、をマスクとして用いて半導体基板に対してイオン注入を行う注入工程と、を有し、注入工程において、堆積膜がゲート電極の側面の少なくとも一部の上端から下端まで覆っている。
【選択図】図3
【解決手段】半導体装置の製造方法において、半導体基板の上にゲート電極膜を形成する工程と、ゲート電極膜の上に第1のマスクパターンを形成する工程と、第1のマスクパターンを用いてゲート電極と、ゲート電極の側面を覆う堆積膜と、を形成するエッチング工程と、第1のマスクパターンの一部と、堆積膜の一部と、半導体基板の堆積膜に隣接する領域と、の上に開口を有する第2のマスクパターンを形成する工程と、堆積膜と、第1のマスクパターンと、第2のマスクパターンと、をマスクとして用いて半導体基板に対してイオン注入を行う注入工程と、を有し、注入工程において、堆積膜がゲート電極の側面の少なくとも一部の上端から下端まで覆っている。
【選択図】図3
Description
本発明は、半導体装置の製造方法に関する。
特許文献1には、ゲート電極に自己整合的にフォトダイオードの電荷蓄積層を形成する方法が記載されている。この方法では、まず第1のマスクパターンを用いてゲート電極を形成する。次いで、ゲート電極の形成に用いた第1のマスクパターンを除去せず、第2のマスクパターンを形成し、この領域にイオン注入を行いフォトダイオードの電荷蓄積層を形成する。フォトダイオードの電荷蓄積層は、第1のマスクパターンと第2のマスクパターンとにより規定され、ゲート電極に自己整合的に形成される。
第1のマスクパターンを用いてゲート電極を形成するエッチング工程において、ゲート電極の側面に堆積膜が形成されうる。発明者は、この堆積膜がゲート電極の形成後の第2のマスクパターンの形成時の現像処理によって剥離する場合があることを見出した。ここで、ゲート電極からの堆積膜の剥離は、堆積膜全体がゲート電極から剥離する場合と、堆積膜の一部が堆積膜の残り部分から剥離する場合とを含む。第2のマスクパターン形成後のイオン注入の際、第1および第2のマスクパターンの開口部にゲート電極の側面から剥離した堆積膜が付着した場合、付着した堆積膜によりイオンの注入量にばらつきが生じる。結果として、イオン注入により形成されたフォトダイオードの特性が画素ごとにばらつくため歩留まりが低下する要因となる。本発明は、ゲート電極を形成するエッチング工程においてゲート電極の側面に、密着性の高い堆積膜を形成するための技術を提供することを目的とする。
上記課題に鑑みて、本発明に係る半導体装置の製造方法は、半導体基板の上にゲート電極膜を形成する工程と、前記ゲート電極膜の上に第1のマスクパターンを形成する工程と、前記第1のマスクパターンを用いて前記ゲート電極膜をエッチングすることにより、ゲート電極と、前記ゲート電極の側面を覆う堆積膜と、を形成するエッチング工程と、前記第1のマスクパターンの一部と、前記堆積膜の一部と、前記半導体基板の前記堆積膜に隣接する領域と、の上に開口を有する第2のマスクパターンを形成する工程と、前記堆積膜と、前記第1のマスクパターンと、前記第2のマスクパターンと、をマスクとして用いて前記半導体基板に対してイオン注入を行う注入工程と、を有し、前記注入工程において、前記堆積膜が前記ゲート電極の側面の少なくとも一部の上端から下端まで覆っていることを特徴とする。
上記手段により、ゲート電極を形成するエッチング工程においてゲート電極の側面に、密着性の高い堆積膜を形成するための技術が提供される。
以下、本発明に係る半導体装置の製造方法の具体的な実施形態を、添付図面を参照して説明する。以下の実施形態で製造される半導体装置は、いわゆる表面照射型の固体撮像装置である。しかし、本発明はそれらの実施形態に限定されるものではない。例えば、本発明は裏面照射型の固体撮像装置にも適用されうる。また、本発明は固体撮像装置だけでなく、他の半導体装置、例えば記憶装置や演算処理装置などにも適用されうる。
第1の実施形態
図1を参照して、本発明の一部の実施形態による固体撮像装置の製造方法を説明する。この方法で製造される固体撮像装置は例えばCMOSセンサである。図1の例では、CMOSプロセスを用いた従来のCMOSセンサの各ウエルの形成方法の製造工程の流れは既存の技術を用いればよいのでその説明を割愛し、ゲート電極の形成からフォトダイオードの電荷蓄積層の形成までの製造工程の流れを示す。
第1の実施形態
図1を参照して、本発明の一部の実施形態による固体撮像装置の製造方法を説明する。この方法で製造される固体撮像装置は例えばCMOSセンサである。図1の例では、CMOSプロセスを用いた従来のCMOSセンサの各ウエルの形成方法の製造工程の流れは既存の技術を用いればよいのでその説明を割愛し、ゲート電極の形成からフォトダイオードの電荷蓄積層の形成までの製造工程の流れを示す。
まず、素子分離部104、p型半導体領域105およびn型半導体領域106の形成されたn型の半導体基板101の上に、ゲート絶縁膜となるゲート酸化膜102、ゲート電極膜となる多結晶シリコン膜103をこの順序で成膜する。p型半導体領域105には、画素領域を構成する回路素子、例えば光電変換素子や転送トランジスタなどが形成される。n型半導体領域106には、周辺回路領域を構成する回路素子、例えばトランジスタなどが形成される。次いで、成膜された多結晶シリコン膜103の上に、反射防止膜107を形成する。反射防止膜107は例えば有機材料により形成され、例えば日産化学工業株式会社製DUV42Pを0.08umの厚さとなるように塗布したものである。反射防止膜107の上に、フォトリソグラフィ工程によりレジストの塗布・露光・現像を行って、第1のマスクパターン108を形成する。ここでレジストは、例えば東京応化工業株式会社製TDUR−P628を0.8umの厚さとなるように塗布することによって形成される。図1(a)は、第1のマスクパターン108の形成工程後の断面図である。第1のマスクパターン108は、多結晶シリコン膜103のうち、ゲート電極となるべき部分を覆い、その他の部分を覆わない。
次いで、第1のマスクパターン108をマスクとして、この開口部分の多結晶シリコン膜103のエッチングを行い、多結晶シリコン膜103からゲート電極109を形成する。このエッチング工程の際、ゲート電極109の側面には、この側面の少なくとも一部を覆う堆積膜110がエッチングと同時に形成される。この堆積膜110は、ゲート電極109の側面の少なくとも一部の上端から下端まで覆ってよい。またゲート電極109の側面の全体を覆ってもよい。このように、堆積膜110がゲート電極109の広い範囲を覆うことによって、堆積膜110のゲート電極109への密着性が向上する。図1(b)は、このエッチング後の断面図である。堆積膜110は、エッチング後の反射防止膜107の側面と、第1のマスクパターン108の側面とをさらに覆いうる。また、このエッチングによって、多結晶シリコン膜103から他のトランジスタのゲート電極が形成されうる。例えば、このような他のトランジスタとして、画素領域に位置するリセットトランジスタや増幅トランジスタ、周辺回路領域に位置するトランジスタなどが挙げられる。
このゲート電極109を形成するためのエッチング処理は、反射防止膜107のエッチング、多結晶シリコン膜103のエッチング、多結晶シリコン膜103のオーバーエッチングの3工程を含む。まず反射防止膜107のエッチングは処理ガスとしてCl2ガスを用いて終点検出方式で実行される。またCl2ガス/O2ガス系のガスなどを用い終点検出方式で実行されてもよい。ここで、Cl2ガス/O2ガス系のガスとは、ガスの種類としてCl2ガスとO2ガスとの両方を含むガスのことである。以下に説明する他のガスについても同様である。
次いで多結晶シリコン膜103のエッチングが終点検出方式で行われる。この多結晶シリコン膜103のエッチングに用いられる処理ガスは、堆積性の高い第1のガスを含む。具体的には、第1のガスは、CF4ガス、SF6ガスなどと比較して堆積性の高いHBrガスなどのガスである。本実施形態では、Cl2ガス/HBr/O2ガス系のガスなどを用いる。ここでO2ガスは、例えば全ガスの濃度の0%以上20%以下でよい。さらに0%以上10%以下でもよい。また、このときHBrガスは、例えば全ガスの濃度の0%以上40%以下でよい。さらに5%以上20%以下でよい。ここで、ガスの濃度とは、エッチング装置のチャンバーへガスを導入する際の流量比に置き換えることが出来る。堆積性の高い第1のガスを用いることにより、ゲート電極109の側面に堆積膜110が形成される。処理ガスに含まれる堆積性作用を有する第1のガスの濃度を調整することによって、堆積膜110の半導体基板101の表面に平行する膜厚を制御する。この堆積膜110の厚さは、第2のマスクパターン111を形成する露光処理の際に堆積膜110が剥離しないよう下限値が決定される。またフォトダイオードの電荷蓄積層となるn型半導体領域112を形成するイオン注入のマスクパターンの一部となるため、堆積膜110の厚さの上限が決定される。本実施形態では、半導体基板101の表面に平行な方向における厚さは10nm以上212nm以下であってよい。さらに40nm以上53nm以下であってもよい。
多結晶シリコン膜103のエッチングは終点検出方式で実行しているため、多結晶シリコン膜103の残渣が半導体基板101の上に残る。これを取り除くオーバーエッチングの工程においても、処理ガスとしてHBrガスなどの堆積性の高い第1のガスを含むガス系を使用する。本実施形態では、Cl2ガス/HBrガス/O2ガス系のガスを用いる。ここで先に述べた多結晶シリコン膜103のエッチングを行う際よりも、Cl2ガスの濃度を減少させてもよい。つまり、Cl2ガスの流量比を低くさせてもよい。またHBrガスは全ガスの濃度の0%以上40%以下でよい。さらに5%以上20%以下でもよい。また先に述べた多結晶シリコン膜103のエッチングを行う際よりも、HBrガスの濃度を増加させてもよい。つまり、HBrガスの流量比を高くさせてもよい。またO2ガスは、全ガスの濃度の0%以上20%以下でよい。さらに0%以上10%以下でもよい。また先に述べた多結晶シリコン膜103のエッチングを行う際よりも、O2ガスの濃度を増加させてもよい。つまり、O2ガスの流量比を高くさせてもよい。
これにより、ゲート電極109の側面の堆積膜110の半導体基板101の表面に平行する膜厚は先に述べた多結晶シリコン膜103のエッチング工程が終わった際、より厚くなる。図1(b)は、これら3工程を含むエッチング工程後の断面図である。堆積膜110は、ゲート電極109の側面の一部を覆ってよい。またゲート電極109の側面の全体を覆ってもよい。さらにエッチング後の反射防止膜107の側面と、第1のマスクパターン108の側面とをさらに覆いうる。また多結晶シリコン膜103のエッチング工程や多結晶シリコン膜103のオーバーエッチング工程には、HBrガス/O2ガス系のガスを用いてもよいし、Cl2ガスのみ又はHBrガスのみを用いてもよい。
この後、紫外線照射によって第1のマスクパターン108の安定化を行う。次いで、フォトダイオードのn型半導体領域112を形成するため、半導体基板の堆積膜110に隣接する領域およびこの領域に隣接する第1のマスクパターン108と堆積膜110との一部の上に開口を有する第2のマスクパターン111を形成する。さらに紫外線照射によって第2のマスクパターン111の安定化を行う。このとき、ゲート電極109の側面は堆積膜110で覆われたままである。また堆積膜110は、反射防止膜107の側面と、第1のマスクパターン108の側面とをさらに覆いうる。この第2のマスクパターン111に用いるレジストは、例えば東京応化工業株式会社製TDMR−AR65を1.14umの厚さとなるように塗布することにより形成される。その後、第1のマスクパターン108と第2のマスクパターン111とゲート電極109の側面の堆積膜110との共通の開口部分にイオン注入を行う。これによって、n型の半導体基板101のp型半導体領域105内にフォトダイオードの電荷蓄積層となるn型半導体領域112を形成する。電荷蓄積層となるn型半導体領域112の形成後の断面図を図1(c)に示す。
このn型半導体領域112の位置は、第1のマスクパターン108の開口の位置と第2のマスクパターン111の開口の位置と、の共通部分によって規定され、これによりn型半導体領域112が、ゲート電極109に隣接する位置に自己整合的に形成される。次いで、上記イオン注入後に、フォトダイオードのn型半導体領域112を形成する目的で残された第1のマスクパターン108と第2のマスクパターン111と、を剥離する。
次に転送トランジスタ21と周辺トランジスタ22との上に多層配線構造が形成される。図2に、多層配線構造が形成された固体撮像装置であるCMOSセンサの断面構造例を示す。以下の例では、図1で説明した工程によってゲート電極109やn型半導体領域112が形成されたn型の半導体基板101を用いた例を説明する。n型の半導体基板101には、周辺トランジスタ22のドレイン領域又はソース領域となるp型半導体領域202がさらに形成されている。多層配線構造は、半導体基板101上に形成される第1の絶縁膜203と、第1の絶縁膜203上に形成された第1の配線パターン212と、を有する。第1の配線パターン212と、半導体基板101上に形成されたn型半導体領域201およびp型半導体領域202と、はコンタクトプラグ209によって接続される。多層配線構造はさらに、第1の配線パターン212を覆うように形成された第2の絶縁膜204と、第2の絶縁膜204上に形成された第2の配線パターン213と、を有する。第2の配線パターン213はコンタクトプラグ210によって第1の配線パターン212と接続される。多層配線構造はさらに、第2の配線パターン213を覆うように形成された第3の絶縁膜205と、第3の絶縁膜205上に形成された第3の配線パターン214と、を有する。第3の配線パターン214はコンタクトプラグ211によって第2の配線パターン213と接続される。多層配線構造は、これら第1と、第2と、第3と、の配線パターンと、絶縁膜と、コンタクトプラグと、を含む。第1の絶縁膜203と第2の絶縁膜204と第3の絶縁膜205と、は例えばシリコン酸化膜またはこれを主成分とする材料を含み、層間絶縁膜として機能しうる。第1の配線パターン212と第2の配線パターン213と第3の配線パターン214と、はそれぞれ複数の導電体のパターンを含む。これらの導電体のパターンは、遮光膜として機能しうる。第1の配線パターン212と第2の配線パターン213と第3の配線パターン214と、は例えばそれぞれAl、Mo、W、Ta、Ti、TiN、若しくはCu、またはこれらを主成分とする合金を含む金属膜や、これらの積層膜を含む。これらの金属膜を第1の絶縁膜203あるいは第2の絶縁膜204あるいは第3の絶縁膜205上に形成した後、フォトリソグラフィ工程及び、ドライエッチング工程により所望のパターンを形成する。コンタクトプラグ209、210、211は、例えばそれぞれAl、Mo、W、Ta、Ti、TiN、若しくはCu、またはこれらを主成分とする合金を含む金属膜や、それらの積層膜を含む。第1の絶縁膜203あるいは第2の絶縁膜204あるいは第3の絶縁膜205にフォトリソグラフィ工程及び、ドライエッチング工程により所望のパターンを形成した後、これらの金属膜を埋め込むことにより形成される。これらの製造方法については、公知の製造方法が適用可能である。これらの多層配線層の上部にはパッシベーション膜206が形成される。さらにパッシベーション膜206の上に平坦化層207が形成され、平坦化層207の上にカラーフィルタ層215が形成される。続いてカラーフィルタ層215の上部にマイクロレンズ216が形成される。
上述の実施形態では、多結晶シリコン膜103のエッチングをCF4ガス、SF6ガスなどと比較して堆積性の高いHBrガスなどの第1のガスを用いることにより、ゲート電極109の側面に厚い堆積膜110が形成される。またCF4ガス、SF6ガスなどと比較して、ガス分子に含まれるフッ素の比率が低く堆積性の高い、例えばC4F8ガスやCH3Fガスなどのガスを用いてもよい。堆積膜110が厚く形成されることにより、ゲート電極の側面の堆積膜が剥離することに起因するn型イオン注入量のばらつきが解消し、n型イオンの注入量が安定し、結果としてフォトダイオード特性も安定する。
第2の実施形態
図3は、固体撮像装置の製造方法であり、本実施形態によるCMOSセンサの製造方法において、ゲート電極とフォトダイオードの形成方法の製造工程の流れの断面図が示される。図3の例では、CMOSプロセスを用いた従来のCMOSセンサの各ウエル形成方法の製造工程の流れは既存の技術を用いればよいのでその説明は割愛し、ゲート電極の形成からフォトダイオードの電化蓄積層の形成までの製造工程の流れを示す。また図3(a)に断面図を示す第1のマスクパターン108を形成する工程までは第1の実施形態と同様のため、その説明はここでは省略する。
第2の実施形態
図3は、固体撮像装置の製造方法であり、本実施形態によるCMOSセンサの製造方法において、ゲート電極とフォトダイオードの形成方法の製造工程の流れの断面図が示される。図3の例では、CMOSプロセスを用いた従来のCMOSセンサの各ウエル形成方法の製造工程の流れは既存の技術を用いればよいのでその説明は割愛し、ゲート電極の形成からフォトダイオードの電化蓄積層の形成までの製造工程の流れを示す。また図3(a)に断面図を示す第1のマスクパターン108を形成する工程までは第1の実施形態と同様のため、その説明はここでは省略する。
第1のマスクパターン108をマスクとして、この開口部分の多結晶シリコン膜103のエッチングを行い、多結晶シリコン膜103からゲート電極109を形成する。このエッチング工程の際、ゲート電極109の側面には、この側面の少なくとも一部を覆う堆積膜110がエッチングと同時に形成される。この堆積膜110は、ゲート電極109の側面の少なくとも一部の上端から下端まで覆ってよい。またゲート電極109の側面の全体を覆ってもよい。図1(b)は、このエッチング後の断面図である。堆積膜110は、エッチング後の反射防止膜107の側面と、第1のマスクパターン108の側面とをさらに覆いうる。また、このエッチングによって、多結晶シリコン膜103から他のトランジスタのゲート電極が形成されうる。例えば、このような他のトランジスタとして、画素領域に位置するリセットトランジスタや増幅トランジスタ、周辺回路領域に位置するトランジスタなどが挙げられる。
このエッチング処理は反射防止膜107のエッチング、多結晶シリコン膜103の第1のエッチング、多結晶シリコン膜103の第2のエッチングの3工程を含む。まず反射防止膜107のエッチングは、Cl2ガス/O2ガス系のガスなどを処理ガスとして用い終点検出方式で実行される。またCl2ガスのみを用いて終点検出方式で実行されてもよい。
次いでCl2ガス/O2ガス系のガスなどを用い多結晶シリコン膜103の第1のエッチングを行う。またCl2ガス/O2ガス系のガスにHBrガスを加えてもよい。本実施形態では、Cl2ガス/HBrガス/O2ガス系のガスを用いる。ここでHBrガスは、例えば全ガスの濃度の0%以上40%以下でよい。さらに5%以上20%以下でもよい。多結晶シリコン膜103の第1のエッチングの工程は、多結晶シリコン膜103を貫通する前に終了する。図3(b)に、多結晶シリコン膜103の第1のエッチングの工程後の断面図を示す。このときのゲート電極の側面の堆積膜110は、第1の実施形態の図1(b)で示した堆積膜と比較して薄い状態である。続いて半導体基板101の上に残った多結晶シリコン膜103をエッチングするため、多結晶シリコン膜103の第2のエッチングをHBrガスなどの堆積性の高い第1のガスを使用して実施する。本実施形態では、Cl2ガス/HBrガス/O2ガス系のガスを用いる。ここで先に述べた多結晶シリコン膜103の第1のエッチングを行う際よりも、Cl2ガスの濃度を減少させてもよい。またHBrガスは全ガスの濃度の0%以上40%以下でよい。さらに5%以上20%以下でもよい。この工程では、先に述べた多結晶シリコン膜103の第1のエッチングを行う際よりも、全ガスに含まれるHBrガスの量を増加させてもよい。またO2ガスは、全ガスの濃度の0%以上20%以下でよい。さらに0%以上10%以下でもよい。また先に述べた多結晶シリコン膜103の第1のエッチングを行う際よりも、O2ガスの濃度を増加させてもよい。多結晶シリコン膜103の第2のエッチングを行うことによりゲート電極の側面の堆積膜110の半導体基板101の表面に平行する膜厚は厚く成長する。これら第1および第2の多結晶シリコン膜103のエッチング工程において、処理ガスに含まれる堆積性作用を有する第1のガスの濃度を調整することによって、堆積膜110の半導体基板101の表面に平行する膜厚を制御する。堆積膜110は、ゲート電極109の側面の一部を覆ってよい。またゲート電極109の側面の全体を覆ってもよい。さらにエッチング後の反射防止膜107の側面と、第1のマスクパターン108の側面とをさらに覆いうる。図3(c)に、多結晶シリコン膜103の第2のエッチングの工程後の断面図を示す。この堆積膜110の厚さは、第2のマスクパターン111を形成する露光処理の際に堆積膜110が剥離しないよう下限値が決定される。またフォトダイオードの電荷蓄積層となるn型半導体領域112を形成するイオン注入のマスクパターンの一部となるため、堆積膜110の厚さの上限が決定される。本実施形態では、半導体基板101の表面に平行な方向における厚さは10nm以上212nm以下であってよい。さらに40nm以上53nm以下であってもよい。
この後、実施形態1と同様にして、n型の半導体基板101のp型半導体領域105内にフォトダイオードのn型半導体領域112を形成する。電荷蓄積層となるn型半導体領域112の形成後の断面図を図3(d)に示す。
フォトダイオードのn型半導体領域112形成後のプロセスは、第1の実施形態と同様のため、その説明はここでは省略する。
以上のように、多結晶シリコン膜のエッチング工程においてCF4ガス、SF6ガスなどと比較して堆積性の高いHBrガスなどの第1のガスを用い実施する。これによって第1の実施形態と同様にゲート電極109の側面に堆積膜110を形成することができる。またCF4ガス、SF6ガスなどと比較して、ガス分子に含まれるフッ素の比率が低く堆積性の高い、例えばC4F8ガスやCH3Fガスなどのガスを用いてもよい。また本実施形態では、多結晶シリコン膜103のエッチングの工程の途中から堆積性の高いHBrガスなどのガス濃度を上げて実施することが可能となる。このため第1の実施形態と比較して強固な堆積膜を形成することができる。これによりフォトダイオードへのn型イオンの注入量が安定し、結果としてフォトダイオード特性も安定する。
101 半導体基板、102 ゲート酸化膜、103 多結晶シリコン膜、107 反射防止膜、108 第1のマスクパターン、109 ゲート電極、111 第2のマスクパターン
Claims (11)
- 半導体装置の製造方法において、
半導体基板の上にゲート電極膜を形成する工程と、
前記ゲート電極膜の上に第1のマスクパターンを形成する工程と、
前記第1のマスクパターンを用いて前記ゲート電極膜をエッチングすることにより、ゲート電極と、前記ゲート電極の側面を覆う堆積膜と、を形成するエッチング工程と、
前記第1のマスクパターンの一部と、前記堆積膜の一部と、前記半導体基板の前記堆積膜に隣接する領域と、の上に開口を有する第2のマスクパターンを形成する工程と、
前記堆積膜と、前記第1のマスクパターンと、前記第2のマスクパターンと、をマスクとして用いて前記半導体基板に対してイオン注入を行う注入工程と、を有し、
前記注入工程において、前記堆積膜が前記ゲート電極の側面の少なくとも一部の上端から下端まで覆っていることを特徴とする製造方法。 - 前記堆積膜が、前記第1のマスクパターンの側面の少なくとも一部をさらに覆っていることを特徴とする請求項1に記載の製造方法。
- 前記ゲート電極膜のエッチングに用いるガスは、堆積性作用を有する第1のガスを含み、前記エッチング工程の途中において、前記第1のガスの流量比を増加させることを特徴とする請求項1乃至2のいずれか1項に記載の製造方法。
- 前記ゲート電極膜を形成する前に、前記半導体基板の上にゲート絶縁膜を形成する工程を更に有し、
前記エッチング工程において、前記第1のマスクパターンを用いて前記ゲート絶縁膜の少なくとも一部をエッチングし、
前記ゲート絶縁膜の少なくとも一部のエッチングにおける前記第1のガスの流量比が前記ゲート電極膜のエッチングにおける前記第1のガスの流量比よりも高いことを特徴とする請求項1乃至2のいずれか1項に記載の製造方法。 - 前記ゲート電極膜が多結晶シリコンであることを特徴とする請求項1乃至4のいずれか1項に記載の製造方法。
- 前記エッチング工程において、ゲート電極の側面に形成される堆積膜の前記半導体基板の表面と平行な方向における厚さが10nm以上となるように前記堆積膜を形成することを特徴とする請求項1乃至5のいずれか1項に記載の製造方法。
- 前記エッチング工程において、ゲート電極の側面に形成される堆積膜の前記半導体基板の表面と平行な方向における厚さが40nm以上となるように前記堆積膜を形成することを特徴とする請求項1乃至5のいずれか1項に記載の製造方法。
- 前記ゲート電極膜の上に反射防止膜を形成する工程を更に有し、
前記エッチング工程において、前記第1のマスクパターンを用いて前記反射防止膜をエッチングし、
前記ゲート電極膜のエッチングに用いる処理ガスにおける第1のガスの流量比は、前記反射防止膜のエッチングに用いる第1のガスの流量比よりも高いことを特徴とする請求項1乃至7のいずれか1項に記載の製造方法。 - 前記第1のガスはHBrを含むことを特徴とする請求項3、4及び8のいずれか1項に記載の製造方法。
- 前記半導体装置は固体撮像装置であることを特徴とする請求項1乃至9のいずれか1項に記載の製造方法。
- 前記固体撮像装置は、光電変換素子と、前記光電変換素子に蓄積された電荷を転送するための転送トランジスタとを備え、
前記ゲート電極は前記転送トランジスタのゲート電極であり、
前記注入工程により、前記光電変換素子の一部を構成する半導体領域が形成されることを特徴とする請求項10に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130682A JP2016009804A (ja) | 2014-06-25 | 2014-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130682A JP2016009804A (ja) | 2014-06-25 | 2014-06-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016009804A true JP2016009804A (ja) | 2016-01-18 |
Family
ID=55227163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014130682A Pending JP2016009804A (ja) | 2014-06-25 | 2014-06-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016009804A (ja) |
-
2014
- 2014-06-25 JP JP2014130682A patent/JP2016009804A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10128295B2 (en) | Metal shield trenches and metal substrate contacts supported within the premetallization dielectric (PMD) layer of an integrated circuit using a middle end of line (MEOL) process | |
TWI497720B (zh) | 半導體裝置及其製造方法 | |
JP2007324248A (ja) | 撮像装置 | |
TWI502734B (zh) | 在半導體裝置中形成不同深度溝渠之方法 | |
US9716126B2 (en) | Method of manufacturing solid-state image sensor | |
JP5933953B2 (ja) | 半導体装置の製造方法 | |
CN100499147C (zh) | 图像感测元件及其制作方法 | |
US20230162987A1 (en) | Semiconductor manufacturing method | |
US9673253B2 (en) | Method of manufacturing photoelectric conversion device | |
JP5520102B2 (ja) | 半導体装置の製造方法 | |
US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
CN110875339B (zh) | 影像传感器及其制造方法 | |
US7371599B2 (en) | Image sensor and method of forming the same | |
US9647027B2 (en) | Method for manufacturing semiconductor device | |
US9306109B2 (en) | Semiconductor device manufacturing method | |
JP2016009804A (ja) | 半導体装置の製造方法 | |
US20150263057A1 (en) | Method for manufacturing metal wiring and method for manufacturing solid state imaging device | |
JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
JP2015216176A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2016152275A (ja) | 半導体装置の製造方法 | |
JP2009170540A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
KR100866253B1 (ko) | 이미지 센서의 제조방법 | |
JP2004356572A (ja) | 固体撮像素子の製造方法 | |
KR100773242B1 (ko) | 반도체 소자의 제조 방법 | |
KR101132722B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |