JP2016009804A

JP2016009804A - 半導体装置の製造方法

Info

Publication number: JP2016009804A
Application number: JP2014130682A
Authority: JP
Inventors: 弘 ▲高▼草木; Hiroshi Takakusaki
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2014-06-25
Filing date: 2014-06-25
Publication date: 2016-01-18

Abstract

【課題】ゲート電極を形成するエッチング工程においてゲート電極の側面に、密着性の高い堆積膜を形成するための技術を提供する。
【解決手段】半導体装置の製造方法において、半導体基板の上にゲート電極膜を形成する工程と、ゲート電極膜の上に第１のマスクパターンを形成する工程と、第１のマスクパターンを用いてゲート電極と、ゲート電極の側面を覆う堆積膜と、を形成するエッチング工程と、第１のマスクパターンの一部と、堆積膜の一部と、半導体基板の堆積膜に隣接する領域と、の上に開口を有する第２のマスクパターンを形成する工程と、堆積膜と、第１のマスクパターンと、第２のマスクパターンと、をマスクとして用いて半導体基板に対してイオン注入を行う注入工程と、を有し、注入工程において、堆積膜がゲート電極の側面の少なくとも一部の上端から下端まで覆っている。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関する。

特許文献１には、ゲート電極に自己整合的にフォトダイオードの電荷蓄積層を形成する方法が記載されている。この方法では、まず第１のマスクパターンを用いてゲート電極を形成する。次いで、ゲート電極の形成に用いた第１のマスクパターンを除去せず、第２のマスクパターンを形成し、この領域にイオン注入を行いフォトダイオードの電荷蓄積層を形成する。フォトダイオードの電荷蓄積層は、第１のマスクパターンと第２のマスクパターンとにより規定され、ゲート電極に自己整合的に形成される。

特開２００６−７３６１１号公報

第１のマスクパターンを用いてゲート電極を形成するエッチング工程において、ゲート電極の側面に堆積膜が形成されうる。発明者は、この堆積膜がゲート電極の形成後の第２のマスクパターンの形成時の現像処理によって剥離する場合があることを見出した。ここで、ゲート電極からの堆積膜の剥離は、堆積膜全体がゲート電極から剥離する場合と、堆積膜の一部が堆積膜の残り部分から剥離する場合とを含む。第２のマスクパターン形成後のイオン注入の際、第１および第２のマスクパターンの開口部にゲート電極の側面から剥離した堆積膜が付着した場合、付着した堆積膜によりイオンの注入量にばらつきが生じる。結果として、イオン注入により形成されたフォトダイオードの特性が画素ごとにばらつくため歩留まりが低下する要因となる。本発明は、ゲート電極を形成するエッチング工程においてゲート電極の側面に、密着性の高い堆積膜を形成するための技術を提供することを目的とする。

上記課題に鑑みて、本発明に係る半導体装置の製造方法は、半導体基板の上にゲート電極膜を形成する工程と、前記ゲート電極膜の上に第１のマスクパターンを形成する工程と、前記第１のマスクパターンを用いて前記ゲート電極膜をエッチングすることにより、ゲート電極と、前記ゲート電極の側面を覆う堆積膜と、を形成するエッチング工程と、前記第１のマスクパターンの一部と、前記堆積膜の一部と、前記半導体基板の前記堆積膜に隣接する領域と、の上に開口を有する第２のマスクパターンを形成する工程と、前記堆積膜と、前記第１のマスクパターンと、前記第２のマスクパターンと、をマスクとして用いて前記半導体基板に対してイオン注入を行う注入工程と、を有し、前記注入工程において、前記堆積膜が前記ゲート電極の側面の少なくとも一部の上端から下端まで覆っていることを特徴とする。

上記手段により、ゲート電極を形成するエッチング工程においてゲート電極の側面に、密着性の高い堆積膜を形成するための技術が提供される。

本発明の第１の実施形態に係る半導体装置の製造方法を説明する工程流れ図。固体撮像装置であるＣＭＯＳセンサの断面構造を示す模式的断面図。本発明の第２の実施形態に係る半導体装置の製造方法を説明する工程流れ図。

以下、本発明に係る半導体装置の製造方法の具体的な実施形態を、添付図面を参照して説明する。以下の実施形態で製造される半導体装置は、いわゆる表面照射型の固体撮像装置である。しかし、本発明はそれらの実施形態に限定されるものではない。例えば、本発明は裏面照射型の固体撮像装置にも適用されうる。また、本発明は固体撮像装置だけでなく、他の半導体装置、例えば記憶装置や演算処理装置などにも適用されうる。
第１の実施形態
図１を参照して、本発明の一部の実施形態による固体撮像装置の製造方法を説明する。この方法で製造される固体撮像装置は例えばＣＭＯＳセンサである。図１の例では、ＣＭＯＳプロセスを用いた従来のＣＭＯＳセンサの各ウエルの形成方法の製造工程の流れは既存の技術を用いればよいのでその説明を割愛し、ゲート電極の形成からフォトダイオードの電荷蓄積層の形成までの製造工程の流れを示す。

まず、素子分離部１０４、ｐ型半導体領域１０５およびｎ型半導体領域１０６の形成されたｎ型の半導体基板１０１の上に、ゲート絶縁膜となるゲート酸化膜１０２、ゲート電極膜となる多結晶シリコン膜１０３をこの順序で成膜する。ｐ型半導体領域１０５には、画素領域を構成する回路素子、例えば光電変換素子や転送トランジスタなどが形成される。ｎ型半導体領域１０６には、周辺回路領域を構成する回路素子、例えばトランジスタなどが形成される。次いで、成膜された多結晶シリコン膜１０３の上に、反射防止膜１０７を形成する。反射防止膜１０７は例えば有機材料により形成され、例えば日産化学工業株式会社製ＤＵＶ４２Ｐを０．０８ｕｍの厚さとなるように塗布したものである。反射防止膜１０７の上に、フォトリソグラフィ工程によりレジストの塗布・露光・現像を行って、第１のマスクパターン１０８を形成する。ここでレジストは、例えば東京応化工業株式会社製ＴＤＵＲ−Ｐ６２８を０．８ｕｍの厚さとなるように塗布することによって形成される。図１（ａ）は、第１のマスクパターン１０８の形成工程後の断面図である。第１のマスクパターン１０８は、多結晶シリコン膜１０３のうち、ゲート電極となるべき部分を覆い、その他の部分を覆わない。

次いで、第１のマスクパターン１０８をマスクとして、この開口部分の多結晶シリコン膜１０３のエッチングを行い、多結晶シリコン膜１０３からゲート電極１０９を形成する。このエッチング工程の際、ゲート電極１０９の側面には、この側面の少なくとも一部を覆う堆積膜１１０がエッチングと同時に形成される。この堆積膜１１０は、ゲート電極１０９の側面の少なくとも一部の上端から下端まで覆ってよい。またゲート電極１０９の側面の全体を覆ってもよい。このように、堆積膜１１０がゲート電極１０９の広い範囲を覆うことによって、堆積膜１１０のゲート電極１０９への密着性が向上する。図１（ｂ）は、このエッチング後の断面図である。堆積膜１１０は、エッチング後の反射防止膜１０７の側面と、第１のマスクパターン１０８の側面とをさらに覆いうる。また、このエッチングによって、多結晶シリコン膜１０３から他のトランジスタのゲート電極が形成されうる。例えば、このような他のトランジスタとして、画素領域に位置するリセットトランジスタや増幅トランジスタ、周辺回路領域に位置するトランジスタなどが挙げられる。

このゲート電極１０９を形成するためのエッチング処理は、反射防止膜１０７のエッチング、多結晶シリコン膜１０３のエッチング、多結晶シリコン膜１０３のオーバーエッチングの３工程を含む。まず反射防止膜１０７のエッチングは処理ガスとしてＣｌ_２ガスを用いて終点検出方式で実行される。またＣｌ_２ガス／Ｏ_２ガス系のガスなどを用い終点検出方式で実行されてもよい。ここで、Ｃｌ_２ガス／Ｏ_２ガス系のガスとは、ガスの種類としてＣｌ_２ガスとＯ_２ガスとの両方を含むガスのことである。以下に説明する他のガスについても同様である。

次いで多結晶シリコン膜１０３のエッチングが終点検出方式で行われる。この多結晶シリコン膜１０３のエッチングに用いられる処理ガスは、堆積性の高い第１のガスを含む。具体的には、第１のガスは、ＣＦ_４ガス、ＳＦ_６ガスなどと比較して堆積性の高いＨＢｒガスなどのガスである。本実施形態では、Ｃｌ_２ガス／ＨＢｒ／Ｏ_２ガス系のガスなどを用いる。ここでＯ_２ガスは、例えば全ガスの濃度の０％以上２０％以下でよい。さらに０％以上１０％以下でもよい。また、このときＨＢｒガスは、例えば全ガスの濃度の０％以上４０％以下でよい。さらに５％以上２０％以下でよい。ここで、ガスの濃度とは、エッチング装置のチャンバーへガスを導入する際の流量比に置き換えることが出来る。堆積性の高い第１のガスを用いることにより、ゲート電極１０９の側面に堆積膜１１０が形成される。処理ガスに含まれる堆積性作用を有する第１のガスの濃度を調整することによって、堆積膜１１０の半導体基板１０１の表面に平行する膜厚を制御する。この堆積膜１１０の厚さは、第２のマスクパターン１１１を形成する露光処理の際に堆積膜１１０が剥離しないよう下限値が決定される。またフォトダイオードの電荷蓄積層となるｎ型半導体領域１１２を形成するイオン注入のマスクパターンの一部となるため、堆積膜１１０の厚さの上限が決定される。本実施形態では、半導体基板１０１の表面に平行な方向における厚さは１０ｎｍ以上２１２ｎｍ以下であってよい。さらに４０ｎｍ以上５３ｎｍ以下であってもよい。

多結晶シリコン膜１０３のエッチングは終点検出方式で実行しているため、多結晶シリコン膜１０３の残渣が半導体基板１０１の上に残る。これを取り除くオーバーエッチングの工程においても、処理ガスとしてＨＢｒガスなどの堆積性の高い第１のガスを含むガス系を使用する。本実施形態では、Ｃｌ_２ガス／ＨＢｒガス／Ｏ_２ガス系のガスを用いる。ここで先に述べた多結晶シリコン膜１０３のエッチングを行う際よりも、Ｃｌ_２ガスの濃度を減少させてもよい。つまり、Ｃｌ_２ガスの流量比を低くさせてもよい。またＨＢｒガスは全ガスの濃度の０％以上４０％以下でよい。さらに５％以上２０％以下でもよい。また先に述べた多結晶シリコン膜１０３のエッチングを行う際よりも、ＨＢｒガスの濃度を増加させてもよい。つまり、ＨＢｒガスの流量比を高くさせてもよい。またＯ_２ガスは、全ガスの濃度の０％以上２０％以下でよい。さらに０％以上１０％以下でもよい。また先に述べた多結晶シリコン膜１０３のエッチングを行う際よりも、Ｏ_２ガスの濃度を増加させてもよい。つまり、Ｏ_２ガスの流量比を高くさせてもよい。

これにより、ゲート電極１０９の側面の堆積膜１１０の半導体基板１０１の表面に平行する膜厚は先に述べた多結晶シリコン膜１０３のエッチング工程が終わった際、より厚くなる。図１（ｂ）は、これら３工程を含むエッチング工程後の断面図である。堆積膜１１０は、ゲート電極１０９の側面の一部を覆ってよい。またゲート電極１０９の側面の全体を覆ってもよい。さらにエッチング後の反射防止膜１０７の側面と、第１のマスクパターン１０８の側面とをさらに覆いうる。また多結晶シリコン膜１０３のエッチング工程や多結晶シリコン膜１０３のオーバーエッチング工程には、ＨＢｒガス／Ｏ_２ガス系のガスを用いてもよいし、Ｃｌ_２ガスのみ又はＨＢｒガスのみを用いてもよい。

この後、紫外線照射によって第１のマスクパターン１０８の安定化を行う。次いで、フォトダイオードのｎ型半導体領域１１２を形成するため、半導体基板の堆積膜１１０に隣接する領域およびこの領域に隣接する第１のマスクパターン１０８と堆積膜１１０との一部の上に開口を有する第２のマスクパターン１１１を形成する。さらに紫外線照射によって第２のマスクパターン１１１の安定化を行う。このとき、ゲート電極１０９の側面は堆積膜１１０で覆われたままである。また堆積膜１１０は、反射防止膜１０７の側面と、第１のマスクパターン１０８の側面とをさらに覆いうる。この第２のマスクパターン１１１に用いるレジストは、例えば東京応化工業株式会社製ＴＤＭＲ−ＡＲ６５を１．１４ｕｍの厚さとなるように塗布することにより形成される。その後、第１のマスクパターン１０８と第２のマスクパターン１１１とゲート電極１０９の側面の堆積膜１１０との共通の開口部分にイオン注入を行う。これによって、ｎ型の半導体基板１０１のｐ型半導体領域１０５内にフォトダイオードの電荷蓄積層となるｎ型半導体領域１１２を形成する。電荷蓄積層となるｎ型半導体領域１１２の形成後の断面図を図１（ｃ）に示す。

このｎ型半導体領域１１２の位置は、第１のマスクパターン１０８の開口の位置と第２のマスクパターン１１１の開口の位置と、の共通部分によって規定され、これによりｎ型半導体領域１１２が、ゲート電極１０９に隣接する位置に自己整合的に形成される。次いで、上記イオン注入後に、フォトダイオードのｎ型半導体領域１１２を形成する目的で残された第１のマスクパターン１０８と第２のマスクパターン１１１と、を剥離する。

次に転送トランジスタ２１と周辺トランジスタ２２との上に多層配線構造が形成される。図２に、多層配線構造が形成された固体撮像装置であるＣＭＯＳセンサの断面構造例を示す。以下の例では、図１で説明した工程によってゲート電極１０９やｎ型半導体領域１１２が形成されたｎ型の半導体基板１０１を用いた例を説明する。ｎ型の半導体基板１０１には、周辺トランジスタ２２のドレイン領域又はソース領域となるｐ型半導体領域２０２がさらに形成されている。多層配線構造は、半導体基板１０１上に形成される第１の絶縁膜２０３と、第１の絶縁膜２０３上に形成された第１の配線パターン２１２と、を有する。第１の配線パターン２１２と、半導体基板１０１上に形成されたｎ型半導体領域２０１およびｐ型半導体領域２０２と、はコンタクトプラグ２０９によって接続される。多層配線構造はさらに、第１の配線パターン２１２を覆うように形成された第２の絶縁膜２０４と、第２の絶縁膜２０４上に形成された第２の配線パターン２１３と、を有する。第２の配線パターン２１３はコンタクトプラグ２１０によって第１の配線パターン２１２と接続される。多層配線構造はさらに、第２の配線パターン２１３を覆うように形成された第３の絶縁膜２０５と、第３の絶縁膜２０５上に形成された第３の配線パターン２１４と、を有する。第３の配線パターン２１４はコンタクトプラグ２１１によって第２の配線パターン２１３と接続される。多層配線構造は、これら第１と、第２と、第３と、の配線パターンと、絶縁膜と、コンタクトプラグと、を含む。第１の絶縁膜２０３と第２の絶縁膜２０４と第３の絶縁膜２０５と、は例えばシリコン酸化膜またはこれを主成分とする材料を含み、層間絶縁膜として機能しうる。第１の配線パターン２１２と第２の配線パターン２１３と第３の配線パターン２１４と、はそれぞれ複数の導電体のパターンを含む。これらの導電体のパターンは、遮光膜として機能しうる。第１の配線パターン２１２と第２の配線パターン２１３と第３の配線パターン２１４と、は例えばそれぞれＡｌ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、ＴｉＮ、若しくはＣｕ、またはこれらを主成分とする合金を含む金属膜や、これらの積層膜を含む。これらの金属膜を第１の絶縁膜２０３あるいは第２の絶縁膜２０４あるいは第３の絶縁膜２０５上に形成した後、フォトリソグラフィ工程及び、ドライエッチング工程により所望のパターンを形成する。コンタクトプラグ２０９、２１０、２１１は、例えばそれぞれＡｌ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、ＴｉＮ、若しくはＣｕ、またはこれらを主成分とする合金を含む金属膜や、それらの積層膜を含む。第１の絶縁膜２０３あるいは第２の絶縁膜２０４あるいは第３の絶縁膜２０５にフォトリソグラフィ工程及び、ドライエッチング工程により所望のパターンを形成した後、これらの金属膜を埋め込むことにより形成される。これらの製造方法については、公知の製造方法が適用可能である。これらの多層配線層の上部にはパッシベーション膜２０６が形成される。さらにパッシベーション膜２０６の上に平坦化層２０７が形成され、平坦化層２０７の上にカラーフィルタ層２１５が形成される。続いてカラーフィルタ層２１５の上部にマイクロレンズ２１６が形成される。

上述の実施形態では、多結晶シリコン膜１０３のエッチングをＣＦ_４ガス、ＳＦ_６ガスなどと比較して堆積性の高いＨＢｒガスなどの第１のガスを用いることにより、ゲート電極１０９の側面に厚い堆積膜１１０が形成される。またＣＦ_４ガス、ＳＦ_６ガスなどと比較して、ガス分子に含まれるフッ素の比率が低く堆積性の高い、例えばＣ_４Ｆ_８ガスやＣＨ_３Ｆガスなどのガスを用いてもよい。堆積膜１１０が厚く形成されることにより、ゲート電極の側面の堆積膜が剥離することに起因するｎ型イオン注入量のばらつきが解消し、ｎ型イオンの注入量が安定し、結果としてフォトダイオード特性も安定する。
第２の実施形態
図３は、固体撮像装置の製造方法であり、本実施形態によるＣＭＯＳセンサの製造方法において、ゲート電極とフォトダイオードの形成方法の製造工程の流れの断面図が示される。図３の例では、ＣＭＯＳプロセスを用いた従来のＣＭＯＳセンサの各ウエル形成方法の製造工程の流れは既存の技術を用いればよいのでその説明は割愛し、ゲート電極の形成からフォトダイオードの電化蓄積層の形成までの製造工程の流れを示す。また図３（ａ）に断面図を示す第１のマスクパターン１０８を形成する工程までは第１の実施形態と同様のため、その説明はここでは省略する。

第１のマスクパターン１０８をマスクとして、この開口部分の多結晶シリコン膜１０３のエッチングを行い、多結晶シリコン膜１０３からゲート電極１０９を形成する。このエッチング工程の際、ゲート電極１０９の側面には、この側面の少なくとも一部を覆う堆積膜１１０がエッチングと同時に形成される。この堆積膜１１０は、ゲート電極１０９の側面の少なくとも一部の上端から下端まで覆ってよい。またゲート電極１０９の側面の全体を覆ってもよい。図１（ｂ）は、このエッチング後の断面図である。堆積膜１１０は、エッチング後の反射防止膜１０７の側面と、第１のマスクパターン１０８の側面とをさらに覆いうる。また、このエッチングによって、多結晶シリコン膜１０３から他のトランジスタのゲート電極が形成されうる。例えば、このような他のトランジスタとして、画素領域に位置するリセットトランジスタや増幅トランジスタ、周辺回路領域に位置するトランジスタなどが挙げられる。

このエッチング処理は反射防止膜１０７のエッチング、多結晶シリコン膜１０３の第１のエッチング、多結晶シリコン膜１０３の第２のエッチングの３工程を含む。まず反射防止膜１０７のエッチングは、Ｃｌ_２ガス／Ｏ_２ガス系のガスなどを処理ガスとして用い終点検出方式で実行される。またＣｌ_２ガスのみを用いて終点検出方式で実行されてもよい。

次いでＣｌ_２ガス／Ｏ_２ガス系のガスなどを用い多結晶シリコン膜１０３の第１のエッチングを行う。またＣｌ_２ガス／Ｏ_２ガス系のガスにＨＢｒガスを加えてもよい。本実施形態では、Ｃｌ_２ガス／ＨＢｒガス／Ｏ_２ガス系のガスを用いる。ここでＨＢｒガスは、例えば全ガスの濃度の０％以上４０％以下でよい。さらに５％以上２０％以下でもよい。多結晶シリコン膜１０３の第１のエッチングの工程は、多結晶シリコン膜１０３を貫通する前に終了する。図３（ｂ）に、多結晶シリコン膜１０３の第１のエッチングの工程後の断面図を示す。このときのゲート電極の側面の堆積膜１１０は、第１の実施形態の図１（ｂ）で示した堆積膜と比較して薄い状態である。続いて半導体基板１０１の上に残った多結晶シリコン膜１０３をエッチングするため、多結晶シリコン膜１０３の第２のエッチングをＨＢｒガスなどの堆積性の高い第１のガスを使用して実施する。本実施形態では、Ｃｌ_２ガス／ＨＢｒガス／Ｏ_２ガス系のガスを用いる。ここで先に述べた多結晶シリコン膜１０３の第１のエッチングを行う際よりも、Ｃｌ_２ガスの濃度を減少させてもよい。またＨＢｒガスは全ガスの濃度の０％以上４０％以下でよい。さらに５％以上２０％以下でもよい。この工程では、先に述べた多結晶シリコン膜１０３の第１のエッチングを行う際よりも、全ガスに含まれるＨＢｒガスの量を増加させてもよい。またＯ_２ガスは、全ガスの濃度の０％以上２０％以下でよい。さらに０％以上１０％以下でもよい。また先に述べた多結晶シリコン膜１０３の第１のエッチングを行う際よりも、Ｏ_２ガスの濃度を増加させてもよい。多結晶シリコン膜１０３の第２のエッチングを行うことによりゲート電極の側面の堆積膜１１０の半導体基板１０１の表面に平行する膜厚は厚く成長する。これら第１および第２の多結晶シリコン膜１０３のエッチング工程において、処理ガスに含まれる堆積性作用を有する第１のガスの濃度を調整することによって、堆積膜１１０の半導体基板１０１の表面に平行する膜厚を制御する。堆積膜１１０は、ゲート電極１０９の側面の一部を覆ってよい。またゲート電極１０９の側面の全体を覆ってもよい。さらにエッチング後の反射防止膜１０７の側面と、第１のマスクパターン１０８の側面とをさらに覆いうる。図３（ｃ）に、多結晶シリコン膜１０３の第２のエッチングの工程後の断面図を示す。この堆積膜１１０の厚さは、第２のマスクパターン１１１を形成する露光処理の際に堆積膜１１０が剥離しないよう下限値が決定される。またフォトダイオードの電荷蓄積層となるｎ型半導体領域１１２を形成するイオン注入のマスクパターンの一部となるため、堆積膜１１０の厚さの上限が決定される。本実施形態では、半導体基板１０１の表面に平行な方向における厚さは１０ｎｍ以上２１２ｎｍ以下であってよい。さらに４０ｎｍ以上５３ｎｍ以下であってもよい。

この後、実施形態１と同様にして、ｎ型の半導体基板１０１のｐ型半導体領域１０５内にフォトダイオードのｎ型半導体領域１１２を形成する。電荷蓄積層となるｎ型半導体領域１１２の形成後の断面図を図３（ｄ）に示す。

フォトダイオードのｎ型半導体領域１１２形成後のプロセスは、第１の実施形態と同様のため、その説明はここでは省略する。

以上のように、多結晶シリコン膜のエッチング工程においてＣＦ_４ガス、ＳＦ_６ガスなどと比較して堆積性の高いＨＢｒガスなどの第１のガスを用い実施する。これによって第１の実施形態と同様にゲート電極１０９の側面に堆積膜１１０を形成することができる。またＣＦ_４ガス、ＳＦ_６ガスなどと比較して、ガス分子に含まれるフッ素の比率が低く堆積性の高い、例えばＣ_４Ｆ_８ガスやＣＨ_３Ｆガスなどのガスを用いてもよい。また本実施形態では、多結晶シリコン膜１０３のエッチングの工程の途中から堆積性の高いＨＢｒガスなどのガス濃度を上げて実施することが可能となる。このため第１の実施形態と比較して強固な堆積膜を形成することができる。これによりフォトダイオードへのｎ型イオンの注入量が安定し、結果としてフォトダイオード特性も安定する。

１０１半導体基板、１０２ゲート酸化膜、１０３多結晶シリコン膜、１０７反射防止膜、１０８第１のマスクパターン、１０９ゲート電極、１１１第２のマスクパターン

Claims

半導体装置の製造方法において、
半導体基板の上にゲート電極膜を形成する工程と、
前記ゲート電極膜の上に第１のマスクパターンを形成する工程と、
前記第１のマスクパターンを用いて前記ゲート電極膜をエッチングすることにより、ゲート電極と、前記ゲート電極の側面を覆う堆積膜と、を形成するエッチング工程と、
前記第１のマスクパターンの一部と、前記堆積膜の一部と、前記半導体基板の前記堆積膜に隣接する領域と、の上に開口を有する第２のマスクパターンを形成する工程と、
前記堆積膜と、前記第１のマスクパターンと、前記第２のマスクパターンと、をマスクとして用いて前記半導体基板に対してイオン注入を行う注入工程と、を有し、
前記注入工程において、前記堆積膜が前記ゲート電極の側面の少なくとも一部の上端から下端まで覆っていることを特徴とする製造方法。
前記堆積膜が、前記第１のマスクパターンの側面の少なくとも一部をさらに覆っていることを特徴とする請求項１に記載の製造方法。
前記ゲート電極膜のエッチングに用いるガスは、堆積性作用を有する第１のガスを含み、前記エッチング工程の途中において、前記第１のガスの流量比を増加させることを特徴とする請求項１乃至２のいずれか１項に記載の製造方法。
前記ゲート電極膜を形成する前に、前記半導体基板の上にゲート絶縁膜を形成する工程を更に有し、
前記エッチング工程において、前記第１のマスクパターンを用いて前記ゲート絶縁膜の少なくとも一部をエッチングし、
前記ゲート絶縁膜の少なくとも一部のエッチングにおける前記第１のガスの流量比が前記ゲート電極膜のエッチングにおける前記第１のガスの流量比よりも高いことを特徴とする請求項１乃至２のいずれか１項に記載の製造方法。
前記ゲート電極膜が多結晶シリコンであることを特徴とする請求項1乃至４のいずれか１項に記載の製造方法。
前記エッチング工程において、ゲート電極の側面に形成される堆積膜の前記半導体基板の表面と平行な方向における厚さが１０ｎｍ以上となるように前記堆積膜を形成することを特徴とする請求項１乃至５のいずれか１項に記載の製造方法。
前記エッチング工程において、ゲート電極の側面に形成される堆積膜の前記半導体基板の表面と平行な方向における厚さが４０ｎｍ以上となるように前記堆積膜を形成することを特徴とする請求項１乃至５のいずれか１項に記載の製造方法。
前記ゲート電極膜の上に反射防止膜を形成する工程を更に有し、
前記エッチング工程において、前記第１のマスクパターンを用いて前記反射防止膜をエッチングし、
前記ゲート電極膜のエッチングに用いる処理ガスにおける第１のガスの流量比は、前記反射防止膜のエッチングに用いる第１のガスの流量比よりも高いことを特徴とする請求項１乃至７のいずれか１項に記載の製造方法。
前記第１のガスはＨＢｒを含むことを特徴とする請求項３、４及び８のいずれか１項に記載の製造方法。
前記半導体装置は固体撮像装置であることを特徴とする請求項１乃至９のいずれか１項に記載の製造方法。
前記固体撮像装置は、光電変換素子と、前記光電変換素子に蓄積された電荷を転送するための転送トランジスタとを備え、
前記ゲート電極は前記転送トランジスタのゲート電極であり、
前記注入工程により、前記光電変換素子の一部を構成する半導体領域が形成されることを特徴とする請求項１０に記載の製造方法。