JP3263852B2 - プラズマ装置およびこれを用いたドライエッチング方法 - Google Patents

プラズマ装置およびこれを用いたドライエッチング方法

Info

Publication number
JP3263852B2
JP3263852B2 JP32673991A JP32673991A JP3263852B2 JP 3263852 B2 JP3263852 B2 JP 3263852B2 JP 32673991 A JP32673991 A JP 32673991A JP 32673991 A JP32673991 A JP 32673991A JP 3263852 B2 JP3263852 B2 JP 3263852B2
Authority
JP
Japan
Prior art keywords
etching
sulfur
based material
material layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32673991A
Other languages
English (en)
Other versions
JPH05136096A (ja
Inventor
哲治 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32673991A priority Critical patent/JP3263852B2/ja
Publication of JPH05136096A publication Critical patent/JPH05136096A/ja
Application granted granted Critical
Publication of JP3263852B2 publication Critical patent/JP3263852B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造分野
等において適用されるプラズマ装置及びこれを用いたド
ライエッチング方法に関し、特にクロロフルオロカーボ
ン(CFC)ガスを使用せずにシリコン系材料層の異方
性エッチングを高精度に行うことが可能な装置及び方法
に関する。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置のデザイン・ルールが高度に微細化さ
れるに伴い、各種プロセスに対する技術的要求も年々厳
しさを増している。単結晶シリコン,多結晶シリコン,
高融点金属シリサイド,ポリサイド等のシリコン系材料
層のドライエッチング技術についても、本来は互いに取
捨選択される関係にある高異方性,高速性,高選択性,
低汚染性,低ダメージ性といった諸要求を、いずれも高
いレベルで満足できる方法が要望されている。
【0003】単結晶シリコンの代表的なエッチング・プ
ロセスは、微細素子分離やセル容量面積の確保を目的と
して行われるトレンチ加工である。このプロセスでは、
マスク・パターンやエッチング条件の変動等によってト
レンチの断面形状が複雑に変化し易く、この形状異常が
後工程において絶縁材料によるトレンチの埋込みや容量
の制御に悪影響を及ぼす。
【0004】一方、多結晶シリコン,高融点金属シリサ
イド,ポリサイド等の代表的なエッチング・プロセス
は、ゲート電極加工である。特に、ソース/ドレイン領
域が自己整合的に形成されるFETや、LDD構造を有
するFETにおいては、ゲート電極の加工精度がチャネ
ル長やサイドウォールの加工精度に直接影響するため、
やはり極めて高い精度が要求される。また、薄いゲート
酸化膜に対する高選択性の確保も重要な課題である。
【0005】従来、これらシリコン系材料のエッチング
にはCFC113(C Cl )等に代表され
るCFCガス(いわゆるフロン・ガス)がエッチング・
ガスとして広く用いられてきた。CFCガスは、1分子
内にFとClとを構成元素として有するため、ラジカル
反応とイオン・アシスト反応の両方によるエッチングが
可能であり、かつ気相中から堆積する炭素系ポリマーで
側壁保護を行いながら高異方性を達成することができ
る。
【0006】しかしながら、CFCガスは、環境破壊を
生ずるおそれがあるとして、ドライエッチングの分野に
おいてもCFCガスに代わるものが要求されている。ま
た、半導体装置のデザイン・ルールが今後さらに微細化
されると、気相中から堆積する炭素系ポリマーがパーテ
ィクル汚染源となることも考えられ、この意味からも脱
CFC対策が望まれている。
【0007】脱CFC対策として提案されている技術
に、低温エッチングがある。これは、被エッチング基板
(ウェハ)の温度を0℃以下に保持することにより、深
さ方向のエッチング速度をイオン・アシスト効果により
実用レベルに維持したまま、パターン側壁部におけるラ
ジカル反応を凍結又は抑制してアンダカット等の形状異
常を防止しようとする技術である。例えば、第35回応
用物理学関係連合講演会(1988年春季年会)講演予
稿集第495ページ演題番号28a−G−2には、ウェ
ハを−130℃に冷却し、SF ガスを用いてシリコ
ン・トレンチ・エッチング及びn 型多結晶シリコン
層のエッチングを行った例が報告されている。
【0008】しかし、低温エッチングにおいて高異方性
の達成をラジカル反応の凍結若しくは抑制のみに頼ろう
とすると、冷媒として液体窒素を要するレベルの低温が
必要となり、経済性やスループットを大きく低下させる
原因となる。また、チラー,真空ポンプ,真空シール材
等のハードウェア面の性能限界による問題も多く抱える
こととなり、早期実用化は困難である。そこで、より実
用的なアプローチとしては、低温によるラジカル反応抑
制と側壁保護を組み合わせ、より室温に近い温度領域で
エッチングを行うことが考えられる。
【0009】本願出願人は、この側壁保護をイオウ
(S)の堆積により行う一連の技術をこれまでに数多く
提案している。Sの堆積は、1分子中のS原子数とハロ
ゲン(X)原子数との比、すなわちS/X比が比較的大
きいハロゲン化イオウを主体とするエッチング・ガスを
使用することにより可能となる。
【0010】例えば、特願平3−210516号明細書
には、シリコン系材料層をエッチングするためのエッチ
ング・ガスの主成分として、S に代表されるフ
ッ化イオウ、S Cl に代表される塩化イオウ、及
びS Br に代表される臭化イオウを提案した。こ
れらのハロゲン化イオウを利用した場合、F ,Cl
,Br 等のハロゲン・ラジカルが主エッチング種
として寄与し、これらによるラジカル反応がSF
SCl ,SBr ,S 等のイオンの入射エネル
ギーによりアシストされる機構によりエッチングが進行
する。
【0011】さらに、このプロセスの特長は、上記ハロ
ゲン化イオウからプラズマ中に解離生成する遊離のS
を、ある条件下でウェハ表面に堆積させて側壁保護に利
用することができる点である。しかも、堆積したSはエ
ッチング終了後にウェハを加熱すれば容易に昇華除去で
きるため、パーティクル汚染を惹起させるおそれがな
い。
【0012】
【発明が解決しようとする課題】ところで、ドライエッ
チング技術においては、プロセスの途中で側壁保護物質
の堆積量とラジカル生成量とのバランスを変更する必要
が生ずる場合がある。その代表的な例は、(a)下地材
料層との選択比を大きくとる必要があるオーバーエッチ
ング、及び(b)エッチング反応生成物の蒸気圧が異な
る2種類以上の材料層が積層されてなる多層膜のエッチ
ングである。
【0013】上記(a)のオーバーエッチング工程にお
ける選択比の増大は、近年のように下地材料層の層厚が
極めて薄くなっている状況下では極めて重要な課題であ
る。例えば、ゲート電極加工のようなシリコン(Si)
系材料層のエッチングは、通常F (フッ素ラジカ
ル)が主エッチング種となる反応系中で行われるが、F
が相対的に過剰となるオーバーエッチング時には、
薄いSiO ゲート絶縁膜に対して高選択性を維持す
ることが困難となる。これは、原子間結合エネルギーの
値がSi−O結合では111kcal/molであるの
に対し、Si−F結合では132kcal/molと大
きいことからも理解される。
【0014】一方、上記(b)の多層膜のエッチングの
代表例は、ポリサイド膜の加工である。ポリサイド膜
は、多結晶シリコン層と高融点金属シリサイド層とが順
次積層されたものであるが、エッチング反応により生成
するハロゲン化合物の蒸気圧の差に起因して上層側の高
融点金属シリサイド層よりも下層側の多結晶シリコン層
の方が速くエッチングされる。したがって、オーバーエ
ッチング時には、相対的に過剰となったラジカルの側方
マイグレーションにより、下層側の多結晶シリコン層に
逆テーパ化やアンダカット等の形状異常が生じ易い。も
ちろん、下地の薄いゲート絶縁膜に対しても選択性が下
がる。また、ジャスト・エッチングまでの工程において
も同様の不都合が生ずるケースが多いため、高融点金属
シリサイド層のエッチングが終了した段階で、側壁保護
の強化及び/又はラジカルの低減を可能とする条件に切
り換えて多結晶シリコン層をエッチングする技術も提案
されている。
【0015】このように、エッチング・プロセスの途中
で側壁保護物質の堆積量とラジカル生成量とのバランス
を変更する必要が生ずる場合の多くは、前段の工程に比
べて後段の工程におけるラジカル生成量を減らし、相対
的に堆積が生じ易い条件を整えるというものである。こ
のことは、前述のようなSの堆積を利用するプロセスに
ついても、同様に当てはまる。
【0016】この点に鑑みて、本願出願人はこれまでに
(イ)添加ガスによる制御、(ロ)エッチング・チャン
バ内の構成材料の工夫による制御、等を提案してきた。
【0017】(イ)の添加ガスによる制御としては、例
えば特願平3−20360号明細書に、ハロゲン化イオ
ウを主体とするエッチング・ガスにH ,H S,シ
ラン系化合物等を添加する技術を提案している。これ
は、添加ガスから生成するH,Si 等によりハロ
ゲン・ラジカルを捕捉し、エッチング反応系の見掛け上
のS/X比を上昇させようとするものである。
【0018】また、(ロ)のエッチング・チャンバ内の
構成材料の工夫による制御としては、例えば特願平3−
132116号明細書に、処理チャンバの内壁面の少な
くとも一部にシリコン系材料層を配したECRプラズマ
装置を使用し、このシリコン系材料層とプラズマとの接
触面積を変化させながらエッチングを行う技術を提案し
ている。この場合、シリコン系材料層とプラズマとの接
触面積を大とすれば、プラズマ中のラジカルはSiに捕
捉されるので、エッチング反応系のラジカル性を低下さ
せることができる。
【0019】かかる工夫によれば、エッチング・ガスの
組成をプロセス途中で変更する必要がないので、放電状
態の安定化が容易であるという利点も得られる。
【0020】このように、従来からも各種の対策が提案
されているが、今後、Sの堆積を利用するプロセスの実
用化を推進する上では、できる限り多くの選択肢の中か
らエッチングの内容に応じて最適なプロセスを模索する
方針で研究を進める必要がある。この意味で、S/X比
の制御技術として従来とは異なるアプローチも求められ
ているのである。
【0021】さらに、ドライエッチング装置についてS
/X比を容易に制御し得るように構成することにより、
1台の装置で異なる種類のプロセスに対応することが可
能となる。
【0022】本発明は、Sの堆積を利用するプロセスに
おいて、エッチング途中でS/X比を制御するために、
ハードウェア面で従来とは異なるアプローチを提供し、
かつこれを効果的に使用する方法を提供することを目的
とする。
【0023】
【課題を解決するための手段】本発明は、上述の目的を
達成するために提案されるものであって、処理チャンバ
の内部に生成させたプラズマを利用し、基板に対して所
定の処理を施すプラズマ装置において、処理チャンバの
内壁面の少なくとも一部を被覆するイオウ、硫化シリコ
ン及びポリチアジルから選ばれるいずれかのイオウ系材
料層と、このイオウ系材料層とプラズマとの接触面積を
可変となし得るシャッタ部材とを備えるものである。
【0【0024】また、本発明は、処理チャンバの内部
に生成させたプラズマを利用し、シリコン系基板層に対
して所定のドライエッチングを施すドライエッチング方
法において、処理チャンバの内壁面の少なくとも一部を
イオウ、硫化シリコン及びポリチアジルから選ばれるい
ずれかのイオウ系材料層で被覆するとともに、イオウ系
材料層とプラズマとの接触面積をシャッタ部材により可
変となし、シャッタ部材の開度を相対的に低めたジャス
トエッチング工程と、シャッタ部材の開度を相対的に高
めたオーバーエッチング工程とをこの順に施すようにし
たものである。
【0025】
【作用】本発明に係るプラズマ装置は、イオウの堆積を
利用してドライエッチングを行うためのものである。そ
の処理チャンバの内壁面の少なくとも一部にはイオウ、
硫化シリコン及びポリチアジルから選ばれるいずれかの
イオウ系材料層を配し、このイオウ系材料層とプラズマ
との接触面積をシャッタ部材により可変とする。厳密に
は、イオウ系材料層の種類によっては単体のイオウの
他、イオウを構成元素として含む化合物がそのままの形
でスパッタされてくることも考えられるが、以下の記載
では説明を簡略化するために、単体のイオウのみを取り
扱う。イオウ系材料層とプラズマとの接触面積を大とし
た場合にはプラズマ中へのイオウの供給量が増大し、エ
ッチング反応系のS/X比を上昇させることができる。
上記接触面積を小とした場合には、イオウの供給量が減
少し、S/X比が低下する。
【0026】このプラズマ装置は、装置構成上は本願出
願人が先に3−132116号明細書において提案した
ものと類似しているが、S/X比の制御のメカニズムは
全く逆である。すなわち、先願ではSi系材料層がプラ
ズマ中のハロゲン・ラジカルを消費することで“消極
的”にS/X比を上昇させていたのに対し、本発明では
S系材料層がSを供給することで“積極的”にS/X比
を上昇させているからである。したがって、高速性を維
持したまま高選択性,高異方性が達成できる。
【0027】また、プロセスの種類に応じて上記接触面
積を最適化しておけば、1台の装置で異なる種類のプロ
セスに対応することも容易となる。
【0028】さらに、プロセス途中でS/X比を変更す
るにはシャッタ部材の操作を行えば済み、ウェハ温度や
エッチング・ガスの組成比等の他のパラメータを変更す
る必要がない。したがって、放電状態の安定化に要する
時間を短縮し、またプロセスの再現性を高めることがで
きる。
【0029】また、本発明に係るドライエッチング方法
は、上述のプラズマ装置にハロゲン系化合物を含むエッ
チング・ガスを供給し、シリコン系材料層のエッチング
を行うものである。ここで、シリコン系材料層の主エッ
チング種として寄与するのは、ハロゲン系化合物から解
離生成するハロゲン・ラジカルである。一方、基板(ウ
ェハ)の表面に堆積して高選択性,高異方性の達成に寄
与するのは、イオウ、硫化シリコン及びポリチアジル
ら選ばれるいずれかのイオウ系材料層からプラズマとの
接触面積に応じて供給されるイオウ及び/又はイオウ系
材料である。
【0030】このドライエッチング方法では、ウェハ上
に堆積させるイオウをイオウ系材料層から供給させるた
め、ハロゲン系化合物として必ずしも分子内に放出可能
なイオウ原子を有している化合物を使用する必要がな
い。したがって、例えばSF等の安定で汎用性が高
く、安価な化合物を使用することができる。
【0031】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0032】以下に示す実施例1及び実施例2では、本
発明に係るRFバイアス印加型の有磁場マイクロ波プラ
ズマ・エッチング装置を示し、実施例3乃至実施例5で
は上記装置を使用して実際に各種のシリコン系材料層を
エッチングするドライエッチング方法について述べる。
【0033】実施例1 本実施例は、RFバイアス印加型の有磁場マイクロ波プ
ラズマ・エッチング装置の構成例である。
【0034】このプラズマ・エッチング装置は、図1に
示すように、2.45GHzのマイクロ波を発生するマ
グネトロン1、マイクロ波を導く矩形導波管2及び円形
導波管3、マイクロ波を利用してECR(電子サイクロ
トロン共鳴)放電により内部にECRプラズマPを生成
させるための石英製のベルジャー4、円形導波管3とベ
ルジャー4を周回するように配設され8.75×10
−2T(875Gauss)の磁場強度を達成できるソ
レノイド・コイル5、ベルジャー4に接続され、矢印A
方向に高真空排気される試料室6、この試料室6と上記
ベルジャー4へ処理に必要なガスをそれぞれ矢印B
,B 方向から供給するガス導入管7、ウェハ8を
載置するためのウェハ載置電極9、このウェハ載置電極
9に埋設され、チラー等の冷却設備から供給される冷媒
を矢印C ,C 方向に循環させてウェハ8を所定の
温度に冷却するための冷却配管10、上記ウェハ載置電
極9にRFバイアスを印加するため、ブロッキング・コ
ンデンサ11等を介して接続されるRF電源12等であ
る。
【0035】ここで、ベルジャー4の内壁面のうちウェ
ハ8の近傍部分には、S系材料層13が設けられてい
る。このS系材料層13は、ベルジャー4の内壁面を必
ずしも連続的に周回している必要はなく、例えばブロッ
ク状や板状の固体を内壁面に不連続に配してなるもので
あってもよい。S系材料層13の具体例な構成材料とし
ては、イオウ(S)、硫化シリコン(SiS又はSiS
)、ポリチアジル〔(SN) 〕等が挙げられる。
また、S系材料層13の形成方法としては、適当な方法
にて成膜されたフィルム若しくはブロックから切り出さ
れた板状体を貼着するか、電子ビーム蒸着やECRスパ
ッタリングにより内壁面上に直接成膜する方法等があ
る。本実施例及び後述の各実施例では、電子ビーム蒸着
により成膜されたSiS 層を使用した。
【0036】さらに、S系材料層13の内周側には、図
示されない駆動手段により矢印D方向に昇降可能とされ
た円筒形の昇降式シャッタ14を配設した。ここで、図
1(a)は昇降式シャッタ14によりS系材料層13が
ほぼ完全にECRプラズマPから遮蔽された状態を示し
(シャッタ開度0%)、図1(b)は昇降式シャッタ1
4を下降させてS系材料層13の全面が露出された状態
(シャッタ開度100%)を示す。
【0037】図2は、昇降式シャッタ14の配設状態を
より明確に示すために、ベルジャー4の内部を一部破断
して示す斜視図である。ベルジャー4の側壁面、昇降式
シャッタ14、ウェハ載置電極9は全て同心的に配置さ
れている。S系材料層13とECRプラズマPとの接触
面積は、昇降式シャッタ14の矢印D方向の昇降距離を
変化させることにより任意に調節できる。
【0038】昇降式シャッタ14は、ラジカルを消費せ
ず、かつエッチング反応系内に不要な汚染を惹起させな
い材料を適宜選択して構成することができ、かかる材料
として例えばステンレス鋼、あるいはアルミナ等のセラ
ミクス系材料を使用することができる。本実施例及び後
述の各実施例では、ステンレス鋼からなる昇降式シャッ
タ14を採用した。
【0039】実施例2 本実施例では、実施例1で示した昇降式シャッタ14に
代えて回転式シャッタを備えた有磁場マイクロ波プラズ
マ・エッチング装置を構成した。
【0040】本実施例の有磁場マイクロ波プラズマ・エ
ッチング装置の概略断面図を示すと図1と同様となる
が、ベルジャー4の内部を一部破断して示す斜視図は図
3のようになる。すなわち、本実施例の装置は、スリッ
ト状の開口部15aを有する円筒形の回転式シャッタ1
5を備えており、またS系材料層13aも上記開口部1
5aの開口パターンに倣って帯状に形成されている。上
記回転式シャッタ15は、図示されない駆動手段により
矢印E方向に回転可能となされている。
【0041】ここで、回転式シャッタ15とS系材料層
13aの位置関係について図4を参照しながら説明す
る。この図は、図3のF−F線断面図であり、(a)は
S系材料層13aが回転式シャッタ15に遮蔽された状
態(シャッタ開度0%)、(b)はS系材料層13aの
ほぼ全面が開口部15aを介して露出された状態(シャ
ッタ開度100%)を示している。S系材料層13aと
ECRプラズマPとの接触面積は、回転式シャッタ15
の回転角を変化させることにより任意に調節できる。
【0042】実施例3 本実施例は、本発明に係るエッチング方法を素子分離を
目的としたシャロー・トレンチ(shallow tr
ench)加工に適用し、実施例1で上述したRFバイ
アス印加型の有磁場マイクロ波プラズマ・エッチング装
置にエッチング・ガスとしてSF を導入しながら単
結晶シリコン基板をエッチングした例である。このプロ
セスを、図5を参照しながら説明する。
【0043】まず、一例として図5(a)に示されるよ
うに、単結晶シリコン基板21上にパッド酸化膜22及
び多結晶シリコン層23が順次積層され、所定の形状に
パターニングされたレジスト・マスク24が形成された
ウェハ8を用意した。ここで、多結晶シリコン層23
は、後工程においてトレンチを埋め込むためのSiO
堆積膜をエッチバックする際のストッパ層として設けら
れるものであり、例えばCVDにより層厚0.1μmに
形成されている。ゲート電極用ではないので、不純物を
ドープしておく必要はない。上記パッド酸化膜22は、
上記多結晶シリコン層23のエッチバックの際のストッ
パ層として設けられるものであり、例えば単結晶シリコ
ン基板21の熱酸化により層厚0.01μmに形成され
ている。さらに、レジスト・マスク24は、例えばネガ
型3成分系の化学増幅系ネガ型フォトレジスト(シプレ
ー社製:商品名SAL−601)を塗布し、KrFエキ
シマ・レーザ・リソグラフィ及びアルカリ現像処理を経
て形成されたものであり、開口径0.35μm及び1μ
mの開口部24aを有している。
【0044】次に、ウェハ8を実施例1で述べた有磁場
マイクロ波プラズマ・エッチング装置にセットし、図1
(b)に示されるように、昇降式シャッタ14を下降さ
せてS系材料層(SiS 層)13の全面を露出させ
た。また、ウェハ載置電極9に内蔵された冷却配管10
には、エタノール冷媒を循環させた。この状態で、一例
として下記の条件によりエッチングを行った。
【0045】 このエッチング過程では、放電解離条件下でSF
ら大量生成するF によるラジカル反応が、SF
等のイオンにアシストされる機構で高速にエッチング
が進行する。SF 自身は、プラズマ中に遊離のSを
放出しない。一方、S系材料層13からは、ECRプラ
ズマPに曝されることによりSが供給される。このS
は、低温冷却されたウェハ8の表面に吸着される。ここ
で、イオンの垂直入射面に吸着されたSは対レジスト選
択性の向上に寄与し、イオンの垂直入射が原理的に生じ
ないパターン側壁部に吸着されたSはそのまま堆積して
側壁保護膜25を形成した。これらイオン・アシスト機
構、側壁保護効果等の寄与により、図5(b)に示され
るように、異方性形状に優れるシャロー・トレンチ21
aが形成された。
【0046】最後に、ウェハ8を約150℃に加熱した
ところ、側壁保護膜25は容易に昇華し、図5(c)に
示されるように、完全に除去された。したがって、パー
ティクル汚染が発生することはなかった。
【0047】あるいは、上記側壁保護膜25をレジスト
・マスク24をアッシングする際に同時に燃焼除去して
もよい。
【0048】ところで、一般にシャロー・トレンチ加工
では、被エッチング面積がウェハ面積の50%以上にも
及び、ディープ・トレンチ加工の場合の5%以下と比べ
て1桁も大きい面積をエッチングしなければならない。
このように被エッチング面積が増大すると、ローディン
グ効果によりエッチング速度は必然的に低下し、場合に
よってはその低下率が50%近くにも及んでしまう。そ
こで、実用的なプロセスを実現するためには、エッチン
グ速度を向上させることが不可欠となる。この点、本実
施例のように汎用で安価なSF をエッチング・ガス
として使用し、このSF から生成する大量のF
利用できる系は好都合である。実際、本実施例における
エッチング速度は約0.7μm/分と極めて高いもので
あった。
【0049】また、このように高速化が可能となれば、
異方性を損なわない範囲でエッチング条件を低バイアス
化することができるため、レジスト・マスク24に対す
る選択比が向上するという利点も得られる。
【0050】実施例4 本実施例は、本発明方法を多結晶シリコン・ゲート電極
加工に適用し、多結晶シリコン層のエッチング工程とオ
ーバーエッチング工程との間で昇降式シャッタ14を操
作することにより、S/F比を2段階に変化させた例で
ある。このプロセスを、図6を参照しながら説明する。
【0051】まず、一例として図6(a)に示されるよ
うに、単結晶シリコン基板31上に厚さ約0.01μm
のゲート酸化膜32を介してn 型不純物を含有する
厚さ約0.3μmの多結晶シリコン層33が形成され、
さらに所定の形状にパターニングされた厚さ約0.02
μmの酸化シリコン・マスク34が形成されたウェハ8
を用意した。酸化シリコン・マスク34は、レジスト・
マスクと異なり炭素を供給しないため、過剰なポリマー
形成による汚染を招かないこと、及びゲート酸化膜32
に対する選択性を向上できること等の利点を有してい
る。
【0052】次に、ウェハ8を実施例1で述べた有磁場
マイクロ波プラズマ・エッチング装置にセットし、一例
として下記の条件により多結晶シリコン層33をほぼ層
厚分だけエッチング(ジャスト・エッチング)した。
【0053】 この過程におけるエッチング機構は実施例3で上述した
とおりであり、図6(b)に示されるように、Sの堆積
による側壁保護膜35の形成を伴いながら、異方性形状
を有するゲート電極33aが形成された。
【0054】次に、上述のエッチング条件のうち一例と
してシャッタ開度のみを100%に増大させ、オーバー
エッチングを行った。
【0055】このオーバーエッチング工程では、ウェハ
表面の少なくとも一部に下地のゲート酸化膜32が露出
しているので、このゲート酸化膜32がスパッタされる
ことにより放出されるO(酸素)が、形成された側壁保
護膜35をSO の形で除去してしまうおそれがあ
る。また、相対的に過剰となったF も、ウェハ表面
でマイグレーションを起こし、側壁保護膜35を除去す
る懸念がある。これらの要因により側壁保護効果が低下
することは、ゲート電極33aにアンダカットや逆テー
パ形状を発生させる原因となる。
【0056】本実施例ではオーバーエッチング工程にお
いてシャッタ開度を増大させているので、S系材料層1
3からのSの供給が促進され、これによりエッチング反
応系のS/F比を上昇させて側壁保護効果を増強するこ
とができる。したがって、オーバーエッチング後でもゲ
ート電極33aの良好な異方性形状を維持することがで
きた。
【0057】最後に、ウェハ8を約150℃に加熱した
ところ、側壁保護膜35は容易に昇華し、図6(c)に
示されるように、完全に除去された。ゲート電極33a
上に残った酸化シリコン・マスク35は、そのまま層間
絶縁膜の一部として利用すればよい。
【0058】実施例5 本実施例は、本発明方法をポリサイド・ゲート電極加工
に適用し、タングステン・シリサイド(WSi )層
のエッチング工程、多結晶シリコン層のジャスト・エッ
チング工程、及びオーバーエッチング工程の3工程間で
昇降式シャッタ14を操作することにより、S/F比を
3段階に変化させた例である。このプロセスを、図7を
参照しながら説明する。
【0059】まず、一例として図7(a)に示されるよ
うに、単結晶シリコン基板41上に厚さ約0.01μm
のゲート酸化膜42を介して厚さ約0.2μmのポリサ
イド膜45が形成され、さらに所定の形状にパターニン
グされたレジスト・マスク46が形成されたウェハ8を
用意した。
【0060】ここで、上記ポリサイド膜45は、n
型不純物を含有する厚さ約0.1μmの多結晶シリコン
層43と、厚さ約0.1μmのWSi 層44とが順
次積層されてなるものである。また、上記レジスト・マ
スク46は、例えばノボラック系ポジ型フォトレジスト
(東京応化工業社製:商品名TSMR−V3)を塗布
し、g線リソグラフィ及びアルカリ現像処理を経て形成
されたものであり、0.5μmのパターン幅を有するも
のである。
【0061】次に、上述のウェハ8を実施例1で述べた
有磁場マイクロ波プラズマ・エッチング装置にセット
し、一例として下記の条件により、まずWSi 層4
4をエッチングした。
【0062】 この過程では、SF から解離生成するF によりW
Si 層44がWF ,SiF 等の形で除去され
た。一方、S系材料層13から供給されるSがパターン
側壁部に堆積して側壁保護膜47を形成するので、図7
(b)に示されるように、垂直壁を有するWSi
ターン44aが形成された。
【0063】なお、WSi 層44のエッチング終点
は、発光スペクトル観測において、SiF に由来す
る440nmのピーク強度が増大し始める点をもって判
定した。
【0064】次に、上述のエッチング条件のうち一例と
してシャッタ開度のみを80%に増大させ、多結晶シリ
コン層43をエッチングした。
【0065】ここで、シャッタ開度をWSi 層44
のエッチング時よりも増大させているのは、多結晶シリ
コン層43のエッチング反応生成物SiF の蒸気圧
が、WSi 層44のエッチング反応生成物WF
蒸気圧よりも高いからである。つまり、WSi 層4
4のエッチング時と同じ条件で多結晶シリコン層43を
エッチングしてしまうと、形成される多結晶シリコン・
パターン43aにアンダカットや逆テーパ形状等が発生
し易い。
【0066】本実施例では多結晶シリコン層43のエッ
チング時にシャッタ開度を増大させているので、S系材
料層13からのSの供給が促進され、これによりエッチ
ング反応系のS/F比を上昇させて側壁保護効果を増強
することができる。 この結果、図7(c)に示される
ように、良好な異方性形状を有するポリサイド・ゲート
電極45aが形成された。
【0067】さらに、シャッタ開度のみを100%と
し、オーバーエッチングを行った。これにより、Sの供
給による側壁保護効果は一層促進され、ゲート電極45
aの異方性形状の劣化を防止することができた。
【0068】最後に、ウェハ8をアッシング・チャンバ
に移送し、通常のO プラズマ・アッシングを行った
ところ、図7(d)に示されるように、レジスト・マス
ク46と上記側壁保護膜47とが同時に除去され、何ら
パーティクル汚染が発生することはなかった。
【0069】以上、本発明を5つの実施例を挙げて説明
したが、本発明はこれらの各実施例に何ら限定されるも
のではない。
【0070】例えば、図3に示した帯状のS系材料層1
3aや開口部15aの配設位置,形状,数等は任意に設
定可能である。
【0071】実施例3乃至実施例5では昇降式シャッタ
14を備えた有磁場マイクロ波プラズマ・エッチング装
置を使用したプロセス例について述べたが、回転式シャ
ッタ15を備えた装置を使用しても、各プロセスは同様
に実施できる。
【0072】実施例3乃至実施例5では、エッチング・
ガスに含まれるハロゲン系化合物としてSF のみを
使用したが、他のNF ,ClF ,F ,HF等
の化合物、あるいはこれらの混合物を使用しても構わな
い。さらにあるいは、これらの化合物に冷却効果,スパ
ッタリング効果,希釈効果等を期待する意味でHe,A
r等の希ガスを添加してもよい。
【0073】オーバーエッチングを行うプロセスでは、
オーバーエッチング時にRFバイアスのパワーを低下さ
せたり、RF周波数を増大させることにより、より優れ
た対下地選択性及び低ダメージ性を達成することも可能
である。
【0074】ポリサイド膜の上層側を構成する高融点金
属シリサイド層は、上述のWSi層のみならず、Mo
Si 層,TiSi 層,TaSi 層等であって
もよいい。
【0075】さらに、昇降式シャッタ14若しくは回転
式シャッタ15の表面に堆積したSは、予めこれらシャ
ッタ部材に加熱機構を付与しておき、これを1回のエッ
チングが終了するごとに作動させて昇華除去するか、あ
るいは枚葉処理の合間にプラズマ・クリーニングを行う
こと等により除去することができる。これは、エッチン
グ反応系内の過剰なS/X比の上昇を防止する上で有効
である。
【0076】
【発明の効果】以上の説明からも明らかなように、本発
明に係るプラズマ装置では、処理チャンバの内壁面に設
けられたイオウ、硫化シリコン及びポリチアジルから選
ばれるいずれかのイオウ系材料層とプラズマとの接触面
積を昇降式、回転式等のシャッタ部材を用いて機械的に
変化させることにより、エッチング反応系のS/X比を
迅速かつ容易に変化させることができる。したがって、
接触面積をプロセスごとに最適化しておくことにより、
装置の融通性が大幅に向上する。また、プロセス途中に
おいてS/X比を変化させることも極めて容易であり、
スループットを低下させずに再現性の高いエッチングを
行うことができる。
【0077】また、本発明のドライエッチング方法は、
イオウの堆積による側壁保護を利用してシリコン系材料
層の異方性エッチングを行うものであり、まず脱CFC
対策として極めて意義の大きいものである。側壁保護を
併用することにより実用的な温度域における低温エッチ
ングが可能となり、また条件を低バイアス化できること
により高選択性も達成される。しかも、堆積したイオウ
は、エッチング終了後にはウェハを加熱すれば容易に除
去することができ、何らパーティクル汚染を惹起させる
ことがない。
【0078】本発明は微細なデザイン・ルールに基づい
て設計され、高集積度及び高性能を有する半導体装置の
製造において極めて有効である。
【図面の簡単な説明】
【図1】本発明を適用したRF印加型の有磁場マイクロ
波プラズマ・エッチング装置の一構成例を示す概略断面
図であり、(a)は昇降式シャッタのシャッタ開度が0
%の場合、(b)はシャッタ開度が100%の場合をそ
れぞれ表す。
【図2】図1に示される有磁場マイクロ波プラズマ・エ
ッチング装置の昇降式シャッタ及びその周辺部材を一部
破断して示す概略斜視図である。
【図3】本発明を適用したRF印加型の有磁場マイクロ
波プラズマ・エッチング装置の他の構成例において、回
転式シャッタ及びその周辺部材を一部破断して示す概略
斜視図である。
【図4】図3のF−F線断面図であり、(a)は回転式
シャッタのシャッタ開度が0%の場合、(b)はシャッ
タ開度が100%の場合をそれぞれ示す。
【図5】本発明のドライエッチング方法をシャロー・ト
レンチ加工に適用したプロセス例をその工程順にしたが
って示す概略断面図であり、(a)はレジスト・マスク
が形成された状態、(b)は側壁保護膜が形成されなが
ら単結晶シリコン基板にシャロー・トレンチが形成され
た状態、(c)は側壁保護膜が除去された状態をそれぞ
れ示す。
【図6】本発明のドライエッチング方法を多結晶シリコ
ン・ゲート電極加工に適用したプロセス例をその工程順
にしたがって示す概略断面図であり、(a)は酸化シリ
コン・マスクが形成された状態、(b)は側壁保護膜が
形成されながら多結晶シリコン層が異方性エッチングさ
れ、ゲート電極が形成された状態、(c)は側壁保護膜
が除去された状態をそれぞれ示す。
【図7】本発明のドライエッチング方法をポリサイド・
ゲート電極加工に適用したプロセス例をその工程順にし
たがって示す概略断面図であり、(a)はレジスト・マ
スクが形成された状態、(b)は側壁保護膜が形成され
ながらWSi 層がエッチングされた状態、(c)は
さらに多結晶シリコン層がエッチングされてゲート電極
が形成された状態、(d)はレジスト・マスク及び側壁
保護膜が除去された状態をそれぞれ示す。
【符号の説明】
4 ベルジャー、 6 試料室、 8 ウェハ、 9
ウェハ載置電極、 13,13a S系材料層、 14
昇降式シャッタ、 15 回転式シャッタ、15a
開口部、 21,31,41 単結晶シリコン基板、
21a シャロー・トレンチ、 22 パッド酸化膜、
23,33,43 多結晶シリコン層、 24,46
レジスト・マスク、 25,35,47 側壁保護膜
(S)、 32,42 ゲート酸化膜、 33a (多
結晶シリコン)ゲート電極、34 酸化シリコン・マス
ク、 44 WSi 層、 45 ポリサイド膜、4
5a (ポリサイド)ゲート電極、 P ECRプラズ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 処理チャンバの内部に生成させたプラズ
    マを利用し、基板に対して所定の処理を施すプラズマ装
    置において、 前記処理チャンバの内壁面の少なくとも一部を被覆する
    イオウ、硫化シリコン及びポリアジルから選ばれるいず
    れかのイオウ系材料層と、 前記イオウ系材料層と前記プラズマとの接触面積を可変
    となし得るシャッタ部材とを備えてなることを特徴とす
    るプラズマ装置。
  2. 【請求項2】 処理チャンバの内部に生成させたプラズ
    マを利用し、シリコン系基板層に対して所定のドライエ
    ッチングを施すドライエッチング方法において、 前記処理チャンバの内壁面の少なくとも一部をイオウ、
    硫化シリコン及びポリアジルから選ばれるいずれかの
    オウ系材料層で被覆するとともに、前記イオウ系材料層
    と前記プラズマとの接触面積をシャッタ部材により可変
    となし、前記シャッタ部材の開度を相対的に低めたジャストエッ
    チング工程と、 前記シャッタ部材の開度を相対的に高めたオーバーエッ
    チング工程とをこの順に施す ことを特徴とするドライエ
    ッチング方法。
JP32673991A 1991-11-15 1991-11-15 プラズマ装置およびこれを用いたドライエッチング方法 Expired - Fee Related JP3263852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32673991A JP3263852B2 (ja) 1991-11-15 1991-11-15 プラズマ装置およびこれを用いたドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32673991A JP3263852B2 (ja) 1991-11-15 1991-11-15 プラズマ装置およびこれを用いたドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH05136096A JPH05136096A (ja) 1993-06-01
JP3263852B2 true JP3263852B2 (ja) 2002-03-11

Family

ID=18191143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32673991A Expired - Fee Related JP3263852B2 (ja) 1991-11-15 1991-11-15 プラズマ装置およびこれを用いたドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3263852B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288306B2 (ja) * 1997-07-22 2002-06-04 松下電器産業株式会社 半導体装置の製造方法
JP4721336B2 (ja) * 2005-07-26 2011-07-13 芝浦メカトロニクス株式会社 プラズマ処理装置及びそのクリーニング方法
JP6504755B2 (ja) * 2014-06-25 2019-04-24 キヤノン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH05136096A (ja) 1993-06-01

Similar Documents

Publication Publication Date Title
JP3259380B2 (ja) 半導体装置の製造方法
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
KR0176715B1 (ko) 드라이에칭방법
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JP3220992B2 (ja) ドライエッチング方法
JP3248222B2 (ja) ドライエッチング方法
JPH04350932A (ja) ドライエッチング方法
JP3013446B2 (ja) ドライエッチング方法
JP3277394B2 (ja) 半導体装置の製造方法
US6020111A (en) Method of manufacturing semiconductor device with patterned lamination of Si film and metal film
JPH0729879A (ja) 半導体装置の製造方法
JP3263852B2 (ja) プラズマ装置およびこれを用いたドライエッチング方法
JP2002237603A (ja) 半導体装置の製造方法
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JP3111643B2 (ja) ドライエッチング方法
JP3225559B2 (ja) ドライエッチング方法
JPH0982688A (ja) ドライエッチング方法
JP2687769B2 (ja) ドライエッチング方法
JPH053178A (ja) 半導体装置の製造方法
JP3111640B2 (ja) ドライエッチング方法
JP3570903B2 (ja) 半導体装置の製造方法
JP2684868B2 (ja) ドライエッチング方法
JP3104298B2 (ja) ドライエッチング方法
JP2855898B2 (ja) ドライエッチング方法
JP3038984B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011120

LAPS Cancellation because of no payment of annual fees