JP6398285B2 - 出力回路 - Google Patents
出力回路 Download PDFInfo
- Publication number
- JP6398285B2 JP6398285B2 JP2014087313A JP2014087313A JP6398285B2 JP 6398285 B2 JP6398285 B2 JP 6398285B2 JP 2014087313 A JP2014087313 A JP 2014087313A JP 2014087313 A JP2014087313 A JP 2014087313A JP 6398285 B2 JP6398285 B2 JP 6398285B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- node
- output circuit
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
本実施形態に係る出力回路の説明に先立って、前提となる出力回路20の基本構成例(図9)について説明する。図9の出力回路20は、回路10によりトレラント機能が実現され、この回路10にインバータ11、NAND回路12、NOR回路13を加えることで3ステートの出力回路20としている。なお、トランジスタは、例えば、MOSトランジスタであり、特に説明のない場合、エンハンスメント型のトランジスタである。
図1は第1の実施形態に係る出力回路100の一例を示す図である。
以下、本発明に係る出力回路の他の実施形態について説明する。なお、上記実施形態と同様の点についての説明は適宜省略する。
図4は第3の実施形態に係る出力回路300の要部を示す図である。図4は、図1に示した出力回路100を図8に示した3ステートの出力回路の出力をハイインピーダンス状態に固定し、入力のみとして使用する回路に適用する場合の構成例を示している。この場合は、ノードNNP4を図4に示すように、電源電圧VCCに接続される。
図5は第4の実施形態に係る出力回路400の要部を示す図である。この出力回路400は、リーク電流防止回路110のトランジスタPP2を複数備え、それぞれ異なるゲート信号でオンオフ制御を行うものである。この場合、例えば、図5に示すように、3つのトランジスタPP2(PP2、PP2A、PP2B)のそれぞれについて、リーク電流防止回路110を構成するものである。また、他の各トランジスタにA,Bの接尾辞を付記して示している。
11 インバータ
12 NAND回路
13 NOR回路
14 抵抗素子
20,100,200,300,400 出力回路
Claims (6)
- 当該出力回路の電源電圧以上の電位に対応したトレラント機能を有する出力回路において、
出力端子と電源電圧との間に接続された第1のPチャネル型トランジスタを有するとともに、該第1のPチャネル型トランジスタのゲート信号を、他のPチャネル型トランジスタ、Nチャネル型トランジスタおよびNチャネルデプレッション型トランジスタを介して入力可能とするリーク電流防止部を備え、
前記リーク電流防止部は、
出力端子と電源電圧との間に接続され、ゲートが第1のノード、バックゲートが第2のノードに接続された前記第1のPチャネル型トランジスタと、
出力端子と前記第1のノードとの間に接続され、ゲートが電源電圧、バックゲートが前記第2のノードに接続された第2のPチャネル型トランジスタと、
いずれも前記第1のノードと該リーク電流防止部への信号が入力される第3のノードとの間に接続され、
ゲートが出力端子、バックゲートが前記第2のノードに接続された前記他のPチャネル型トランジスタとしての第3のPチャネル型トランジスタと、
ゲートが電源電圧、バックゲートが接地電位に接続された前記Nチャネル型トランジスタと、
ゲートが電源電圧、バックゲートが接地電位に接続された前記Nチャネルデプレッション型トランジスタと、
を備えることを特徴とする出力回路。 - 前記Nチャネルデプレッション型トランジスタは、出力端子から前記第2のPチャネル型トランジスタ、当該Nチャネルデプレッション型トランジスタおよび前記第3のノードを介して、前記リーク電流防止部の外部へ生じるリーク電流を低減させる抵抗部を有することを特徴とする請求項1に記載の出力回路。
- 前記Nチャネルデプレッション型トランジスタは、ドレインおよび/またはソースに抵抗素子が接続され、該抵抗素子を介して各ノードに接続されることを特徴とする請求項2に記載の出力回路。
- 前記第3のノードは、NAND回路の出力に接続されていることを特徴とする請求項1から3までのいずれかに記載の出力回路。
- 前記第3のノードは、電源電圧に接続されていることを特徴とする請求項1から3までのいずれかに記載の出力回路。
- 前記リーク電流防止部を2以上備え、
各リーク電流防止部の各第1のPチャネル型トランジスタのゲート信号をオンオフ制御することを特徴とする請求項1から5までのいずれかに記載の出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014087313A JP6398285B2 (ja) | 2014-04-21 | 2014-04-21 | 出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014087313A JP6398285B2 (ja) | 2014-04-21 | 2014-04-21 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015207901A JP2015207901A (ja) | 2015-11-19 |
JP6398285B2 true JP6398285B2 (ja) | 2018-10-03 |
Family
ID=54604407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014087313A Expired - Fee Related JP6398285B2 (ja) | 2014-04-21 | 2014-04-21 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6398285B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6836163B2 (ja) | 2017-03-10 | 2021-02-24 | セイコーエプソン株式会社 | 半導体装置及びそれを用いた電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2798602B2 (ja) * | 1994-04-21 | 1998-09-17 | 日本電気アイシーマイコンシステム株式会社 | 出力インタフェース回路 |
JP4012095B2 (ja) * | 2002-06-05 | 2007-11-21 | 株式会社リコー | 半導体装置の入出力回路 |
-
2014
- 2014-04-21 JP JP2014087313A patent/JP6398285B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015207901A (ja) | 2015-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010140276A1 (ja) | 入出力回路 | |
US20060279346A1 (en) | Semiconductor integrated circuit | |
US7567111B2 (en) | Potential fixing circuit for integrated circuit having multiple supply potentials | |
JP2013150219A (ja) | 半導体集積回路 | |
JP2013090278A (ja) | 出力回路 | |
JP6524829B2 (ja) | レベルシフト回路 | |
JP5421075B2 (ja) | 入力回路 | |
JP2005101965A (ja) | レベルシフト回路及びそのレベルシフト回路を有する半導体集積回路 | |
WO2015114923A1 (ja) | 半導体集積回路装置 | |
JP6398285B2 (ja) | 出力回路 | |
JP2009260804A (ja) | パワーオン検知回路およびレベル変換回路 | |
JP2017063300A (ja) | 入力回路 | |
US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
JP2011155607A (ja) | 出力回路、入力回路及び入出力回路 | |
JP7396774B2 (ja) | 論理回路 | |
JP4364752B2 (ja) | 出力回路 | |
JP6610223B2 (ja) | 半導体集積回路 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP5332528B2 (ja) | 電子回路および電圧検出回路 | |
KR20080024411A (ko) | 반도체 메모리 장치의 데이터 출력 드라이버 | |
JP2007180671A (ja) | レベルシフタ回路 | |
JP2015142210A (ja) | レベルシフト回路及び半導体装置 | |
JP6873745B2 (ja) | 出力バッファ及び半導体装置 | |
TW201838338A (zh) | 位準移位電路及整合電路 | |
JP2008148024A (ja) | リセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180820 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6398285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |