JPH0679346B2 - 積分器及び画像読取装置 - Google Patents
積分器及び画像読取装置Info
- Publication number
- JPH0679346B2 JPH0679346B2 JP2293675A JP29367590A JPH0679346B2 JP H0679346 B2 JPH0679346 B2 JP H0679346B2 JP 2293675 A JP2293675 A JP 2293675A JP 29367590 A JP29367590 A JP 29367590A JP H0679346 B2 JPH0679346 B2 JP H0679346B2
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- output
- amplifier
- incomplete
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、電流モードの出力を持つセンサ等の電流検出
器として使用するのに適した積分器及びこの積分器を用
いた画像読取装置に関する。
器として使用するのに適した積分器及びこの積分器を用
いた画像読取装置に関する。
（従来の技術） 従来、ファクシミリ等の原稿読み取りに使用される画像
読取装置は、例えばその簡易等価回路を第８図に示すよ
うに、光量に応じた定電流源81と、これに並列に接続さ
れたフォトダイオード82とから成る受光素子51に光が照
射され、その光の照射光量に応じた電荷が放電され、フ
ォトダイオード容量82に生じる電圧をバッファ83で取り
出し、これらをマルチプレクスすることで時系列データ
として画像信号としていた。
読取装置は、例えばその簡易等価回路を第８図に示すよ
うに、光量に応じた定電流源81と、これに並列に接続さ
れたフォトダイオード82とから成る受光素子51に光が照
射され、その光の照射光量に応じた電荷が放電され、フ
ォトダイオード容量82に生じる電圧をバッファ83で取り
出し、これらをマルチプレクスすることで時系列データ
として画像信号としていた。
（発明が解決しようとする課題） 上記構造の画像読取装置によると、受光素子51からバッ
ファ83への配線同士が容量結合し、正確な画像データ得
られないという問題点があった。
ファ83への配線同士が容量結合し、正確な画像データ得
られないという問題点があった。
そこで、第５図に示すように、受光素子51の一端を共通
線53に接続し、この共通線53の流れ込む電流を積分器１
で電圧に変換する方法を選んだ。この方法によれば、容
量カップリングの問題が小さいという利点がある。
線53に接続し、この共通線53の流れ込む電流を積分器１
で電圧に変換する方法を選んだ。この方法によれば、容
量カップリングの問題が小さいという利点がある。
しかしながら、第９図に示した基本的な積分器200によ
ると、次のような問題点があった。すなわち、前記積分
器200には、不帰還部に積分コンデンサ201をリセットす
るためのCMOSによるアナログスイッチ202が設けられて
いるが、このアナログスイッチ202からの駆動パルスの
出力される電荷が市販されている通常のもので10pC程度
の大きさになる。積分器200に接続されるセンサ100を構
成するフォトダイオードから漏れ込む電荷量が一般的な
使用条件のもとで１画素当たり0.1pC以下であることを
考えると、積分器200からの出力は、その殆どがアナロ
グスイッチ202からのノイズとなってしまう。また、積
分コンデンサ201をリセットするためにアナログスイッ
チ202を閉じた状態では、演算増幅器203が発振し易く、
そのため演算増幅器203の応答速度を大幅に下げる必要
があった。
ると、次のような問題点があった。すなわち、前記積分
器200には、不帰還部に積分コンデンサ201をリセットす
るためのCMOSによるアナログスイッチ202が設けられて
いるが、このアナログスイッチ202からの駆動パルスの
出力される電荷が市販されている通常のもので10pC程度
の大きさになる。積分器200に接続されるセンサ100を構
成するフォトダイオードから漏れ込む電荷量が一般的な
使用条件のもとで１画素当たり0.1pC以下であることを
考えると、積分器200からの出力は、その殆どがアナロ
グスイッチ202からのノイズとなってしまう。また、積
分コンデンサ201をリセットするためにアナログスイッ
チ202を閉じた状態では、演算増幅器203が発振し易く、
そのため演算増幅器203の応答速度を大幅に下げる必要
があった。
アナログスイッチ202からの漏れ込み電荷を減少させる
ためには、MOSの面積を減少させればよいが、その一方O
N抵抗が上昇するために積分コンデンサ201のリセットに
時間がかかり高速動作ができなくなるという新たな問題
が生じる。また能動素子であるアナログスイッチ201を
初段に入れることは、スイッチ内で発生するノイズが増
幅されて出力されることも考えられる。
ためには、MOSの面積を減少させればよいが、その一方O
N抵抗が上昇するために積分コンデンサ201のリセットに
時間がかかり高速動作ができなくなるという新たな問題
が生じる。また能動素子であるアナログスイッチ201を
初段に入れることは、スイッチ内で発生するノイズが増
幅されて出力されることも考えられる。
そこで上述した問題点を排除するため、第10図に示すよ
うに、演算増幅器301とその負帰還部に抵抗302を有する
電流電圧変換回路300を積分器200の前段に接続した回路
が実用化されている。この回路によれば、センサ100か
らの微小電荷による入力電流（センサ電流）を電流電圧
変換回路300により電圧に変換するので、原理的には電
流電圧変換回路300の出力インピーダンスが低いことか
ら、電流電圧変換回路300と積分器200との間に接続され
た抵抗400の値を変化させることにより、後段の積分器2
00にはセンサ100からの電流の何倍もの電流を流し込む
ことができる。その結果、アナログスイッチ202のロジ
ックからの漏れ込み電荷を相対的に小さくすることが可
能となる。
うに、演算増幅器301とその負帰還部に抵抗302を有する
電流電圧変換回路300を積分器200の前段に接続した回路
が実用化されている。この回路によれば、センサ100か
らの微小電荷による入力電流（センサ電流）を電流電圧
変換回路300により電圧に変換するので、原理的には電
流電圧変換回路300の出力インピーダンスが低いことか
ら、電流電圧変換回路300と積分器200との間に接続され
た抵抗400の値を変化させることにより、後段の積分器2
00にはセンサ100からの電流の何倍もの電流を流し込む
ことができる。その結果、アナログスイッチ202のロジ
ックからの漏れ込み電荷を相対的に小さくすることが可
能となる。
しかし、前段の電流電圧変換回路300は抵抗302で負帰還
しているので、センサ出力容量101を含むセンサ100等の
容量性素子を直接電流電圧変換回路300に接続すると、
帰還される電圧の位相が遅れることにより発振が生じ
る。この現象を防ぐため、センサ100と電流電圧変換回
路300との間に抵抗500を接続することが必要となる。従
って、読み取り速度は、センサ出力容量101と抵抗500と
で形成されるCRのローパスフィルターで制限されるとい
う問題点が生じる。
しているので、センサ出力容量101を含むセンサ100等の
容量性素子を直接電流電圧変換回路300に接続すると、
帰還される電圧の位相が遅れることにより発振が生じ
る。この現象を防ぐため、センサ100と電流電圧変換回
路300との間に抵抗500を接続することが必要となる。従
って、読み取り速度は、センサ出力容量101と抵抗500と
で形成されるCRのローパスフィルターで制限されるとい
う問題点が生じる。
また、高速動作時の電流電圧変換回路300の応答速度は
演算増幅器301のスルーレートにより制限され、演算増
幅器301の出力電圧は入力電流（センサ電流）に追従し
なくなるという問題点がある。
演算増幅器301のスルーレートにより制限され、演算増
幅器301の出力電圧は入力電流（センサ電流）に追従し
なくなるという問題点がある。
更に、第９図及び第10図の回路に共通する問題点とし
て、アナログスイッチ201のON,OFFの速度が数10n〜数10
nsecと遅いため、この期間が無駄となり高速動作時に誤
差となって表われてしまう。
て、アナログスイッチ201のON,OFFの速度が数10n〜数10
nsecと遅いため、この期間が無駄となり高速動作時に誤
差となって表われてしまう。
本発明は上記実情に鑑みてなされたもので、高速読取速
度で微小電流を検出可能な積分器を提供することを目的
とする。
度で微小電流を検出可能な積分器を提供することを目的
とする。
（課題を解決するための手段） 上記従来例の問題点を解消するため請求項１の積分器
は、負帰還ループに積分コンデンサと帰還抵抗とを並列
に入れた不完全積分器と、該不完全積分器の出力側に接
続し、前記帰還抵抗によるリークを再生する補償回路と
を具備することを特徴としている。
は、負帰還ループに積分コンデンサと帰還抵抗とを並列
に入れた不完全積分器と、該不完全積分器の出力側に接
続し、前記帰還抵抗によるリークを再生する補償回路と
を具備することを特徴としている。
請求項２の積分器は、請求項１の積分器の不完全積分器
が、積分コンデンサと帰還抵抗とを並列に接続した並列
回路を負帰還部に有する増幅器で構成されることを特徴
としている。
が、積分コンデンサと帰還抵抗とを並列に接続した並列
回路を負帰還部に有する増幅器で構成されることを特徴
としている。
請求項３の積分器は、請求項１の積分器の不完全積分器
が、積分コンデンサを負帰還部に有する第１の増幅器
と、該第１の増幅器の出力を電圧増幅する第２の増幅器
と、該第２の増幅器の出力側と前記第１の増幅器の入力
側間に接続した帰還抵抗とで構成されることを特徴とし
ている。
が、積分コンデンサを負帰還部に有する第１の増幅器
と、該第１の増幅器の出力を電圧増幅する第２の増幅器
と、該第２の増幅器の出力側と前記第１の増幅器の入力
側間に接続した帰還抵抗とで構成されることを特徴とし
ている。
請求項４の積分器は、請求項1,請求項２若しくは請求項
３記載の積分器において、不完全積分器の出力側に二つ
の補償回路を並列に接続し、前記補償回路を交互に動作
させることを特徴としている。
３記載の積分器において、不完全積分器の出力側に二つ
の補償回路を並列に接続し、前記補償回路を交互に動作
させることを特徴としている。
請求項５の積分器は、請求項1,請求項2,請求項３若しく
は請求項４記載の積分器の補償回路が、一端側を不完全
積分器の出力側に接続するとともに他端側を出力端子と
したコンデンサと、該コンデンサの他端側に接続され、
前記不完全積分器の出力電圧に略比例する電流を出力さ
せる定電流源と、前記コンデンサの他端側に接続される
リセットスイッチとで構成されることを特徴としてい
る。
は請求項４記載の積分器の補償回路が、一端側を不完全
積分器の出力側に接続するとともに他端側を出力端子と
したコンデンサと、該コンデンサの他端側に接続され、
前記不完全積分器の出力電圧に略比例する電流を出力さ
せる定電流源と、前記コンデンサの他端側に接続される
リセットスイッチとで構成されることを特徴としてい
る。
請求項６の画像読取装置は、電流モードの出力を持つセ
ンサに、請求項１記載の積分器を接続することを特徴と
している。
ンサに、請求項１記載の積分器を接続することを特徴と
している。
（作用） 請求項１及び請求項２の積分器によれば、負帰還ループ
に積分コンデンサと帰還抵抗とを並列に入れることによ
り、高周波では積分器として動作し、低周波では電流電
圧変換器として動作する不完全積分器を構成し、補償回
路により前記帰還抵抗によるリーク分を補償することよ
り入力電流を積分した値を出力する。
に積分コンデンサと帰還抵抗とを並列に入れることによ
り、高周波では積分器として動作し、低周波では電流電
圧変換器として動作する不完全積分器を構成し、補償回
路により前記帰還抵抗によるリーク分を補償することよ
り入力電流を積分した値を出力する。
請求項３の積分器によれば、第１の増幅器を前段に設け
たので、第１の増幅器に入力される微小電荷を必要な電
圧まで増幅することができる。
たので、第１の増幅器に入力される微小電荷を必要な電
圧まで増幅することができる。
また、第２の増幅器出力を第１の増幅器入力に帰還する
ことで、第１の増幅器のオフセットが増幅されることな
しに出力に現れる。
ことで、第１の増幅器のオフセットが増幅されることな
しに出力に現れる。
請求項４の積分器によれば、補償回路を交互に動作させ
ることにより読取速度の向上を図ることができる。
ることにより読取速度の向上を図ることができる。
請求項５の積分器によれば、コンデンサの一端側は不完
全積分器の出力で駆動され、他端側は、ここに接続され
た定電流源により帰還抵抗によるリーク分が補償され
る。また、積分終了後に、コンデンサの他端側に接続さ
れたリセットスイッチにより残留電荷を放電させる。
全積分器の出力で駆動され、他端側は、ここに接続され
た定電流源により帰還抵抗によるリーク分が補償され
る。また、積分終了後に、コンデンサの他端側に接続さ
れたリセットスイッチにより残留電荷を放電させる。
請求項６の画像読取装置によれば、電流モードの出力を
持つセンサに、請求項１記載の積分器を接続することに
より、センサから出力される微小電流からS/N比の高い
出力を得ることができ、しかも高速読取速度で検出する
ことができる。
持つセンサに、請求項１記載の積分器を接続することに
より、センサから出力される微小電流からS/N比の高い
出力を得ることができ、しかも高速読取速度で検出する
ことができる。
（実施例） 本発明の積分器の一実施例について図面を参照しながら
説明する。
説明する。
実施例に係る積分器１は、不完全積分器２と補償回路３
とから構成されている。不完全積分器２は高周波では積
分器として、低周波では電流電圧増幅器として動作する
もので、演算増幅器21と、その負帰還部に積分コンデン
サ22と帰還抵抗23とを並列に接続した並列回路とから構
成されている。演算増幅器21は非反転入力と反転入力を
有し、非反転入力は接地されるとともに、反転入力側に
はセンサ100等を接続するようになっている。前記演算
増幅器21の入力にはJFETを使用し、電流性ノイズの発生
を防止するように構成している。
とから構成されている。不完全積分器２は高周波では積
分器として、低周波では電流電圧増幅器として動作する
もので、演算増幅器21と、その負帰還部に積分コンデン
サ22と帰還抵抗23とを並列に接続した並列回路とから構
成されている。演算増幅器21は非反転入力と反転入力を
有し、非反転入力は接地されるとともに、反転入力側に
はセンサ100等を接続するようになっている。前記演算
増幅器21の入力にはJFETを使用し、電流性ノイズの発生
を防止するように構成している。
補償回路３は、一端側をそれぞれ不完全積分器２の出力
側に接続したコンデンサ31,32と、前記コンデンサ31,32
の他端側と不完全積分器２の出力側との間に接続した定
電流源33,34と、前記コンデンサ31,32の他端側に接続し
たリセットスイッチ35,36とから構成され、コンデンサ3
1,32の他端側にはそれぞれ出力端子Toutが形成されてい
る。すなわち、コンデンサ31,定電流源33,リセットスイ
ッチ35で構成される補償回路と、コンデンサ32,定電流
源34,リセットスイッチ36で構成される補償回路とが不
完全積分器２の出力側に並列に接続されている。
側に接続したコンデンサ31,32と、前記コンデンサ31,32
の他端側と不完全積分器２の出力側との間に接続した定
電流源33,34と、前記コンデンサ31,32の他端側に接続し
たリセットスイッチ35,36とから構成され、コンデンサ3
1,32の他端側にはそれぞれ出力端子Toutが形成されてい
る。すなわち、コンデンサ31,定電流源33,リセットスイ
ッチ35で構成される補償回路と、コンデンサ32,定電流
源34,リセットスイッチ36で構成される補償回路とが不
完全積分器２の出力側に並列に接続されている。
定電流源33,34の簡易等価回路は第２図に示すようにな
り、入力電圧Ｖ（不完全積分器２の出力電圧）に略比例
した電流Ｉ′を出力させるようになっている。具体的に
は、例えば第３図に示すように、NPNタイプの２個のト
ランジスタT1,T2と抵抗Ｒ′とで構成することにより、
モノリシック化を容易にしている。前記定電流源による
と、トランジスタT1のエミッタ側と、トランジスタT2の
コレクタ側とを接続し、トランジスタT2のベースを固定
電位にするカスケード接続により、高周波数特性を劣化
させないようにしている。この構造の定電流源によれ
ば、トランジスタT1のベース側に印加される電圧を（V-
＋Ｅ）とすれば、トランジスタT1のベース，コレクタ間
の電圧は、前記電圧Ｅからオフセット電圧（約0.6V）を
引いた値となり、トランジスタT1のエミッタ，コレクエ
タ間には、電圧（Ｅ−0.6V）を抵抗Ｒ′で徐した値の電
流Ｉ′（略電圧Ｅに比例する）が流れる。
り、入力電圧Ｖ（不完全積分器２の出力電圧）に略比例
した電流Ｉ′を出力させるようになっている。具体的に
は、例えば第３図に示すように、NPNタイプの２個のト
ランジスタT1,T2と抵抗Ｒ′とで構成することにより、
モノリシック化を容易にしている。前記定電流源による
と、トランジスタT1のエミッタ側と、トランジスタT2の
コレクタ側とを接続し、トランジスタT2のベースを固定
電位にするカスケード接続により、高周波数特性を劣化
させないようにしている。この構造の定電流源によれ
ば、トランジスタT1のベース側に印加される電圧を（V-
＋Ｅ）とすれば、トランジスタT1のベース，コレクタ間
の電圧は、前記電圧Ｅからオフセット電圧（約0.6V）を
引いた値となり、トランジスタT1のエミッタ，コレクエ
タ間には、電圧（Ｅ−0.6V）を抵抗Ｒ′で徐した値の電
流Ｉ′（略電圧Ｅに比例する）が流れる。
次に上記構造の積分器における入力電流と出力電圧との
関係について第４図を参照して説明する。図において、
Ｉはセンサ100に流れるセンサ電流、、Ｖは不完全積分
器２の出力電圧、Ｃは積分コンデンサ22の値、Ｒは負帰
還抵抗23の値、Ｃ′は補償回路のコンデンサ31,32の
値、Voutは補償回路３の出力電圧をそれぞれ示してい
る。この回路において次式が成立する。
関係について第４図を参照して説明する。図において、
Ｉはセンサ100に流れるセンサ電流、、Ｖは不完全積分
器２の出力電圧、Ｃは積分コンデンサ22の値、Ｒは負帰
還抵抗23の値、Ｃ′は補償回路のコンデンサ31,32の
値、Voutは補償回路３の出力電圧をそれぞれ示してい
る。この回路において次式が成立する。
Ｖ＝（1/C）∫（Ｉ−V/R）dt Vout＝（1/C）∫Idt−（1/CR）∫Vdt ＋（1/C′）∫Ｉ′dt 上式において、出力電圧Voutと入力電流Ｉを積分した値
とが等しくなるためには、第２項と第３項の和が０にな
ればよい。また、定電流源は、入力電圧Ｖに略比例した
電流Ｉ′を出力させるので、定電流源の内部抵抗の値を
Ｒ′とすると、 V/CR＝Ｉ′/C′＝V/C′Ｒ′ となる。
とが等しくなるためには、第２項と第３項の和が０にな
ればよい。また、定電流源は、入力電圧Ｖに略比例した
電流Ｉ′を出力させるので、定電流源の内部抵抗の値を
Ｒ′とすると、 V/CR＝Ｉ′/C′＝V/C′Ｒ′ となる。
従って、CR＝Ｃ′Ｒ′と設定すれば、 Vout＝（1/C）∫Idt となり、出力電圧Voutは入力電流Ｉを積分した値となる
ので、完全な積分器として動作させることができる。
ので、完全な積分器として動作させることができる。
前記構造の積分器１によれば、帰還抵抗23によって積分
コンデンサ22に充電された電荷を放電するので、従来例
の第８図に示したようなノイズの原因となるアナログス
イッチ202を必要としない。また、負帰還ループに積分
コンデンサ22が存在するため、センサ100のような容量
性素子を入力に接続しても位相遅れが生じず、従来例の
第９図に示したような発振防止のための抵抗500を必要
としない。そのため、従来例のように読取速度が前記抵
抗500とセンサ出力容量101とを乗じたCRより制限されて
遅くなるようなことがない。また、高周波において積分
するため、高いスルーレートを必要としない。
コンデンサ22に充電された電荷を放電するので、従来例
の第８図に示したようなノイズの原因となるアナログス
イッチ202を必要としない。また、負帰還ループに積分
コンデンサ22が存在するため、センサ100のような容量
性素子を入力に接続しても位相遅れが生じず、従来例の
第９図に示したような発振防止のための抵抗500を必要
としない。そのため、従来例のように読取速度が前記抵
抗500とセンサ出力容量101とを乗じたCRより制限されて
遅くなるようなことがない。また、高周波において積分
するため、高いスルーレートを必要としない。
補償回路３においては、コンデンサ31,32の一端は不完
全積分器２の出力で駆動され、コンデンサ31,32の他端
はここに接続された定電流源33,34によって帰還抵抗23
によるリーク分が補償され、入力電流Ｉを積分した出力
がここにあらわれる。積分終了後は、リセットスイッチ
35,36によりコンデンサ31,32の残留電荷はリセットさ
れ、再び積分を開始する。この積分およびリセットの動
作は、２組の補償回路で交互に行われるため、補償回路
３としては常に積分モードに設定できるので無駄な時間
がなく、原理的にはリセットスイッチ35,36がコンデン
サ31,32の他端の電位をグランドにし、次にリセットス
イッチ35,36がOFFとなるまでの時間で決まる周波数まで
読取速度を上昇させることができる。
全積分器２の出力で駆動され、コンデンサ31,32の他端
はここに接続された定電流源33,34によって帰還抵抗23
によるリーク分が補償され、入力電流Ｉを積分した出力
がここにあらわれる。積分終了後は、リセットスイッチ
35,36によりコンデンサ31,32の残留電荷はリセットさ
れ、再び積分を開始する。この積分およびリセットの動
作は、２組の補償回路で交互に行われるため、補償回路
３としては常に積分モードに設定できるので無駄な時間
がなく、原理的にはリセットスイッチ35,36がコンデン
サ31,32の他端の電位をグランドにし、次にリセットス
イッチ35,36がOFFとなるまでの時間で決まる周波数まで
読取速度を上昇させることができる。
また本実施例では、補償回路３を２組設けて交互に動作
させたが、読取速度の高速化が必要でない場合において
は、一組のコンデンサ，定電流源，リセットスイッチか
ら成る補償回路で構成することも可能である。
させたが、読取速度の高速化が必要でない場合において
は、一組のコンデンサ，定電流源，リセットスイッチか
ら成る補償回路で構成することも可能である。
前記積分器１の入力側には、例えばアモルファスシリコ
ン等の半導体層を二つの電極（例えば金属電極と透明電
極）で挟んだ薄膜構造のセンサ100を接続することによ
り画像読取装置を構成することができる。このセンサ10
0は、第５図の等価回路に示すように、フォトダイオー
ドPDとブロッキングダイオードBDとが互いに逆極性にな
るように直列に接続して一つの受光素子51を形成し、こ
の受光素子51を複数個ライン状に並べて一次元センサア
レイを形成するとともに、ブロッキングダイオードBDの
一端をシフトレジスタ52の各端子に接続し、フォトダイ
オードPDの一端を共通電極53に接続し、この共通電極53
を前記積分器１（演算増幅器21）の反転入力側に接続し
ている。
ン等の半導体層を二つの電極（例えば金属電極と透明電
極）で挟んだ薄膜構造のセンサ100を接続することによ
り画像読取装置を構成することができる。このセンサ10
0は、第５図の等価回路に示すように、フォトダイオー
ドPDとブロッキングダイオードBDとが互いに逆極性にな
るように直列に接続して一つの受光素子51を形成し、こ
の受光素子51を複数個ライン状に並べて一次元センサア
レイを形成するとともに、ブロッキングダイオードBDの
一端をシフトレジスタ52の各端子に接続し、フォトダイ
オードPDの一端を共通電極53に接続し、この共通電極53
を前記積分器１（演算増幅器21）の反転入力側に接続し
ている。
上記画像読取装置の動作について説明すると、先ずシフ
トレジスタ52によって一次元センサアレイを構成する受
光素子51のブロッキングダイオードBD側に順次信号が印
加され、逆バイアスされたフォトダイオードPDに電荷が
充電される。そして、走査が一巡する間にフォトダイオ
ードPDに光が照射され、その光の照射光量に応じた電荷
が放電される。そして、次に読み出しパルスをシフトレ
ジスタ52によって順次印加し、各フォトダイオードPDに
前記放電量に応じた電荷が再充電され、再充電の際のセ
ンサ電流Ｉが共通電極53を通して積分器１に流れ、この
電流を積分することにより各フォトダイオードPDからの
画像信号による電圧を時系列的に検出することが行われ
る。
トレジスタ52によって一次元センサアレイを構成する受
光素子51のブロッキングダイオードBD側に順次信号が印
加され、逆バイアスされたフォトダイオードPDに電荷が
充電される。そして、走査が一巡する間にフォトダイオ
ードPDに光が照射され、その光の照射光量に応じた電荷
が放電される。そして、次に読み出しパルスをシフトレ
ジスタ52によって順次印加し、各フォトダイオードPDに
前記放電量に応じた電荷が再充電され、再充電の際のセ
ンサ電流Ｉが共通電極53を通して積分器１に流れ、この
電流を積分することにより各フォトダイオードPDからの
画像信号による電圧を時系列的に検出することが行われ
る。
また、積分器１の入力容量（前記した演算増幅器21の入
力に使用したJFETの入力ゲート容量）を、センサ100の
センサ出力容量101に近い値に設定すれば、ランダムノ
イズの発生を最小にすることができる。
力に使用したJFETの入力ゲート容量）を、センサ100の
センサ出力容量101に近い値に設定すれば、ランダムノ
イズの発生を最小にすることができる。
第６図は不完全積分器の他の実施例を示すもので、第１
図の実施例の不完全積分器２は１つの演算増幅器21から
構成されるので、センサ等の微小電荷を必要な電圧まで
に増幅することが困難である点、また、積分コンデンサ
22の容量が0.1pF程度と、ICの内部容量や配線容量より
小さく設計が困難である点を考慮し、その改良を図った
ものである。
図の実施例の不完全積分器２は１つの演算増幅器21から
構成されるので、センサ等の微小電荷を必要な電圧まで
に増幅することが困難である点、また、積分コンデンサ
22の容量が0.1pF程度と、ICの内部容量や配線容量より
小さく設計が困難である点を考慮し、その改良を図った
ものである。
すなわち、第１図の実施例の前段で用いられる不完全積
分器２を、積分コンデンサ62を負帰還部に有する完全積
分器61と、この完全積分器61の出力を電圧増幅する非反
転増幅器63と、この非反転増幅器63の出力側と前記完全
積分器61の入力側間に接続した帰還抵抗64とで構成して
いる。また、抵抗65,66で分圧された出力電圧が非反転
増幅器63に入力されるように構成している。帰還抵抗64
は、非反転増幅器63の出力でコンデンサ62をリークさせ
るように動作する。この構造によれば、非反転増幅器63
でインピーダンスが一旦下がっているので、バイポーラ
が使用可能となる。このため完全積分器61のJFETを除
き、アナログスイッチを含めて全てバイポーラで作製可
能となり、モノリシック化を容易とすることができる。
分器２を、積分コンデンサ62を負帰還部に有する完全積
分器61と、この完全積分器61の出力を電圧増幅する非反
転増幅器63と、この非反転増幅器63の出力側と前記完全
積分器61の入力側間に接続した帰還抵抗64とで構成して
いる。また、抵抗65,66で分圧された出力電圧が非反転
増幅器63に入力されるように構成している。帰還抵抗64
は、非反転増幅器63の出力でコンデンサ62をリークさせ
るように動作する。この構造によれば、非反転増幅器63
でインピーダンスが一旦下がっているので、バイポーラ
が使用可能となる。このため完全積分器61のJFETを除
き、アナログスイッチを含めて全てバイポーラで作製可
能となり、モノリシック化を容易とすることができる。
本実施例によると、例えば非反転増幅器63のゲインを10
0倍とすると、第１図と同じ積分動作の場合において
も、積分コンデンサ62の容量を0.1pF×100の10pFとで
き、また低周波においても電流電圧変換でオフセットが
増幅されることがない。
0倍とすると、第１図と同じ積分動作の場合において
も、積分コンデンサ62の容量を0.1pF×100の10pFとで
き、また低周波においても電流電圧変換でオフセットが
増幅されることがない。
しかし、本実施例では帰還抵抗64も第１図の帰還抵抗23
の値の100倍にしなければならず、入力にセンサを接続
すると、そのセンサ出力容量101のために位相遅れが生
じ発振するという欠点がある。
の値の100倍にしなければならず、入力にセンサを接続
すると、そのセンサ出力容量101のために位相遅れが生
じ発振するという欠点がある。
第７図は不完全積分器の他の実施例を示すもので、第６
図の欠点を更に改良したもので、特にセンサ出力容量10
1が大きいセンサを接続するのに適した構成である。
図の欠点を更に改良したもので、特にセンサ出力容量10
1が大きいセンサを接続するのに適した構成である。
この不完全積分器は、非反転増幅器63の出力側に抵抗6
7,68を直列に接続し、抵抗68の一旦を接地するととも
に、抵抗67と抵抗68の接続点に帰還抵抗64を接続するよ
うに構成されている。他の構成は第６図の不完全積分器
の同一である。
7,68を直列に接続し、抵抗68の一旦を接地するととも
に、抵抗67と抵抗68の接続点に帰還抵抗64を接続するよ
うに構成されている。他の構成は第６図の不完全積分器
の同一である。
本実施例の構成によれば、例えば抵抗67,68の値を9:1に
設定すれば、帰還抵抗64にかかる電圧を出力電圧の1/10
に分圧することができ、帰還抵抗64の値を第６図の1/10
に設定することができ、入力に容量性素子（センサ）を
接続しても位相遅れによる発振を防止し、リンギングや
オーバーシュートの発生を防ぐことができる。
設定すれば、帰還抵抗64にかかる電圧を出力電圧の1/10
に分圧することができ、帰還抵抗64の値を第６図の1/10
に設定することができ、入力に容量性素子（センサ）を
接続しても位相遅れによる発振を防止し、リンギングや
オーバーシュートの発生を防ぐことができる。
上述した各実施例の積分器によれば、負帰還ループに積
分コンデンサ22,62と帰還抵抗23,64とを並列に入れるこ
とにより、高周波では積分器として動作し、低周波では
電流電圧変換器として動作する不完全積分器２を構成
し、補償回路３により前記帰還抵抗23,64によるリーク
分を補償することより入力電流（センサ電流）を積分し
た値を出力するようにしたので、微小電荷信号を電圧に
変換するに際してS/N比を高くすることができる。
分コンデンサ22,62と帰還抵抗23,64とを並列に入れるこ
とにより、高周波では積分器として動作し、低周波では
電流電圧変換器として動作する不完全積分器２を構成
し、補償回路３により前記帰還抵抗23,64によるリーク
分を補償することより入力電流（センサ電流）を積分し
た値を出力するようにしたので、微小電荷信号を電圧に
変換するに際してS/N比を高くすることができる。
また、この積分器の入力にセンサを接続して構成される
画像読取装置によれば、階調再現性の高い出力を得るこ
とができる。
画像読取装置によれば、階調再現性の高い出力を得るこ
とができる。
上記実施例の画像読取装置においては、アモルファスシ
リコンを用いた薄膜構造のセンサで説明したが、例えば
フォトダイオードの電流をMOSスイッチで切り換える構
造のMOSイメージセンサ，フォトコンダクションを利用
したCdSセンサ,a−Siセンサ等に上述した積分器を応用
すれば、クロストークやリニアリティ等で性能の向上を
図ることができる。
リコンを用いた薄膜構造のセンサで説明したが、例えば
フォトダイオードの電流をMOSスイッチで切り換える構
造のMOSイメージセンサ，フォトコンダクションを利用
したCdSセンサ,a−Siセンサ等に上述した積分器を応用
すれば、クロストークやリニアリティ等で性能の向上を
図ることができる。
（発明の効果） 本発明の積分器によれば、微小電荷信号を電圧に変換す
るに際してS/N比を高くすることができるので、微弱電
流検出器として使用することができる。
るに際してS/N比を高くすることができるので、微弱電
流検出器として使用することができる。
本発明の画像読取装置によれば、S/N比の高い積分器を
使用することにより、階調再現性の高い出力を得ること
ができる。また、高速読取速度で検出することが可能と
なる。
使用することにより、階調再現性の高い出力を得ること
ができる。また、高速読取速度で検出することが可能と
なる。
第１図は本発明の一実施例の積分器の等価回路図、第２
図は第１図で使用される定電流源の等価回路図、第３図
は第２図の具体的な等価回路図、第４図は第１図の実施
例の積分器の簡易等価回路図、第５図は積分器を使用し
た画像読取装置の等価回路図、第６図及び第７図は第１
図の積分器の不完全積分器の他の例を示す等価回路図、
第８図は従来の画像読取装置の簡易等価回路図、第９図
及び第10図は従来の積分器の等価回路図である。 １……積分器 ２……不完全積分器 ３……補償回路 21……演算増幅器 22,62……積分コンデンサ 23,64……負帰還抵抗 31,32……コンデンサ 33,34……定電流源 35,36……リセットスイッチ 51……受光素子 52……シフトレジスタ 53……共通電極 61……完全積分器 63……非反転増幅器 100……センサ 101……センサ出力容量
図は第１図で使用される定電流源の等価回路図、第３図
は第２図の具体的な等価回路図、第４図は第１図の実施
例の積分器の簡易等価回路図、第５図は積分器を使用し
た画像読取装置の等価回路図、第６図及び第７図は第１
図の積分器の不完全積分器の他の例を示す等価回路図、
第８図は従来の画像読取装置の簡易等価回路図、第９図
及び第10図は従来の積分器の等価回路図である。 １……積分器 ２……不完全積分器 ３……補償回路 21……演算増幅器 22,62……積分コンデンサ 23,64……負帰還抵抗 31,32……コンデンサ 33,34……定電流源 35,36……リセットスイッチ 51……受光素子 52……シフトレジスタ 53……共通電極 61……完全積分器 63……非反転増幅器 100……センサ 101……センサ出力容量
Claims (6)
- 【請求項１】負帰還ループに積分コンデンサと帰還抵抗
とを並列に入れた不完全積分器と、 該不完全積分器の出力側に接続し、前記帰還抵抗による
リークを再生する補償回路とを具備する積分器。 - 【請求項２】不完全積分器は、積分コンデンサと帰還抵
抗とを並列に接続した並列回路を負帰還部に有する増幅
器で構成する請求項１記載の積分器。 - 【請求項３】不完全積分器は、積分コンデンサを負帰還
部に有する第１の増幅器と、該第１の増幅器の出力を電
圧増幅する第２の増幅器と、該第２の増幅器の出力側と
前記第１の増幅器の入力側間に接続した帰還抵抗とで構
成する請求項１記載の積分器。 - 【請求項４】不完全積分器の出力側に二つの補償回路を
並列に接続し、前記補償回路を交互に動作させる請求項
1,請求項２又は請求項３記載の積分器。 - 【請求項５】補償回路は、一端側を不完全積分器の出力
側に接続するとともに他端側を出力端子としたコンデン
サと、該コンデンサの他端側に接続され、前記不完全積
分器の出力電圧に略比例する電流を出力させる定電流源
と、前記コンデンサの他端側に接続されるリセットスイ
ッチとで構成する請求項1,請求項2,請求項３若しくは請
求項４記載の積分器。 - 【請求項６】電流モードの出力を持つセンサに、請求項
１記載の積分器を接続することを特徴とする画像読取装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293675A JPH0679346B2 (ja) | 1990-11-01 | 1990-11-01 | 積分器及び画像読取装置 |
| US07/770,438 US5168153A (en) | 1990-11-01 | 1991-10-03 | Integrator and image read device |
| DE4133601A DE4133601C2 (de) | 1990-11-01 | 1991-10-10 | Integrator |
| GB9121460A GB2250116B (en) | 1990-11-01 | 1991-10-10 | Integrator and image read device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293675A JPH0679346B2 (ja) | 1990-11-01 | 1990-11-01 | 積分器及び画像読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04168876A JPH04168876A (ja) | 1992-06-17 |
| JPH0679346B2 true JPH0679346B2 (ja) | 1994-10-05 |
Family
ID=17797782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2293675A Expired - Lifetime JPH0679346B2 (ja) | 1990-11-01 | 1990-11-01 | 積分器及び画像読取装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5168153A (ja) |
| JP (1) | JPH0679346B2 (ja) |
| DE (1) | DE4133601C2 (ja) |
| GB (1) | GB2250116B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2884205B2 (ja) * | 1992-01-29 | 1999-04-19 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JPH0661764A (ja) * | 1992-08-04 | 1994-03-04 | Nippon Denshi Kogyo Kk | 電荷増幅器 |
| JPH07167661A (ja) * | 1993-12-14 | 1995-07-04 | Murata Mfg Co Ltd | 振動ジャイロ |
| US5773815A (en) * | 1994-04-29 | 1998-06-30 | International Business Machines Corporation | Integrate-and-dump receiver for fiber optic transmission |
| GB9415185D0 (en) * | 1994-07-28 | 1994-09-21 | Thomson Consumer Electronics | Fast acting control system |
| US6486470B2 (en) * | 1998-11-02 | 2002-11-26 | 1294339 Ontario, Inc. | Compensation circuit for use in a high resolution amplified flat panel for radiation imaging |
| JP4724893B2 (ja) * | 1999-04-15 | 2011-07-13 | ソニー株式会社 | 固体撮像素子およびその画素信号処理方法 |
| US20030183829A1 (en) * | 2002-03-27 | 2003-10-02 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
| US6927434B2 (en) * | 2002-08-12 | 2005-08-09 | Micron Technology, Inc. | Providing current to compensate for spurious current while receiving signals through a line |
| DE102005006806A1 (de) * | 2004-09-01 | 2006-03-30 | Priamus System Technologies Ag | Verfahren und Vorrichtung zum Messen von physikalischer Grössen mit piezoelektrischen Sensoren |
| US9391607B2 (en) | 2010-04-22 | 2016-07-12 | Qualcomm Technologies, Inc. | Use of random sampling technique to reduce finger-coupled noise |
| US8599167B2 (en) * | 2010-04-22 | 2013-12-03 | Maxim Integrated Products, Inc. | Method and apparatus for improving dynamic range of a touchscreen controller |
| US8493356B2 (en) | 2010-04-22 | 2013-07-23 | Maxim Integrated Products, Inc. | Noise cancellation technique for capacitive touchscreen controller using differential sensing |
| JP6388369B2 (ja) * | 2014-04-08 | 2018-09-12 | キヤノン株式会社 | チップ、マルチチップモジュール、及びこれらを備える装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE788936A (fr) * | 1971-09-27 | 1973-03-19 | Cit Alcatel | Integrateur compense en courant continu |
| US4307453A (en) * | 1977-12-19 | 1981-12-22 | Phillips Petroleum Company | Sloping baseline compensation for a chromatographic analyzer |
| US4602171A (en) * | 1982-09-07 | 1986-07-22 | Trutek Research, Inc. | Inhalation transducer circuit with DC drift compensation |
| JPS6081685A (ja) * | 1983-10-11 | 1985-05-09 | Toshiba Corp | オ−ト・ゼロ積分器 |
| US4889985A (en) * | 1988-10-26 | 1989-12-26 | Tektronix, Inc. | Combined optical power meter and receiver |
-
1990
- 1990-11-01 JP JP2293675A patent/JPH0679346B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-03 US US07/770,438 patent/US5168153A/en not_active Expired - Fee Related
- 1991-10-10 GB GB9121460A patent/GB2250116B/en not_active Expired - Fee Related
- 1991-10-10 DE DE4133601A patent/DE4133601C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5168153A (en) | 1992-12-01 |
| GB2250116A (en) | 1992-05-27 |
| DE4133601A1 (de) | 1992-05-07 |
| GB9121460D0 (en) | 1991-11-27 |
| GB2250116B (en) | 1994-08-24 |
| JPH04168876A (ja) | 1992-06-17 |
| DE4133601C2 (de) | 1994-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266534B1 (ko) | 광전 변환 장치 및 그 장치를 구비한 광전 변환 시스템 | |
| US3946151A (en) | Semiconductor image sensor | |
| JP2564133B2 (ja) | 固体撮像装置 | |
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| JPH0679346B2 (ja) | 積分器及び画像読取装置 | |
| US4189749A (en) | Solid state image sensing device | |
| JP4597171B2 (ja) | 光電変換装置、ｘ線撮像装置、及び該装置を有するシステム | |
| US6188057B1 (en) | Method and apparatus for testing photo-receiver arrays and associated read channels | |
| JPS61142874A (ja) | 撮像装置 | |
| US5276723A (en) | Floating diffusion type charge detection circuit for use in charge transfer device | |
| JP3069373B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH01289381A (ja) | 増幅型固体撮像装置 | |
| US7755418B2 (en) | Current source generator utilizing a portion of a targeted analog circuit | |
| JPS6337996B2 (ja) | ||
| EP0329104B1 (en) | Image signal processor with noise elimination circuit | |
| US7132638B2 (en) | CCD imaging array with improved charge sensing circuit | |
| JPS605110B2 (ja) | 固体撮像装置 | |
| JP3714688B2 (ja) | 制御フィードバック型電荷／電圧変換器 | |
| JPH0142186B2 (ja) | ||
| JPH06105068A (ja) | イメージセンサ | |
| JPS5883477A (ja) | 固体撮像素子の出力信号処理回路 | |
| JP4654321B2 (ja) | 光電変換装置、ｘ線撮像装置、及び該装置を有するシステム | |
| JPS6028183B2 (ja) | 画像読取装置 | |
| JPH08237557A (ja) | 相関器回路 | |
| JPH08116491A (ja) | 光電変換装置 |