以下、本発明の実施の形態について図面を参照して詳細に説明する。
ここでは、本発明が適用される半導体装置として、例えば、被写体を経た入射光の光強度を検出する固体撮像装置を例に挙げて説明するものとする。
図1は、本発明が適用される固体撮像装置のシステム構成の概略を示すシステム構成図である。ここでは、固体撮像装置として、例えばCMOS(Complementary Metal Oxide Semiconductor)イメージセンサを例に挙げて説明するものとする。
図1に示すように、本適用例に係る固体撮像装置10は、半導体基板(チップ)11上に、画素アレイ部12、垂直駆動部13、カラム回路群14、水平駆動部15、水平信号線16、出力部17、制御部18およびローカル電圧供給部(電源供給回路)19などが搭載されたシステム構成となっている。
画素アレイ部12は、入射光をその光強度に応じた電荷量に光電変換する光電変換素子を含む画素20が行列状(マトリクス状)に多数2次元配置された構成となっている。画素20の具体的な回路構成については後述する。画素アレイ部12には、行列状の画素配置に対して画素行ごとに画素駆動配線121が配線され、画素列ごとに垂直信号線122が配線されている。
垂直駆動部13は、画素アレイ部12の各画素20を行単位で順次選択走査し、その選択行の各画素に対して画素駆動配線121を通して必要な駆動パルス(制御パルス)を供給する。ここでは、図示を省略するが、垂直駆動部13は、画素20を行単位で順に選択して当該選択行の各画素20の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間だけ前に同じ行の画素20の光電変換素子にそれまでに蓄積された電荷を捨てる(リセットする)シャッタ動作を行うためのシャッタ走査系とを有する構成となっている。
そして、シャッタ走査系によるシャッタ走査によって光電変換素子の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し走査によって画素20の信号が読み出されるタイミングまでの期間が、画素20における信号電荷の蓄積時間(露光時間)となる。すなわち、電子シャッタ動作とは、光電変換素子に蓄積された信号電荷をリセットし、新たに信号電荷の蓄積を開始する動作である。
選択行の各画素20から出力される信号は、垂直信号線122の各々を通してカラム回路群14に供給される。カラム回路群14は、画素アレイ部12の例えば画素列ごとに、即ち画素列に対して1対1の対応関係をもって各カラム回路が配置され、1行分の各画素20から出力される信号を画素列ごとに受けて、その信号に対して画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling;相関二重サンプリング)や信号増幅などの信号処理を行う。カラム回路群14の各カラム回路に、A/D(アナログ/デジタル)変換機能を持たせた構成を採ることも可能である。
水平駆動部15は、水平走査回路151および水平選択スイッチ群152によって構成されている。水平走査回路151は、シフトレジスタなどによって構成され、水平選択スイッチ群152の各スイッチを順に選択走査することにより、カラム回路群14の各カラム回路で信号処理後の1行分の信号を水平信号線16に順番に出力させる。
出力部17は、カラム回路群14の各カラム回路から水平選択スイッチ群152および水平信号線16を通して順に供給される信号に対して種々の信号処理を施して出力信号OUTとして出力する。出力部17では、例えば、バッファリング処理だけを行う場合もあるし、あるいはバッファリング処理の前に黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処理などを行う場合もある。
制御部18は、図示せぬインターフェースを介して本固体撮像装置10の動作モードなどを指令するデータを基板外部から受け取り、また本固体撮像装置10の情報を含むデータを外部に出力するとともに、垂直同期信号Vsync、水平同期信号HsyncおよびマスタークロックMCKに基づいて、垂直駆動部13、カラム回路群14および水平駆動部15などの動作の基準となるクロック信号や制御信号などを生成し、これら各回路部に対して与える。
ローカル電圧供給部19は、チャージポンプ回路などによって構成され、本固体撮像装置10の通常の動作電圧である、半導体基板11の外部から与えられる電源電圧Vdd−接地電圧GNDを基に、これら通常の動作電圧とは電圧値が異なる電圧(以下、「ローカル電圧」と記述する)、例えば負電圧を生成し、この生成した負電圧を垂直駆動部13に供給する。このローカル電圧供給部19は本発明の特徴とする部分であり、その詳細については後述する。
CMOSイメージセンサでは、例えば、暗電流の低減を目的として、画素20内の転送トランジスタがオフするときのゲート電圧を当該転送トランジスタが形成されているウェルの電圧よりもオフ側の電圧、本例では負電圧にするために負電圧生成回路が設けられている(例えば、特開2002−217397号公報参照)。この負電圧生成回路がローカル電圧供給部19に相当する。
(画素回路)
図2は、画素20の回路構成の一例を示す回路図である。図2に示すように、本回路例に係る画素20は、光電変換素子である埋込みフォトダイオード21に加えて、転送トランジスタ22、リセットトランジスタ23、増幅トランジスタ24および選択トランジスタ25の4つのトランジスタを有する回路構成となっている。ここでは、4つのトランジスタ22〜25として、例えばNチャネルMOSトランジスタを用いている。
この画素20に対して、画素駆動配線121として、転送配線121A、リセット配線121Bおよび選択配線121Cが同一行の画素に対して共通に配線されている。
図2において、フォトダイオード21は、受光した光をその光強度に応じた電荷量の光電荷(ここでは、電子)に光電変換する。フォトダイオード21のカソードは、転送トランジスタ22を介して増幅トランジスタ24のゲートと電気的に接続されている。この増幅トランジスタ24のゲートと電気的に繋がったノードをFD(フローティングディフュージョン)部26と呼ぶ。このFD部26は、フォトダイオード21から転送された信号電荷を保持するとともに、当該信号電荷を電圧に変換する機能を持つ。
転送トランジスタ22は、フォトダイオード21のカソードとFD部26との間に接続され、ゲートに転送配線121Aを介して転送パルスTRFが与えられることによってオン状態となり、フォトダイオード21で光電変換され、ここに蓄積された光電荷をFD部26に転送する。
リセットトランジスタ23は、ドレインが電源電圧Vddの電源配線に、ソースがFD部26にそれぞれ接続され、ゲートにリセット配線121Bを介してリセットパルスRSTが与えられることによってオン状態となり、フォトダイオード21からFD部26への信号電荷の転送に先立って、FD部26の電荷を電源(Vdd)配線に捨てることによって当該FD部26をリセットする。
増幅トランジスタ24は、ゲートがFD部26に、ドレインが電源配線Vddの電源配線にそれぞれ接続され、リセットトランジスタ23によってリセットされた後のFD部26の電位をリセットレベルとして出力し、さらに転送トランジスタ22によってフォトダイオード21から信号電荷が転送された後のFD部26の電位を信号レベルとして出力する。
選択トランジスタ25は、例えば、ドレインが増幅トランジスタ24のソースに、ソースが垂直信号線122にそれぞれ接続されている。すなわち、増幅トランジスタ24と垂直信号線122との間に、当該増幅トランジスタ24に対して直列に接続されている。この選択トランジスタ25は、ゲートに選択配線121Cを介して選択パルスSELが与えられることによってオン状態となり、画素20Aを選択状態として増幅トランジスタ24で増幅された信号を垂直信号線122に出力する。
本回路例では、選択トランジスタ25を増幅トランジスタ24と垂直信号線122との間に接続した構成を採っているが、選択トランジスタ25を増幅トランジスタ24と電源Vddとの間に接続する構成を採ることも可能である。
また、画素20としては、転送トランジスタ22、リセットトランジスタ23、増幅トランジスタ24および選択トランジスタ25の4つのトランジスタからなる上述した回路構成のものに限られるものではなく、例えば、増幅トランジスタ24を選択トランジスタとして兼用した3つのトランジスタからなる回路構成のものなどでも良く、その構成は問わないものとする。
(垂直駆動部)
図3は、垂直駆動部13の構成の一例を示すブロック図である。図3に示すように、垂直駆動部13は、行選択回路131、マルチプレクサ132、レベルシフタ133および出力バッファ134を有する構成となっている。ここでは、グランドや電源の入力系については省略して示している。
行選択回路131は、シフトレジスタあるいはデコーダなどによって構成され、制御部18から供給される走査信号あるいはアドレス信号に従って画素アレイ部12の画素行を選択走査する。マルチプレクサ132は、制御部18から供給される画素駆動パルスを、行選択回路131によって選択走査された画素行に対して転送パルスTRF、リセットパルスRSTおよび選択パルスSELとして出力する。
レベルシフタ133は、マルチプレクサ132から与えられる画素駆動パルスの高レベルおよび低レベルをそれぞれ所定のレベルにレベルシフト(レベル変換)する。レベルシフタ133でレベルシフトされた画素駆動パルス、即ち転送パルスTRF、リセットパルスRSTおよび選択パルスSELは、低インピーダンスの出力バッファ134を通して、画素駆動配線121(即ち、転送配線121A、リセット配線121Bおよび選択配線121C)に与えられる。
レベルシフタ133および出力バッファ134には、ローカル電圧供給部19からローカル電圧として例えば負電圧が供給されている。なお、レベルシフタ133および出力バッファ134は、転送パルスTRF、リセットパルスRSTおよび選択パルスSELの各々に対応して設けられることになる。
(出力バッファ)
ここで、負電圧が供給されるレベルシフタ133および出力バッファ134のうち、例えば転送パルスTRFを扱う出力バッファ134について詳細に説明する。
図4に示すように、出力バッファ134は、正側電源Vddと負側電源Vssとの間に縦続接続されたPchMOSトランジスタQpとNchMOSトランジスタQnとで形成される、いわゆるCMOSインバータ回路によって構成されている。そして、負側電源Vssとして、ローカル電圧供給部19からローカル電圧である負電圧が供給される。ここでは、理解を容易にするために、出力バッファ134を1段のインバータ回路によって構成した例を示したが、複数段のインバータ回路で構成することも可能である。
このように、転送パルスTRFを扱う出力バッファ134の負側電源Vssとして、ローカル電圧供給部19から負電圧を供給するのは、先述したように、暗電流の低減を目的として、画素20内の転送トランジスタ22がオフするときのゲート電圧を当該転送トランジスタ22が形成されているウェルの電圧よりもオフ側の電圧、具体的には負電圧にするためである。
すなわち、レベルシフタ133から出力バッファ134に転送パルスTRFの元となる走査パルスとして低レベルが入力されたときは、PchMOSトランジスタQpが導通状態となって転送パルスTRFとしてVddレベルを出力し、走査パルスとして高レベルが入力されたときは、NchMOSトランジスタQnが導通状態となって転送パルスTRFとしてVssレベル(負電圧)を出力する。これにより、転送トランジスタ22がオフするときのゲート電圧を当該転送トランジスタ22が形成されているウェルの電圧よりも負電圧にすることができる。
<負電圧供給による作用>
ここで、出力バッファ134の負側電源Vssとして、ローカル電圧供給部19から負電圧を供給し、転送トランジスタ22のゲートに、低レベルが負電圧の転送パルスTRFを印加することによる作用について、図5を用いて説明する。
図5において、(A)は埋込みフォトダイオード21および転送トランジスタ22の回路構成を、(B)は埋込みフォトダイオード21および転送トランジスタ22の素子断面の構成を、(C)は転送トランジスタ22のゲートに負電圧を印加したときの電圧ポテンシャルをそれぞれ示している。
画素駆動時の詳細なタイミングチャートについては図示を省略するが、ここで重要なことは、電荷蓄積期間に転送トランジスタ22のゲート電位が負電位になっていることである。この転送トランジスタ22のゲート電位が負電位になると、ゲート電圧の振幅が増えるので飽和信号量が増加し、ダイナミックレンジが拡大する。
加えて、他の重要な点としては、転送トランジスタ22のゲートに印加する負電位の値が、ゲート下にチャネル(本例では、正孔のチャネル)が形成されるレベル(ここでは、−1.1V程度)であることである。転送トランジスタ22のゲート下に正孔のチャネルを形成することで暗電流を抑制することができる。
すなわち、電荷蓄積期間には光電変換された電荷と同時に暗電流がフォトダイオード21に流れ込むが、フォトダイオード21として、酸化膜との界面に当該フォトダイオード21の電荷蓄積領域(例えば、n型半導体領域)とは逆導電型の領域(例えば、p型半導体領域)を形成した、いわゆる埋込みフォトダイオードを用いた場合の主な暗電流の発生源は、ゲート下の酸化膜界面である。ここに、転送トランジスタ22のゲートを負電位として正孔のチャネルを形成することで、転送特性を劣化させることなく、暗電流を防止することができる。
なお、転送トランジスタ22のゲートに印加する負電位の値を−1.1V程度にするのは一例に過ぎない。詳細については図示を省略するが、負電位が−0.5V程度から暗電流の低減効果が発生し、−0.8V程度以下で暗電流が略0になることが分かっており、転送トランジスタ22のゲートに印加する負電位としては、−0.5V以下、好ましくは−0.8以下にするとよい(特開2002−217397号公報、特に図9とその説明を参照)。
[ローカル電圧供給部]
続いて、本発明の特徴とするローカル電圧供給部19について、具体的な実施例を挙げて説明する。
(実施例1)
図6は、実施例1に係るローカル電圧供給部19Aの構成例を示す回路図である。本実施例1に係るローカル電圧供給部19Aは、スイッチド・キャパシタ型のDC−DCコンバータ、いわゆるチャージポンプ回路を利用した構成となっている。
すなわち、図6に示すように、ローカル電圧供給部19Aは、チャージポンプスイッチ群191、出力電圧設定部192、基準電圧生成部193、参照電圧生成部194、誤差増幅器195、スイッチング制御部196、周期信号生成部197および温度検出回路部198を有する構成となっている。
チャージポンプスイッチ群191は、4つのスイッチ1911〜1914とインバータ1915とを有し、2つの容量接続端子a,b間に接続されたポンプ容量1916および出力電圧Vout が出力される出力端子c−接地間に接続された出力容量1917と共にチャージポンプ回路を構成している。スイッチ1911〜1914は、たとえば、MOSFETやバイポーラトランジスタなどのスイッチ素子によって構成することができる。
スイッチ1911の一方の端子は接地され、スイッチ1912の一方の端子は回路出力端子cに接続され、スイッチ1913の一方の端子は電源Vddに接続され、スイッチ1914の一方の端子は一方の回路入力端子dに接続されている。また、スイッチ1911,1912の各他方の端子は容量接続端子aに共通に接続され、スイッチ1913,1914の各他方の端子は容量接続端子bに共通に接続されている。
一方の回路入力端子dは、スイッチング制御部196の一方の制御出力端子O1に接続されている。これにより、スイッチング制御部196から回路入力端子dを介してスイッチ1914の一方の端子に、誤差増幅部195の出力電圧Vaもしくは出力電流Iaに対応した制御ループにおける動作点を示す出力電圧制御信号Sout が供給されるようになっている。
他方の回路入力端子eは、スイッチング制御部196の他方の制御出力端子O2に接続されている。これにより、スイッチング制御部196からスイッチング制御信号が回路入力端子eを介してスイッチ1911,1913の各制御端子に共通に与えられ、さらにインバータ1915を介してスイッチ1912,1914の各制御端子に共通に与えられるようになっている。すなわち、スイッチ1911とスイッチ1913、スイッチ1912とスイッチ1914はそれぞれ連動して制御されるようになっている。
詳細な動作タイミングチャートについては図示を省略するが、チャージポンプスイッチ群191の上記の接続態様により、スイッチ1911,1913がオンでかつスイッチ1912,1914がオフのときには、図示しない外部電源からポンプ容量1916に電荷が転送される。これにより、ポンプ容量1916は、容量接続端子b側が正電位(電源Vdd)、容量接続端子a側が負電位(接地)に充電される。
その後、スイッチ1911,1913がオフでかつスイッチ1912,1914がオンに切り替ることで、ポンプ容量1916に充電された電荷が出力容量1917に転送される。このような動作を繰り返すことにより、チャージポンプスイッチ群191の出力端子cには所定の電圧が現れ、出力容量1917から電流を負荷に供給することができるようになる。つまり、外部電源から出力容量1917に電荷が直接転送されることはない。
本例に係るチャージポンプスイッチ群191の各スイッチ1911〜1914の接続態様では、ポンプ容量1916に充電された電荷を出力容量1917に転送する際に、容量接続端子bに誤差増幅部195の出力に対応する出力電圧制御信号Sout がスイッチ1914を介して供給されるようになっている。容量接続端子bにおいては、出力電圧制御信号Sout と電源電圧Vddとの間でのスイッチング信号CBとして現われ、出力容量1917に現れる電圧は負となり、原理的な最大出力可能電圧値は−1×Vddとなる。
なお、チャージポンプスイッチ群191の構成は、図示した接続態様に限られたものではなく、接続態様を適宜変更することで、出力電圧値を変えることができ、たとえば、最大出力電圧として外部電源の電圧Vddの2倍を得ることもできる。
また、スイッチの数は、図示したチャージポンプスイッチ群191のように4個に限定されるものではなく、スイッチの数を増やし、それに応じた接続態様とすることで、出力電圧の絶対値の最大値をさらに大きくすることもできる。
出力電圧設定部192は、チャージポンプ回路から出力電圧Vout が出力される出力ライン、即ちチャージポンプスイッチ群191の出力端子cと基準電圧生成部193との間に直列に接続された例えば5つの抵抗素子1921〜1925からなる抵抗分割回路と、これら抵抗素子1921〜1925の分割ノードN1とN2、N2とN3、N3とN4の間にそれぞれ接続された3つのスイッチ1926〜1928とから構成されている。
この出力電圧設定部192において、抵抗素子1921,1925の各抵抗値をR2,R1とする。また、抵抗素子1922,1923,1924の各抵抗値については、その抵抗比が4R,2R,Rの関係になるように設定する。スイッチ1926〜1928は、温度検出回路部198からの制御信号によってオン/オフ制御が行われるようになっている。そして、スイッチ1926〜1928のオン/オフ状態で決まる抵抗分割回路の抵抗分割比によってチャージポンプ回路の出力電圧Vout の電圧値が設定される。
基準電圧生成部193は、出力電圧設定部192による出力電圧設定の基準となる基準電圧Vrefoutを設定する。出力電圧設定部192と基準電圧生成部193とは、本実施例1に係るローカル電圧供給部19Aが生成した出力電圧Vout (ローカル電圧)の大きさ(電圧値)を検知する検知部を構成している。
出力電圧設定部192を構成する抵抗素子1921〜1925は、いわゆる外付けのディスクリート部品とすることができるし、積極的に外付け部品とする対応を採ることもある。外付け部品とすることで、出力電圧値やその温度特性を外部調整できる仕様にすることができる。
基準電圧生成部193は、その電源電圧が変化しても、ある一定の基準電圧Vrefoutが得られるものとする。たとえば、基準電圧生成部193としては、バンドギャップ型基準電圧回路などを用いることができる。基準電圧生成部193の電源は外部電源からの電源Vddとしてもよいし、回路構成によっては、チャージポンプスイッチ群191の出力端子cにおける出力電圧Vout としてもよい。何れにしても、参照電圧生成部194で生成される参照電圧Vref0よりも高い電源電圧が要求される。なお、本例において、基準電圧Vrefoutは、安定した0以上の電圧値とする。
参照電圧生成部194は参照電圧Vref0を生成する。参照電圧生成部194としては、その電源電圧が変化しても、ある一定の参照電圧Vref0が得られるものとする。例えば、参照電圧生成部194としては、バンドギャップ型基準電圧回路などを用いることができる。参照電圧生成部194の電源は外部電源からの電源Vddとしてもよいし、回路構成によっては、チャージポンプスイッチ群191の出力端子cにおける出力電圧Vout としてもよい。何れにしても、発生する参照電圧Vref0よりも高い電源電圧が要求される。
誤差増幅器(エラーアンプ部)195は、出力電圧設定部192により出力電圧Vout を分圧したフィードバック電圧VFBを反転入力端子(−)に受け、参照電圧生成部194からの参照電圧Vref0を非反転入力端子(+)に受け、フィードバック電圧VFBと参照電圧Vref0の差を増幅もしくは減衰する。誤差増幅部195としては、演算増幅器(オペアンプ)を使用することができる。
なお、誤差増幅部195の非反転入力端子(+)と出力端子との間には、帰還回路網の安定化のための位相補償部199が設けられている。また、図示しないが、出力電圧設定部192についても、当該出力電圧設定部192の入力側(出力電圧Vout 側)と出力側(誤差増幅部195側)との間にも、帰還回路網の安定化のための位相補償部を設けることができる。
スイッチング制御部196は、誤差増幅部195の出力電圧Vaあるいは出力電流Iaを一方の入力端子IN1に受けて、直接的または間接的に、チャージポンプスイッチ群191にスイッチング制御信号(オン/オフ制御信号)として供給する。
周期信号生成部197は、スイッチング制御部196の他方の入力端子IN2に三角波などの所定の周期信号を供給する。周期信号生成部197としては、例えば、リング発振回路、非安定マルチバイブレータ回路、ブロッキング発振回路などを利用することができる。周期信号生成部197の電源は参照電圧生成部194と同様に、外部電源からの電源Vddとしてもよいし、回路構成によっては、チャージポンプスイッチ群191の出力端子cにおける出力電圧Vout としてもよい。出力電流やポンプ容量1917の条件によっては、周期信号生成部197は、外部から与えられる電圧や外部に接続される容量値によって発振周波数を調整できるようにすることもできる。
誤差増幅部195を中心とする全体の制御アンプ構成としては、負帰還回路となっており、参照電圧Vref0と出力電圧Vout の出力電圧設定部192による分割電圧(フィードバック電圧VFB)が等しくなるように制御されることとなる。つまり、ローカル電圧供給部19Aでは、誤差増幅部195による負帰還制御ループを構成して、常時、出力電圧Vout の安定化を図っており、負荷電流変動に対してもある程度追随するようにし、ローカル電圧供給部19Aの後段に、安定化回路を別途設けることを不要にしている。安定化回路を不要化することで、無効消費電力も事実上ゼロにすることができる。
したがって、参照電圧生成部194による参照電圧Vref0や、基準電圧生成部193による基準電圧Vrefout、あるいは出力電圧設定部192による出力電圧Vout の分割比を調整することで、出力電流供給能力や出力電圧値を変えることができる。詳細は後述するが、負電圧の設定に温度依存を持たせる手法においては、これら3つの少なくとも何れか1つに着目して、出力電圧に温度特性を持たせるようにする。
なお、参照電圧Vref0、基準電圧Vrefout、あるいは出力電圧Vout の分割比の何れに温度依存を持たせるかによって、得られる効果が異なる。例えば、参照電圧Vref0に温度依存を持たせる手法を採用した場合には、基準電圧Vrefoutとしては電源電圧Vddを利用することができる。この場合、事実上、基準電圧生成部193が不要になるので、システムが簡潔になり、レイアウトを小さくできる。
また、出力電圧Vout の分割比に温度依存を持たせる際は、例えば、抵抗素子1921〜1925をICに内蔵するのではなく、積極的に外付けのディスクリート部品とすることで、出力電圧値の温度特性を外部抵抗によって自由に調整できるという効果が得られるようになる。
出力電圧Vout の分割比を決める2つの抵抗素子1921,1925に違った方向の温度特性を持つものを用いることで、両者の差を利用した温度特性の微調整ができるようにもなる。もちろん、基準電圧Vrefoutとしては電源電圧Vddを利用することができる。
また、参照電圧Vref0、基準電圧Vrefout、および出力電圧Vout の分割比の何れか複数を任意に組み合わせるとともに、それぞれに違った方向の温度特性を持たせることで、両者の差を利用した温度特性の微調整ができるようにもなる。
なお、ここで示したチャージポンプ回路を利用したローカル電圧供給部19Aの構成は一例に過ぎず、様々な変形が可能である(たとえば、特開平6−351229号公報、特開平10−248240号公報、特開2002−171748号公報等を参照)。
また、チャージポンプ回路を利用したローカル電圧供給部19Aは、充電電荷をポンプ容量1916に転送していわゆるn倍電圧整流に対応するn倍電圧昇圧をするもので、比較的小パワーのものに適し、チョッパ型に比べて、小型化や低消費電力化を図る上で都合がよい。
このようにしてローカル電圧供給部19Aで生成されたローカル電圧である負電圧(出力電圧Vout )は、先述したように、図4に示す出力バッファ134のNchMOSトランジスタQnのソースに供給される。この負電圧がソースに供給されるトランジスタにおいて、ゲートと基板間には、オン時に電源電圧+|負電圧|の電位差、つまり、通常の動作電圧である電源電圧よりも大きな電圧が印加されることになる。このように、通常の動作電圧以上の電圧がトランジスタに印加されることにより、ゲート酸化膜の絶縁耐圧不良の問題が起こり得る。
ところで、先述した説明では、画素20の転送トランジスタ22のゲートに印加する負電位の値を、ゲート下にチャネルが形成されるレベルにすることで、暗電流を抑制することができると述べたが、抑制しようとする暗電流温度依存性を持っている。したがって、負電位の値を常時一定にする必要はないと考えられる。むしろ、暗電流の温度依存性に合わせて、負電位の値を調整するようにすれば、過剰な負電位を与えることがなくなるために、暗電流の温度依存性に最適化された負電位を供給しつつ、トランジスタの信頼性を向上させることができる。
すなわち、白点の原因の1つとなる暗電流の発生は、温度特性に強く依存することが分かっている(例えば、特開平1−196864号公報参照)。よって、暗電流の原因となる暗電子の発生を防ぐための負電圧の印加は、トランジスタの性能劣化効果が大きくなるものの、動作温度が高いほど、その絶対値を大きくすることが重要になってくると考えられる。逆に言えば、動作温度が常温(例えば、20〜30度程度)やそれ以下のときなど動作温度が低いときには、事実上、暗電流の発生が少ないと考えてよく、高動作温度時に適合させた絶対値の大きな負電圧を低温時に供給することは、暗電流の低減に関しては過剰な状態となる一方で、トランジスタの性能劣化効果の方が強くなってしまう。また、白点の原因として転送トランジスタ22とFD部26との電界の強さも関係しており、高温での負電圧を常温で印加することは白点を悪化させることがある。
そこで、本実施例1に係るローカル電圧供給部19Aでは、負電圧の設定に温度依存を持たせる、つまり、暗電流の温度特性を考慮して最適化した負電圧を出力バッファ134に供給する構成を採るようにしている。具体的には、暗電流の抑制を行ない、かつゲート酸化膜などトランジスタの信頼性を向上させることを実現するために、高温時には、十分暗電流を抑制できる負電圧(例えば、特開2002−217397号公報に記載の−1.1V)を維持し、常温など、事実上、暗電流が問題とならない動作温度時には負電圧の絶対値を下げる(例えば、−0.8V)ようにする。
ローカル電圧供給部19Aでは、負電圧の設定に温度依存を持たせる機能を出力電圧設定部192および温度検出回路部198に持たせている。具体的には、温度が変化したとき、その温度変化を温度検出回路部198で検出し、当該温度検出回路部198による制御によって出力電圧設定部192の抵抗分割比を変更することで出力電圧Voutの電圧値を変更するようにする。
図7は、温度検出回路部198の構成の一例を示すブロック図である。図7に示すように、温度検出回路部198は、温度検知部1981、閾値値電圧生成部1982、差動アンプ1983,1984、AND回路1985,1986、NOR回路1987およびラッチ回路1988〜1990を有する構成となっている。
温度検知部1981は、温度特性の少ない理想的な定電流源と温度依存性のある素子との組み合わせにより、温度依存性のある素子の出力として、温度依存性のある電圧を得る点に特徴を有している。本例に係る温度検知部1981では、温度依存性のある素子としてダイオードを用いている。
図7において、温度依存性のある素子であるダイオードD1はカソードが基準電位ノード(例えば、接地)に接続されている。理想的な定電流源I1は一端が電源Vddに接続されている。温度特性の少ない理想的な定電流源I1としては、バンドギャップリファレンス電圧と温度特性の無視できる抵抗(100Ω程度のポリシリコンなど)によって構成されるバンドギャップ型基準電圧回路によって実現可能である。
定電流源I1の他端とダイオードD1のアノードとの間にはスイッチSW1が接続されている。モニター端子1991とダイオードD1のアノードとの間にはスイッチSW2が接続されている。電源Vddとモニター端子1991との間には定電流源I2とスイッチSW3とが直列に接続されている。定電流源I1と定電流源I2とはカレントミラー回路を形成している。
かかる構成の温度検知部1981は、図8に示すダイオードの温度特性を利用し、環境温度を検知する。すなわち、ダイオードD1のアノード端には、環境温度に応じて変化する順方向電圧Vtempが現れ、この順方向電圧Vtempが環境温度の検知信号として温度検知部1981から出力される。
ここで、環境温度を検知するだけならば、温度検知部1981はダイオードD1と定電流源I1とを備えるだけで十分である。本例に係る温度検出回路部198では、当該温度検出回路部198の動作試験を行う試験機能(試験回路)を温度検知部1981に持たせたことを特徴としている。スイッチSW1〜SW3および定電流源I2は温度検出回路部198の動作試験を行う際に用いられる。
閾値値電圧生成部1982は、固定電位Vref と接地電位との間に直列に接続された例えば3つの抵抗素子Ra,Rb,Rcからなる抵抗分割回路によって構成され、各分割ノードに2つの分割電圧V1,V2を得る。固定電位Vref としては、バンドギャップリファレンス電圧などから生成する温度依存の少ない電圧源を用いる。
差動アンプ1983,1984は、閾値値電圧生成部1982から出力される分割電圧V1,V2を各反転入力(−)とし、温度検知部1981から出力される順方向電圧Vtempを非反転入力(+)とし、環境温度に応じて変化する順方向電圧Vtempを固定電位Vref に基づく分割電圧V1,V2と比較する。すなわち、順方向電圧Vtempの閾値を分割電圧V1,V2とすることによって温度範囲を設定する。
ここでは、温度範囲を分割電圧V1,V2によって3段階に設定し、出力電圧Voutの電圧値を3段階に変化させるようにしている。だだし、温度範囲の設定は3段階に限られるものではなく、閾値値電圧生成部1982の抵抗素子および差動アンプの数を増やすことにより、温度範囲を4段階以上に設定し、出力電圧Vout の電圧値を4段階以上に変化させるようにすることも可能である。
差動アンプ1983の比較出力は、AND回路1985,1986に各一方の入力として与えられ、NOR回路1987にその一方の入力(反転入力)として与えられる。差動アンプ1984の比較出力は、AND回路1985にその他方の入力として与えられ、AND回路1986にその他方の入力(反転入力)として与えられ、NOR回路1987にその他方の入力(反転入力)として与えられる。
ラッチ回路1988〜1990は、例えばD−フリップフロップによって構成され、各データ(D)入力となるAND回路1985,1986およびNOR回路1987の各出力を、インバータ1992を介してクロック(CK)入力となるフレーム同期信号XVSに同期してラッチする。フレーム同期信号XVSは、1フレーム周期で発生する信号である。ラッチ回路1988〜1990の各出力信号A〜Cは、図6に示す出力電圧設定部192の3つのスイッチ1926〜1928に各スイッチ制御信号として与えられる。ここでのフレーム同期信号XVSは、前記垂直同期信号Vsyncと同じであっても良い。
次に、上記構成の温度検出回路部198の回路動作について説明する。順方向電圧Vtempの閾値を分割電圧V1,V2とすることによって温度範囲を設定することで、温度範囲は、図9に示すように、Vtemp>V1、V2<Vtemp<V1,Vtemp<V2の3段階に設定される。この温度範囲は、差動アンプ1983,1984、AND回路1985,1986およびNOR回路1987の作用によって決定される。
そして、Vtemp>V1、V2<Vtemp<V1,Vtemp<V2のとき、ラッチ回路1988〜1990は、フレーム同期信号XVSに同期して高レベルのスイッチ制御信号A〜Cを出力する。このスイッチ制御信号A〜Cに応答して、出力電圧設定部198のスイッチ1926〜1928がオン/オフを行うことで、出力電圧設定部198の抵抗分割比を変更する。この抵抗分割比の変更により、ローカル電圧生成部19Aの出力電圧Vout の電圧値は次式(1)にしたがって変化する。
Vout ={(R1+R2′)/R1}
*Vref0−(R2′/R1)*Vrefout ……(1)
なお、R2′=R2+R+2Rである。ただし、このときの抵抗値R2′は、Vtemp>V1のとき、即ち出力電圧設定部198のスイッチ1926のみがオンのときの合成抵抗値である。スイッチ1926〜1928のオン/オフ制御はフレーム同期信号XVSに同期して行われるため、出力電圧Vout の変化はブランキング期間内で起こる。
上述したように、実施例1に係るローカル電圧供給部19Aにおいて、出力電圧設定部192および温度検出回路部198に、ローカル電圧である負電圧の設定に温度依存を持たせる機能を持たせて、暗電流の温度特性を考慮して最適化した負電圧を図4に示す出力バッファ134に供給することで、暗電流や電界による白点の抑制を行ない、かつゲート酸化膜などトランジスタの信頼性を向上させることができる。
ここで、温度検出回路部198を内蔵したローカル電圧供給部19Aを搭載した半導体装置(本実施形態では、固体撮像装置)において、当該半導体装置の製造段階で内蔵の温度検出回路部198を含むローカル電圧供給部19A全体の回路動作のテスト(確認)を行う必要があるが、実施例1に係るローカル電圧供給部19Aは、先述したように、その動作テストを行うためのテスト機能を温度検知部1981に持たせている。
ローカル電圧供給部19Aの回路動作のテストを行う場合の手順について以下に説明する。先ず、テスト手順1として、図10に示すように、温度検知部1981において、スイッチSW1,SW3をオン、スイッチSW2をオフにし、定電流源I1からダイオードD1に流し込む一定電流Iconst を定電流源I1,I2からなるカレントミラー回路にて折り返して定電流源I2によってモニター用電流Itestを生成する。
このモニター用電流Itestは、スイッチSW3を通ってモニター端子1991から、当該モニター端子1991にあらかじめ接続した電流計51に流れる。このとき、電流計51に流れるモニター用電流Itestの電流値を測定する。そして、電流値によってダイオードD1の温度特性が変動するために、モニター用電流Itestが設定値であるか否かを確認することができる。
次に、テスト手順2として、図11に示すように、スイッチSW1,SW3をオフにして定電流源I1,I2を切り離すとともに、スイッチSW2をオンにしてダイオードD1のアノード端をモニター端子1991に接続する。一方、モニター端子1991に可変電流源52を接続しておき、当該可変電流源52からモニター端子1991を通してダイオードD1に電流Iforce を与えるようにする。
このとき、ダイオードD1のI−V特性は、次式(2)に従うため、ダイオードD1に流す電流Iforce を変化させることで、ダイオードD1の順方向電圧Vtempが変化する。
Vtemp=kT/q*ln(I/Is) ……(2)
ここで、kはボルツマン定数、Tは絶対温度、qは素電荷、Isはダイオードの逆方向飽和電流である。
図8に示すダイオードのI−V特性から明らかなように、一定電流Iconst 下では温度が上昇すると、ダイオードの順方向電圧Vfが低下する。ここで、ダイオードD1に流す電流値を変動させることによる順方向電圧Vtempの変化を見ることによって温度変化の状況を作り出し、ローカル電圧供給部19Aの動作を確認することができる。つまり、一定電流Iconst において高温時の電圧V2を供給電流I2とすることで、常温においてもローカル電圧供給部19Aの回路動作の確認を行うことが可能になる。
具体的には、Iforce >I1、I2<Iforce <I1、Iforce <I2となる適当な電流値を3回供給する。その際に、温度検出回路部198は、Vtemp>V1、V2<Vtemp<V1,Vtemp<V2として変化する回路構成であるために、このときの出力電圧Vout を測定することで、温度検出回路部198の回路動作を確認することができる。
上述したテスト手順1,2を実現可能なテスト機能(テスト回路)を温度検出回路部198、具体的には温度検知部1981に組み込む(内蔵する)ことで、モニター端子1991に電流計51や可変電流源52を接続するだけで、実際に環境温度(環境条件)を変えることなく、ローカル電圧供給部19Aの回路動作のテスト(確認)を行うことができる。
特に、温度依存性のある素子であるダイオードD1に定電流を流すことによる動作試験であることから、特許文献2記載の従来技術にように擬似的な出力電圧を見る場合に比べて、電流値を決める要素として、ダイオードD1に対して直列に繋がるスイッチSW1,SW2等の寄生抵抗や接触抵抗の影響を受けないだけでなく、複数の電圧のテストを短時間で容易に行うことができる。そして、テスト時間の短縮によって試験の効率を上げることができるために、コストダウンを図ることができる。
(実施例2)
図12は、実施例2に係るローカル電圧供給部19Bの構成例を示す回路図であり、図中、図6と同等部分には同一符号を付して示している。本実施例2に係るローカル電圧供給部19Bは、実施例1に係るローカル電圧供給部19Aと同様に、チャージポンプ回路を利用した構成となっている。
図12に示すように、本実施例2に係るローカル電圧供給部19Bは、実施例1に係るローカル電圧供給部19Aと同じ構成要素を持った構成となっているが、異なる点は、参照電圧生成部194′に環境温度の変化を検知する機能を持たせ、温度依存性のある参照電圧Vref0を得る点と、それに伴って出力電圧設定部192′が抵抗素子(抵抗値R2)1921と抵抗素子(抵抗値R1)1925とからなる抵抗分割回路からなる点にある。
図13は、参照電圧生成部194′の構成の一例を示す回路図である。図13に示すように、本例に係る参照電圧生成部194′は、温度検知部1941と、差動アンプ1942と、出力トランジスタ1943と、抵抗素子1944,1945とを有する構成となっている。
温度検知部1941は、実施例1に係るローカル電圧供給部19Aにおける温度検出回路部198の温度検知部1981と同様の構成となっている。すなわち、温度特性の少ない理想的な定電流源と温度依存性のある素子との組み合わせにより、温度依存性のある素子の出力として、温度依存性のある電圧を得る点に特徴を有している。本例に係る温度検知部1941では、温度依存性のある素子としてダイオードを用いている。
図13において、温度依存性のある素子であるダイオードD1はカソードが接地されている。理想的な定電流源I1は一端が電源Vddに接続されている。温度特性の少ない理想的な定電流源I1としては、バンドギャップリファレンス電圧と温度特性の無視できる抵抗(100Ω程度のポリシリコンなど)によって構成されるバンドギャップ型基準電圧回路によって実現可能である。
定電流源I1の他端とダイオードD1のアノードとの間にはスイッチSW1が接続されている。モニター端子1946とダイオードD1のアノードとの間にはスイッチSW2が接続されている。電源Vddとモニター端子1946との間には定電流源I2とスイッチSW3とが直列に接続されている。定電流源I1と定電流源I2とはカレントミラー回路を形成している。
かかる構成の温度検知部1941は、図8に示すダイオードの温度特性を利用し、環境温度を検知する。すなわち、ダイオードD1のアノード端には、環境温度に応じて変化する順方向電圧Vtempが現れ、この順方向電圧Vtempが環境温度の検知信号として温度検知部1941から出力される。
差動アンプ1942は、温度検知部1941で得られたダイオードD1の順方向電圧Vtempを非反転(+)入力とし、出力トランジスタ1943のソース電位を反転入力(−)としている。出力トランジスタ1943は、ドレインが電源Vddに、ゲートがオペアンプ1942の出力端に接続されている。
抵抗素子1944と抵抗素子1945とは、出力トランジスタ1943のソースと接地との間に直列に接続されて抵抗分割回路を形成しており、出力トランジスタ1943のソースと抵抗素子1944との接続ノードN11の電位(出力トランジスタ1943のソース電位)と接地との間の電位差を、抵抗素子1944,1945の抵抗分割比によって分割することにより、分割ノードN12に参照電圧Vref0を得る。
差動アンプ1942を中心とする全体の制御アンプ構成としては、負帰還回路となっている。そして、この負帰還回路において、ノードN11の電位が順方向電圧Vtempと等しくなるように制御が行われることで、ノードN12に温度依存性のある参照電圧Vref0が得られる。
上述したように、実施例2に係るローカル電圧供給部19Bでは、参照電圧生成部194′において温度依存性のあるダイオードD1を使用して、出力電圧Vout である負電圧の生成の基準となる参照電圧Vref0に温度特性を持たせることで、負電圧を環境温度の変化に応じて変化させることができる、即ちローカル電圧である負電圧の設定に温度依存を持たせることができる。そして、暗電流の温度特性を考慮して最適化した負電圧を図4に示す出力バッファ134に供給することで、暗電流や電界による白点の抑制を行ない、かつゲート酸化膜などトランジスタの信頼性を向上させることができる。
加えて、実施例2に係るローカル電圧供給部19Bでは、実施例1に係るローカル電圧供給部19Aの場合と同様に、温度検知部1941を内蔵した参照電圧生成部194′を含むローカル電圧供給部19B全体の回路動作のテストを行うためのテスト機能を温度検知部1941に持たせている。
ローカル電圧供給部19Bの回路動作のテストを行う場合の手順について以下に説明する。先ず、テスト手順1として、図14に示すように、温度検知部1941において、スイッチSW1,SW3をオン、スイッチSW2をオフにし、定電流源I1からダイオードD1に流し込む一定電流Iconst を定電流源I1,I2からなるカレントミラー回路にて折り返して定電流源I2によってモニター用電流Itestを生成する。
このモニター用電流Itestは、スイッチSW3を通ってモニター端子1946から、当該モニター端子1946にあらかじめ接続した電流計51に流れる。このとき、電流計51に流れるモニター用電流Itestの電流値を測定する。そして、電流値によってダイオードD1の温度特性が変動するために、モニター用電流Itestが設定値であるか否かを確認することができる。
次に、テスト手順2として、図15に示すように、スイッチSW1,SW3をオフにして定電流源I1,I2を切り離すとともに、スイッチSW2をオンにしてダイオードD1のアノード端をモニター端子1946に接続する。一方、モニター端子1946に可変電流源52を接続しておき、当該可変電流源52からモニター端子1946を通してダイオードD1に電流Iforce を与えるようにする。このとき、先述した理由により、ダイオードD1に流す電流Iforce を変化させることで、ダイオードD1の順方向電圧Vtempが変化する。
図8に示すダイオードのI−V特性から明らかなように、一定電流Iconst 下では温度が上昇すると、ダイオードの順方向電圧Vfが低下する。ここで、ダイオードD1に流す電流値を変動させることによる順方向電圧Vtempの変化を見ることによって温度変化の状況を作り出し、ローカル電圧供給部19Bの動作を確認することができる。つまり、一定電流Iconst において高温時の電圧V2を供給電流I2とすることで、常温においてもローカル電圧供給部19Bの回路動作の確認を行うことが可能になる。
上述したテスト手順1,2を実現可能なテスト機能(テスト回路)を参照電圧生成部194′、具体的には温度検知部1941に組み込むことで、モニター端子1946に電流計51や可変電流源52を接続するだけで、実際に環境温度(環境条件)を変えることなく、ローカル電圧供給部19Bの回路動作のテスト(確認)を行うことができる。
特に、温度依存性のある素子であるダイオードD1に定電流を流すことによる動作試験であることから、特許文献2記載の従来技術に比べて、電流値を決める要素として、ダイオードD1に対して直列に繋がるスイッチSW1,SW2等の寄生抵抗や接触抵抗の影響を受けないだけでなく、複数の電圧のテストを短時間で容易に行うことができる。そして、テスト時間の短縮によって試験の効率を上げることができるために、コストダウンを図ることができる。
なお、実施例1,2では、温度依存性のある素子としてダイオードD1を用いた場合を例に挙げて説明したが、これは一例に過ぎず、ドレインとゲートとを共通に接続した、いわゆるダイオード接続のトランジスタや、不純物をドープしたポリシリコン抵抗などを用いても、同等の作用効果を得ることができる。
また、実施例1,2では、定電流源I1をバンドギャップ型基準電圧回路で実現するとしたが、これに限られるものではなく、例えば、ばらつきの少ない外部抵抗を用いた電流回路で実現することも可能である。その際には、寄生抵抗を加味するために実際に流れ込む電流値を測定しておくようにする。
また、外部から電流を供給する代わりに、図16に示すように、定電流源I1,I2に加えて、複数(例えば、2つ)の定電流源I3,I4をカレントミラーミラー構成にてIC内部に搭載することも可能である。ここに、一例として、定電流源I1,I2の各電流値Iconst ,Itestを10μAとし、定電流源I3,I4の各電流値を1μA,1mAとする。このような構成によれば、カレントミラーで電流値を決定しており、定電流源I1〜I4に対して直接に接続されてスイッチSW11〜SW14のオン抵抗を無視できるために、特許文献2記載の従来技術に比べて精度の高い動作テストを実現できる。
なお、上記実施形態では、電源供給回路であるローカル電圧供給部19から供給されローカル電圧を負電圧としたが、ローカル電圧としては負電圧に限られるものでなく、電源電圧Vddと電圧値が異なる正電圧であってもよく、当該正電圧をローカル電圧として供給する電源供給回路にも本発明を適用することが可能であり、上記実施形態の場合と同様の作用効果を奏することができる。
また、上記実施形態では、半導体装置として固体撮像装置を例に挙げて説明したが、本発明は固体撮像装置への適用に限られるものではなく、半導体基板上に設けられ、当該半導体基板の外部から与えられる電源電圧を基に当該電源電圧とは電圧値が異なるローカル電圧を生成して駆動対象の回路部に供給する電源供給回路に内蔵され、温度依存性のある素子を用いて環境温度の変化を検出する温度検出回路を備えた半導体装置全般に適用可能である。
10…固体撮像装置、11…半導体基板(チップ)、12…画素アレイ部、13…垂直駆動部、14…カラム回路群、15…水平駆動部、16…水平信号線、17…出力部、18…制御部、19,19A,19B…ローカル電圧供給部、20…画素、21…フォトダイオード、22…転送トランジスタ、23…リセットトランジスタ、24…増幅トランジスタ、25…選択トランジスタ、26…フローティングディフュージョン部(FD部)、191…チャーシポンプスイッチ群、192,192′…出力電圧設定部、193…基準電圧生成部、194,194′…参照電圧生成部、195…誤差増幅器、196…スイッチング制御部、197…周期信号生成部、198…温度検出回路部、1941,1981…温度検知部