JP6388181B2 - 半導体パッケージおよび電源装置 - Google Patents

Description

本発明の実施形態は、半導体パッケージおよび電源装置に関する。

近年、照明装置において、照明光源は、白熱電球や蛍光灯から省エネルギー・長寿命の光源、例えば発光ダイオード（Light-emitting diode：ＬＥＤ）への置き換えが進んでいる。例えば、ＥＬ（Electro-Luminescence）や有機発光ダイオード（Organic light-emitting diode：ＯＬＥＤ）など新たな照明光源も開発されている。
これらの照明光源の輝度は、流れる電流値に依存する。照明装置を安定に点灯させるためには、定電流出力型の電源装置が必要になる。入力される電源電圧をＬＥＤなどの照明光源の定格電圧に合わせるために、電圧を変換する必要もある。高効率で省電力化・小型化に適した電源として、チョッパ方式のＤＣ−ＤＣコンバータなどのスイッチング電源がある。

このスイッチング電源に使用されるスイッチング素子として、ワイドバンドギャップの化合物半導体によるスイッチング素子がある。中でも、窒化ガリウム（ＧａＮ）などの窒化物半導体により形成された高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）が注目されている。高耐圧かつ低いオン抵抗特性を持ち、高周波スイッチング可能なためである。オン抵抗が下がり、高速スイッチングが可能となれば、出力フィルタを構成するインダクタ、コンデンサを小型化できる。電源装置全体の小型化を図るためには、素子自体の小型化も必要である。窒化物半導体の特性を踏まえた、高効率化も同時に進める必要がある。

特開２００８−１９８７３５号公報 特開２０１２−０３４５６９号公報

本発明が解決しようとする課題は、高効率な電源装置に用いられる半導体パッケージおよび電源装置を提供することである。

実施形態の半導体パッケージは、導電性の実装基板と；電流が入力される第１の端子と；第２の端子と；第３の端子と；前記第１の実装基板の上に実装され、前記第１の端子を介して電流が入力されるドレイン端子、前記第１の実装基板及び前記第２の端子と接続されるソース端子、前記第３の端子と接続されるゲート端子を有する高電子移動度トランジスタと；を具備したことを特徴とする半導体パッケージである。

本発明によれば、高効率な電源装置に用いられる半導体パッケージおよび電源装置の提供が可能となる。

第１の実施形態に係る電源装置を含む照明装置を例示する回路図である。 第１実施形態の電源装置に設けられた半導体パッケージの模式平面配置図である。 ＧａＮ ＨＥＭＴのリーク電流特性を示す特性図である。 第２の実施形態に係る電源装置に設けられた半導体パッケージの模式平面配置図である。 半導体パッケージの模式回路図である。 第３の実施形態に係る電源装置を含む照明装置を例示する回路図である。 第３実施形態の電源装置に設けられた半導体パッケージの模式平面配置図である。

以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。

（第１実施形態）
図１は、第１の実施形態に係る電源装置を含む照明装置の回路図である。

図２は、本実施形態の電源装置に設けられた半導体パッケージの模式的平面配置図である。
照明装置１は、直流電圧源２の出力電圧を所望の電圧に変換する電源装置３と、電源装置３の負荷回路となり電源装置３から電力を供給されて点灯する照明負荷４と、を備えている。照明負荷４は、例えばＬＥＤなどの照明光源を有する。直流電圧源２は、例えば交流電源５と整流器６とを有する。図１においては、直流電圧源２として、交流電源５として例えば商用交流電源の交流電圧を、整流器６として例えばブリッジ形整流回路により整流し、直流電圧を出力するものを示した。

電源装置３は、入力フィルタコンデンサ７と、半導体パッケージ８と、ダイオード１２、１３、１４と、定電圧ダイオード１５と、抵抗１６と、コンデンサ１７と、インダクタ１８、１９と、出力フィルタコンデンサ２０と、を備えている。半導体パッケージ８は、第１のスイッチング素子９と、電流制御素子１０と、第２のスイッチング素子１１と、を有する。これらは、化合物半導体よりなるノーマリーオン型トランジスタであり、例えば、窒化ガリウム（ＧａＮ）などの窒化物半導体により形成された高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）である。ダイオード１２は、例えば、シリコンショットキーバリアダイオードである。インダクタ１８とインダクタ１９とは、磁気結合している。

なお、本願明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。

直流電圧源２の出力は、電源装置３の高電位入力端子２１と低電位入力端子２２との間に入力される。入力フィルタコンデンサ７は、電源装置３の高電位入力端子２１と低電位入力端子２２との間に接続されている。電源装置３の高電位入力端子２１は、第１のスイッチング素子９のドレインに接続され、第１のスイッチング素子９のソースは、第２の電流制御素子１０のドレインに接続されている。電流制御素子１０のソースは、第２のスイッチング素子１１のドレインに接続され、第２のスイッチング素子１１のソースは、ダイオード１２のカソードに接続されている。

ダイオード１２のアノードは、電源装置３の低電位入力端子２２に接続されている。第２のスイッチング素子１１のドレインは、第１のインダクタ１８の一端に接続されている。第１のインダクタ１８の他端は、出力フィルタコンデンサ２０の一端に接続されている。出力フィルタコンデンサ２０の他端は、電源装置３の低電位入力端子に接続されている。第２のインダクタ１９の一端は、第２のスイッチング素子１１のドレインに接続され、他端はコンデンサ１７を介して第１のスイッチング素子９のゲートに接続される。第２のインダクタ１９は、第１のインダクタ１８の電流が増加しているとき第１のスイッチング素子９をオンさせる電圧が誘起され、第１のインダクタ１８の電流が減少しているとき、第１のスイッチング素子９をオフさせる電圧が誘起される結線とされている。

ダイオード１４のアノードは、第１のスイッチング素子９のゲートに接続され、ダイオード１４のカソードは、電流制御素子１０のソースに接続されている。ダイオード１３のアノードは、電流制御素子１０のゲートに接続され、ダイオード１３のカソードは、電流制御素子１０のソースに接続されている。第２のスイッチング素子１１のゲートは、ダイオード１２のアノードに接続されている。定電圧ダイオード１５のカソードは、第２のスイッチング素子１１のドレインに接続され、定電圧ダイオード１５のアノードは、抵抗１６の一端に接続されている。抵抗１６の他端は、電源装置３の低電位入力端子２２に接続されている。電流制御素子１０のゲートが定電圧ダイオード１５のアノードに接続されている。電源装置３の出力は、出力フィルタコンデンサ２０の両端から高電位出力端子２３、低電位出力端子２４に取り出され、照明負荷４に供給される。

図２に示したように、半導体チップ３５と、半導体チップ３５は、半導体パッケージ８内に実装されている。なお、図２は、半導体パッケージ８の内部構造を模式的に表した平面図であり、実際には、半導体チップ３４や半導体チップ３５などは、封止樹脂２５によりモールドされている。半導体チップ３４は、リードフレームのランド（第１の実装基板）３２上に実装され、半導体チップ３５は、リードフレームのランド（第２の実装基板）３３上に実装されている。ランド３２、３３は、導電性である。これらは、封止樹脂２５で覆われてパッケージングされている。

半導体チップ３４は、第１のスイッチング素子９、電流制御素子１０を含んでいる。半導体チップ３５には、第２のスイッチング素子１１を含んでいる。半導体チップ３４、３５にはボンディングパッドが形成されている。ボンディングパッド３６、３９、４２は、それぞれ第１のスイッチング素子９、電流制御素子１０および第２のスイッチング素子１１の主端子としてのドレイン電極に対応している。また、ボンディングパッド３７、４０、４３は、それぞれ第１のスイッチング素子９、電流制御素子１０および第２のスイッチング素子１１の主端子としてのソース電極に対応している。さらに、ボンディングパッド３８、４１、４４は、それぞれ第１のスイッチング素子９、電流制御素子１０および第２のスイッチング素子１１の制御端子としてのゲート電極に対応している。ボンディングパッド３７、３９を除いて、これらのボンディングパッドは、それぞれボンディングワイヤー４５〜５１により近傍のリードフレームに接続されている。

これらのリードフレームは、端子２６〜３１として、外部に引き出されている。スイッチング素子９のドレインは、端子２６に接続され、スイッチング素子９のゲートは、端子２９に接続されている。電流制御素子１０のソースは、端子２７に接続され、電流制御素子１０のゲートは、端子３０に接続されている。スイッチング素子１１のドレインは、端子２７に接続され、スイッチング素子１１のソースは、端子２８に接続されている。スイッチング素子１１のゲートは、端子３１に接続されている。

スイッチング素子９のソースは、パッド間に形成された金属配線５３により、電流制御素子１０のドレインに接続されている。

電流制御素子１０のソースは、ボンディングワイヤー４７、リードフレーム、ボンディングワイヤー５２を介してリードフレームのランド３２に電気的に接続されている。

次に、電源装置３の動作について説明する。
まず、第２のスイッチング素子１１とダイオード１２の動作を説明する。これらは整流手段として動作する。ダイオード１２のアノード側に正の電圧が印加された場合、ダイオード１２は、導通する。ノーマリーオン型の素子である第２のスイッチング素子１１も、オンする。順方向に電圧が印加された状態であり、整流手段は、オン状態となる。ダイオード１２のアノード側に負の電圧が印加された場合、ダイオード１２は、非導通となる。第２のスイッチング素子１１のゲート・ソース間Ｖｇｓ１１が負の値となるため、第２のスイッチング素子１１も、オフとなる。逆方向に電圧が印加された状態であり、整流手段は、オフ状態となる。

逆方向に電圧が印加された場合に、ダイオード１２にかかる逆電圧は、第２のスイッチング素子１１のＶｇｓ１１である。この電圧は数Ｖ程度なため、ダイオード１２としては、低耐圧のシリコンショットキーバリアダイオードなどを用いることができる。一般に、低耐圧のシリコンショットキーバリアダイオードは、順電圧が低い。第２のスイッチング素子１１のオン時の順電圧も低いため、整流手段全体としてみた順電圧は、ＧａＮダイオード単体より低くすることができる。

続いて、電流制御素子１０の動作を説明する。
定電圧ダイオード１５、抵抗１６の作用により、電流制御素子１０のゲート・ソース間電圧Ｖｇｓ１０は、負の電圧となっている。電流制御素子１０は、このＶｇｓ１０に対応した閾値電流を持つ。電流制御素子１０のドレイン電流がこの閾値より小さいとき、電流制御素子１０は、低いオン抵抗を示す。ドレイン電流が閾値を超えると、電流制御素子１０のオン抵抗が急増し、電流制御素子１０は定電流特性を示すようになる。

このような、第２のスイッチング素子１１とダイオード１２からなる整流手段、および電流制御素子１０の特性を参照しつつ、電源装置３の動作について、以下に説明する。

（１）直流電源２の出力電圧が高電位入力端子２１と低電位入力端子２２との間に印加されるとき、第１のスイッチング素子９および電流制御素子１０は、ノーマリオン型の素子であるため、オン状態にある。すると、高電位入力端子２１、第１のスイッチング素子９、電流制御素子１０、インダクタ１８、出力フィルタコンデンサ２０、低電位入力端子２２の経路で電流が流れ、出力フィルタコンデンサ２０が充電される。インダクタ１８には、電磁エネルギーが蓄積される。

（２）第１のスイッチング素子９および電流制御素子１０がオンしているため、第２のスイッチング素子１１とダイオード１２からなる整流手段の両端には、電源装置３の入力電圧が印加される。逆方向に電圧が印加されるため、整流手段は、非導通の状態となる。

（３）インダクタ１８を流れる電流は、時間の経過とともに増加していく。インダクタ１９はインダクタ１８と磁気結合しているため、インダクタ１９には、結合コンデンサとして働くコンデンサ１７側を高電位とする極性の起電力が誘起される。第１のスイッチング素子９のゲートには、コンデンサ１７を介してソースに対して正の電位が供給され、第１のスイッチング素子９は、オンの状態を維持する。

（４）インダクタ１８を流れる電流が電流制御素子１０の閾値を超えると、電流制御素子１０のドレイン・ソース間の電圧は、オン抵抗の急増により、急激に上昇する。第１のスイッチング素子９のゲート・ソース間の電圧が負の大きな値となり、第１のスイッチング素子９は、オフとなる。

（５）インダクタ１８には、逆起電力が発生する。順方向に電圧が印加されるため、第２のスイッチング素子１１とダイオード１２からなる整流手段は、オン状態となる。電流は、整流手段、インダクタ１８、出力フィルタコンデンサ２０の経路で、流れ続ける。電磁エネルギーを放出するため、インダクタ１８の電流は、減少していく。インダクタ１９に誘起された負の電圧は、維持され、第１のスイッチング素子９は、オフの状態を継続する。

（６）インダクタ１８に蓄積されていた電磁エネルギーがゼロになると、インダクタ１８を流れる電流は、ゼロになる。起電力の方向が再び反転し、インダクタ１９には、コンデンサ１７側を高電位とするような起電力が誘起される。第１のスイッチング素子９のゲートにソースよりも高い電圧が供給され、第１のスイッチング素子９は、オンする。上記（１）の状態に戻る。

以後、（１）〜（６）を繰り返す。入力電圧は、変換されて、照明負荷４に供給される。第１の実施形態では電源装置３は、降圧コンバータとして動作する。ダイオード１３、１４は、それぞれ、第１のスイッチング素子９、電流制御素子１０のゲートの電位を制限する。

ところで、ＧａＮ系半導体により形成されたＨＥＭＴでは、ドレイン電流がドレイン・ソース間電圧の影響を受ける、電流コラプスという現象がある。高電圧が印加された直後のＧａＮ ＨＥＭＴのオン抵抗が高くなるという現象である。対策として、ＧａＮ ＨＥＭＴのソース端子または、ゲート端子をリードフレームのランドに電気的に接続する方法がある。

対策の効果を表１を用いて説明する。
表１は、ＧａＮ ＨＥＭＴの電圧印加前後のオン抵抗の変化を例示する表である。すなわち、表１は、ＧａＮ ＨＥＭＴのドレイン・ソース間に５００Ｖの電圧を印加する前後のオン抵抗の変化を、電圧印加前を基準として表したものである。

ソースまたはゲートをリードフレームのランドに接続した場合、接続しない場合に比べて、オン抵抗の増加が少ないことが分かる。前述したように、図２に表した半導体パッケージでは、電流制御素子１０のソースがリードフレームのランド３３に接続されている。こうすることにより、スイッチング素子９と電流制御素子１０について電流コラプスの影響を小さくすることができる。

他の効果について、図３を用いて説明する。
図３は、ＧａＮ ＨＥＭＴのリーク電流特性を示す特性図である。
図３の横軸はＧａＮ ＨＥＭＴとダイオードによる整流手段に逆電圧を印加し、ＧａＮ ＨＥＭＴをオフ状態とした場合の、ＧａＮ ＨＥＭＴのドレイン・ゲート間電圧Ｖｄｇを表す。図３の縦軸は、第１軸がソース・ゲート間電圧Ｖｓｇを表し、第２軸がリーク電流ＩＲ表す。

ゲートをリードフレームのランドに接続した場合は、Ｖｄｇの増加に伴ってＩＲも増加することが分かる。ＩＲが増加すると、電源装置の変換効率が低下することとなる。ＩＲの増加は、Ｖｓｇの増加も引き起こし、さらなる変換効率低下の原因となる。順方向電圧を印加し、ＧａＮ ＨＥＭＴをオンさせるためには、Ｖｓｇを放電する必要があり、この放電電力が損失となるためである。

一方、ソースをリードフレームのランドに接続した場合や、どの端子も接続しない場合、ＩＲとＶｓｇは、ほとんど増加しない。

これらの結果から、ＧａＮ ＨＥＭＴのソースをリードフレームのランドに接続することによって、電流コラプスとリーク電流の両者に対処可能なことが分かる。

第１の実施形態の効果について説明する。第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１を一つの半導体パッケージ８に実装することにより、小型化できるという効果が得られる。電流制御素子のソースをリードフレームのランドに接続することにより、電流コラプスの影響を小さくし、オン抵抗の増加が抑えられる。同時に、リーク電流の増加も抑えることができる。これらにより、変換効率の低下を抑えるという効果も得られる。

なお、本実施形態においては、半導体パッケージ８において端子２７を端子２６および２８と同一の側部に設けたが、端子２７を端子２９〜３１と同じ半導体パッケージ８の側部に設けてもよい。端子２７を端子２９〜３１と同じ側部に設けることで、直流電圧または低周波の脈流が印加される部分と高周波が印加される部分を分けることができ、半導体パッケージ８において、沿面距離を確保できるとともに半導体パッケージ８への静電気対策が可能になる。

（第２実施形態）
第２の実施形態について説明する。
図４は、第２の実施形態に係る電源装置に設けられた半導体パッケージの模式平面配置図である。
第２の実施形態に係る電源装置の他の部分は、第１の実施形態と同様とすることができる。

本実施形態の電源装置の半導体パッケージ５４は、第１実施形態の半導体パッケージ８に対して、ボンディングワイヤー５５による接続を追加したものである。第２のスイッチング素子１１のソースは、ボンディングワイヤー５０、リードフレーム、ボンディングワイヤー５５を介して、リードフレームのランド３３に電気的に接続されている。図４から明らかなように、ランド３２とランド３３とは、分離されている。

第２のスイッチング素子１１のソースが、リードフレームのランド３３に接続されているため、第２のスイッチング素子１１についても、電流コラプスとリーク電流の影響を小さくすることができる。

ところで、第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１が、単一のランド上に配置され、電流制御素子１０のソースではなく、第２のスイッチング素子１１のソースが当該ランドに接続されるという構造も考えられる。しかし、この構造の場合、次のような問題が生じる。

第２のスイッチング素子１１のソースを単一のランドに接続したため、第２のスイッチング素子１１のドレイン・ソース間は、大きな容量が接続された状態となる。この様子を図５に示す。

図５は、半導体パッケージの模式回路図である。
第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１は、ランド３２上に配置されている。第２のスイッチング素子１１のソースは、ボンディングワイヤー５０、５５を介してランド３２に接続されている。Ｃｄｓは、並列接続された第２のスイッチング素子１１のドレイン・ソース間容量とドレイン・ランド間容量とを足し合わせたものである。Ｃｄは、ダイオード１２の容量である。

Ｃｄｓは、大きな面積のランド３２が第２のスイッチング素子１１のソースに接続されたため、Ｃｄに対して大きな値となる。第１のスイッチング素子９と電流制御素子１０がオン状態の時、第２のスイッチング素子１１とダイオード１２には、電源装置３の入力電圧をＣｄｓとＣｄで分圧した電圧が印加される。Ｃｄに対しＣｄｓが大きいため、ダイオード１２には、比較的大きな電圧が印加される。第２のスイッチング素子１１のゲート・ソース間の耐圧を超えてしまい、第２のスイッチング素子１１は、破壊されるおそれがある。

次に、ランドを３つに分ける場合について検討する。
第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１を単一の半導体チップとする。各半導体チップをそれぞれランドに配置し、かつソースをそれぞれのランドに接続する。この構造の場合も、問題が生じる。

高電圧が印加されるため、第１のスイッチング素子９では、この構造は、電流コラプス、リーク電流対策として、有効である。一方、第１のスイッチング素子９のドレイン・ソース間には、図５におけるスイッチング素子１１と同様に、大きな容量が接続された状態となる。このため、第１のスイッチング素子９のスイッチング動作が遅くなってしまうという問題が生じる。

一方、電流制御素子１０では、オフ状態の時の印加電圧が低いため、電流コラプスがあまり問題とはならない。電流制御素子１０のソースをランドに接続する必要性は、ほとんど無い。

以上の検討を踏まえ、図４の実施形態に示したように、第１のスイッチング素子９と電流制御素子１０は、ランド３２に配置され、第２のスイッチング素子１１は、これと異なるランド３３に配置される。電流制御素子１０のソースをランド３２に接続し、第２のスイッチング素子１１のソースをランド３３に接続する方式が望ましい形態であると考えられる。

第２の実施形態の効果について、説明する。
第１の実施形態と同様、第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１を一つの半導体パッケージ５４に実装することにより小型化できるという効果が得られる。第１のスイッチング素子９、電流制御素子１０だけでなく、第２のスイッチング素子１１の電流コラプスとリーク電流の影響も抑えることができ、変換効率の低下を抑えるという効果も得られる。

なお、本実施形態も第１の実施形態と同様に端子２７を端子２９〜３１と同じ半導体パッケージ５４の側部に設けてもよい。端子２７を端子２９〜３１と同じ側部に設けることで、直流電圧または低周波の脈流が印加される部分と高周波が印加される部分を分けることができ、半導体パッケージ５４において、沿面距離を確保できるとともに半導体パッケージ５４への静電気対策が可能になる。

（第３実施形態）
次に、第３の実施形態について説明する。
図６は、第３の実施形態に係る電源装置を含む照明装置の回路図である。

図７は、本実施形態の電源装置に設けられた半導体パッケージの模式平面配置図である。
図６に表したように、照明装置５６は、直流電圧源２と、電源装置５７と、照明負荷４と、を備えている。

電源装置５７は、入力フィルタコンデンサ７と、半導体パッケージ５８と、ダイオード１３、１４と、定電圧ダイオード１５と、抵抗１６と、コンデンサ１７と、インダクタ１８、１９と、出力フィルタコンデンサ２０と、を有する。

図７に表したように、本実施形態における半導体パッケージ５８は、第１のスイッチング素子９と、電流制御素子１０と、第２のスイッチング素子１１と、ダイオード１２と、を有している。ダイオード１２は、第２のスイッチング素子１１と同じＧａＮ半導体である。

ボンディングパッド５９は、アノード電極に対応し、ボンディングパッド６０は、カソード電極に対応している。ダイオード１２のアノードは、ボンディングワイヤー６１を介して端子３１に接続されている。スイッチング素子１１のソースは、パッド間に形成された金属配線６２により、ダイオード１２のカソードに接続されている。

本実施形態の電源装置は、第１の実施の形態の電源装置３において、半導体パッケージ８内にダイオード１２が含まれ、半導体パッケージ５８とされたものである。これ以外は、第１の実施の形態の電源装置３と同様とすることができる。電源装置５７の動作も、電源装置３と同じである。

第３の実施形態の効果について説明する。本実施形態によれば、第１の実施形態と同様に、第１のスイッチング素子９と電流制御素子１０の電流コラプスとリーク電流の影響を抑えることができ、変換効率の低下を抑えるという効果が得られる。第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１、ダイオード１２がひとつの半導体パッケージ５８内に実装されているため、第１の実施形態以上に小型化できるという効果も得られる。

なお、本実施形態も第１および２の実施形態と同様に端子２７を端子２９〜３１と同じ半導体パッケージ５８の側部に設けてもよい。端子２７を端子２９〜３１と同じ側部に設けることで、直流電圧または低周波の脈流が印加される部分と高周波が印加される部分を分けることができ、半導体パッケージ５８において、沿面距離を確保できるとともに半導体パッケージ５８への静電気対策が可能になる。

以上、具体例を参照しつつ実施形態について説明したが、それらに限定されるものではなく、種々の変形が可能である。

例えば、第１のスイッチング素子９、電流制御素子１０および第２のスイッチング素子１１はＧａＮ系ＨＥＭＴには限定されない。例えば、半導体基板に炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体（ワイドバンドギャップ半導体）を用いて形成した半導体素子でもよい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。

なお、照明負荷４はＬＥＤに限らず、例えば、有機ＥＬ（Electro-Luminescence）やＯＬＥＤ（Organic light-emitting diode）などでもよい。

以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。

また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…照明装置、２…直流電圧源、３…電源装置、４…照明負荷、５…交流電源、６…整流器、７…入力フィルタコンデンサ、８…半導体パッケージ、９…スイッチング素子、１０…電流制御素子、１１…スイッチング素子、１２〜１４…ダイオード、１５…定電圧ダイオード、１６…抵抗、１７…コンデンサ、１８、１９…インダクタ、２０…出力フィルタコンデンサ、２１…高電位入力端子、２２…低電位入力端子、２３…高電位出力端子、２４…低電位出力端子、２５…封止樹脂、２６〜３１…端子、３２、３３…ランド、３４、３５…半導体チップ、３６〜４４…ボンディングパッド、４５〜５２…ボンディングワイヤー、５３…金属配線、５４…半導体パッケージ、５５…ボンディングワイヤー、５６…照明装置、５７…電源装置、５８…半導体パッケージ、５９…ボンディングパッド、５９…半導体パッケージ、６０…ボンディングパッド、６１…ボンディングワイヤー、６２…金属配線

Claims (5)

1. 導電性の第1の実装基板と；
   電流が入力される第１の端子と；
   第２の端子と；
   第３の端子と；
   前記第1の実装基板の上に実装され、前記第１の端子を介して電流が入力されるドレイン端子、前記第1の実装基板及び前記第２の端子と接続されるソース端子、前記第３の端子と接続されるゲート端子を有する高電子移動度トランジスタと；
   を具備したことを特徴とする半導体パッケージ。
2. 第４の端子と；
   前記第１の端子に接続されるドレイン端子、前記高電子移動度トランジスタのドレイン端子に接続されるソース端子、前記第４の端子と接続されるゲート端子と、を有する第１のスイッチング素子と；
   をさらに具備したことを特徴とする請求項１に記載の半導体パッケージ。
3. 前記高電子移動度トランジスタと前記第１のスイッチング素子とが一つの半導体チップとして構成されていることを特徴とする請求項２に記載の半導体パッケージ。
4. 第５の端子と；
   第６の端子と；
   前記第２の端子と接続されるドレイン端子と、前記第５の端子と接続されるソース端子と、前記第６の端子と接続されるゲート端子とを備えた第２のスイッチング素子と；
   をさらに具備したことを特徴とする請求項１ないし３のいずれか一に記載の半導体パッケージ。
5. 請求項１ないし４のいずれか一に記載の半導体パッケージと；
   前記半導体パッケージの第１の端子に接続される高電位入力端子と；
   前記半導体パッケージの第５の端子とダイオードを介して接続される低電位入力端子と；
   前記半導体パッケージの第２の端子とインダクタを介して接続される高電位出力端子と；
   前記低電位入力端子に接続される低電位出力端子と：
   を具備したことを特徴とする電源装置。

Images