JP7242487B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7242487B2
JP7242487B2 JP2019168196A JP2019168196A JP7242487B2 JP 7242487 B2 JP7242487 B2 JP 7242487B2 JP 2019168196 A JP2019168196 A JP 2019168196A JP 2019168196 A JP2019168196 A JP 2019168196A JP 7242487 B2 JP7242487 B2 JP 7242487B2
Authority
JP
Japan
Prior art keywords
electrode
transistor
normally
electrically connected
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019168196A
Other languages
English (en)
Other versions
JP2021048437A (ja
Inventor
啓 吉岡
亨 杉山
正明 岩井
直範 細川
正明 小野村
洪 洪
康裕 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019168196A priority Critical patent/JP7242487B2/ja
Priority to US16/745,456 priority patent/US10771057B1/en
Priority to CN202010074582.3A priority patent/CN112530923B/zh
Publication of JP2021048437A publication Critical patent/JP2021048437A/ja
Application granted granted Critical
Publication of JP7242487B2 publication Critical patent/JP7242487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
次世代のパワー半導体デバイス用の材料としてＩＩＩ族窒化物、例えば、ＧａＮ（窒化ガリウム）系半導体が期待されている。ＧａＮ系半導体はＳｉ（シリコン）と比較して大きなバンドギャップを備える。このため、ＧａＮ系半導体デバイスはＳｉ（シリコン）半導体デバイスと比較して、小型で高耐圧のパワー半導体デバイスを実現出来る。また、これにより寄生容量を小さく出来るため、高速駆動のパワー半導体デバイスを実現出来る。
ＧａＮ系のトランジスタでは、一般に、２次元電子ガス（２ＤＥＧ）をキャリアとするＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）構造が適用される。通常のＨＥＭＴは、ゲートに電圧を印加しなくても導通してしまう、ノーマリーオントランジスタである。このため、ゲートに電圧を印加しない限り導通しない、ノーマリーオフトランジスタを実現することが困難であるという問題がある。
数百Ｖ～１千Ｖという大きな電力をあつかう電源回路等では、安全面を重視してノーマリーオフの動作が要求される。そこで、ノーマリーオンのＧａＮ系トランジスタとノーマリーオフのＳｉトランジスタを接続したカスコード接続を行うことにより、ノーマリーオフ動作を実現する回路構成が提案されている。
また、ドレイン－ソース間を流れる主回路電流とゲート－ソース間を流れる駆動電流がソースインダクタンスを共有する回路構成の場合、主回路電流の時間変化に伴いソースインダクタンスに発生する起電力のため、駆動電流も変調されてしまう。これに伴い発生する、パワー半導体デバイスの立ち上がり速度や立ち下がり速度の低下といった遅延や、ドレイン電流やソース電圧が激しく時間変化するリンギングが問題となっていた。そこで、主回路電流とゲート駆動電流がソースインダクタンスを共有しない、ケルビン接続を用いた回路構成が提案されている。
特開２０１６－１９１１２号公報
本発明が解決しようとする課題は、ノイズの低減された半導体装置を提供することにある。
実施形態の半導体装置は、第１電極と、第２電極と、第１制御電極と、を有する第１ノーマリーオフトランジスタと、第２電極に第１配線を介して電気的に接続された第３電極と、第４電極と、第２制御電極と、を有するノーマリーオントランジスタと、第５電極と、第３電極に第２配線を介して電気的に接続された第６電極と、第３制御電極と、を有する第２ノーマリーオフトランジスタと、第５電極及びグランドに接続されたケルビン端子と、第２制御電極に電気的に接続された第１アノードと、第３電極に電気的に接続された第１カソードと、を有し、ショットキーバリアダイオードである第１ダイオードと、第１アノード及び第２制御電極に接続された第１端部と、第２端部と、を有し、セラミックコンデンサであるコンデンサと、第２端部に電気的に接続された第２ゲートドライブ回路と、第１制御電極及び第３制御電極に電気的に接続された第３ゲートドライブ回路と、を備える。
第１実施形態の電力変換システムの模式図である。 第１実施形態の半導体装置の回路図である。 第１実施形態の半導体パッケージの模式上面図である。 第１実施形態の他の態様の半導体パッケージの模式上面図である。 Ｖｇ＿ｏｎの一例を示す模式図である。 第１実施形態の比較形態となる半導体装置の回路図である。 第２実施形態の半導体装置の回路図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付す場合がある。また、一度説明した部材等については適宜その説明を省略する場合がある。
また、本明細書中、半導体装置とは、ディスクリート半導体等の複数の素子が組み合わされたパワーモジュール、又は、ディスクリート半導体等の複数の素子にこれらの素子を駆動する駆動回路や自己保護機能を組み込んだインテリジェントパワーモジュール、あるいは、パワーモジュールやインテリジェントパワーモジュールを備えたシステム全体を包含する概念である。
また、本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。
（第１実施形態）
本実施形態の半導体装置は、第１電極と、第２電極と、第１制御電極と、を有する第１ノーマリーオフトランジスタと、第２電極に第１配線を介して電気的に接続された第３電極と、第４電極と、第２制御電極と、を有するノーマリーオントランジスタと、第５電極と、第３電極に第２配線を介して電気的に接続された第６電極と、第３制御電極と、を有する第２ノーマリーオフトランジスタと、第２制御電極に電気的に接続された第１アノードと、第３電極に電気的に接続された第１カソードと、を有する第１ダイオードと、第１アノード及び第２制御電極に接続された第１端部と、第２端部と、を有するコンデンサと、を備える。
また本実施形態の半導体装置は、第１制御電極及び第３制御電極に電気的に接続された第３端部と、第２端部に電気的に接続された第４端部と、を有する抵抗と、第２端部及び第４端部に電気的に接続された第２アノードと、第１制御電極、第３制御電極及び第３端部に接続された第２カソードと、を有し抵抗に対して並列に設けられた第２ダイオードと、第１制御電極、第３制御電極及び第２端部に電気的に接続された第１ゲートドライブ回路と、をさらに備える。
図１は、本実施形態の電力変換システム９００の模式図である。
電力変換システム９００は、電力変換装置８００と、モーター８１０と、を備える。
電力変換装置８００は、トランジスタ２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆと、直流電源３００と、コンバータ４００と、平滑コンデンサ５００と、を備える。なお、後述するように、トランジスタ２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆは、複数のトランジスタ、及びその他の素子等を含んでいてもかまわない。
直流電源３００は、直流電圧を出力する。コンバータ４００はＤＣ－ＤＣコンバータであり、直流電源３００が出力した直流電圧を、他の直流電圧に変換する。平滑コンデンサ５００は、コンバータ４００によって出力された電圧を平滑化する。
トランジスタ２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆのそれぞれは、後述する半導体装置１００又は半導体装置１１０を有する。トランジスタ２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆにより、平滑コンデンサ５００によって平滑化された直流電圧は交流に変換される。
例えば、トランジスタ２００ａは、第１トランジスタ電極２０２と第２トランジスタ電極２０４を有する。また、トランジスタ２００ｂは第３トランジスタ電極２０６と第４トランジスタ電極２０８を有する。トランジスタ２００ａとトランジスタ２００ｂは、第１トランジスタ電極２０２と第４トランジスタ電極２０８が電気的に接続されることにより、互いに電気的に接続されている。
同様に、トランジスタ２００ｃとトランジスタ２００ｄ及びトランジスタ２００ｅとトランジスタ２００ｆは、それぞれ互いに電気的に接続されている。
モーター８１０は、コイル８１０ｕ、８１０ｖ及び８１０ｗを有する。コイル８１０ｕ、８１０ｗ及び８１０ｖの一端は、互いに中性点８２０において電気的に接続されている。コイル８１０ｕの他端は、トランジスタ２００ａとトランジスタ２００ｂの間に電気的に接続されている。コイル８１０ｖの他端は、トランジスタ２００ｃとトランジスタ２００ｄの間に電気的に接続されている。また、コイル８１０ｗの他端は、トランジスタ２００ｅとトランジスタ２００ｆの間に電気的に接続されている。
なお、本実施形態の電力変換装置８００におけるグランドは、例えば、複数設けられた平滑コンデンサ５００の間に電気的に接続されていても良い。また、例えば、電力変換装置８００におけるグランドは、トランジスタ２００ｂとトランジスタ２００ｄとトランジスタ２００ｆが互いに電気的に接続された電線に、電気的に接続されていても良い。
図２は、本実施形態の半導体装置１００の回路図である。本実施形態の半導体装置１００は、例えば、定格電圧が６００Ｖや１２００Ｖのパワーモジュールである。
半導体装置１００は、第１ノーマリーオフトランジスタ１０と、ノーマリーオントランジスタ２０と、第２ノーマリーオフトランジスタ３０と、第１ダイオード８０と、コンデンサ８５と、抵抗７５と、第２ダイオード７０と、第３ダイオード９０と、第１ゲートドライブ回路９６ａと、信号源９７ａと、を備える。
第１ノーマリーオフトランジスタ１０は、第１電極１１と、第２電極１２と、第１制御電極１３と、を有する。
第１ノーマリーオフトランジスタ１０は、ゲートに電圧を入力しない場合にはドレイン電流が流れないトランジスタである。第１ノーマリーオフトランジスタ１０は、例えば、Ｓｉ（シリコン）半導体を用いたｎ型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。例えば、第１電極１１はソース電極であり、第２電極１２はドレイン電極であり、第１制御電極１３はゲート電極である。しかし、第１ノーマリーオフトランジスタ１０は、これに限定されるものではない。例えば、第１ノーマリーオフトランジスタ１０は、ｐ型のＭＯＳＦＥＴであっても良い。なお、第１ノーマリーオフトランジスタ１０は、図示しない寄生ボディダイオードを備えている。また、第１ノーマリーオフトランジスタ１０の耐圧は、例えば１０Ｖ以上３０Ｖ以下である。
第１電極１１には、第３配線４２が接続されている。第３配線４２は、例えばインダクタンスＬｋを有する。第３配線４２は、ソース端子１０２に接続されている。ソース端子１０２は、図示しないグランドに接続されている。
ノーマリーオントランジスタ２０は、第３電極２１と、第４電極２２と、第２制御電極２３と、を有する。第３電極２１は、第２電極１２に第１配線４０を介して電気的に接続されている。第１配線４０は、インダクタンスＬｓ１を有する。
ノーマリーオントランジスタ２０は、ゲートに電圧を入力しない場合にもドレイン電流が流れるトランジスタである。ノーマリーオントランジスタ２０は、例えば、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。例えば、第３電極２１はソース電極であり、第４電極２２はドレイン電極であり、第２制御電極２３はゲート電極である。第４電極は、ドレイン端子１０１に電気的に接続されている。
ノーマリーオントランジスタ２０の耐圧は、第１ノーマリーオフトランジスタ１０の耐圧より高い。ノーマリーオントランジスタ２０の耐圧は、例えば６００Ｖ以上１２００Ｖ以下である。
本実施形態の半導体装置１００は、第１ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０を直列に電気的に接続することにより、ノーマリーオフ動作を実現する。例えば半導体装置１００がトランジスタ２００ｂ（図１）に用いられる場合、第３トランジスタ電極２０６は第１電極１１に電気的に接続され、第４トランジスタ電極２０８は第４電極２２に電気的に接続されている。
第２ノーマリーオフトランジスタ３０は、第５電極３１と、第６電極３２と、第３制御電極３３と、を有する。第６電極３２は、第３電極２１に第２配線４６を介して電気的に接続されている。第２配線４６は、インダクタンスＬｓ２を有する。
第２ノーマリーオフトランジスタ３０は、ゲートに電圧を入力しない場合にはドレイン電流が流れないトランジスタである。第２ノーマリーオフトランジスタ３０は、例えば、Ｓｉ（シリコン）半導体を用いたｎ型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。例えば、第５電極３１はソース電極であり、第６電極３２はドレイン電極であり、第３制御電極３３はゲート電極である。しかし、第２ノーマリーオフトランジスタ３０は、これに限定されるものではない。例えば、第２ノーマリーオフトランジスタ３０は、ｐ型のＭＯＳＦＥＴであっても良い。なお、第２ノーマリーオフトランジスタ３０は、図示しない寄生ボディダイオードを備えている。また、第２ノーマリーオフトランジスタ３０の耐圧は、例えば１０Ｖ以上３０Ｖ以下である。
第５電極３１には、第４配線４８が接続されている。第４配線４８は、例えばインダクタンスＬＡを有する。第５電極３１は、ケルビン端子１０３に接続されている。ケルビン端子１０３は、図示しないグランドに接続されている。
第１ダイオード８０は、第１アノード８１と、第１カソード８２と、を有する。第１アノード８１は、第２制御電極２３に電気的に接続されている。第１カソード８２は、第３電極２１に電気的に接続されている。また、第１カソード８２は、第１配線４０を介して第２電極１２に電気的に接続され、第２配線４６を介して第６電極３２に電気的に接続されている。
コンデンサ８５は、第１端部８６と、第２端部８７と、を有する。第１端部８６は、第１アノード８１及び第２制御電極２３に電気的に接続されている。
抵抗７５は、第３端部７６と、第４端部７７と、を有する。第３端部７６は、第１制御電極１３及び第３制御電極３３に電気的に接続されている。第４端部７７は、第２端部８７に電気的に接続されている。
第２ダイオード７０は、第２アノード７１と、第２カソード７２と、を有する。第２アノード７１は、第２端部８７及び第４端部７７に電気的に接続されている。第２カソード７２は、第１制御電極１３、第３制御電極３３及び第３端部７６に電気的に接続されている。第２ダイオード７０は、抵抗７５に対して電気的に並列に設けられている。
第３ダイオード９０は、第３アノード９１と、第３カソード９２と、を有する。第３アノード９１は、第２制御電極２３、第１アノード８１及び第１端部８６に電気的に接続されている。第３カソード９２は、第２端部８７、第２アノード７１及び第４端部７７に電気的に接続されている。第３ダイオード９０は、コンデンサ８５に対して電気的に並列に設けられている。
第１ダイオード８０、第２ダイオード７０及び第３ダイオード９０は、応答速度の速いショットキーバリアダイオードであることが好ましい。なお、第１ダイオード８０、第２ダイオード７０及び第３ダイオード９０は、ＰＮ接合ダイオードであっても、好ましく用いることができる。
コンデンサ８５は、セラミックコンデンサであることが好ましい。周波数特性に優れているためである。しかし、コンデンサ８５としては、他のフィルムコンデンサ、アルミ電解コンデンサ、又はタンタル電解コンデンサ等であっても好ましく用いることができる。
信号源９７ａは、例えば方形波等の信号を出力する。
第１ゲートドライブ回路９６ａは、信号源９７ａ、第２アノード７１、第４端部７７、第２端部８７及び第３カソード９２に接続されている。そして、第１ゲートドライブ回路９６ａは、抵抗７５を介して、第１制御電極１３及び第３制御電極３３に電気的に接続されている。第１ゲートドライブ回路９６ａは、信号源９７ａから出力された信号に基づいて、第１ノーマリーオフトランジスタ１０、ノーマリーオントランジスタ２０及び第２ノーマリーオフトランジスタ３０を駆動する信号を出力する。
第１ゲートドライブ回路９６ａは、複数の素子がワンチップ化されたＩＣ、又は、複数の電子部品が配置された電子回路基板である。
第１ノーマリーオフトランジスタ１０のオン抵抗をＲｏｎ１、第２ノーマリーオフトランジスタ３０のオン抵抗をＲｏｎ２、第１配線４０のインダクタンスをＬｓ１、第２配線４６のインダクタンスをＬｓ２としたときに、（Ｒｏｎ２×Ｌｓ１）／（Ｒｏｎ１×Ｌｓ２）＞２であることが好ましい。
また、Ｒｏｎ１＜Ｒｏｎ２であることが好ましい。
図３は、本実施形態の半導体パッケージ２００の模式上面図である。図２は、第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０として縦型のｎ型Ｓｉ－ＭＯＳＦＥＴを用い、ノーマリーオントランジスタ２０としてＧａＮ－ＨＥＭＴを用いた場合の、半導体パッケージの一例を示したものである。
第１ノーマリーオフトランジスタ１０の上面に、第１電極１１に電気的に接続されたソースパッド１１ａと、第１制御電極１３に電気的に接続されたゲートパッド１３ａと、が設けられている。また、第２電極１２に電気的に接続されたドレインフレーム１２ｂが設けられている。
ノーマリーオントランジスタ２０の上面に、第３電極２１に電気的に接続されたソースパッド２１ａと、第４電極２２に電気的に接続されたドレインパッド２２ａと、第２制御電極２３に電気的に接続されたゲートパッド２３ａと、が設けられている。
第２ノーマリーオフトランジスタ３０の上面に、第５電極３１に電気的に接続されたソースパッド３１ａと、第３制御電極３３に電気的に接続されたゲートパッド３３ａと、が設けられている。また、第６電極３２に電気的に接続されたドレインフレーム３２ｂが設けられている。なお、ゲートパッド１３ａとゲートパッド３３ａは、半導体パッケージ２００の内部に設けられた配線で接続されることにより、一体化された１個のパッドとなっていてもかまわない。
ドレインフレーム２１１は、例えばＣｕ（銅）で形成されたフレームである。ドレインフレーム２１１は、ドレイン端子１０１（図２）に相当する。ドレインフレーム２１１は、ノーマリーオントランジスタ２０のドレインパッド２２ａと、ワイヤ２１２を用いて接続されている。ワイヤ２１２は、例えばボンディングワイヤである。ドレインフレーム２１１とドレインパッド２２ａの間は、抵抗の大きさを小さくするために、複数のワイヤ２１２で接続されていることが好ましい。
第１配線４０を用いて、ソースパッド２１ａとドレインフレーム１２ｂが電気的に接続されている。第１配線４０は、例えば複数のワイヤである。すなわち、第１配線４０である複数のワイヤが、インダクタンスＬｓ１の少なくとも一部を有している。
ソースパッド１１ａは、ワイヤ２２２を用いて、パッド２２６に電気的に接続されている。また、第２配線４６により、ソースパッド２１ａとドレインフレーム３２ｂが電気的に接続されている。第２配線４６は、インダクタンスＬｓ２の少なくとも一部を有している。ソースパッド３１ａは、ワイヤ２２４を用いて、パッド２２６に電気的に接続されている。パッド２２６は、ソース端子１０２及びケルビン端子１０３を兼ねたものに相当すると考えられる。
ゲートパッド２３ａは、ワイヤ２１８を用いてパッド２１６に電気的に接続されている。パッド２１６には、第１ゲートドライブ回路９６ａが接続される。ゲートパッド１３ａは、ワイヤ２２８を用いてパッド２１４に電気的に接続されている。ゲートパッド３３ａは、ワイヤ２２０を用いてパッド２１４に電気的に接続されている。パッド２１４には、第１ゲートドライブ回路９６ａが接続されている。
図４は、本実施形態の他の態様の半導体パッケージ２１０の模式上面図である。図４は、第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０として横型のｎ型Ｓｉ－ＭＯＳＦＥＴを用い、ノーマリーオントランジスタ２０としてＧａＮ－ＨＥＭＴを用いた場合の、半導体パッケージの一例を示したものである。
図４においては、第１ノーマリーオフトランジスタ１０の上面に、第１電極１１に電気的に接続されたソースパッド１１ａと、第２電極１２に電気的に接続されたドレインパッド１２ａと、第１制御電極１３に電気的に接続されたゲートパッド１３ａと、が設けられている。また、第１配線４０により、ソースパッド２１ａとドレインパッド１２ａが電気的に接続されている。
また、第２ノーマリーオフトランジスタ３０の上面に、第５電極３１に電気的に接続されたソースパッド３１ａと、第６電極３２に電気的に接続されたドレインパッド３２ａと、第３制御電極３３に電気的に接続されたゲートパッド３３ａと、が設けられている。また、第２配線４６により、ソースパッド２１ａとドレインパッド３２ａが電気的に接続されている。
なお、本実施形態の半導体パッケージの態様は、上記のものに限定されない。
次に、本実施形態の半導体装置１００の動作について述べる。
例えば信号源９７ａ及び第１ゲートドライブ回路９６ａを用いて、０Ｖと、Ｖｇ＿ｏｎを往復する方形波を出力する場合を考える。
図５は、Ｖｇ＿ｏｎの一例を示す模式図である。図５（ａ）は、第１ゲートドライブ回路９６ａの出力電圧が、時間ｔ１の間に出力される０Ｖと、時間ｔ２の間に出力されるＶｇ＿ｏｎと、の繰り返しとなる方形波である場合を示している。図５（ｂ）は、第１ゲートドライブ回路９６ａの出力電圧が、時間ｔ１の間に出力されるＶ１と、時間ｔ２の間に出力されるＶ１とＶ２の和と、の繰り返しとなる方形波である場合を示している。図５（ｂ）の場合は、Ｖｇ＿ｏｎ＝Ｖ１＋Ｖ２（Ｖｇ＿ｏｎ＝｜Ｖ１｜＋｜Ｖ２｜）である。図５（ｃ）は、時間ｔ１の間に負の電圧が出力される場合を示している。図５（ｃ）の場合は、Ｖｇ＿ｏｎ＝｜Ｖ２｜－｜Ｖ１｜である。このように、第１ゲートドライブ回路９６ａの出力電圧は、時間変化する電圧である。そして、例えば、第１ゲートドライブ回路９６ａの出力電圧のうちの、最大の電圧がＶｇ＿ｏｎである。なお、図５ではｔ１＝ｔ２として図示を行ったが、ｔ１とｔ２は異なっていてもかまわない。また、第１ゲートドライブ回路９６ａの出力電圧の時間変化の仕方は、図５に示したものに限定されない。また、Ｖｇ＿ｏｎは、市販のオシロスコープ等を用いて容易に測定することが出来る。また、Ｖｇ＿ｏｎは、ソース端子１０２又は第１電極１１の電圧を基準として測定される電圧である。ここで、「電圧を基準」とは、例えば「電圧を０Ｖとする」ということである。
第１ゲートドライブ回路９６ａからＶｇ＿ｏｎが出力されているとき、コンデンサ８５から第１ダイオード８０を経由して電流が流れる。第２制御電極２３と第３電極２１の間には、第１ダイオード８０の順方向電圧ＶＦに相当する電圧が入力される。これにより、ノーマリーオントランジスタ２０は、オンになる。一方、第１ゲートドライブ回路９６ａから０Ｖが出力されているときには、ノーマリーオントランジスタ２０の図示しない寄生容量Ｃｇｓを経由してコンデンサ８５へと逆に電流が流れる。第２制御電極２３と第３電極２１の間には、ＶＦとＶｇ＿ｏｎの差分に相当する負の電圧（ＶＦ－Ｖｇ＿ｏｎ）が入力される。これにより、ノーマリーオントランジスタ２０をオフにすることが可能である。
また、Ｖｇ＿ｏｎが第１ノーマリーオフトランジスタ１０の閾値電圧及び第２ノーマリーオフトランジスタ３０の閾値電圧より高ければ、第１ゲートドライブ回路９６ａからＶｇ＿ｏｎが出力されているときに第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０をオンにすることが可能である。
ここで、半導体装置１００がオフからオンに移行する際に、ノーマリーオントランジスタ２０よりも第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０が先にオンすることが望ましい。もし、ノーマリーオントランジスタ２０が先にオンすると、第２電極１２と第３電極２１との接続部及び第６電極３２と第３電極２１との接続部に高い電圧が加わるため、耐圧の低い第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０の特性が劣化する恐れがあるからである。
本実施形態の半導体装置１００では、半導体装置１００がオフ状態からオン状態に移行する際には、第１ゲートドライブ回路９６ａから出力された電流は、第２ダイオード７０を流れる。このため、第１制御電極１３及び第３制御電極３３の充電には、抵抗７５の影響は受けない。従って、第１制御電極１３及び第３制御電極３３を速やかに充電出来る。よって、半導体装置１００がオフ状態からオン状態に移行する際に、ノーマリーオントランジスタ２０よりも第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０を確実に先にオンさせることが可能となる。
また、抵抗７５を設けることにより、第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０のオフのタイミングを、ノーマリーオントランジスタ２０のオフのタイミングから所望の時間だけ遅延させることが出来る。さらに、第２ダイオード７０の特性、抵抗７５の抵抗値や方形波の形状の設計により、第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０の状態をオンで保つことも可能である。
なお、信号源９７ａ及び第１ゲートドライブ回路９６ａにより０Ｖが出力され、第１ノーマリーオフトランジスタ１０、ノーマリーオントランジスタ２０及び第２ノーマリーオフトランジスタ３０がオフである場合を考える。第４電極２２に高い電圧が加わると、第３電極２１の電圧が高くなる。このときに、ノーマリーオントランジスタ２０のオフ状態が保たれないおそれがある。そのため、第３ダイオード９０を設けて、第１ゲートドライブ回路９６ａと第２制御電極２３を短絡させて、ノーマリーオントランジスタ２０のオフ状態が保たれるようにしている。
次に、本実施形態の半導体装置の作用効果を記載する。
図６は、本実施形態の比較形態となる半導体装置１０００の回路図である。
第１ゲートドライブ回路９６ａのグランドを、第３配線４２に接続して取る場合を考える。ここで、第１配線４０、第１ノーマリーオフトランジスタ１０及び第３配線４２には、半導体装置１００の主回路電流が流れる。そのため、第１ゲートドライブ回路９６ａのグランド電位は、少なくとも、第１配線４０が有するインダクタンスＬｓ１に起因して発生する起電力と、第３配線が有するインダクタンスＬｋに起因して発生する起電力の分だけ、第３電極２１の電位からずれることになる。ここで、半導体装置１００のようなパワーモジュールにおいては、主回路電流は非常に大きく、またその時間変化も大きなものとなる。従って、第１ゲートドライブ回路９６ａのグランド電位が第３電極２１の電位から大きくずれてしまう。この現象は、半導体装置１００が本来意図しない動作をしているため、半導体装置からノイズが発生しているものと考えることが出来る。そのために、第１ゲートドライブ回路９６ａから第２制御電極２３と第３電極２１の間に所定の電圧を加えることが出来ないという問題があった。
次に、ケルビン接続を行うことを考える。もし第３電極２１に配線４４を接続し、第１ゲートドライブ回路９６ａのグランドを配線４４から取る場合には、第１ゲートドライブ回路９６ａのグランド電位を第３電極２１の電位により近づけることが出来る。しかしこの場合には、主回路電流が第１ノーマリーオフトランジスタ１０を短絡して配線４４を流れてしまうため、ノーマリーオフ動作を実現することが出来ない。
そこで、第１電極１１に配線４４を接続し、配線４４に第１ゲートドライブ回路９６ａのグランドを接続して、ケルビン接続を行うということが考えられる。これにより、第３配線４２のインダクタンスＬｋから発生する起電力による、第１ゲートドライブ回路９６ａのグランド電位と第３電極２１の電位のずれを抑制することは可能になる。しかし、第１配線４０のインダクタンスＬｓ１から発生する起電力による電位のずれは除去されないという問題があった。
本実施形態の半導体装置１００では、第２配線４６を介して第２ノーマリーオフトランジスタ３０を接続する。そして、第１ゲートドライブ回路９６ａのグランドを、第４配線４８に接続して取る。これにより、第１配線４０が有するインダクタンスＬｓ１に起因して発生する起電力と、第３配線が有するインダクタンスＬｋに起因して発生する起電力による、第１ゲートドライブ回路９６ａのグランド電位と第３電極２１の電位のずれを抑制することが出来る。これにより、半導体装置１００のノイズが低減し、第１ゲートドライブ回路９６ａから第２制御電極２３と第３電極２１の間に所定の電圧を加えることが出来るようになり、半導体装置１００が所定の動作を行うことが出来るようになる（半導体装置１００のノイズが低減する）。
また、半導体装置１００においては、第３電極２１の電位を正確に取得するために、第１配線４０が有するインダクタンスＬｓ１に起因して発生する起電力よりも、第２配線４６が有するインダクタンスＬｓ２に起因して発生する起電力の方が小さいことが好ましい。
ここで、インダクタンスＬｓ１に起因して発生する起電力は、第１配線４０に流れる電流をＩｄ１とすると、Ｌｓ１×（ｄ（Ｉｄ１）／ｄｔ）に比例する。ここで、ｄ（Ｉｄ１）／ｄｔは、第１ノーマリーオフトランジスタ１０のオン抵抗Ｒｏｎ１に反比例する。そのため、インダクタンスＬｓ１に起因して発生する起電力は、Ｌｓ１／Ｒｏｎ１に比例する。同様に、インダクタンスＬｓ２に起因して発生する起電力は、Ｌｓ２／Ｒｏｎ２に比例する。ここでＲｏｎ２は、第２ノーマリーオフトランジスタ３０のオン抵抗である。
具体的には、第１配線４０が有するインダクタンスＬｓ１に起因して発生する起電力は、第２配線４６が有するインダクタンスＬｓ２に起因して発生する起電力の２倍以上であることが好ましい。すなわち、（Ｌｓ１／Ｒｏｎ１）＞（Ｌｓ２／Ｒｏｎ２）×２であることが好ましい。または、上記の式を変形して（Ｒｏｎ２×Ｌｓ１）／（Ｒｏｎ１×Ｌｓ２）＞２であることが好ましい。
また、ケルビン接続のための第２配線４６、第２ノーマリーオフトランジスタ３０及び第４配線４８には、第１配線４０、第１ノーマリーオフトランジスタ１０及び第３配線４２と比較して、大きな電流が流れないようにすることが好ましい。これは、第３電極２１の電位を正確に取得するためである。このために、Ｒｏｎ１＜Ｒｏｎ２であることが好ましい。
本実施形態の半導体装置によれば、ノイズの低減された半導体装置の提供が可能となる。
（第２実施形態）
本実施形態の半導体装置は、第２端部に電気的に接続された第２ゲートドライブ回路と、第１制御電極及び第３制御電極に電気的に接続された第３ゲートドライブ回路と、をさらに備える点で、第１実施形態の半導体装置と異なっている。ここで、第１実施形態と重複する点については、記載を省略する。
図７は、本実施形態の半導体装置１２０の回路図である。
信号源９７ｂ及び第２ゲートドライブ回路９６ｂは、ノーマリーオントランジスタ２０を駆動するために設けられている。また、信号源９７ｃ及び第３ゲートドライブ回路９６ｃは、第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０を駆動するために設けられている。すなわち、ノーマリーオントランジスタ２０と、第１ノーマリーオフトランジスタ１０及び第２ノーマリーオフトランジスタ３０を、別個のゲートドライブ回路及び信号源を用いて駆動する。そして、第２ゲートドライブ回路９６ｂのグランドは、第４配線４８から取る。また、第３ゲートドライブ回路９６ｃのグランドは、第３配線４２から取る。なお、別個のゲートドライブ回路及び信号源を設けているため、抵抗７５及び第２ダイオード７０は設けられていない。なお、抵抗７５及び第２ダイオード７０が設けられていてもかまわない。
本実施形態の半導体装置によっても、ノイズの低減された半導体装置の提供が可能となる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 第１ノーマリーオフトランジスタ
１１ 第１電極
１２ 第２電極
１３ 第１制御電極
２０ ノーマリーオントランジスタ
２１ 第３電極
２２ 第４電極
２３ 第２制御電極
３０ 第２ノーマリーオフトランジスタ
３１ 第５電極
３２ 第６電極
３３ 第３制御電極
４０ 第１配線
４２ 第３配線
４６ 第２配線
４８ 第４配線
７０ 第２ダイオード
７１ 第２アノード
７２ 第２カソード
７５ 抵抗
７６ 第３端部
７７ 第４端部
８０ 第１ダイオード
８１ 第１アノード
８２ 第２アノード
８５ コンデンサ
８６ 第１端部
８７ 第２端部
９０ 第３ダイオード
９１ 第３アノード
９２ 第３カソード
９６ａ 第１ゲートドライブ回路
９６ｂ 第２ゲートドライブ回路
９６ｃ 第３ゲートドライブ回路
１００ 半導体装置
１１０ 半導体装置

Claims (3)

  1. 第１電極と、第２電極と、第１制御電極と、を有する第１ノーマリーオフトランジスタと、
    前記第２電極に第１配線を介して電気的に接続された第３電極と、第４電極と、第２制御電極と、を有するノーマリーオントランジスタと、
    第５電極と、前記第３電極に第２配線を介して電気的に接続された第６電極と、第３制御電極と、を有する第２ノーマリーオフトランジスタと、
    前記第５電極及びグランドに接続されたケルビン端子と、
    前記第２制御電極に電気的に接続された第１アノードと、前記第３電極に電気的に接続された第１カソードと、を有し、ショットキーバリアダイオードである第１ダイオードと、
    前記第１アノード及び前記第２制御電極に接続された第１端部と、第２端部と、を有し、セラミックコンデンサであるコンデンサと、
    前記第２端部に電気的に接続された第２ゲートドライブ回路と、
    前記第１制御電極及び前記第３制御電極に電気的に接続された第３ゲートドライブ回路と、
    を備える半導体装置。
  2. 前記第１ノーマリーオフトランジスタのオン抵抗をＲｏｎ１、前記第２ノーマリーオフトランジスタのオン抵抗をＲｏｎ２、前記第１配線のインダクタンスをＬｓ１、前記第２配線のインダクタンスをＬｓ２としたときに、
    （Ｒｏｎ２×Ｌｓ１）／（Ｒｏｎ１×Ｌｓ２）＞２
    である請求項１記載の半導体装置。
  3. Ｒｏｎ１＜Ｒｏｎ２である請求項１又は請求項２記載の半導体装置。
JP2019168196A 2019-09-17 2019-09-17 半導体装置 Active JP7242487B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019168196A JP7242487B2 (ja) 2019-09-17 2019-09-17 半導体装置
US16/745,456 US10771057B1 (en) 2019-09-17 2020-01-17 Semiconductor device
CN202010074582.3A CN112530923B (zh) 2019-09-17 2020-01-22 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019168196A JP7242487B2 (ja) 2019-09-17 2019-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2021048437A JP2021048437A (ja) 2021-03-25
JP7242487B2 true JP7242487B2 (ja) 2023-03-20

Family

ID=72290200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019168196A Active JP7242487B2 (ja) 2019-09-17 2019-09-17 半導体装置

Country Status (2)

Country Link
US (1) US10771057B1 (ja)
JP (1) JP7242487B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023131475A (ja) * 2022-03-09 2023-09-22 株式会社東芝 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003110A (ja) 2012-06-18 2014-01-09 Renesas Electronics Corp 半導体装置及びそれを用いたシステム
WO2015033631A1 (ja) 2013-09-06 2015-03-12 シャープ株式会社 トランジスタ回路
JP2015128218A (ja) 2013-12-27 2015-07-09 富士通株式会社 半導体装置
JP2015228445A (ja) 2014-06-02 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP2016208080A (ja) 2015-04-15 2016-12-08 株式会社東芝 スイッチングユニット及び電源回路
WO2017010554A1 (ja) 2015-07-15 2017-01-19 株式会社 東芝 半導体装置
US20170256538A1 (en) 2016-03-04 2017-09-07 Cambridge Electronics, Inc. Hybrid structure with separate controls
JP2017168924A (ja) 2016-03-14 2017-09-21 株式会社東芝 半導体装置
JP2018042188A (ja) 2016-09-09 2018-03-15 株式会社東芝 スイッチングユニットおよび電源回路
US20180145684A1 (en) 2016-11-22 2018-05-24 Electronics And Telecommunications Research Institute Cascode switch circuit including level shifter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150162321A1 (en) 2013-12-09 2015-06-11 International Rectifier Corporation Composite Power Device with ESD Protection Clamp
JP6203097B2 (ja) 2014-03-20 2017-09-27 株式会社東芝 半導体装置
JP6223918B2 (ja) 2014-07-07 2017-11-01 株式会社東芝 半導体装置
US9350342B2 (en) * 2014-08-29 2016-05-24 Infineon Technologies Austria Ag System and method for generating an auxiliary voltage

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003110A (ja) 2012-06-18 2014-01-09 Renesas Electronics Corp 半導体装置及びそれを用いたシステム
WO2015033631A1 (ja) 2013-09-06 2015-03-12 シャープ株式会社 トランジスタ回路
JP2015128218A (ja) 2013-12-27 2015-07-09 富士通株式会社 半導体装置
JP2015228445A (ja) 2014-06-02 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP2016208080A (ja) 2015-04-15 2016-12-08 株式会社東芝 スイッチングユニット及び電源回路
WO2017010554A1 (ja) 2015-07-15 2017-01-19 株式会社 東芝 半導体装置
US20170256538A1 (en) 2016-03-04 2017-09-07 Cambridge Electronics, Inc. Hybrid structure with separate controls
JP2017168924A (ja) 2016-03-14 2017-09-21 株式会社東芝 半導体装置
JP2018042188A (ja) 2016-09-09 2018-03-15 株式会社東芝 スイッチングユニットおよび電源回路
US20180145684A1 (en) 2016-11-22 2018-05-24 Electronics And Telecommunications Research Institute Cascode switch circuit including level shifter

Also Published As

Publication number Publication date
CN112530923A (zh) 2021-03-19
US10771057B1 (en) 2020-09-08
JP2021048437A (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
JP6130863B2 (ja) 半導体パワーモジュール及びデバイス
JP5883799B2 (ja) 高効率電源回路のための電子デバイスおよび部品
JP7224918B2 (ja) 半導体装置及び半導体パッケージ
JP5556726B2 (ja) スイッチング回路
JP7293176B2 (ja) 半導体装置
US10200030B2 (en) Paralleling of switching devices for high power circuits
US20230336169A1 (en) Efficient Switching Circuit
JP7242487B2 (ja) 半導体装置
JP2016059180A (ja) スイッチング電源
JP7337618B2 (ja) 半導体装置
US11290100B2 (en) Semiconductor device
CN112530923B (zh) 半导体装置
US20200091812A1 (en) Semiconductor device
CN111341749B (zh) 半导体模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230308

R150 Certificate of patent or registration of utility model

Ref document number: 7242487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150