JP6376188B2 - イグナイタ - Google Patents

イグナイタ Download PDF

Info

Publication number
JP6376188B2
JP6376188B2 JP2016165699A JP2016165699A JP6376188B2 JP 6376188 B2 JP6376188 B2 JP 6376188B2 JP 2016165699 A JP2016165699 A JP 2016165699A JP 2016165699 A JP2016165699 A JP 2016165699A JP 6376188 B2 JP6376188 B2 JP 6376188B2
Authority
JP
Japan
Prior art keywords
control circuit
protective
semiconductor chip
circuit unit
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016165699A
Other languages
English (en)
Other versions
JP2017089614A (ja
JP2017089614A5 (ja
Inventor
元男 山口
元男 山口
藤行 岩本
藤行 岩本
竹田　俊一
俊一 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to CN201680064496.6A priority Critical patent/CN108350848B/zh
Priority to PCT/JP2016/079967 priority patent/WO2017077814A1/ja
Priority to US15/773,284 priority patent/US10443557B2/en
Priority to DE112016005060.7T priority patent/DE112016005060B4/de
Publication of JP2017089614A publication Critical patent/JP2017089614A/ja
Publication of JP2017089614A5 publication Critical patent/JP2017089614A5/ja
Application granted granted Critical
Publication of JP6376188B2 publication Critical patent/JP6376188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/055—Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P15/00—Electric spark ignition having characteristics not provided for in, or of interest apart from, groups F02P1/00 - F02P13/00 and combined with layout of ignition circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/05—Layout of circuits for control of the magnitude of the current in the ignition coil
    • F02P3/051—Opening or closing the primary coil circuit with semiconductor devices
    • F02P3/053—Opening or closing the primary coil circuit with semiconductor devices using digital techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)

Description

本発明は、点火コイルの一次巻線に接続したスイッチング素子と、該スイッチング素子の動作制御をする制御回路部と、該制御回路部を電気的に保護する保護素子とを備えるイグナイタに関する。
内燃機関の点火プラグを点火するためのイグナイタとして、ＩＧＢＴ等のスイッチング素子と、該スイッチング素子の動作制御をする制御回路部とを備えたものが知られている（下記特許文献１参照）。スイッチング素子は、点火コイルの一次巻線に接続している。また、点火コイルの二次巻線は、上記点火プラグに接続している。上記イグナイタは、制御回路部によってスイッチング素子をオンオフ動作させることにより、二次巻線に高い電圧を発生させ、点火プラグを点火するよう構成されている。
制御回路部には、保護抵抗や保護ツェナーダイオード等の保護素子が接続している。上記保護抵抗は、直流電源と制御回路部との間の電流経路上に設けられている。保護抵抗は、いわゆるロードダンプが発生したときに生じる、エネルギーが大きく、かつ電圧が高いサージを吸収し、このサージから制御回路部を保護する。また、保護ツェナーダイオードは、制御回路部に並列接続されており、直流電源から制御回路部に加わる電圧を一定に保持する。これにより、制御回路部に高い電圧が加わることを抑制し、制御回路部を保護している。これら保護抵抗や保護ツェナーダイオード等の保護素子は、比較的熱定格の大きな素子となるため、上記スイッチング素子や制御回路部とは別体に形成されている。
特開２０１１−７４９０５公報
しかしながら、上記イグナイタは、保護素子を小型化しにくいという問題がある。すなわち、上記保護抵抗は、エネルギーが大きく、かつ電圧が高いサージを吸収したとき、大きな熱が発生する。また、保護ツェナーダイオードも、ツェナー電流が流れたときに大きな熱が発生する。このように、保護素子は発熱量が比較的大きい。そのため、保護素子が自己の発熱によって破損しないように、保護素子の面積を大きく形成し、単位面積当たりの発熱量を小さくする必要がある。したがって、従来のイグナイタは、保護素子を小型化しにくく、イグナイタ全体を小型化しにくい。
また、上記イグナイタは、保護素子をスイッチング素子や制御回路部とは別体に形成してあるため、部品点数が多く、イグナイタの製造コストが上昇しやすい。
本発明は、かかる課題に鑑みてなされたものであり、保護素子を小型化でき、製造コストを低減できるイグナイタを提供しようとするものである。
本発明の第１の態様は、点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４ R ）を備え、
上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオード（５）が並列接続しており、該抵抗保護用ツェナーダイオードは、上記スイッチング素子及び上記保護抵抗と共に上記半導体チップに形成されている、イグナイタ（１）にある。
また、本発明の第２の態様は、点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４ R ）を備え、
上記スイッチング素子はＩＧＢＴ（２０ｉ）であり、上記半導体チップは、素子分離用のフィールド酸化膜（２２）を備え、上記ＩＧＢＴのゲート電極（２３）及び上記保護抵抗はポリシリコンからなり、上記保護抵抗は上記フィールド酸化膜上に形成されており、
上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオードが並列接続しており、該抵抗保護用ツェナーダイオードは上記ポリシリコンからなり、かつ上記フィールド酸化膜上において上記保護抵抗に隣接する位置に形成されている、イグナイタにある。
また、本発明の第３の態様は、点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４ R ）を備え、
上記半導体チップを搭載した半導体チップ用リードフレーム（７ｓ）と、上記制御回路部を搭載した制御回路用リードフレーム（７ｃ）とをさらに備え、上記半導体チップ用リードフレームは上記制御回路用リードフレームよりも厚く形成されている、イグナイタにある。
また、本発明の第４の態様は、点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、上記制御回路部に加わる電圧を一定に保持する保護ツェナーダイオード（４ Z ）を備え、
直流電源から上記半導体チップに加えられる印加電圧（Ｖ S ）を検出するための電圧検出用抵抗（６）と、上記印加電圧が予め定められた値より高くなった場合に上記スイッチング素子を強制的にオフする過電圧保護回路（３１）とを備える、イグナイタにある。
上記イグナイタでは、上記スイッチング素子と保護素子とを同一の半導体チップに形成してある。
そのため、保護素子を小型化することができる。すなわち、点火コイルのスイッチング素子を形成した上記半導体チップは発熱量が大きいため、該半導体チップは、放熱効率が高い構造とされ、かつ放熱効率が高い環境に設けられる。例えば、スイッチング素子を形成した半導体チップは、放熱効率が高い、厚めのリードフレームに搭載される。そのため、異常時に発生するサージを吸収するための保護素子を上記半導体チップに形成することにより、半導体チップ放熱用のリードフレームを、保護素子の放熱にも利用することができ、保護素子の放熱効率を高めることが可能になる。上述したように、保護素子は発熱量が大きいが、上記半導体チップに搭載することで保護素子の放熱効率を高くでき、保護素子の単位面積当たりの発熱量が高くなることを許容できる。そのため、保護素子を小型化できる。これにより、イグナイタ全体の集積度を高めることが可能になる。
また、上記イグナイタでは、スイッチング素子と保護素子とを同一の半導体チップに形成してあるため、部品点数を低減することができる。そのため、イグナイタの製造コストを低減することができる。
以上のごとく、本態様によれば、保護素子を小型化でき、製造コストを低減できるイグナイタを提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
実施形態１における、イグナイタを含む点火装置の回路図。 実施形態１における、イグナイタの一部透視平面図であって、図３のII矢視図。 図２のIII-III断面図。 図２のIV-IV断面図。 実施形態１における、半導体チップの断面図であって、図６のV-V断面図。 図５のVI矢視図。 実施形態１における、半導体チップの平面図。 実施形態２における、イグナイタを含む点火装置の回路図。 実施形態３における、イグナイタを含む点火装置の回路図。 実施形態４における、イグナイタを含む点火装置の回路図。 実施形態５における、イグナイタを含む点火装置の回路図。 実施形態５における、イグナイタの一部透視平面図。 実施形態５における、半導体チップの平面図。 図１３の要部拡大図。 図１４のXV-XV断面図。 実施形態６における、イグナイタを含む点火装置の回路図。 実施形態７における、イグナイタを含む点火装置の回路図。 実施形態８における、イグナイタを含む点火装置の回路図。 実施形態９における、イグナイタを含む点火装置の回路図。 実施形態１０における、イグナイタを含む点火装置の回路図。 実施形態１０における、イグナイタの一部透視平面図。 実施形態１１における、イグナイタを含む点火装置の回路図。 比較形態における、イグナイタを含む点火装置の回路図。 比較形態における、イグナイタの一部透視平面図。
上記イグナイタは、自動車のエンジンの点火プラグに点火するための、車載用イグナイタとすることができる。
（実施形態１）
上記イグナイタに係る実施形態について、図１〜図７を用いて説明する。図１に示すごとく、本形態のイグナイタ１は、スイッチング素子２０と、制御回路部３と、保護素子４とを備える。スイッチング素子２０は、点火コイル１０の一次巻線１１に接続されている。制御回路部３は、スイッチング素子２０の動作制御をする。保護素子４は、制御回路部３を電気的に保護する。本形態の保護素子４は、抵抗（保護抵抗４R）である。保護抵抗４Rは、直流電源１３から制御回路部３への電流経路８上に設けられている。直流電源１３から制御回路部３へ、保護抵抗４Rを介して電力を供給している。
図５、図７に示すごとく、スイッチング素子２０と保護素子４（保護抵抗４R）とは、同一の半導体チップ２に形成されている。
本形態のイグナイタ１は、自動車のエンジンの点火プラグに点火するための、車載用イグナイタである。図１に示すごとく、本形態のスイッチング素子２０は、ＩＧＢＴ２０ｉである。スイッチング素子２０のコレクタ端子Ｃは点火コイル１０の一次巻線１１に接続している。点火コイル１０の二次巻線１２は、点火プラグ１４に接続している。
スイッチング素子２０のゲート端子Ｇは、制御回路部３に接続している。また、スイッチング素子２０のエミッタ端子Ｅは、後述する制御回路用リードフレーム７ｃに接続している。制御回路用リードフレーム７ｃは、グランドに接続している。
直流電源１３と制御回路部３とは、電源用リードフレーム７ｂを介して電気的に接続されている。本形態の制御回路部３は、いわゆるモノリシックＩＣ（monolithic IC）である。また、保護抵抗４Rの２つの端子４１，４２のうち、一方の端子４１は電源用リードフレーム７ｂに接続し、他方の端子４２は、制御回路部３内の電源ライン３８に接続している。電源ライン３８とグランドとの間には、サージ保護回路３９が設けられている。サージ保護回路３９は、ツェナーダイオード（図示しない）やＭＯＳトランジスタ等によって構成されている。サージ保護回路３９は、後述するＥＳＤ等の高周波サージが入力端子７１に加わった場合に、電源ライン３８の電圧をクランプする。このクランプ電圧は、電源ライン３８に加えることが可能な最大電圧よりも低い値、例えば４０Ｖ程度に設定されている。
ロードダンプが発生すると、電圧が１００Ｖ程度のサージが生じる。このサージは、数１００ｍｓ程度の、比較的長い時間続く。したがって、ロードダンプによって発生したサージは、エネルギーが比較的高い。保護抵抗４Rは、このサージ（以下、エネルギーサージとも記す）から制御回路部３を保護している。
また、電源用リードフレーム７ｂの入力端子７１には、ＥＳＤ等の高周波サージが加わることがある。高周波サージは電圧が数十ｋＶと高いが、ｎｓオーダー程度の短い時間しか続かない。そのため、高周波サージのエネルギーは比較的小さい。しかし、数十ｋＶの電圧が保護抵抗４Rに直接加わると、保護抵抗４Rが破損するおそれがある。そのため本形態では、保護抵抗４Rに抵抗保護用ツェナーダイオード５を並列接続してある。抵抗保護用ツェナーダイオード５の降伏電圧は、保護抵抗４Rの絶縁耐圧よりも低い値、例えば５００Ｖ程度に設定されている。高周波サージが加わると、抵抗保護用ツェナーダイオード５が降伏する。これにより、保護抵抗４Rに、絶縁耐圧よりも高い電圧が加わることを防止している。また、抵抗保護用ツェナーダイオード５が降伏すると、サージ保護回路３９により、電源ライン３８の電圧がクランプされる。これにより、電源ライン３８に、サージ保護回路３９のクランプ電圧よりも高い電圧が加わることを防止している。
また、本形態では、電源用リードフレーム７ｂと制御回路用リードフレーム７ｃとの間に、コンデンサ１６を設けてある。このコンデンサ１６によって、高周波サージの一部を吸収している。
また、図１に示すごとく、制御回路部３はＩＧＮ端子７３に接続している。このＩＧＮ端子７３を介して、図示しないＥＣＵから、制御回路部３に点火信号ＳIGNが入力される。点火信号ＳIGNが入力されるとスイッチング素子２０がオンし、一次巻線１１に電流が流れる。また、点火信号ＳIGNが停止すると、スイッチング素子２０がオフし、一次巻線１１の電流が遮断される。このとき二次巻線１２に発生する高電圧を利用して、点火プラグ１４を点火している。
次に、図２〜図４を用いて、イグナイタ１の立体的な構造について説明する。図２に示すごとく、イグナイタ１は、半導体チップ２を搭載した半導体チップ用リードフレーム７ｓと、制御回路部３を搭載した制御回路用リードフレーム７ｃと、電源用リードフレーム７ｂと、ＩＧＮ端子７３とを備える。電源用リードフレーム７ｂは直流電源１３の正電極に接続している。また、制御回路用リードフレーム７ｃはグランドに接続している。電源用リードフレーム７ｂと半導体チップ用リードフレーム７ｓとに、点火コイル１０の一次巻線１１が接続している。また、電源用リードフレーム７ｂと制御回路用リードフレーム７ｃとの間に、コンデンサ１６が設けられている。これらのリードフレーム７ｓ，７ｂ，７ｃ、半導体チップ２等は、樹脂製の封止部材１５によって封止されている。
図３、図４に示すごとく、半導体チップ用リードフレーム７ｓは、制御回路用リードフレーム７ｃよりも厚く形成されている。これにより、半導体チップ２から発生する熱を半導体チップ用リードフレーム７ｓによって吸収し、半導体チップ２の放熱効率を高めている。このように、半導体チップ２は、放熱効率が高い環境に配されており、半導体チップ用リードフレーム７ｓへ容易に放熱できるようにされている。
次に、半導体チップ２の構造について説明する。図５に示すごとく、半導体チップ２は、シリコン基板２４と、該シリコン基板２４上に形成されたゲート電極２３と、配線層２９と、保護膜２５とを備える。シリコン基板２４には、ｐ、ｎ等の不純物拡散層が形成されている。また、ゲート電極２３の下にはチャネル２６が形成されている。ゲート電極２３に電圧を加えるとチャネル２６が反転し、スイッチング素子２０（ＩＧＢＴ２０ｉ）がオンになる。
半導体チップ２には、素子分離用のフィールド酸化膜２２が形成されている。フィールド酸化膜２２は、図７に示すごとく、スイッチング素子２０を形成した領域である素子領域２１を取り囲むように、枠状に形成されている。図５に示すごとく、このフィールド酸化膜２２上に、保護抵抗４R及び抵抗保護用ツェナーダイオード５を形成してある。ゲート電極２３、保護抵抗４R、抵抗保護用ツェナーダイオード５は、それぞれポリシリコンからなる。すなわち本形態では、半導体チップ２の製造時に、ポリシリコン層を成膜形成し、このポリシリコン層を所定のパターンにエッチング加工することにより、ゲート電極２３、保護抵抗４R、抵抗保護用ツェナーダイオード５を形成している。ゲート電極２３及び保護抵抗４Rには、Ｐ型又はＮ型の不純物が、所定濃度添加されている。
図６に示すごとく、抵抗保護用ツェナーダイオード５は、保護抵抗４Rに隣り合う位置に形成されている。保護抵抗４Rと抵抗保護用ツェナーダイオード５とは、配線２９１によって並列接続されている。配線２９１は、ワイヤ１７（図２参照）を接続するためのパッドを兼ねている。上記ワイヤ１７を介して、配線２９１を、電源用リードフレーム７ｂや制御回路部３に接続してある。
また、図６に示すごとく、本形態では、ポリシリコンにＰ型の不純物とＮ型の不純物を交互に添加することにより、互いに直列接続された複数の小ツェナーダイオード５０を形成している。このように複数の小ツェナーダイオード５０を形成することにより、上述したように、抵抗保護用ツェナーダイオード５全体の降伏電圧を５００Ｖ程度に調整している。
また、図５に示すごとく、シリコン基板２４と半導体チップ用リードフレーム７ｓとの間には、はんだ層２７が介在している。半導体チップ２から発生した熱は、はんだ層２７を介して、半導体チップ用リードフレーム７ｓに伝導する。
次に、制御回路部３の構成について説明する。図１に示すごとく、制御回路部３は、上記電源ライン３８、サージ保護回路３９の他に、過電圧保護回路３１、サーマルシャット式ロック防止回路３２、フィルタ回路３３、ドライブ回路３４、過電流保護回路３５等を備える。フィルタ回路３３は、点火信号ＳIGNに含まれるノイズを除去している。ドライブ回路３４は、点火信号ＳIGNの電圧を増幅する。過電圧保護回路３１は、スイッチング素子２０を過電圧から保護している。
また、サーマルシャット式ロック防止回路３２は、半導体チップ２に形成された感温ダイオード２９２に接続している。サーマルシャット式ロック防止回路３２は、半導体チップ２の温度が所定値を超えた場合に、スイッチング素子２０を強制的にオフする。また、過電流保護回路３５は、半導体チップ２のセンスエミッタＳＥに接続している。このセンスエミッタＳＥを介して、スイッチング素子２０に流れる電流の一部を取り出している。過電流保護回路３５は、スイッチング素子２０に流れる電流が、予め定められた一定の値となるように、スイッチング素子２０を制御している。
次に、本形態の作用効果について説明する。図１、図５に示すごとく、本形態では、スイッチング素子２０と保護素子４（保護抵抗４R）とを同一の半導体チップ２に形成してある。
そのため、保護素子４を小型化することができる。すなわち、スイッチング素子２０を形成した半導体チップ２は発熱量が多いため、該半導体チップ２は、放熱効率が高い構造とされており、かつ放熱効率の高い環境に配されている。例えば図３に示すごとく、半導体チップ２は、放熱効率が高い、厚めのリードフレーム（半導体チップ用リードフレーム７ｓ）に搭載される。そのため、異常時に発生するサージを吸収するための保護素子４を半導体チップ２に形成することにより、保護素子４の放熱効率を高めることが可能になる。上述したように保護素子４は発熱量が大きいが、本形態のイグナイタ１は保護素子４の放熱効率が高いため、保護素子４の単位面積当たりの発熱量が高くなることを許容できる。そのため、保護素子４を小型化できる。
また、本形態では、スイッチング素子２０と保護素子４とを同一の半導体チップ２に形成してあるため、部品点数を低減することができる。そのため、イグナイタ１の製造コストを低減することができる。
また、本形態では、保護素子４として、抵抗からなり、直流電源１３から制御回路部３への電流経路８上に配された保護抵抗４Rを備える。
保護抵抗４Rは、上記エネルギーサージを吸収したときに、特に大きな熱を発生しやすい。そのため、保護抵抗４Rを、放熱効率の高い半導体チップ２上に形成したことによる効果は大きい。
また、図１に示すごとく、本形態では、保護抵抗４Rに、該保護抵抗４Rを保護する抵抗保護用ツェナーダイオード５を並列接続してある。抵抗保護用ツェナーダイオード５の降伏電圧は、保護抵抗４Rの絶縁耐圧よりも低く設定されている。
このようにすると、ＥＳＤ等の高周波サージが加わった場合に、抵抗保護用ツェナーダイオード５が降伏するため、保護抵抗４Rに絶縁耐圧よりも高い電圧が加わることを抑制できる。そのため、保護抵抗４Rを高周波サージから保護できる。
また、本形態では、直流電源１３に並列接続されたコンデンサ１６を備える。
そのため、このコンデンサ１６によって、高周波サージの一部を吸収することができる。したがって、制御回路部３の耐サージ性をより高めることができる。
図２３、図２４に示すごとく、従来のイグナイタ１では、保護素子４（保護抵抗４R）を、半導体チップ２とは別体に形成していた。そのため、コンデンサ１６等の他の部品をさらに搭載しようとすると、イグナイタ１全体が大型化するという問題があった。これに対して、図１に示すごとく、本形態のように、保護素子４（保護抵抗４R）とスイッチング素子２０とを同一の半導体チップ２に形成すれば、部品点数を低減でき、空いたスペースにコンデンサ１６を設けることができる。これにより、イグナイタ１の大型化を抑制しつつ、制御回路部３の耐サージ性をより高めることが可能になる。
また、本形態では、図５に示すごとく、保護抵抗４Rをフィールド酸化膜２２上に形成してある。このようにすると、ＩＧＢＴ２０ｉの素子分離のために形成したフィールド酸化膜２２を、保護抵抗４Rの絶縁に利用することができる。また、フィールド酸化膜２２の膜厚は厚いため、保護抵抗４Rの絶縁耐圧を充分に高めることができる。
また、保護抵抗４Rは、ゲート電極２３と同様に、ポリシリコンによって形成されている。したがって、半導体チップ２の製造時に、ポリシリコン層を形成し、このポリシリコン層をエッチング加工することにより、ゲート電極２３と保護抵抗４Rとを両方とも形成することができる。つまり、保護抵抗４Rを形成するための専用の層を別途形成する必要がない。そのため、半導体チップ２の製造コストを低減できる。
また、本形態では図６に示すごとく、抵抗保護用ツェナーダイオード５を、保護抵抗４Rに隣接する位置に形成してある。そのため、保護抵抗４Rと抵抗保護用ツェナーダイオード５との間隔Ｌを短くすることができ、これらを接続する配線２９１に寄生するインダクタンスを低減できる。したがって、保護抵抗４Rを高周波サージから保護しやすくなる。
また、本形態では、抵抗保護用ツェナーダイオード５を、ゲート電極２３と同様に、ポリシリコンによって形成してある。そのため、抵抗保護用ツェナーダイオード５を形成するための専用の層を形成する必要がなく、半導体チップ２の製造コストを低減できる。
また、図３に示すごとく、本形態のイグナイタ１は、半導体チップ２０を搭載した半導体チップ用リードフレーム７ｓと、制御回路部３を搭載した制御回路用リードフレーム７ｃとを備える。そして、半導体チップ用リードフレーム７ｓを、制御回路用リードフレーム７ｃよりも厚く形成してある。
そのため、半導体チップ用リードフレーム７ｓをヒートシンクとして利用することができ、半導体チップ２０に形成したスイッチング素子２０及び保護抵抗４Rの放熱効率を高めることができる。
以上のごとく、本形態によれば、保護抵抗を小型化でき、製造コストを低減できるイグナイタを提供することができる。
以下の実施形態においては、図面に用いた符号のうち、実施形態１において用いた符号と同一のものは、特に示さない限り、実施形態１と同様の構成要素等を表す。
（実施形態２）
本形態は、図８に示すごとく、コンデンサ１６を設けない例である。本形態では、ＥＳＤ等の高周波サージが加わった場合に、抵抗保護用ツェナーダイオード５のみによって、保護抵抗４Rを高周波サージから保護している。
上記構成にすると、コンデンサ１６を設けないため、部品点数を低減でき、イグナイタ１を小型化することができる。
その他、実施形態１と同様の構成および作用効果を備える。
（実施形態３）
本形態は、図９に示すごとく、抵抗保護用ツェナーダイオード５を設けない例である。本形態では、高周波サージが加わった場合に、コンデンサ１６のみによって、保護抵抗４Rを高周波サージから保護している。
その他、実施形態１と同様の構成および作用効果を備える。
（実施形態４）
本形態は、図１０に示すごとく、半導体チップ２の回路構成を変更した例である。本形態では、抵抗保護用ツェナーダイオード５の一方の端子５１を保護抵抗４Rに接続し、他方の端子５２を、スイッチング素子２０のエミッタ端子Ｅに接続している。高周波サージが加わった場合には、抵抗保護用ツェナーダイオード５が降伏する。その後、高周波サージは、エミッタ端子Ｅ及び制御回路用リードフレーム７ｃを介してグランドに流れる。
その他、実施形態１と同様の構成および作用効果を備える。
(実施形態５)
本形態は、複数種類の保護素子４を設けた例である。図１１に示すごとく、本形態のイグナイタ１は、保護素子４として、保護ツェナーダイオード４Zを備える。保護ツェナーダイオード４Zは、制御回路部３の電源−グランド間に並列接続している。この保護ツェナーダイオード４Zを用いて、制御回路部３に加わる電源電圧を一定に保持している。保護ツェナーダイオード４Zは、半導体チップ２に形成されている。
本形態では、現状の車載バッテリーの電圧（約１２Ｖ）よりも高い電源電圧Ｖbを有する直流電源１３を用いている。電源電圧Ｖbは、例えば５０Ｖ程度である。また、制御回路部３の耐電圧ＶMAXは、電源電圧Ｖbよりも低く、例えば３０Ｖ程度である。保護ツェナーダイオード４Zの降伏電圧ＶZは、制御回路部３の耐電圧ＶMAXよりも低い。すなわち、各電圧の関係は、
Ｖb＞ＶMAX＞ＶZ
となっている。
電源電圧Ｖbをそのまま制御回路部３に加えると、制御回路部３が破損するおそれがあるため、本形態では、保護ツェナーダイオード４Zを用いて、制御回路部３に加わる電圧を降伏電圧ＶZまで低下させている。
図１１、図１２に示すごとく、半導体チップ２は、グランドに接続されたチップ内接地部２８（エミッタ端子Ｅ）を備える。保護ツェナーダイオード４Zの低電位側端子４８は、このチップ内接地部２８に電気接続している。また、保護ツェナーダイオード４Zの高電位側端子４７は、ワイヤ１７を介して、制御回路部３の電源ライン３８に接続している。
図１３、図１５に示すごとく、本形態の半導体チップ２は、実施形態１と同様に、素子分離用のフィールド酸化膜２２を備える。このフィールド酸化膜２２に、保護ツェナーダイオード４Zを形成してある。また、本形態では、実施形態１と同様に、保護抵抗４R及び抵抗保護用ツェナーダイオード５を、フィールド酸化膜２２上に形成してある。
図１５に示すごとく、本形態のスイッチング素子２０は、ＩＧＢＴである。ＩＧＢＴのゲート電極２３は、ポリシリコンからなる。また、保護抵抗４R、保護ツェナーダイオード４Z、抵抗保護用ツェナーダイオード５も、ゲート電極２３と同様に、ポリシリコンからなる。
図１３、図１４に示すごとく、抵抗保護用ツェナーダイオード５と保護抵抗４Rとは、配線２９１によって互いに並列に接続されている。これらの配線２９１は、ワイヤ１７（図１２参照）を接続するためのパッドを兼ねている。２本の配線２９１a，２９１bのうち一方の配線２９１ａは、ワイヤ１７を介して、電源用リードフレーム７ｂ（図１２参照）に接続している。また、他方の配線２９１bは、ワイヤ１７を介して、制御回路部３に接続している。
図１４に示すごとく、抵抗保護用ツェナーダイオード５は、実施形態１と同様に、互いに直列に接続された複数の小ツェナーダイオード５０からなる。抵抗保護用ツェナーダイオード５は、ポリシリコンに、Ｎ型の不純物とＰ型の不純物とを交互に添加することにより形成されている。また、保護ツェナーダイオード４Zも同様に、互いに直列に接続された複数の小ツェナーダイオード４０からなる。
図１３、図１４に示すごとく、保護ツェナーダイオード４Zは、保護抵抗４R及び抵抗保護用ツェナーダイオード５の長手方向（Ｙ方向）に直交する方向（Ｘ方向）に、電流が流れるよう構成されている。すなわち、保護ツェナーダイオード４Zの小ツェナーダイオード４０は、上記長手方向（Ｙ方向）に直交する方向（Ｘ方向）に積層されている。また、Ｙ方向における保護ツェナーダイオード４Zの長さＬZは、保護抵抗４R及び抵抗保護用ツェナーダイオード５のＹ方向長さと略等しい。すなわち、本形態では、保護ツェナーダイオード４Zの横幅ＬZを長く形成してある。これにより、保護ツェナーダイオード４Zの電気抵抗を低減している。
図１４、図１５に示すごとく、保護ツェナーダイオード４Zの高電位側端子４７は、配線２９１bに接続している。この配線２９１bを介して、保護ツェナーダイオード４Zを、保護抵抗４R、抵抗保護用ツェナーダイオード５、制御回路部３に電気接続してある。また、保護ツェナーダイオード４Zの低電位側端子４８は、ＩＧＢＴ２０ｉの配線層２９に接続している。配線層２９は、ＩＧＢＴ２０ｉのエミッタ拡散層２４９に接続している。また、配線層２９は、図１２、図１３に示すごとく、チップ内接地部２８（エミッタ端子Ｅ）に接続している。チップ内接地部２８は、ワイヤ１７及び制御回路用リードフレーム７ｃを介して、グランドに接続している。このように本形態では、保護ツェナーダイオード４Zの低電位側端子４８を、配線層２９、チップ内接地部２８、ワイヤ１７、制御回路用リードフレーム７ｃを介して、グランドに接続している。
一方、図１１に示すごとく、本形態の制御回路部３は、実施形態１と同様に、過電圧保護回路３１を備える。過電圧保護回路３１は、直流電源１３から半導体チップ２に加えられる印加電圧ＶSが何らかの原因で上昇した場合、スイッチング素子２０を強制的にオフする。例えば、ロードダンプが発生した場合、１００Ｖ程度のサージが発生し、印加電圧ＶSが上昇する。このときスイッチング素子２０がオンになっていると、スイッチング素子２０に大きな電流が流れ、発熱してスイッチング素子２０が破損する可能性が考えられる。そのため、この場合、過電圧保護回路３１によって、スイッチング素子２０を強制的にオフしている。
上述したように、本形態では、保護ツェナーダイオード４Zを用いて、制御回路部３に加わる電圧を一定に保持している。そのため、サージが発生し、印加電圧ＶSが上昇しても、制御回路部３の電源ライン３８の電圧は一定に保持される。したがって、過電圧保護回路３１を用いて電源ライン３８の電圧を測定しても、印加電圧ＶSが上昇したか否かを検出できない。そのため本形態では、印加電圧ＶSを検出するための電圧検出用抵抗６を設けている。
より詳しくは、本形態では、２個の電圧検出用抵抗６（６ａ，６ｂ）を設けてある。これら２個の電圧検出用抵抗６ａ，６ｂの接続点６９に、過電圧保護回路３１を接続してある。すなわち、上記２個の電圧検出用抵抗６ａ，６ｂによって印加電圧ＶSを分圧し、その分圧値ＶS’を過電圧保護回路３１によって測定している。過電圧保護回路３１は、分圧値ＶS’が予め定められた上限値よりも高くなった場合に、スイッチング素子２０を強制的にオフする。これにより、スイッチング素子２０を保護している。
また、図１１〜図１４に示すごとく、本形態では、電圧検出用抵抗６を半導体チップ２に形成してある。電圧検出用抵抗６は、例えば、上記ポリシリコンによって形成することができる。また、電圧検出用抵抗６は、保護ツェナーダイオード４Z等と共に、上記フィールド酸化膜２２上に形成することができる。
本形態の作用効果について説明する。図１１に示すごとく、本形態のイグナイタ１は、保護素子４として、制御回路部３に加わる電圧を一定に保持する保護ツェナーダイオード４Zを備える。そして、この保護ツェナーダイオード４Zを、上記半導体チップ２に形成してある。
保護ツェナーダイオード４Zは、降伏電流が流れたときに大きな熱が発生しやすい。また、半導体チップ２は、上述したように、放熱効率が高い環境に配される。例えば、半導体チップ２は、厚いリードフレーム７ｓ上に配されている。そのため、保護ツェナーダイオード４Zを半導体チップ２上に形成すれば、半導体チップ放熱用のリードフレーム７ｓを、保護ツェナーダイオード４Zの放熱にも利用することができ、保護ツェナーダイオード４Zの放熱効率を高くすることができる。したがって、保護ツェナーダイオード４Zの単位面積当たりの発熱量が高くなることを許容できる。そのため、保護ツェナーダイオード４Zを小型化することができ、イグナイタ１を小型化できる。
また、図１５に示すごとく、本形態の保護ツェナーダイオード４Zは、フィールド酸化膜２２上に形成されている。
そのため、保護ツェナーダイオード４Zの絶縁耐圧を充分に確保することができる。
また、本形態では、スイッチング素子２０（ＩＧＢＴ２０ｉ）のゲート電極２３及び保護ツェナーダイオード４Zを、ポリシリコンにより形成してある。
そのため、半導体チップ２を製造する際、ポリシリコン層を成膜形成し、所定のパターンにエッチング加工することにより、ゲート電極２３と保護ツェナーダイオード４Zとを両方とも形成することができる。したがって、保護ツェナーダイオード４Zを形成するための専用の層を形成する必要がなく、半導体チップ２の製造コストを低減することができる。
また、上記保護ツェナーダイオード４Zの降伏電圧Ｖzは、制御回路部３の耐電圧ＶMAXよりも低い。
そのため、制御回路部３を確実に保護することができる。
また、本形態では、直流電源１３の電源電圧Ｖbを、保護ツェナーダイオード４Zの降伏電圧ＶZまで下げて、制御回路部３に加えている。そのため、制御回路部３の耐電圧ＶMAXよりも高い電源電圧Ｖbを有する直流電源１３を用いることが可能になる。また、イグナイタ１の開発時に、制御回路部３を変更せず、電源電圧Ｖbのみを変更することができる。そのため、制御回路部３を複数種類のイグナイタ１に渡って使用でき、制御回路部３の汎用性を高めることができる。
また、図１２、図１３に示すごとく、本形態の半導体チップ２は、グランドに接続されたチップ内接地部２８（エミッタ端子Ｅ）を備える。このチップ内接地部２８に、上記保護ツェナーダイオード４Zの低電位側端子４８を電気接続してある。
そのため、イグナイタ１の製造コストを低減できる。すなわち、例えば、制御回路部３内に、グランドに接続された部分を形成し（図２１参照）、この部分と低電位側端子４８とをワイヤ１７によって接続することも可能であるが、この場合、低電位側端子４８をグランドに接続するための専用のワイヤ１７が必要となり、イグナイタ１の製造コストが増加しやすい。これに対して、本形態のように、低電位側端子４８をチップ内接地部２８に接続すれば、専用のワイヤ１７を用いることなく、低電位側端子４８をグランドに電気接続できる。そのため、イグナイタ１の製造コストを低減できる。
また、図１１に示すごとく、本形態の制御回路部３は、直流電源１３から半導体チップ２に加えられる印加電圧ＶSを検出するための電圧検出用抵抗６を備える。
そのため、本形態のように、保護ツェナーダイオード４Zによって制御回路部３に加わる電圧が一定に保持される場合でも、制御回路部３内に形成した過電圧保護回路３１によって、印加電圧ＶSを測定することができる。したがって、印加電圧ＶSが予め定められた値よりも高くなった場合、過電圧保護回路３１によってスイッチング素子２０を強制的にオフでき、スイッチング素子２０を保護することができる。
また、本形態では、電圧検出用抵抗６を半導体チップ２に形成してある。
そのため、部品点数を低減することができ、イグナイタ１の製造コストを低減することができる。
その他、実施形態１と同様の構成および作用効果を備える。
（実施形態６）
本形態は、電圧検出用抵抗６の配置位置を変更した例である。図１６に示すごとく、本形態のイグナイタ１は、実施形態５と同様に、２個の電圧検出用抵抗６ａ，６ｂを備える。これら２個の電圧検出用抵抗６ａ，６ｂの接続点６９に、過電圧保護回路３１が接続している。過電圧保護回路３１は、電圧検出用抵抗６ａ，６ｂによる、印加電圧ＶSの分圧値ＶS’を測定する。そして、この分圧値ＶS’が予め定められた値より高くなった場合は、スイッチング素子２０を強制的にオフするよう構成されている。また、本形態では、電圧検出用抵抗６ａ，６ｂを、半導体チップ２とは別体に形成してある。
本形態の作用効果について説明する。上述したように、本形態では、電圧検出用抵抗６ａ，６ｂを、半導体チップ２とは別体に形成してある。そのため、半導体チップ２の構成を簡素にすることができる。したがって、半導体チップ２の面積を小さくすることができ、半導体チップ２の製造コストを低減できる。
その他、実施形態５と同様の構成および作用効果を備える。
（実施形態７）
本形態は、複数の保護素子４（４R，４Z）のうち、一部の保護素子４のみ半導体チップ２に形成した例である。図１７に示すごとく、本形態のイグナイタ１は、保護抵抗４Rと保護ツェナーダイオード４Zとの、２つの保護素子４を備える。これら２つの保護素子４（４R，４Z）のうち、一方の保護素子４（保護抵抗４R）は、半導体チップ２とは別体に形成してある。また、他方の保護素子４（保護ツェナーダイオード４Z）は、半導体チップ２に形成してある。
その他、実施形態５と同様の構成および作用効果を備える。
なお、本形態では、２つの保護素子４（４R，４Z）のうち、保護ツェナーダイオード４Zのみ半導体チップ２に形成したが、本発明はこれに限るものではない。すなわち、保護ツェナーダイオード４Zを半導体チップ２とは別体に形成し、保護抵抗４Rを半導体チップ２に形成してもよい。
（実施形態８）
本形態は、図１８に示すごとく、コンデンサ１６を設けない例である。本形態では、半導体チップ２に、保護抵抗４Rと、抵抗保護用ツェナーダイオード５と、保護ツェナーダイオード４Zとを形成してある。本形態では、ＥＳＤ等の高周波サージが加わった場合に、抵抗保護用ツェナーダイオード５のみによって、保護抵抗４Rを高周波サージから保護している。
上記構成にすると、コンデンサ１６を設けないため、部品点数を低減でき、イグナイタ１を小型化することができる。
その他、実施形態５と同様の構成および作用効果を備える。
（実施形態９）
本形態は、図１９に示すごとく、抵抗保護用ツェナーダイオード５を設けない例である。半導体チップ２には、保護抵抗４Rと保護ツェナーダイオード４Zとが形成されている。本形態では、高周波サージが加わった場合に、コンデンサ１６のみによって、保護抵抗４Rを高周波サージから保護している。
その他、実施形態１と同様の構成および作用効果を備える。
（実施形態１０）
本形態は、保護ツェナーダイオード４Zとグランドとの接続方法を変更した例である。図２０、図２１に示すごとく、本形態の制御回路部３は、グランドに接続された制御回路内接地部３６を備える。この制御回路内接地部３６に、保護ツェナーダイオード４Zの低電位側端子４８を接続してある。図２１に示すごとく、低電位側端子４８は、ワイヤ１７を介して、制御回路内接地部３６に接続している。
本形態の作用効果について説明する。図２１に示すごとく、本形態の構成を採用すると、保護ツェナーダイオード４Zを制御回路部３に直接接続できる。そのため、保護ツェナーダイオード４Zから制御回路部３までの電流経路を短くすることができ、この電流経路に寄生する抵抗やインダクタンスを低減できる。したがって、保護ツェナーダイオード４Zによって、制御回路部３に加わる電圧を、正確な値に保持しやすい。
その他、実施形態１と同様の構成および作用効果を備える。
（実施形態１１）
本形態は、図２２に示すごとく、半導体チップ２の回路構成を変更した例である。本形態では実施形態５と同様に、半導体チップ２に、保護抵抗４Rと、抵抗保護用ツェナーダイオード５と、保護ツェナーダイオード４Zとを形成してある。また、抵抗保護用ツェナーダイオード５の一方の端子５１を保護抵抗４Rに接続し、他方の端子５２を、スイッチング素子２０のエミッタ端子Ｅ（チップ内接地部２８）に接続している。高周波サージが加わった場合には、抵抗保護用ツェナーダイオード５が降伏する。その後、高周波サージは、エミッタ端子Ｅ及び制御回路用リードフレーム７ｃを介してグランドに流れる。これにより、保護抵抗４Rを高周波サージから保護している。
その他、実施形態５と同様の構成及び作用効果を備える。
１ イグナイタ
１０ 点火コイル
１１ 一次巻線
２ 半導体チップ
２０ スイッチング素子
３ 制御回路部
４ 保護素子

Claims (12)

  1. 点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
    該スイッチング素子の動作制御をする制御回路部（３）と、
    該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
    上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
    上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４ R ）を備え、
    上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオード（５）が並列接続しており、該抵抗保護用ツェナーダイオードは、上記スイッチング素子及び上記保護抵抗と共に上記半導体チップに形成されている、イグナイタ（１）。
  2. 点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
    該スイッチング素子の動作制御をする制御回路部（３）と、
    該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
    上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
    上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４ R ）を備え、
    上記スイッチング素子はＩＧＢＴ（２０ｉ）であり、上記半導体チップは、素子分離用のフィールド酸化膜（２２）を備え、上記ＩＧＢＴのゲート電極（２３）及び上記保護抵抗はポリシリコンからなり、上記保護抵抗は上記フィールド酸化膜上に形成されており、
    上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオードが並列接続しており、該抵抗保護用ツェナーダイオードは上記ポリシリコンからなり、かつ上記フィールド酸化膜上において上記保護抵抗に隣接する位置に形成されている、イグナイタ。
  3. 点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
    該スイッチング素子の動作制御をする制御回路部（３）と、
    該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
    上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
    上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４ R ）を備え、
    上記半導体チップを搭載した半導体チップ用リードフレーム（７ｓ）と、上記制御回路部を搭載した制御回路用リードフレーム（７ｃ）とをさらに備え、上記半導体チップ用リードフレームは上記制御回路用リードフレームよりも厚く形成されている、イグナイタ。
  4. 点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
    該スイッチング素子の動作制御をする制御回路部（３）と、
    該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
    上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
    上記保護素子として、上記制御回路部に加わる電圧を一定に保持する保護ツェナーダイオード（４ Z ）を備え、
    直流電源から上記半導体チップに加えられる印加電圧（Ｖ S ）を検出するための電圧検出用抵抗（６）と、上記印加電圧が予め定められた値より高くなった場合に上記スイッチング素子を強制的にオフする過電圧保護回路（３１）とを備える、イグナイタ。
  5. 上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４ R ）をさらに備える、請求項４に記載のイグナイタ。
  6. 上記直流電源に並列接続されるコンデンサ（１６）を備える、請求項１、２、３、５のいずれか一項に記載のイグナイタ。
  7. 上記スイッチング素子はＩＧＢＴ（２０ｉ）であり、上記半導体チップは、素子分離用のフィールド酸化膜（２２）を備え、上記ＩＧＢＴのゲート電極（２３）及び上記保護抵抗はポリシリコンからなり、上記保護抵抗は上記フィールド酸化膜上に形成されている、請求項１又は３に記載のイグナイタ。
  8. 上記スイッチング素子はＩＧＢＴであり、上記半導体チップは、素子分離用のフィールド酸化膜を備え、上記ＩＧＢＴのゲート電極及び上記保護ツェナーダイオードはポリシリコンからなり、上記保護ツェナーダイオードは上記フィールド酸化膜上に形成されている、請求項４に記載のイグナイタ。
  9. 上記半導体チップは、グランドに接続されたチップ内接地部（２８）を備え、上記保護ツェナーダイオードの低電位側端子（４８）を上記チップ内接地部に電気接続してある、請求項４又は８に記載のイグナイタ。
  10. 上記制御回路部は、グランドに接続された制御回路内接地部（３６）を備え、上記保護ツェナーダイオードの低電位側端子を上記制御回路内接地部に電気接続してある、請求項４又は８に記載のイグナイタ。
  11. 上記電圧検出用抵抗は上記半導体チップに形成されている、請求項４、８〜１０のいずれか一項に記載のイグナイタ。
  12. 上記電圧検出用抵抗は、上記半導体チップとは別体に設けられている、請求項４、８〜１０のいずれか一項に記載のイグナイタ。
JP2016165699A 2015-11-04 2016-08-26 イグナイタ Active JP6376188B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201680064496.6A CN108350848B (zh) 2015-11-04 2016-10-07 点火器
PCT/JP2016/079967 WO2017077814A1 (ja) 2015-11-04 2016-10-07 イグナイタ
US15/773,284 US10443557B2 (en) 2015-11-04 2016-10-07 Igniter
DE112016005060.7T DE112016005060B4 (de) 2015-11-04 2016-10-07 Zündvorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015216898 2015-11-04
JP2015216898 2015-11-04

Publications (3)

Publication Number Publication Date
JP2017089614A JP2017089614A (ja) 2017-05-25
JP2017089614A5 JP2017089614A5 (ja) 2018-02-15
JP6376188B2 true JP6376188B2 (ja) 2018-08-22

Family

ID=58767488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016165699A Active JP6376188B2 (ja) 2015-11-04 2016-08-26 イグナイタ

Country Status (4)

Country Link
US (1) US10443557B2 (ja)
JP (1) JP6376188B2 (ja)
CN (1) CN108350848B (ja)
DE (1) DE112016005060B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10907607B2 (en) * 2019-04-24 2021-02-02 Semiconductor Components Industries, Llc Circuit and method for controlling a coil current during a soft shut down
JP2021136241A (ja) 2020-02-21 2021-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2022239695A1 (ja) * 2021-05-13 2022-11-17

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2339896B2 (de) * 1973-08-07 1977-12-08 Robert Bosch Gmbh, 7000 Stuttgart Zuendeinrichtung fuer brennkraftmaschinen
JPS5278186A (en) 1975-12-24 1977-07-01 Seiko Instr & Electronics Ltd Slicing machine
JPS62152077U (ja) * 1986-03-19 1987-09-26
JPS62291475A (ja) * 1986-06-11 1987-12-18 Mitsubishi Electric Corp 内燃機関停止装置
JPH0427170U (ja) * 1990-06-29 1992-03-04
JPH0427170A (ja) 1990-05-23 1992-01-30 Ricoh Co Ltd 光起電力素子
JP3194680B2 (ja) 1994-12-15 2001-07-30 三菱電機株式会社 内燃機関の失火検出装置
JP3205247B2 (ja) * 1996-02-23 2001-09-04 株式会社日立製作所 内燃機関用点火装置
US5992401A (en) * 1997-09-10 1999-11-30 Outboard Marine Corporation Capacitive discharge ignition for an internal combustion engine
JP3484123B2 (ja) * 2000-01-12 2004-01-06 株式会社日立製作所 内燃機関用点火装置
DE10062892A1 (de) * 2000-12-16 2002-07-11 Bosch Gmbh Robert Zündeinrichtung für Brennkraftmaschinen
JP3762231B2 (ja) * 2001-02-08 2006-04-05 株式会社日立製作所 内燃機関用点火装置
JP4375146B2 (ja) * 2004-07-13 2009-12-02 株式会社デンソー 点火装置のイグナイタ
JP4924705B2 (ja) 2009-04-15 2012-04-25 株式会社デンソー 内燃機関点火装置
JP5278186B2 (ja) 2009-06-17 2013-09-04 株式会社デンソー 内燃機関点火装置
JP2011074905A (ja) 2009-10-02 2011-04-14 Hanshin Electric Co Ltd 内燃機関用の点火イグナイタ
JP5714280B2 (ja) 2010-09-17 2015-05-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5644541B2 (ja) 2011-01-25 2014-12-24 株式会社デンソー 半導体装置とその製造方法
DE112013004262B4 (de) 2012-08-30 2023-03-30 Fuji Electric Co., Ltd. Zündstift und Verbrennungsmotor-Zündvorrichtung
JP5884694B2 (ja) 2012-09-20 2016-03-15 株式会社デンソー 半導体装置
JP6282008B2 (ja) 2014-05-20 2018-02-21 株式会社松本義肢製作所 四足動物用首ホールドカラー
JP2016165699A (ja) 2015-03-10 2016-09-15 株式会社ガイアテック 洗浄廃水処理用プール、それを使用した洗浄廃水処理装置および洗浄廃水の処理方法
JP6565244B2 (ja) 2015-03-20 2019-08-28 富士電機株式会社 イグナイタ用半導体装置、イグナイタシステム及び点火コイルユニット
JP6610073B2 (ja) * 2015-08-07 2019-11-27 株式会社デンソー 点火装置

Also Published As

Publication number Publication date
CN108350848B (zh) 2020-06-05
US10443557B2 (en) 2019-10-15
US20180320652A1 (en) 2018-11-08
DE112016005060T5 (de) 2018-07-19
DE112016005060B4 (de) 2023-07-13
CN108350848A (zh) 2018-07-31
JP2017089614A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
US7750439B2 (en) ESD protection device
US9013848B2 (en) Active clamp protection circuit for power semiconductor device for high frequency switching
US9644596B2 (en) Igniter, igniter control method, and internal combustion engine ignition apparatus
JP6376188B2 (ja) イグナイタ
CN107958929A (zh) 半导体装置
CN107204365B (zh) 开关装置以及点火装置
JP7024277B2 (ja) 半導体装置
JP5943037B2 (ja) 半導体装置
CN107431042B (zh) 具有片上噪声保护电路的半导体芯片
JP6690161B2 (ja) デバイスおよびデバイス製造方法
JP5773558B2 (ja) 制御回路を備える半導体装置
WO2017077814A1 (ja) イグナイタ
US10366976B2 (en) Semiconductor device
JP6665478B2 (ja) 半導体装置
JP4375146B2 (ja) 点火装置のイグナイタ
JP5125899B2 (ja) 内燃機関用点火装置
JP4380215B2 (ja) 制御ｉｃ
JP2001244463A (ja) 半導体装置
US20080151448A1 (en) Load driver circuit and ignition device using the same
JP6521179B2 (ja) 半導体装置、内燃機関用点火装置及び内燃機関システム
JP2022082883A (ja) 半導体装置
JP2011074905A (ja) 内燃機関用の点火イグナイタ
JP2019074043A (ja) 半導体装置
JP2009144562A (ja) イグナイタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R151 Written notification of patent or utility model registration

Ref document number: 6376188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250