JP6334342B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6334342B2
JP6334342B2 JP2014188532A JP2014188532A JP6334342B2 JP 6334342 B2 JP6334342 B2 JP 6334342B2 JP 2014188532 A JP2014188532 A JP 2014188532A JP 2014188532 A JP2014188532 A JP 2014188532A JP 6334342 B2 JP6334342 B2 JP 6334342B2
Authority
JP
Japan
Prior art keywords
semiconductor device
external connection
housing
connection terminal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014188532A
Other languages
English (en)
Other versions
JP2016062704A (ja
Inventor
宏貴 佐藤
宏貴 佐藤
向田 秀子
秀子 向田
明子 藤巻
明子 藤巻
慧至 築山
慧至 築山
尾山 勝彦
勝彦 尾山
善幸 小坂
善幸 小坂
渡辺 章雄
章雄 渡辺
志郎 原嶋
志郎 原嶋
浩祐 安達
浩祐 安達
永悟 松浦
永悟 松浦
量平 山口
量平 山口
雅之 土肥
雅之 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2014188532A priority Critical patent/JP6334342B2/ja
Priority to CN201510096597.9A priority patent/CN105990257B/zh
Priority to TW104106910A priority patent/TWI545850B/zh
Publication of JP2016062704A publication Critical patent/JP2016062704A/ja
Application granted granted Critical
Publication of JP6334342B2 publication Critical patent/JP6334342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

実施形態の発明は、半導体装置に関する。
コンピュータ等の情報機器と周辺機器とを接続する際の接続規格の一つとしてUSB(Universal Serial Bus:USB)が知られている。例えば、オスコネクタ(プラグともいう)およびメスコネクタ(レセプタクルともいう)からなるUSBコネクタにより情報機器と周辺機器とを接続することにより、データの転送が可能になるだけでなく、例えば情報機器から周辺機器の動作に必要な電源を得ることや、USBハブを介して複数の機器を接続することもできる。
USB規格の一つであるUSB3.0では、USB2.0との互換性を保ちながら、USB2.0の10倍以上の転送速度を有する高速転送を行うことが可能である。USB3.0のUSBコネクタでは、USB2.0のUSBコネクタに設けられた4つの接続端子に加え、5つの接続端子が必要になる。接続端子の数が増えると、例えばプラグを具備する半導体装置において、配線基板自体に接続端子の形成スペースを確保することが困難となる。そこで、USB3.0のプラグを具備する半導体装置では、例えば配線基板に接続端子の一部を接合させ、残部を配線基板上に突出させた3次元構造が考えられる。
接続端子の一部を配線基板に接合する場合やプラグ自体を配線基板に接合する場合、例えばSMT(Surface Mount Technology:SMT)等のはんだ接合により接合が行われる。しかしながら、SMT等のはんだ接合は、コストが高いため、はんだ接合箇所が増えるとその分製造コストが高くなってしまう。このように、USBによるデータ転送が可能な半導体装置では、はんだ接合箇所を可能な限り少なくし、安価に製造が可能な構造が求められている。
特開2014−164887号公報
実施形態の発明が解決しようとする課題は、USBによるデータ転送が可能な半導体装置において、はんだ接合箇所の増加を抑制することである。
実施形態の半導体装置は、レセプタクルと接続することによりUSBによるデータ転送が可能な半導体装置であって、開口部を有する筐体と、開口部に挿入され、レセプタクルとの接続が可能な第1の外部接続端子を含む複数の接続パッドを有する配線基板と、配線基板に搭載された半導体チップとを備える回路基板と、開口部の内壁に固着された固着部と、固着部と同一面に設けられレセプタクルとの接続が可能なレセプタクル接続部と、固着部の反対面に設けられ複数の接続パッドの少なくとも一つに電気的に接続された第1のパッド接続部および第2のパッド接続部とを有する第2の外部接続端子と、を具備する。第2の外部接続端子は、突起をさらに有し、突起が埋め込まれるように筐体に固着される。
半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置とレセプタクルとの接続例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の製造方法例を説明するための図である。 半導体装置の製造方法例を説明するための図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の製造方法例を説明するための図である。 半導体装置の製造方法例を説明するための図である。
以下、実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し説明を省略する。
(第1の実施形態)
図1は、レセプタクルと接続することによりUSB3.0によるデータ転送が可能なプラグ一体型の半導体装置の構造例を示す図である。なお、同様の信号を用いる規格であれば、他のUSB規格によるデータ転送が可能な半導体装置として用いてもよい。図1に示す半導体装置1は、筐体11と、筐体11内に設けられた4つの外部接続端子125を有する回路基板12と、5つの外部接続端子13と、を具備する。図1において、便宜のため、筐体11の一部を点線で示し、実線部と点線部との境界を波線で示す。
外部接続端子125としては、電源端子(VBUS)、差動信号である通常転送用のデータ信号のための信号端子(D+、D−)、およびグランド端子(GND)等のUSB2.0またはUSB3.0によるデータ転送に必要な外部接続端子が設けられる。
外部接続端子13としては、グランド端子(GND)、差動信号である高速転送用の送信データ信号のための信号端子(SSTX+、SSTX−)、差動信号である高速転送用の受信データ信号のための信号端子(SSRX+、SSRX−)等のUSB3.0による高速転送に必要な外部接続端子等が設けられる。
さらに、半導体装置1の構造例について図2を参照して説明する。図2は、半導体装置の構造例を示す図である。図2では、一例としてSiP(System in a Package:SiP)である回路基板を具備する半導体装置を図示している。
筐体11は、非貫通穴である開口部110を備える。開口部110の内壁には、凸部111が設けられているが、必ずしも設けなくてもよい。筐体11は、絶縁性を有し、例えばポリ塩化ビニル等の合成樹脂等により形成される。例えば、合成樹脂からなり、溝部を有する複数の筐体部材を溝部が対向するように貼り合わせることにより開口部110を有する筐体11を形成してもよい。
回路基板12は、開口部110に挿入されて固定されている。このとき、回路基板12は、筐体11に接して固定されていてもよい。回路基板12は、例えば互いに対向する第1の面および第2の面を有する配線基板121と、配線基板121の第1の面に搭載されたメモリチップ122と、配線基板121の第1の面に搭載され、配線基板121を介してメモリチップ122に電気的に接続されたコントローラチップ123と、メモリチップ122およびコントローラチップ123を封止する封止樹脂層124と、を具備する。なお、メモリチップ122およびコントローラチップ123に限定されず、他の半導体チップであってもよい。
配線基板121の第1の面は、図2における配線基板121の下面に相当し、第2の面は、図2における配線基板121の上面に相当する。配線基板121は、第1の面に設けられた複数の接続パッドを有し、接続パッドを介してメモリチップ122とコントローラチップ123とが電気的に接続される。また、配線基板121は、第2の面に設けられた外部接続端子125、接続パッド126a、および接続パッド126bを少なくとも含む複数の接続パッドを有する。なお、必ずしも接続パッド126bを設けなくてもよい。第1の面の接続パッドは、例えば配線基板121を貫通するビアを介して第2の面の接続パッドに電気的に接続することができる。配線基板121としては、例えば表面に設けられた接続パッドを備える配線層を有する、ガラスエポキシ等の樹脂基板等を用いることができる。また、メモリチップ122とコントローラチップ123の位置は逆であってもよい。
外部接続端子125は、レセプタクルとの接続が可能な外部接続端子である。外部接続端子125としては、図1に示すUSB2.0またはUSB3.0によるデータ転送に必要な4つの外部接続端子を有する。
接続パッド126aおよび接続パッド126bは、回路基板12と外部接続端子13とを電気的に接続するための接続パッドである。
メモリチップ122は、例えば複数の半導体チップの積層を有し、複数の半導体チップは、接着層を挟んで一部が重畳するように互いに接着される。複数の半導体チップは、ワイヤボンディングによりそれぞれの半導体チップに設けられた電極を接続することにより電気的に接続される。半導体チップとしては、例えばNANDフラッシュメモリ等の記憶素子を有するメモリチップ等を用いることができる。このとき、半導体チップは、メモリセルに加え、デコーダ等を備えていてもよい。
コントローラチップ123は、メモリチップ122に対するデータの書き込みおよびデータの読み出し等の動作を制御する。コントローラチップ123は、半導体チップにより構成され、例えばワイヤボンディングにより半導体チップに設けられた電極パッドと配線基板121に設けられた接続パッドとを接続することにより配線基板121に電気的に接続される。
メモリチップ122およびコントローラチップ123と配線基板121との接続方法としては、ワイヤボンディングに限定されず、フリップチップボンディングやテープオートメーテッドボンディング等のワイヤレスボンディングを用いてもよい。また、配線基板121の第1の面にメモリチップ122とコントローラチップ123とを積層させたTSV(Through Silicon Via:TSV)方式等の3次元実装構造を用いてもよい。
封止樹脂層124は、例えば無機充填材(例えばSiO)を含有する。封止樹脂層124は、例えば上記無機充填材を有機樹脂等と混合した封止樹脂を用いてトランスファモールド法、コンプレッションモールド法、インジェクションモールド法等のモールド法により形成される。
外部接続端子13としては、USB3.0による高速転送に必要な5つの外部接続端子を有する。外部接続端子13は、凸部111に固着された固着部13aと、レセプタクルに接続可能なレセプタクル接続部13bと、接続パッド126aに電気的に接続されたパッド接続部13cと、接続パッド126bに電気的に接続されたパッド接続部13dと、を有する。外部接続端子13は、固着部13aの両側に延在する。
固着部13aは、例えば、インサート成形により筐体11に固着される。インサート成形とは、金型内に挿入した金属部品の周りに樹脂を注入して金属と樹脂を一体化する成形方法である。固着部13aは、突起を有し、突起が凸部111に埋め込まれるように筐体11に固着されることが好ましい。これにより、固着面積を増やすことができるため、固着強度を向上させることができる。
レセプタクル接続部13bは、固着部13aと同一面に設けられる。レセプタクル接続部13bは、上側が凸となる湾曲面を有することが好ましい。また、レセプタクル接続部13bは、ばね性を有することが好ましい。さらに、配線基板121の第2の面を底面としたとき、レセプタクル接続部13bの高さは、パッド接続部13cおよびパッド接続部13dよりも高いことが好ましい。外部接続端子13とレセプタクルとの電気的接続は、外部接続端子13の上面で行われるため、上記構造により、レセプタクルに半導体装置1を挿入した際に、外部接続端子13が押し込まれ、ばね性により元に戻ろうとする力がレセプタの接続端子に向かって加わるため、外部接続端子13との接触強度を高めることができる。
パッド接続部13cおよびパッド接続部13dは、固着部13aの反対面に設けられる。パッド接続部13cは、固着部13aよりも開口部110の浅い位置に設けられ、パッド接続部13dは、固着部13aよりも開口部110の深い位置に設けられる。すなわち、固着部13aの両側に回路基板12と電気的に接続するパッド接続部が設けられる。このとき、筐体11の開口部110の側壁に凸部111を設けることにより、パッド接続部13dは、筐体11および回路基板12により封止される。よって、半導体装置1には、パッド接続部13dを封止する封止領域15が形成される。封止領域15にパッド接続部13dを設けることにより、異物による接続不良が起きにくくなる。なお、パッド接続部13cおよびパッド接続部13dのそれぞれは、少なくとも一つの接続パッドに電気的に接続されていればよい。
外部接続端子13としては、例えば銅合金(例えばベリリウム銅、リン青銅、コバルト銅)やニッケル合金(例えばベリリウムニッケル)等のばね性を付与することが可能な材料を用いることができる。
図2に示す半導体装置とレセプタクルとを接続する例を図3に示す。図3において、レセプタクル4は、筐体16と、配線基体17と、配線基体17に設けられた接続端子18と、接続端子19と、を具備する。接続端子18としては、USB2.0またはUSB3.0によるデータ転送に必要な4つの外部接続端子を有する。接続端子19としては、USB3.0による高速転送に必要な外部接続端子を有する。
図3に示すように、図2に示す半導体装置1をレセプタクル4に挿入すると、接続端子18は外部接続端子125に接触し、接続端子19は外部接続端子13のレセプタクル接続部13bに接触する。これにより、図2に示すプラグ一体型の半導体装置1と、レセプタクル4を具備する情報機器との間でUSBによるデータ転送を行うことができる。
以上のように、本実施形態の半導体装置では、筐体の開口部の内壁に外部接続端子を固着させるため、SMT等のはんだ接合により回路基板と外部接続端子との接合箇所を少なくすることができる。よって、はんだ接合箇所の増加が抑制され、例えば製造コストを低減することができる。
筐体に外部接続端子を固着させる場合、レセプタクルとの接続時に外部接続端子や回路基板に力が加わると外部接続端子がずれやすくなるため、外部接続端子と回路基板との接触不良の蓋然性が高まりやすい。これに対し、本実施形態実施形態の半導体装置では、外部接続端子と回路基板との接続箇所を複数設けることにより、接続不良の発生を抑制することができる。なお、図2では、接続端子と回路基板との接続箇所が2箇所であるが、3箇所以上接続箇所を設けてもよい。
外部接続端子13の構造は、図2に限定されない。半導体装置1の他の構造例を図4に示す。図4に示す半導体装置1は、図2に示す半導体装置1と比較して外部接続端子13の形状が異なる。なお、図4において、図2に示す半導体装置1と同じ構成要素について図2の説明を適宜援用することができる。
図4において、パッド接続部13cは、レセプタクル接続部13bよりも開口部110の深い位置に設けられ、パッド接続部13dは、レセプタクル接続部13bよりも開口部110の浅い位置に設けられる。すなわち、パッド接続部13cとパッド接続部13dとの間にレセプタクル接続部13bが設けられる。パッド接続部13cおよびパッド接続部13dは、一つの接続パッド126aに電気的に接続される。このとき、接続パッド126bを設けなくてもよい。図4に示すように、一つの接続パッドに接続端子との複数の接続箇所を設ける場合であっても、接続強度を高めることができるため、接続不良の発生を抑制することができる。
また、回路基板12の構造は、図2に限定されない。半導体装置の他の構造例を図5に示す。図5では、一例としてPCBA(Printed Circuit Board Assembly:PCBA)である回路基板12を有する半導体装置を図示している。図5に示す半導体装置は、図2に示す半導体装置1と比較して、配線基板121の上面が第1の面であり、配線基板121の第1の面に、外部接続端子125、接続パッド126aが設けられ、さらにメモリチップ122およびコントローラチップ123の代わりに配線基板121の第1の面に搭載された半導体パッケージ127を具備する点が異なる。なお、図5において、図2に示す半導体装置1と同じ構成要素については図2の説明を適宜援用することができる。また、図5に示す半導体装置1において、図4に示す外部接続端子13を設け、接続パッド126bを省略してもよい。
半導体パッケージ127は、リードフレームが配線基板121の第1の面に設けられた接続パッドに電気的に接続される。半導体パッケージ127には、例えばメモリおよびメモリコントローラ等の半導体チップを設けてもよい。図5に示すように、半導体チップとしてリードフレームを具備する半導体パッケージを用い、半導体パッケージ上に封止樹脂層を形成しなくてもよい。また、必ずしもメモリチップおよびコントローラチップを設けなくてもよい。
次に、半導体装置の製造方法例について図6および図7を参照して説明する。図6は、半導体装置の製造方法例を説明するための図であり、図6(A)は平面図であり、図6(B)は、図6(A)における線分X−Yの断面図である。図7は、半導体装置の製造方法例を説明するための図である。なお、ここでは、図2に示す半導体装置の製造方法例を説明するが、図4および図5に示す半導体装置の製造方法例としても適宜援用することができる。
図6(A)および図6(B)に示すように、突起13eを有する櫛歯状の外部接続端子13を、インサート成形により突起13eが埋め込まれるように固着させた筐体部材11aを形成する。突起13eは、例えばバーリング加工を施すことにより形成される。バーリング加工とは、開口を形成し、開口の周縁を立ち上げることで突起を形成する加工方法である。なお、突起13eとして、複数の突起を設けてもよい。突起13eを設けることにより、筐体部材11aとの固着面積が大きくなり、筐体部材11aと外部接続端子13との固着強度を向上させることができる。
次に、プレス等により外部接続端子13の連結部分を分離することにより、櫛歯の歯ごとに外部接続端子13を分離させる。このとき、分離される側の固着部から外部接続端子13の一端までの長さを固着部から外部接続端子13の他端までの長さよりも長くすることにより分離が容易になる。以上の工程により、固着部において外部接続端子13が固着された筐体部材11aを形成することができる。
次に、図7に示すように、配線基板上に半導体チップが形成された回路基板12を準備する。さらに、筐体部材11aと、所望の形状の筐体部材11bとで回路基板12を挟み込みかつ開口部が形成されるように筐体部材11aと筐体部材11bとを貼り合わせ、外部接続端子13と回路基板12の接続パッドとを電気的に接続させ固定する。例えば、接着剤等を用いて筐体部材11aと筐体部材11bとを貼り合わせてもよい。上記工程により、半導体装置を製造することができる。
上記製造方法では、筐体に外部接続端子を固着させるため、SMT等のはんだ接合により回路基板と外部接続端子との接合箇所を少なくすることができる。よって、はんだ接合箇所の増加が抑制され、例えば製造コストを低減することができる。
(第2の実施形態)
図8および図9は、レセプタクルと接続することによりUSBによるデータ転送が可能なプラグ組合せ型の半導体装置の構造例を示す図である。図8は側面方向から見た模式図であり、図9は上面方向から見た模式図である。なお、図8および図9において、便宜のため、一部の構成要素を図示していない。
図8および図9に示す半導体装置2は、筐体21と、回路基板22と、プラグ23と、を具備する。なお、筐体21および回路基板22の説明として図2に示す筐体11および回路基板12の説明を適宜援用することができる。
筐体21は、開口部210を備える。開口部210の内壁には、差込穴24aおよび溝部24bを有する。差込穴24aおよび溝部24bの平面形状は矩形状であるが、これに限定されない。なお、差込穴24aは、貫通穴であってもよい。筐体21は、例えば筐体11に適用可能な材料により形成される。例えば、合成樹脂からなり、溝部を有する複数の筐体部材を溝部を対向させて貼り合わせることにより開口部210を有する筐体21を形成してもよい。
回路基板22は、開口部210に挿入されて固定されている。このとき、差込穴24aの全てに重畳しないように回路基板22を挿入する。なお、回路基板22は、筐体21に接して固定されていてもよい。回路基板12は、例えば互いに対向する第1の面および第2の面を有する配線基板221と、配線基板221の第1の面に搭載されたメモリチップ222と、配線基板221の第1の面に搭載され、配線基板221を介してメモリチップ222に電気的に接続されたコントローラチップ223と、メモリチップ222およびコントローラチップ223を封止する封止樹脂層224と、を具備する。なお、メモリチップ222およびコントローラチップ223に限定されず、他の半導体チップであってもよい。メモリチップ222、コントローラチップ223、および封止樹脂層224は、それぞれ図2に示すメモリチップ122、コントローラチップ123、および封止樹脂層124に相当するため、メモリチップ222、コントローラチップ223、および封止樹脂層224の説明として、メモリチップ122、コントローラチップ123、および封止樹脂層124の説明を適宜援用することができる。また、メモリチップ222とコントローラチップ223の位置は逆であってもよい。
配線基板221は、第1の面に設けられた複数の接続パッドと、第2の面に設けられた接続パッド225を少なくとも含む複数の接続パッドと、を有する。接続パッド225は、回路基板22とプラグ23とを電気的に接続するための接続パッドである。配線基板221の第1の面に設けられた接続パッドを介してメモリチップ222とコントローラチップ223とが電気的に接続される。また、第1の面の接続パッドは、例えば配線基板221を貫通するビアを介して第2の面の接続パッドに電気的に接続することができる。配線基板221としては、例えば表面に設けられた接続パッドを備える配線層を有する、ガラスエポキシ等の樹脂基板等を用いることができる。
プラグ23は、固定用突起231aを含む筐体231と、接続端子232と、を有する。プラグ23としては、例えばUSB2.0またはUSB3.0のコネクタを構成するプラグを用いることができ、筐体231に開口部を設け、開口部にUSB2.0またはUSB3.0によるデータ転送に必要な4つの外部接続端子や、USB3.0による高速転送に必要な5つの外部接続端子等の外部接続端子を設けることができる。このとき、プラグ23に回路基板22とは別の基板を設け、当該基板または筐体に外部接続端子を形成してもよい。なお、プラグ23として複数のプラグを設けてもよい。プラグ23を例えば図3に示すレセプタクル4に挿入することにより、半導体装置3と、レセプタクル4を具備する情報機器との間でUSBによるデータ転送を行うことができる。なお、これに限定されず他のUSB規格のプラグを用いてもよい。
固定用突起231aは、筐体231の対向する2つの側面の端部にそれぞれ設けられ、開口部210の内壁に設けられた差込穴24aに挿入される。これにより、プラグ23が筐体21に嵌合して固定される。このとき、差込穴24aの側壁と固定用突起231aが接していてもよい。
接続端子232は、プラグ23の外部接続端子と配線基板221の複数の接続パッドの一つである接続パッド225とを電気的に接続する。接続端子232としては、例えば銅等を用いることができる。接続端子232の一端は、プラグ23の外部接続端子に電気的に接続されるようにプラグ23内の基板に接合されており、他端を接続パッド225に接合することにより、外部接続端子と接続パッド225とを電気的に接続することができる。
図8および図9に示す半導体装置2では、筐体に差込穴を設け、プラグの固定用突起を差込穴に嵌合させることにより、プラグ、回路基板、および筐体を固定する。仮に、回路基板とプラグとを固定する場合、固定強度を高めるためにSMTによるはんだ接合で回路基板とプラグとを接合することが必要となる。また、封止樹脂層に差込穴を形成する場合、封止状態が悪化する等の問題がある。よって、プラグの固定用突起を筐体の差込穴に嵌合させてプラグ、回路基板、および筐体を固定することにより、SMTによるはんだ接合箇所の増加を抑制しつつ、プラグを固定することができる。よって、例えば製造コストを低減することができる。また、回路基板に差込穴を設ける必要がないため、封止状態が保持され、また回路基板を小さくすることができる。
半導体装置2の構造は、図8および図9に限定されない。図10および図11は、半導体装置の他の構造例を示す図である。図10は、側面方向から見た模式図であり、図11は、上面方向から見た模式図である。なお、図10および図11において、便宜のため、一部の構成要素を図示していない。
図10および図11に示す半導体装置2は、図8および図9に示す半導体装置2と比較して差込穴24aおよび溝部24bの代わりに差込穴24cを有する点が異なる。その他の構成において、図8および図9に示す半導体装置2と同じ部分については、図8および図9の説明を適宜援用することができる。
差込穴24cは、開口部210の側壁に設けられる。差込穴24cは、開口部210の側壁に設けられる溝部の一部である。筐体21の溝部と回路基板22との隙間が差込穴24cとなる。プラグ23の固定用突起231aは、差込穴24cに嵌合される。
図10および図11に示すように、筐体の側壁に設けられた溝部と回路基板との隙間を差込穴として、差込穴にプラグの固定用突起を嵌合させることにより、プラグ、回路基板、および筐体を固定することができる。よって、SMT等によるはんだ接合箇所の増加を抑制しつつ、プラグを固定することができ、例えば製造コストを低減することができる。
(第3の実施形態)
図12は、レセプタクルと接続することによりUSB3.0によるデータ転送が可能な半導体装置の構造例を示す図である。なお、同様の信号を用いる規格であれば、他のUSB規格によるデータ転送が可能な半導体装置として用いてもよい。図12に示す半導体装置3は、筐体31と、回路基板32と、外部接続端子33と、を具備する。なお、筐体31、回路基板32、および外部接続端子33の説明として図2に示す筐体11、回路基板12、および外部接続端子13の説明を適宜援用することができる。
筐体31は、開口部310を備える。開口部310の内壁には、凸部311が設けられる。筐体31は、例えば筐体11に適用可能な材料により形成される。例えば、合成樹脂からなり、溝部を有する複数の筐体部材を溝部が対向するように貼り合わせることにより開口部310を有する筐体31を形成してもよい。
回路基板32は、開口部310に挿入されて固定されている。このとき、回路基板32は、筐体31に接して固定されていてもよい。回路基板32は、例えば互いに対向する第1の面および第2の面を有する配線基板321と、配線基板321の第1の面に搭載されたメモリチップ322と、コントローラチップ323と、メモリチップ322およびコントローラチップ323を封止する封止樹脂層324と、を具備する。なお、メモリチップ322およびコントローラチップ323に限定されず、他の半導体チップであってもよい。メモリチップ322、コントローラチップ323、および封止樹脂層324は、それぞれ図2に示すメモリチップ122、コントローラチップ123、および封止樹脂層124に相当するため、メモリチップ322、コントローラチップ323、および封止樹脂層324の説明として、メモリチップ122、コントローラチップ123、および封止樹脂層124の説明を適宜援用することができる。また、メモリチップ322とコントローラチップ323の位置は逆であってもよい。
配線基板321は、第1の面に設けられた複数の接続パッドを有し、第1の面に設けられた接続パッドを介してメモリチップ322とコントローラチップ323とが電気的に接続される。また、配線基板321は、第2の面に設けられたレセプタクルと接続が可能な外部接続端子325と、接続パッド326を少なくとも含む複数の接続パッドを有する。第1の面の接続パッドは、例えば配線基板321を貫通するビアを介して第2の面の接続パッドに電気的に接続することができる。配線基板321としては、例えば表面に設けられた接続パッドを備える配線層を有する、ガラスエポキシ等の樹脂基板等を用いることができる。
外部接続端子325は、レセプタクルとの接続が可能な外部接続端子である。外部接続端子325としては、例えば図1に示すUSB2.0またはUSB3.0によるデータ転送に必要な4つの外部接続端子を有する。
接続パッド326は、回路基板32と外部接続端子33とを電気的に接続するための接続パッドである。外部接続端子325としては、USB2.0またはUSB3.0によるデータ転送に必要な4つの外部接続端子を有する。なお、同様の信号を用いる規格であれば、他のUSB規格の外部接続端子として用いてもよい。
外部接続端子33は、筐体31に埋め込まれた埋没部33aと、レセプタクルに接続可能なレセプタクル接続部33bと、接続パッド326に電気的に接続されたパッド接続部33cと、凸部311に支持された被支持部33dと、を有する。外部接続端子33としては、USB3.0による高速転送に必要な5つの外部接続端子を有する。外部接続端子33は、外部接続端子13に適用可能な材料を用いて形成される。なお、同様の信号を用いる規格であれば、他のUSB規格の外部接続端子として用いてもよい。
埋没部33aは、外部接続端子33の端部に設けられる。埋没部33aは、例えば筐体31を形成する際に外部接続端子33の一端を筐体31に埋没させることにより形成される。埋没部33aを設けることにより、筐体31と外部接続端子33との固着強度を向上させることができる。埋没部33aにおいて、外部接続端子33の埋没方向は、回路基板32の挿入方向に略平行であることが好ましい。略平行とは、平行方向だけでなく、平行方向から±10度以内の状態も含む。
レセプタクル接続部33bは、上側が凸となる湾曲面を有することが好ましい。また、レセプタクル接続部33bは、ばね性を有することが好ましい。さらに、配線基板321の第2の面を底面としたとき、レセプタクル接続部33bの高さは、パッド接続部33cよりも高いことが好ましい。外部接続端子33とレセプタクルとの電気的接続は、外部接続端子33の上面で行われるため、上記構造により、レセプタクルに半導体装置3を挿入した際に、レセプタクルと外部接続端子33との接触強度を高めることができる。
パッド接続部33cは、レセプタクル接続部33bの反対面に設けられる。パッド接続部33cよりも開口部110の浅い位置にレセプタクル接続部33bが設けられ、パッド接続部33cよりも開口部110の深い位置に埋没部33aが設けられる。このとき、パッド接続部33cは、筐体31および回路基板32により封止されていてもよい。
被支持部33dは、パッド接続部33cに重畳するように、パッド接続部33cの反対面に設けられる。被支持部33dは、凸部311により支持されている。これにより、パッド接続部33cに接続パッド326に向かって力が加えられている。よって、パッド接続部33cの接触強度を向上させることができる。
図12に示す半導体装置3を図3に示すレセプタクル4に挿入すると、接続端子18は外部接続端子325に接触し、接続端子19は外部接続端子33のレセプタクル接続部33bに接触する。これにより、図12に示す半導体装置3と、レセプタクルを具備する情報機器との間でUSBによるデータ転送を行うことができる。
以上のように、本実施形態の半導体装置では、筐体に外部接続端子を埋没させるため、SMT等のはんだ接合により回路基板と外部接続端子との接合箇所を少なくすることができる。よって、はんだ接合箇所の増加が抑制され、例えば製造コストを低減することができる。
半導体装置3の構造は、図12に限定されない。半導体装置の他の構造例を図13に示す。図13に示す半導体装置3は、図12に示す半導体装置3と比較して筐体31の代わりに筐体31aおよび筐体31bを有する点が少なくとも異なる。なお、図13において、図12に示す半導体装置3と同じ構成要素について図12の説明を適宜援用することができる。
図13において、筐体31aは、開口部310を有する。なお、筐体31aの側壁に凸部を設けてもよい。筐体31bおよび回路基板32は、開口部310に挿入されて固定される。なお、筐体31bおよび回路基板32は、筐体31aに接して固定されていてもよい。また、回路基板32は、筐体31bに接して固定されていてもよい。筐体31aは、例えばポリ塩化ビニル等の合成樹脂またはアルミニウム等の金属材料等により形成される。また、筐体31bは、例えば筐体11に適用可能な材料により形成される。
外部接続端子33の埋没部33aと回路基板32との間には筐体31bの一部が挟まれている。すなわち、埋没部33aは、回路基板32と離間している。
なお、第1の実施形態と同様に、図12および図13に示す半導体装置において、外部接続端子33と回路基板32との接続箇所を複数設けてもよい。また、図5と同様に、配線基板321の第1の面に半導体パッケージを搭載してもよい。
次に、半導体装置の製造方法例について図14および図15を参照して説明する。図14および図15は、半導体装置の製造方法例を説明するための図である。なお、ここでは、図12に示す半導体装置の製造方法例を説明するが、図13に示す半導体装置の製造方法例としても適宜援用することができる。
インサート成形により、5つの接続端子が連結する外部接続端子33を筐体部材31b1と同じ材料の筐体部材に埋め込むことで成形部材31b2を形成し、プレス等により外部接続端子33の連結部分を分離し、櫛歯の歯ごとに外部接続端子33を分離させる。その後、筐体部材31b1に成形部材31b2を嵌め込み固定することにより、筐体31bを形成する。このとき、成形部材31b2は、筐体31bの一部とみなすことができる。
次に、図14に示すように、筐体31bを筐体31aの開口部310に挿入して固定する。なお、図14において、挿入方向を横方向としているが、開口部310を上向きに配置し、縦方向に筐体31bを挿入してもよい。
次に、図15に示すように、配線基板上に半導体チップが形成された回路基板32を開口部310に挿入し、外部接続端子33と回路基板32の接続パッドとを電気的に接続させ固定する。なお、図13に示すように外部接続端子33の埋没部33aと回路基板32とを離間させた構造の場合、筐体部材31b1を成形部材31b2に固定する前に回路基板32を筐体31aに挿入してもよい。なお、図15において、挿入方向を横方向としているが、開口部310を上向きに配置し、縦方向に回路基板32を挿入してもよい。例えば、接着剤等を用いて筐体31aと筐体31bとを貼り合わせてもよい。上記工程により、半導体装置を製造することができる。
外部接続端子と筐体とを固着させる場合、筐体構造や回路基板の組み立て方法に制約が生じるため、筐体に回路基板を挿入した際に外部接続端子と回路基板との接続が不十分になりやすい。また、筐体構造の制約により、筐体成形時の部品点数が多くなりやすく、筐体成形が複雑になりやすい。
これに対し、上記製造方法では、外部接続端子が埋めこめられた成形部材を別途形成し、その後成形部材と筐体部材とを嵌合して固定することで筐体を形成する。これにより、筐体に直接外部接続端子を固着させる場合よりも筐体成形時の形状の自由度が高くなるため、外部接続端子と回路基板との接続強度を考慮して設計しやすくすることができる。
また、連結する複数の外部接続端子を分離する場合、外部接続端子が埋め込まれた成形部材を形成することで、別の筐体部材に固定する前に外部接続端子を分離することができる。これにより、分離が容易になり、同時に5つの外部接続端子を形成することができるため、部品点数の増加が抑制される。さらに、筐体に回路基板を挿入した後に外部接続端子が埋めこめられた成形部材を筐体部材に固定することが可能であるため、製造時において、外部接続端子に対するダメージを軽減することができる。
なお、各実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体装置、2…半導体装置、3…半導体装置、4…レセプタクル、11…筐体、11a…筐体部材、11b…筐体部材、12…回路基板、13…外部接続端子、13a…固着部、13b…レセプタクル接続部、13c…パッド接続部、13d…パッド接続部、13e…突起、15…封止領域、16…筐体、17…配線基体、18…接続端子、19…接続端子、21…筐体、22…回路基板、23…プラグ、24a…差込穴、24b…溝部、24c…差込穴、31…筐体、31a…筐体、31b…筐体、31b1…筐体部材、31b2…成形部材、32…回路基板、33…外部接続端子、33a…埋没部、33b…レセプタクル接続部、33c…パッド接続部、33d…被支持部、110…開口部、111…凸部、121…配線基板、122…メモリチップ、123…コントローラチップ、124…封止樹脂層、125…外部接続端子、126a…接続パッド、126b…接続パッド、127…半導体パッケージ、210…開口部、221…配線基板、222…メモリチップ、223…コントローラチップ、224…封止樹脂層、225…接続パッド、231…筐体、231a…固定用突起、232…接続端子、310…開口部、311…凸部、321…配線基板、322…メモリチップ、323…コントローラチップ、324…封止樹脂層、325…外部接続端子、326…接続パッド。

Claims (3)

  1. レセプタクルと接続することによりUSBによるデータ転送が可能な半導体装置であっ
    て、
    開口部を有する筐体と、
    前記開口部に挿入され、前記レセプタクルとの接続が可能な第1の外部接続端子を含む
    複数の接続パッドを有する配線基板と、前記配線基板に搭載された半導体チップとを備え
    る回路基板と、
    前記開口部の内壁に固着された固着部と、前記固着部と同一面に設けられ前記レセプタ
    クルとの接続が可能なレセプタクル接続部と、前記固着部の反対面に設けられ、かつ、前
    記固着部よりも開口部に対して浅い位置に設けられ、前記回路基板の第1の接続パッドに
    電気的に接続された第1のパッド接続部および前記固着部の反対面に設けられ、かつ、前
    記固着部よりも開口部に対して深い位置に設けられ、前記回路基板の第2の接続パッドに
    電気的に接続された第2のパッド接続部とを有する第2の外部接続端子と、を具備し、
    前記第2の外部接続端子は、突起をさらに有し、前記突起が埋め込まれるように前記筐
    体に固着される、半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記筐体は、前記開口部の内壁に凸部を有し、
    前記固着部は、前記凸部に固着され、
    前記第2のパッド接続部は、前記筐体および前記回路基板により封止される、半導体装
    置。
  3. 請求項1または請求項2に記載の半導体装置において、
    前記第2の外部接続端子は、前記固着部に前記突起を有し、インサート成形により前記
    突起が埋め込まれるように前記筐体に固着される、半導体装置。
JP2014188532A 2014-09-17 2014-09-17 半導体装置 Active JP6334342B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014188532A JP6334342B2 (ja) 2014-09-17 2014-09-17 半導体装置
CN201510096597.9A CN105990257B (zh) 2014-09-17 2015-03-04 半导体装置
TW104106910A TWI545850B (zh) 2014-09-17 2015-03-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014188532A JP6334342B2 (ja) 2014-09-17 2014-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2016062704A JP2016062704A (ja) 2016-04-25
JP6334342B2 true JP6334342B2 (ja) 2018-05-30

Family

ID=55798070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014188532A Active JP6334342B2 (ja) 2014-09-17 2014-09-17 半導体装置

Country Status (3)

Country Link
JP (1) JP6334342B2 (ja)
CN (1) CN105990257B (ja)
TW (1) TWI545850B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022050235A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 Usbメモリおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078616B2 (ja) * 1991-08-30 2000-08-21 ケル株式会社 プラグコネクタおよびその製造方法
JP2541653Y2 (ja) * 1993-05-21 1997-07-16 日本航空電子工業株式会社 コネクタ
JP2008084570A (ja) * 2006-09-26 2008-04-10 Calsonic Kansei Corp コネクタ
KR20110088885A (ko) * 2010-01-29 2011-08-04 삼성전자주식회사 핀 모듈을 포함하는 usb 장치
JP2011188193A (ja) * 2010-03-08 2011-09-22 Mitsubishi Electric Corp 記録再生装置及び記録再生方法
CN201708305U (zh) * 2010-04-30 2011-01-12 富士康(昆山)电脑接插件有限公司 移动存储装置及其电连接器
JP5781107B2 (ja) * 2013-02-22 2015-09-16 株式会社東芝 Usb装置
JP3185159U (ja) * 2013-05-23 2013-08-01 竺科科技股▲ふん▼有限公司 Usbコネクタ組合せ構造
JP3185158U (ja) * 2013-05-23 2013-08-01 竺科科技股▲ふん▼有限公司 Usbコネクタ組合せ構造

Also Published As

Publication number Publication date
JP2016062704A (ja) 2016-04-25
CN105990257A (zh) 2016-10-05
CN105990257B (zh) 2019-06-07
TWI545850B (zh) 2016-08-11
TW201613194A (en) 2016-04-01

Similar Documents

Publication Publication Date Title
US6717275B2 (en) Semiconductor module
CN102222663B (zh) 具有柔性导体的堆叠封装
CN1823560A (zh) 具有联锁接触***的电互连组件
CN103620775A (zh) 具有边缘连接器的堆叠板上芯片模块
CN102646663B (zh) 半导体封装件
TWI406390B (zh) High density integrated circuit module structure
CN103426869B (zh) 层叠封装件及其制造方法
KR20110088885A (ko) 핀 모듈을 포함하는 usb 장치
JP2017168692A (ja) 半導体装置の製造方法および半導体装置
JP6334342B2 (ja) 半導体装置
TWI645622B (zh) Usb裝置及其製造方法
CN109616802B (zh) 半导体装置及插头用端子零件的制造方法
TWI591902B (zh) Semiconductor device
TWI651897B (zh) Usb裝置及其製造方法
EP2426624A1 (en) A USB device structure
TWI569515B (zh) Method for manufacturing terminal parts for semiconductor devices and plugs
US7692280B2 (en) Portable object connectable package
CN114206002B (zh) Usb存储器及其制造方法
TWI306221B (en) Usb flash card semiconductor device
CN205882216U (zh) 一种usb‑a插头
TWM541656U (zh) 連接器裝置之結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180301

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180426

R150 Certificate of patent or registration of utility model

Ref document number: 6334342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350