TWI545850B

TWI545850B - Semiconductor device

Info

Publication number: TWI545850B
Application number: TW104106910A
Authority: TW
Inventors: Hirotaka Sato; Hideko Mukaida; Akiko Fujimaki; Satoshi Tsukiyama; Katsuhiko Oyama; Yoshiyuki Kosaka; Akio Watanabe; Shiro Harashima; Kosuke Adachi; eigo Matsuura; Ryohei Yamaguchi; Masayuki Dohi
Original assignee: Toshiba Kk
Priority date: 2014-09-17
Filing date: 2015-03-04
Publication date: 2016-08-11
Also published as: JP2016062704A; JP6334342B2; TW201613194A; CN105990257B; CN105990257A

Description

半導體裝置

[相關申請案]

本申請案享受以日本專利申請案2014-188532號(申請日：2014年9月17日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。

實施形態之發明係關於一種半導體裝置。

作為連接電腦等資訊設備與周邊設備時之連接規格之一，已知有USB(Universal Serial Bus：通用串列匯流排)。例如，藉由利用包含公連接器(亦稱為插頭)及母連接器(亦稱為插座)之USB連接器連接資訊設備與周邊設備，不僅可傳送資料，例如亦可自資訊設備獲得周邊設備之動作所必需之電源，或者經由USB集線器而連接複數個設備。

於作為USB規格之一之USB3.0中，可保持與USB2.0之相容性，並且進行具有USB2.0之10倍以上之傳送速度之高速傳送。於USB3.0之USB連接器中，除設置於USB2.0之USB連接器之4個連接端子以外，必需5個連接端子。當連接端子之個數增加時，例如於具備插頭之半導體裝置中，難以於佈線基板本身確保連接端子之形成空間。因此，於具備USB3.0之插頭之半導體裝置中，例如考慮如下三維構造，即，使連接端子之一部分接合於佈線基板，使剩餘部分於佈線基板上突出。

於將連接端子之一部分接合於佈線基板之情形或將插頭本身接合於佈線基板之情形時，例如藉由SMT(Surface Mount Technology：表面黏著技術)等焊接而進行接合。然而，由於SMT等焊接之成本較高，故而若焊接部位增加則製造成本會相應地變高。如此，於可進行利用USB之資料傳送之半導體裝置中，追求儘可能地減少焊接部位且能夠廉價地製造之構造。

本發明之實施形態於可進行利用USB之資料傳送之半導體裝置中，抑制焊接部位之增加。

實施形態之半導體裝置係可藉由與插座連接而進行利用USB之資料傳送者，且包含殼體、電路基板、及第2外部連接端子，該殼體包含開口部，該電路基板被***至開口部，且包含：佈線基板，其包含具有可與插座連接之第1外部連接端子之複數個連接墊；及半導體晶片，其搭載於佈線基板；該第2外部連接端子包含：被固接部，其固接於開口部之內壁；插座連接部，其設置於與被固接部相同面上，且可與插座連接；以及第1墊連接部及第2墊連接部，其等設置於被固接部之相反面，且電性連接於複數個連接墊之至少一個。

1‧‧‧半導體裝置

2‧‧‧半導體裝置

3‧‧‧半導體裝置

4‧‧‧插座

11‧‧‧殼體

11a‧‧‧殼體構件

11b‧‧‧殼體構件

12‧‧‧電路基板

13‧‧‧外部連接端子

13a‧‧‧被固接部

13b‧‧‧插座連接部

13c‧‧‧墊連接部

13d‧‧‧墊連接部

13e‧‧‧突起

15‧‧‧密封區域

16‧‧‧殼體

17‧‧‧佈線基體

18‧‧‧連接端子

19‧‧‧連接端子

21‧‧‧殼體

22‧‧‧電路基板

23‧‧‧插頭

24a‧‧‧***孔

24b‧‧‧槽部

24c‧‧‧***孔

31‧‧‧殼體

31a‧‧‧殼體

31b‧‧‧殼體

31b1‧‧‧殼體構件

31b2‧‧‧成形構件

32‧‧‧電路基板

33‧‧‧外部連接端子

33a‧‧‧埋沒部

33b‧‧‧插座連接部

33c‧‧‧墊連接部

33d‧‧‧被支持部

110‧‧‧開口部

111‧‧‧凸部

121‧‧‧佈線基板

122‧‧‧記憶體晶片

123‧‧‧控制器晶片

124‧‧‧密封樹脂層

125‧‧‧外部連接端子

126a‧‧‧連接墊

126b‧‧‧連接墊

127‧‧‧半導體封裝

210‧‧‧開口部

221‧‧‧佈線基板

222‧‧‧記憶體晶片

223‧‧‧控制器晶片

224‧‧‧密封樹脂層

225‧‧‧連接墊

231‧‧‧殼體

231a‧‧‧固定用突起

232‧‧‧連接端子

310‧‧‧開口部

311‧‧‧凸部

321‧‧‧佈線基板

322‧‧‧記憶體晶片

323‧‧‧控制器晶片

324‧‧‧密封樹脂層

325‧‧‧外部連接端子

326‧‧‧連接墊

圖1係表示半導體裝置之構造例之圖。

圖2係表示半導體裝置之構造例之圖。

圖3係表示半導體裝置與插座之連接例之圖。

圖4係表示半導體裝置之構造例之圖。

圖5係表示半導體裝置之構造例之圖。

圖6(A)及(B)係用以說明半導體裝置之製造方法例之圖。

圖7係用以說明半導體裝置之製造方法例之圖。

圖8係表示半導體裝置之構造例之圖。

圖9係表示半導體裝置之構造例之圖。

圖10係表示半導體裝置之構造例之圖。

圖11係表示半導體裝置之構造例之圖。

圖12係表示半導體裝置之構造例之圖。

圖13係表示半導體裝置之構造例之圖。

圖14係用以說明半導體裝置之製造方法例之圖。

圖15係用以說明半導體裝置之製造方法例之圖。

以下，參照圖式對實施形態進行說明。再者，圖式係模式性者，例如，存在厚度與平面尺寸之關係、各層之厚度比率等與現實情況不同之情形。又，實施形態中，對實質上相同之構成要素標註相同之符號而省略說明。

(第1實施形態)

圖1係表示可藉由與插座連接而進行利用USB3.0之資料傳送之插頭一體型半導體裝置之構造例的圖。再者，若為使用相同之信號之規格，亦可用作可利用其它USB規格進行資料傳送之半導體裝置。圖1所示之半導體裝置1具備殼體11、設置於殼體11內之具有4個外部連接端子125之電路基板12、及5個外部連接端子13。圖1中，為方便起見，以虛線表示殼體11之一部分，以波浪線表示實線部與虛線部之交界。

作為外部連接端子125，設置電源端子(VBUS)、用於作為差動信號之正常傳送用資料信號之信號端子(D+、D-)、及接地端子(GND)等利用USB2.0或USB3.0之資料傳送所必需之外部連接端子。

作為外部連接端子13，設置接地端子(GND)、用於作為差動信號之高速傳送用發送資料信號之信號端子(SSTX+、SSTX-)、用於作為差動信號之高速傳送用接收資料信號之信號端子(SSRX+、SSRX-)等利用USB3.0進行之高速傳送所必需之外部連接端子等。

進而，參照圖2對半導體裝置1之構造例進行說明。圖2係表示半導體裝置之構造例之圖。圖2中，作為一例圖示有具備作為SiP(System in a Package：系統級封裝)之電路基板之半導體裝置。

殼體11具備作為非貫通孔之開口部110。開口部110之內壁上設置有凸部111，但亦可不必設置。殼體11具有絕緣性，例如由聚氯乙烯等合成樹脂等形成。例如，亦可藉由將包含合成樹脂且具有槽部之複數個殼體構件以槽部對向之方式貼合而形成具有開口部110之殼體11。

電路基板12被***至開口部110而固定。此時，電路基板12亦可與殼體11接觸而固定。電路基板12例如具備：佈線基板121，其具有相互對向之第1面及第2面；記憶體晶片122，其搭載於佈線基板121之第1面；控制器晶片123，其搭載於佈線基板121之第1面，且經由佈線基板121而電性連接於記憶體晶片122；以及密封樹脂層124，其將記憶體晶片122及控制器晶片123密封。再者，並不限定於記憶體晶片122及控制器晶片123，亦可為其他半導體晶片。

佈線基板121之第1面相當於圖2中之佈線基板121之下表面，第2面相當於圖2中之佈線基板121之上表面。佈線基板121具有設置於第1面之複數個連接墊，且經由連接墊而將記憶體晶片122與控制器晶片123電性連接。又，佈線基板121具有至少包含設置於第2面之外部連接端子125、連接墊126a、及連接墊126b之複數個連接墊。再者，亦可不必設置連接墊126b。第1面之連接墊例如可經由貫通佈線基板121之通孔而電性連接於第2面之連接墊。作為佈線基板121，例如可使用具有具備設置於表面之連接墊之佈線層的玻璃環氧樹脂等樹脂基板等。又，記憶體晶片122與控制器晶片123之位置亦可顛倒。

外部連接端子125係可與插座連接之外部連接端子。作為外部連接端子125，具有圖1所示之利用USB2.0或USB3.0之資料傳送所必需之4個外部連接端子。

連接墊126a及連接墊126b係用以將電路基板12與外部連接端子13電性連接之連接墊。

記憶體晶片122例如具有複數個半導體晶片之積層，複數個半導體晶片以隔著接著層使一部分重疊之方式相互接著。複數個半導體晶片藉由利用打線接合將設置於各個半導體晶片之電極連接而被電性連接。作為半導體晶片，例如可使用具有NAND快閃記憶體等記憶元件之記憶體晶片等。此時，半導體晶片除具備記憶單元以外，亦可具備解碼器等。

控制器晶片123控制相對於記憶體晶片122之資料之寫入及資料之讀出等動作。控制器晶片123包含半導體晶片，例如藉由利用打線接合將設置於半導體晶片之電極墊與設置於佈線基板121之連接墊連接而電性連接於佈線基板121。

作為記憶體晶片122及控制器晶片123與佈線基板121之連接方法，並不限定於打線接合，亦可使用倒裝晶片接合或卷帶自動接合等無線接合。又，亦可使用使記憶體晶片122及控制器晶片123積層於佈線基板121之第1面之矽穿孔(Through Silicon Via：TSV)方式等之三維安裝構造。

密封樹脂層124例如含有無機填充材料(例如SiO₂)。密封樹脂層124例如係使用將上述無機填充材料與有機樹脂等混合而成之密封樹脂利用轉注模製法、壓縮模製法、射出模製法等模製法而形成。

作為外部連接端子13，具有利用USB3.0之高速傳送所必需之5個外部連接端子。外部連接端子13具有：被固接部13a，其被固接於凸部111；插座連接部13b，其可與插座連接；墊連接部13c，其電性連接於連接墊126a；以及墊連接部13d，其電性連接於連接墊126b。外部連接端子13向被固接部13a的兩側延伸。

被固接部13a例如藉由嵌入成形而被固接於殼體11。所謂嵌入成形是指將樹脂注入***至模具內之金屬零件之周圍使金屬與樹脂一體化之成形方法。較佳為，被固接部13a具有突起，且以突起被埋入至凸部111之方式被固接於殼體11。藉此，可增加固接面積，因此，可提高固接強度。

插座連接部13b設置於與被固接部13a相同面上。較佳為插座連接部13b具有上側成為凸起之彎曲面。又，較佳為插座連接部13b具有彈性。進而，較佳為當將佈線基板121之第2面設為底面時，插座連接部13b之高度較墊連接部13c及墊連接部13d高。由於外部連接端子13與插座之電性連接係於外部連接端子13之上表面進行，故而藉由上述構造，於將半導體裝置1***至插座時，外部連接端子13會被壓入，因彈性而欲復原之力會朝向受體之連接端子施加，因此，可提高與外部連接端子13之接觸強度。

墊連接部13c及墊連接部13d設置於被固接部13a之相反面。墊連接部13c設置於較被固接部13a靠開口部110之淺位置，墊連接部13d設置於較被固接部13a靠開口部110之深位置。即，於被固接部13a之兩側設置與電路基板12電連接之墊連接部。此時，藉由於殼體11之開口部110之側壁設置凸部111，墊連接部13d由殼體11及電路基板12密封。由此，於半導體裝置1形成將墊連接部13d密封之密封區域15。藉由於密封區域15設置墊連接部13d，不易引起因異物導致之連接不良。再者，墊連接部13c及墊連接部13d各者只要至少電性連接於一個連接墊即可。

作為外部連接端子13例如可使用銅合金(例如鈹銅、磷青銅、鈷銅)或鎳合金(例如鈹鎳)等能賦予彈性之材料。

將連接圖2所示之半導體裝置與插座之例示於圖3。圖3中，插座 4具備殼體16、佈線基體17、設置於佈線基體17之連接端子18、及連接端子19。作為連接端子18，具有利用USB2.0或USB3.0進行之資料傳送所必需之4個外部連接端子。作為連接端子19，具有利用USB3.0進行之高速傳送所必需之外部連接端子。

如圖3所示，當將圖2所示之半導體裝置1***至插座4時，連接端子18與外部連接端子125接觸，且連接端子19與外部連接端子13之插座連接部13b接觸。藉此，可於圖2所示之插頭一體型之半導體裝置1與具備插座4之資訊設備之間進行利用USB之資料傳送。

如上所述，本實施形態之半導體裝置中，由於使外部連接端子固接於殼體之開口部之內壁，故而可藉由SMT等焊接減少電路基板與外部連接端子之接合部位。由此，可抑制焊接部位之增加，例如可降低製造成本。

於使外部連接端子固接於殼體之情形時，當與插座連接時若對外部連接端子或電路基板施力，則外部連接端子會變得容易偏移，因此，外部連接端子與電路基板接觸不良之可能性容易變高。相對於此，於本實施形態之半導體裝置中，藉由設置複數個外部連接端子與電路基板之連接部位，可抑制連接不良之產生。再者，圖2中，連接端子與電路基板之連接部位為兩個部位，但亦可設置三個部位以上之連接部位。

外部連接端子13之構造並不限定於圖2。將半導體裝置1之另一構造例示於圖4。圖4所示之半導體裝置1與圖2所示之半導體裝置1相比，外部連接端子13之形狀不同。再者，圖4中，對於與圖2所示之半導體裝置1相同之構成要素可適當地引用圖2之說明。

圖4中，墊連接部13c設置於開口部110中較插座連接部13b深之位置，墊連接部13d設置於開口部110中較插座連接部13b淺之位置。即，於墊連接部13c與墊連接部13d之間設置插座連接部13b。墊連接部13c及墊連接部13d電性連接於一個連接墊126a。此時，亦可不設置連接墊126b。如圖4所示，即便於一個連接墊設置複數個與連接端子之連接部位之情形時，亦可提高連接強度，因此，可抑制連接不良之產生。

又，電路基板12之構造並不限定於圖2。將半導體裝置之另一構造例示於圖5。圖5中，作為一例圖示有具有作為PCBA(Printed Circuit Board Assembly：印刷電路板組件)之電路基板12之半導體裝置。圖5所示之半導體裝置與圖2所示之半導體裝置1相比不同點在於：佈線基板121之上表面為第1面，且於佈線基板121之第1面設置外部連接端子125、連接墊126a，進而，代替記憶體晶片122及控制器晶片123而具備搭載於佈線基板121之第1面之半導體封裝127。再者，圖5中，對於與圖2所示之半導體裝置1相同之構成要素可適當地引用圖2之說明。又，於圖5所示之半導體裝置1中，亦可設置圖4所示之外部連接端子13而省略連接墊126b。

半導體封裝127之引線框架電性連接於設置於佈線基板121之第1面之連接墊。亦可於半導體封裝127設置例如記憶體及記憶體控制器等半導體晶片。亦可如圖5所示，使用具備引線框架之半導體封裝作為半導體晶片，且不於半導體封裝上形成密封樹脂層。又，亦可不必設置記憶體晶片及控制器晶片。

其次，參照圖6及圖7對半導體裝置之製造方法例進行說明。圖6係用以說明半導體裝置之製造方法例之圖，圖6(A)係俯視圖，圖6(B)係圖6(A)中之線段X-Y之剖視圖。圖7係用以說明半導體裝置之製造方法例之圖。再者，此處，說明了圖2所示之半導體裝置之製造方法例，但亦可作為圖4及圖5所示之半導體裝置之製造方法例而適當地引用。

如圖6(A)及圖6(B)所示，形成使具有突起13e之梳齒狀之外部連接端子13以藉由嵌入成形而將突起13e埋入之方式固接之殼體構件11a。突起13e例如藉由實施沖緣加工而形成。所謂沖緣加工是指藉由形成開口且使開口之周緣豎起而形成突起之加工方法。再者，作為突起13e亦可設置複數個突起。藉由設置突起13e，與殼體構件11a之固接面積變大，而可提高殼體構件11a與外部連接端子13之固接強度。

其次，藉由利用加壓等使外部連接端子13之連結部分分離，而針對梳齒之每個齒使外部連接端子13分離。此時，藉由使自被分離之側之被固接部至外部連接端子13之一端之長度比自被固接部至外部連接端子13之另一端之長度長，而使分離變得容易。藉由以上步驟，可形成於被固接部固接有外部連接端子13之殼體構件11a。

其次，如圖7所示，準備於佈線基板上形成有半導體晶片之電路基板12。進而，以利用殼體構件11a及所需形狀之殼體構件11b夾入電路基板12且形成開口部之方式將殼體構件11a與殼體構件11b貼合，使外部連接端子13與電路基板12之連接墊電性連接並固定。例如，亦可使用接著劑等將殼體構件11a與殼體構件11b貼合。可藉由上述步驟而製造半導體裝置。

於上述製造方法中，為了使外部連接端子固接於殼體，可藉由SMT等焊接而減少電路基板與外部連接端子之接合部位。由此，抑制焊接部位之增加，例如可降低成本。

(第2實施形態)

圖8及圖9係表示可藉由與插座連接而進行利用USB之資料傳送之插頭組合型半導體裝置之構造例之圖。圖8係自側面方向觀察之模式圖，圖9係自上表面方向觀察之模式圖。再者，圖8及圖9中，為方便起見，一部分構成要素未圖示。

圖8及圖9所示之半導體裝置2具備殼體21、電路基板22、及插頭23。再者，作為殼體21及電路基板22之說明可適當地引用圖2所示之殼體11及電路基板12之說明。

殼體21具備開口部210。開口部210之內壁具有***孔24a及槽部24b。***孔24a及槽部24b之平面形狀為矩形狀，但並不限定於此。再者，***孔24a亦可為貫通孔。殼體21例如由能應用於殼體11之材料形成。例如，亦可藉由將包含合成樹脂且具有槽部之複數個殼體構件以使槽部對向之方式貼合而形成具有開口部210之殼體21。

電路基板22被***至開口部210而固定。此時，以不與***孔24a全部重疊之方式將電路基板22***。再者，電路基板22亦可與殼體21接觸而固定。電路基板12例如具備：佈線基板221，其具有相互對向之第1面及第2面；記憶體晶片222，其搭載於佈線基板221之第1面；控制器晶片223，其搭載於佈線基板221之第1面，且經由佈線基板221而電性連接於記憶體晶片222；以及密封樹脂層224，其將記憶體晶片222及控制器晶片223密封。再者，並不限定於記憶體晶片222及控制器晶片223，亦可為其他半導體晶片。記憶體晶片222、控制器晶片223、及密封樹脂層224分別相當於圖2所示之記憶體晶片122、控制器晶片123、及密封樹脂層124，因此，作為記憶體晶片222、控制器晶片223、及密封樹脂層224之說明可適當地引用記憶體晶片122、控制器晶片123、及密封樹脂層124之說明。又，記憶體晶片222與控制器晶片223之位置亦可顛倒。

佈線基板221具有設置於第1面之複數個連接墊、及設置於第2面之至少包含連接墊225之複數個連接墊。連接墊225係用以將電路基板22與插頭23電性連接之連接墊。經由設置於佈線基板221之第1面之連接墊而將記憶體晶片222與控制器晶片223電性連接。又，第1面之連接墊例如可經由貫通佈線基板221之通孔而電性連接於第2面之連接墊。作為佈線基板221例如可使用具有具備設置於表面之連接墊之佈線層的玻璃環氧化物等樹脂基板等。

插頭23具有包含固定用突起231a之殼體231、及連接端子232。作為插頭23例如可使用構成USB2.0或USB3.0之連接器之插頭，可於殼體231設置開口部，於開口部設置利用USB2.0或USB3.0之資料傳送所必需之4個外部連接端子、或利用USB3.0之高速傳送所必需之5個外部連接端子等外部連接端子。此時，亦可於插頭23設置與電路基板22不同之基板，於該基板或殼體形成外部連接端子。再者，作為插頭23亦可設置複數個插頭。可藉由將插頭23***至例如圖3所示之插座4而於半導體裝置3與具備插座4之資訊設備之間進行利用USB之資料傳送。再者，並不限定於此，亦可使用其他USB規格之插頭。

固定用突起231a分別設置於殼體231之對向之兩個側面之端部，且被***至設置於開口部210之內壁之***孔24a。藉此，插頭23嵌合並固定於殼體21。此時，***孔24a之側壁與固定用突起231a亦可接觸。

連接端子232將插頭23之外部連接端子與作為佈線基板221之複數個連接墊之一之連接墊225電性連接。作為連接端子232例如可使用銅等。連接端子232之一端以電性連接於插頭23之外部連接端子之方式接合於插頭23內之基板，藉由將另一端接合於連接墊225可將外部連接端子與連接墊225電性連接。

於圖8及圖9所示之半導體裝置2中，藉由於殼體設置***孔，且使插頭之固定用突起嵌合於***孔而固定插頭、電路基板、及殼體。假設於將電路基板與插頭固定之情形時，為了提高固定強度，必須藉由利用SMT之焊接將電路基板與插頭接合。又，於在密封樹脂層形成***孔之情形時，存在密封狀態劣化等問題。由此，藉由使插頭之固定用突起嵌合於殼體之***孔來固定插頭、電路基板、及殼體，可一面抑制利用SMT之焊接部位之增加一面固定插頭。由此，例如可降低製造成本。又，由於無需於電路基板設置***孔，故而可保持密封狀態，又，可減小電路基板。

半導體裝置2之構造並不限定於圖8及圖9。圖10及圖11係表示半導體裝置之另一構造例之圖。圖10係自側面方向觀察之模式圖，圖11係自上表面方向觀察之模式圖。再者，於圖10及圖11中，為方便起見，一部分構成要素未圖示。

圖10及圖11所示之半導體裝置2與圖8及圖9所示之半導體裝置2相比，不同點在於：代替***孔24a及槽部24b而具有***孔24c。於其他構成中，對於與圖8及圖9所示之半導體裝置2相同之部分可適當地引用圖8及圖9之說明。

***孔24c設置於開口部210之側壁。***孔24c係設置於開口部210之側壁之槽部之一部分。殼體21之槽部與電路基板22之間隙成為***孔24c。插頭23之固定用突起231a嵌合於***孔24c。

如圖10及圖11所示，將設置於殼體之側壁之槽部與電路基板之間隙設為***孔，可藉由使插頭之固定用突起嵌合於***孔而固定插頭、電路基板、及殼體。由此，可一面抑制利用SMT等之焊接部位之增加一面固定插頭，例如可降低製造成本。

(第3實施形態)

圖12係表示可藉由與插座連接而進行利用USB3.0之資料傳送之半導體裝置之構造例之圖。再者，若為使用相同信號之規格，亦可作為可進行利用其他USB規格之資料傳送之半導體裝置而使用。圖12所示之半導體裝置3具備殼體31、電路基板32、及外部連接端子33。再者，作為殼體31、電路基板32、及外部連接端子33之說明，可適當地引用圖2所示之殼體11、電路基板12、及外部連接端子13之說明。

殼體31具備開口部310。於開口部310之內壁上設置凸部311。殼體31例如由能應用於殼體11之材料形成。例如，亦可藉由使包含合成樹脂且具有槽部之複數個殼體構件以槽部對向之方式貼合而形成具有開口部310之殼體31。

電路基板32被***至開口部310而固定。此時，電路基板32亦可與殼體31接觸而固定。電路基板32例如具備：佈線基板321，其具有相互對向之第1面及第2面；記憶體晶片322，其搭載於佈線基板321之第1面；控制器晶片323；以及密封樹脂層324，其將記憶體晶片322及控制器晶片323密封。再者，並不限定於記憶體晶片322及控制器晶片323，亦可為其他半導體晶片。由於記憶體晶片322、控制器晶片323、及密封樹脂層324分別相當於圖2所示之記憶體晶片122、控制器晶片123、及密封樹脂層124，故而作為記憶體晶片322、控制器晶片323、及密封樹脂層324之說明可適當地引用記憶體晶片122、控制器晶片123、及密封樹脂層124之說明。又，記憶體晶片322與控制器晶片323之位置亦可顛倒。

佈線基板321具有設置於第1面之複數個連接墊，經由設置於第1面之連接墊而將記憶體晶片322與控制器晶片323電性連接。又，佈線基板321具有設置於第2面之可與插座連接之外部連接端子325、及至少包含連接墊326之複數個連接墊。第1面之連接墊例如可經由貫通佈線基板321之通孔而電性連接於第2面之連接墊。作為佈線基板321例如可使用具有具備設置於表面之連接墊之佈線層的玻璃環氧化物等樹脂基板等。

外部連接端子325係可與插座連接之外部連接端子。作為外部連接端子325例如具有圖1所示之利用USB2.0或USB3.0之資料傳送所必需之4個外部連接端子。

連接墊326係用以將電路基板32與外部連接端子33電性連接之連接墊。作為外部連接端子325具有利用USB2.0或USB3.0之資料傳送所必需之4個外部連接端子。再者，若為使用相同之信號之規格，亦可作為其他USB規格之外部連接端子使用。

外部連接端子33具有：埋沒部33a，其被埋入殼體31；插座連接部33b，其可與插座連接；墊連接部33c，其電性連接於連接墊326；以及被支持部33d，其由凸部311支持。作為外部連接端子33具有利用USB3.0之高速傳送所必需之5個外部連接端子。外部連接端子33係使用能應用於外部連接端子13之材料而形成。再者，若為使用相同信號之規格亦可作為其他USB規格之外部連接端子而使用。

埋沒部33a設置於外部連接端子33之端部。埋沒部33a例如藉由於形成殼體31時使外部連接端子33之一端埋沒於殼體31而形成。藉由設置埋沒部33a，可提高殼體31與外部連接端子33之固接強度。於埋沒部33a中，較佳為外部連接端子33之埋沒方向與電路基板32之***方向大致平行。所謂大致平行不僅包含平行方向，亦包含偏離平行方向±10度以內之狀態。

較佳為插座連接部33b具有上側成為凸起之彎曲面。又，較佳為插座連接部33b具有彈性。進而，較佳為於將佈線基板321之第2面設為底面時，插座連接部33b之高度高於墊連接部33c。由於外部連接端子33與插座之電性連接係於外部連接端子33之上表面進行，故而藉由上述構造，於將半導體裝置3***至插座時，可提高插座與外部連接端子33之接觸強度。

墊連接部33c設置於插座連接部33b之相反面。於較墊連接部33c靠開口部110之較淺之位置設置插座連接部33b，於較墊連接部33c靠開口部110之較深之位置設置埋沒部33a。此時，墊連接部33c亦可由殼體31及電路基板32密封。

被支持部33d以重疊於墊連接部33c之方式設置於墊連接部33c之相反面。被支持部33d由凸部311支持。藉此，朝向連接墊326對墊連接部33c施加力。由此，可提高墊連接部33c之接觸強度。

當將圖12所示之半導體裝置3***至圖3所示之插座4時，連接端子18與外部連接端子325接觸，連接端子19與外部連接端子33之插座連接部33b接觸。藉此，可於圖12所示之半導體裝置3與具備插座之資訊設備之間進行利用USB之資料傳送。

如上所述，於本實施形態之半導體裝置中，由於使外部連接端子埋沒於殼體，故而可利用SMT等焊接使電路基板與外部連接端子之接合部位減少。由此，可抑制焊接部位之增加，例如可降低製造成本。

半導體裝置3之構造並不限定於圖12。將半導體裝置之另一構造例示於圖13。圖13所示之半導體裝置3與圖12所示之半導體裝置3相比，不同點至少在於：代替殼體31而具有殼體31a及殼體31b。再者，於圖13中，對於與圖12所示之半導體裝置3相同之構成要素可適當地引用圖12之說明。

於圖13中，殼體31a具有開口部310。再者，亦可於殼體31a之側壁設置凸部。殼體31b及電路基板32被***至開口部310而固定。再者，殼體31b及電路基板32亦可與殼體31a接觸而固定。又，電路基板32亦可與殼體31b接觸而固定。殼體31a例如由聚氯乙烯等合成樹脂或鋁等金屬材料等形成。又，殼體31b例如由能應用於殼體11之材料形成。

於外部連接端子33之埋沒部33a與電路基板32之間夾持有殼體31b之一部分。即，埋沒部33a與電路基板32相隔。

再者，與第1實施形態同樣地，於圖12及圖13所示之半導體裝置中，亦可設置複數個外部連接端子33與電路基板32之連接部位。又，亦可與圖5同樣地，於佈線基板321之第1面搭載半導體封裝。

其次，參照圖14及圖15對半導體裝置之製造方法例進行說明。圖14及圖15係用以說明半導體裝置之製造方法例之圖。再者，此處，說明圖12所示之半導體裝置之製造方法例，但亦可作為圖13所示之半導體裝置之製造方法例而適當地引用。

藉由利用嵌入成形將5個連接端子連結之外部連接端子33埋入至與殼體構件31b1相同之材料之殼體構件而形成成形構件31b2，藉由加壓等而使外部連接端子33之連結部分分離，並針對梳齒之每個齒使外部連接端子33分離。其後，藉由將成形構件31b2嵌入並固定於殼體構件31b1而形成殼體31b。此時，成形構件31b2可看作殼體31b之一部分。

其次，如圖14所示，將殼體31b***至殼體31a之開口部310而固定。再者，於圖14中，將***方向設為橫向，但亦可將開口部310朝上配置，縱向地將殼體31b***。

其次，如圖15所示，將佈線基板上形成有半導體晶片之電路基板32***至開口部310，使外部連接端子33與電路基板32之連接墊電性連接而固定。再者，於如圖13所示般使外部連接端子33之埋沒部33a與電路基板32相隔之構造之情形時，亦可於將殼體構件31b1固定於成形構件31b2之前將電路基板32***至殼體31a。再者，於圖15中，將***方向設為橫向，但亦可將開口部310朝上配置，縱向地將電路基板32***。例如，亦可使用接著劑等將殼體31a與殼體31b貼合。可藉由上述步驟而製造半導體裝置。

於使外部連接端子與殼體固接之情形時，殼體構造或電路基板之組裝方法會產生制約，因此，於將電路基板***至殼體時，外部連接端子與電路基板之連接容易變得不充分。又，因殼體構造之制約，殼體成形時之零件個數容易變多，殼體成形容易變得複雜。

相對於此，於上述製造方法中，另外形成埋入有外部連接端子之成形構件，藉由其後將成形構件與殼體構件嵌合並固定而形成殼體。藉此，殼體成形時之形狀之自由度變得較直接使外部連接端子固接於殼體之情形高，因此，可考慮到外部連接端子與電路基板之連接強度而使設計容易。

又，於使連結之複數個外部連接端子分離之情形時，藉由形成埋入有外部連接端子之成形構件，可於固定於其他殼體構件之前使外部連接端子分離。藉此，分離變得容易，由於可同時形成5個外部連接端子，故而抑制零件個數之增加。進而，由於可於將電路基板***至殼體之後將埋入有外部連接端子之成形構件固定於殼體構件，故而於製造時可減輕對外部連接端子之損傷。

再者，各實施形態係作為例而提示者，並不意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，於不脫離發明之主旨之範圍內可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。

1‧‧‧半導體裝置

11‧‧‧殼體

12‧‧‧殼體構件

13‧‧‧外部連接端子

125‧‧‧外部連接端子

Claims

一種半導體裝置，其係可藉由與插座連接而進行利用通用串列匯流排(USB)之資料傳送者，且包含：殼體，其包含開口部；電路基板，其被***於上述開口部，且包含：配線基板，其包含具有可與上述插座連接之第1外部連接端子之複數個連接墊；及半導體晶片，其被搭載於上述配線基板；及第2外部連接端子，其包含：被固接部，其固接於上述開口部之內壁；插座連接部，其設置於與上述被固接部相同面，且可與上述插座連接；及第1墊連接部及第2墊連接部，其等設置於上述被固接部之相反面，且電性連接於上述複數個連接墊之至少一個。
如請求項1之半導體裝置，其中上述殼體於上述開口部之內壁包含凸部；上述被固接部設置於上述第1墊連接部與上述第2墊連接部之間，且固接於上述凸部；上述第1墊連接部電性連接於第1連接墊；上述第2墊連接部電性連接於第2連接墊；且上述第2墊連接部由上述殼體及上述電路基板密封。
如請求項1或2之半導體裝置，其中上述第2外部連接端子於上述被固接部包含突起，且以藉由嵌入成形而將上述突起埋入之方式固接於上述殼體。
一種半導體裝置，其係可藉由與插座連接而進行利用通用串列匯流排(USB)之資料傳送者，且包含：第1殼體，其包含側壁上具有***孔之第1開口部；電路基板，其被***於上述第1開口部，且包含：配線基板，其包含複數個連接墊；及半導體晶片，其搭載於上述配線基板；及插頭，其包含：第2殼體，其包含設置於側面之端部且嵌合於上述***孔之固定用突起及第2開口部；外部連接端子，其設置於上述第2開口部，且可與上述插座連接；及內部連接端子，其將上述外部連接端子與上述複數個連接墊之至少一個電性連接。
一種半導體裝置，其係可藉由與插座連接而進行利用通用串列匯流排(USB)之資料傳送者，且包含：殼體，其包含開口部；電路基板，其被***於上述開口部，且包含：配線基板，其包含具有可與上述插座連接之第1外部連接端子之複數個連接墊；及半導體晶片，其搭載於上述配線基板；及第2外部連接端子，其包含：埋沒部，其設置於端部且埋入於上述開口部之內壁；插座連接部，其可與上述插座連接；及墊連接部，其設置於上述插座連接部之相反面，且電性連接於上述複數個連接墊之至少一個。