JPH06237081A - 多層セラミック基板の製造方法 - Google Patents
多層セラミック基板の製造方法Info
- Publication number
- JPH06237081A JPH06237081A JP2268493A JP2268493A JPH06237081A JP H06237081 A JPH06237081 A JP H06237081A JP 2268493 A JP2268493 A JP 2268493A JP 2268493 A JP2268493 A JP 2268493A JP H06237081 A JPH06237081 A JP H06237081A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- conductor wiring
- conductor
- ceramic substrate
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 チップ部品を実装する最上層導体のパッド電
極の接着強度と半田濡れ性に優れた多層セラミック基板
の製造方法を提供する。 【構成】 内部導体配線４を有するガラス・セラミック
層１の表面に前記内部導体配線との接着のためのビアホ
ールと最上層導体配線３のパターンを有すガラス層２を
形成した後、焼成する。ガラス・セラミック層１と最上
層導体配線３との界面はガラスが多く存在し、これによ
って高い接着強度が得られる。さらに導体表面はガラス
がわずかしか存在しないので半田濡れ性が阻害されず、
高い半田濡れ性が得られる。多層セラミック基板のチッ
プ部品が実装されるパッド電極部の半田濡れ性と接着強
度の両立という課題を解決する。
極の接着強度と半田濡れ性に優れた多層セラミック基板
の製造方法を提供する。 【構成】 内部導体配線４を有するガラス・セラミック
層１の表面に前記内部導体配線との接着のためのビアホ
ールと最上層導体配線３のパターンを有すガラス層２を
形成した後、焼成する。ガラス・セラミック層１と最上
層導体配線３との界面はガラスが多く存在し、これによ
って高い接着強度が得られる。さらに導体表面はガラス
がわずかしか存在しないので半田濡れ性が阻害されず、
高い半田濡れ性が得られる。多層セラミック基板のチッ
プ部品が実装されるパッド電極部の半田濡れ性と接着強
度の両立という課題を解決する。
Description
【０００１】
【産業上の利用分野】本発明は半導体ＬＳＩ，チップ部
品などを搭載し、かつそれらを相互配線するための多層
セラミック基板の製造方法に関するものである。
品などを搭載し、かつそれらを相互配線するための多層
セラミック基板の製造方法に関するものである。
【０００２】
【従来の技術】近年、低温焼結ガラス・セラミック多層
基板の開発によって、使用できる導体材料に、金、銀、
銅、パラジウムまたはそれらの混合物が用いられるよう
になった。これらの金属は従来使用されたタングステ
ン、モリブデンなどに比べ導体抵抗が低く、且つ使用で
きる設備も安全で低コストに製造できる。
基板の開発によって、使用できる導体材料に、金、銀、
銅、パラジウムまたはそれらの混合物が用いられるよう
になった。これらの金属は従来使用されたタングステ
ン、モリブデンなどに比べ導体抵抗が低く、且つ使用で
きる設備も安全で低コストに製造できる。
【０００３】一方これらの金属の内、貴金属である金、
銀、パラジウムは高価でかつ価格変動が大きいことか
ら、安価で価格変動の少ないＣu電極材料の使用が望ま
れている。
銀、パラジウムは高価でかつ価格変動が大きいことか
ら、安価で価格変動の少ないＣu電極材料の使用が望ま
れている。
【０００４】ここではそれらの低温焼結多層基板は代表
的な製造方法の一例を述べる。低温焼結多層基板の種類
には大きく分けて３種類の方法がある。
的な製造方法の一例を述べる。低温焼結多層基板の種類
には大きく分けて３種類の方法がある。
【０００５】まず、第１の方法には多層基板の内層導体
に銀を用い、配線パターンを形成した低温焼結基板のグ
リーンシートを所望の枚数積層し、空気中で焼成し、そ
の後、最上層に銀・パラジウムペーストを印刷、焼成し
て得られるものである。これは内部にインピーダンスの
小さい銀を用い、最上層に半田耐熱を有する銀・パラジ
ウムを使用するものである。
に銀を用い、配線パターンを形成した低温焼結基板のグ
リーンシートを所望の枚数積層し、空気中で焼成し、そ
の後、最上層に銀・パラジウムペーストを印刷、焼成し
て得られるものである。これは内部にインピーダンスの
小さい銀を用い、最上層に半田耐熱を有する銀・パラジ
ウムを使用するものである。
【０００６】第２の方法は、内層導体に前者と同様に銀
を用い、最上層に銅を用いる方法で、これは最上層配線
に銅を用いることで、前者の銀・パラジウムに比べ低い
インピーダンスのものが得られる。
を用い、最上層に銅を用いる方法で、これは最上層配線
に銅を用いることで、前者の銀・パラジウムに比べ低い
インピーダンスのものが得られる。
【０００７】最後に第３の方法として、内層および最上
層に銅を用いる方法がある。この方法には２通りの方法
があり、その１つは導体の出発原料にＣuペーストを用
いる方法で、Ｃuの融点以下の温度(850〜950℃程度)で
かつＣuが酸化されず導体ペースト中の有機成分が十分
燃焼するように酸素分圧を制御した窒素雰囲気中で焼成
を行なうものである。もう１つの方法は導体の出発原料
にＣuＯペーストを用いる方法が有る。
層に銅を用いる方法がある。この方法には２通りの方法
があり、その１つは導体の出発原料にＣuペーストを用
いる方法で、Ｃuの融点以下の温度(850〜950℃程度)で
かつＣuが酸化されず導体ペースト中の有機成分が十分
燃焼するように酸素分圧を制御した窒素雰囲気中で焼成
を行なうものである。もう１つの方法は導体の出発原料
にＣuＯペーストを用いる方法が有る。
【０００８】この方法は、脱バインダ工程，還元工程，
焼成工程の３段階とする焼成方法で、炭素に対して充分
な酸素雰囲気でかつ内部の有機バインダを熱分解させる
に充分な温度で熱処理を行なう脱バインダ工程、ＣuＯ
をＣuに還元する還元工程、基板の焼結を行なう焼成工
程からなる。この方法では微妙な酸素分圧のコントロー
ルを必要とせず、焼成時の雰囲気制御が容易になり緻密
な焼結体が得られる。
焼成工程の３段階とする焼成方法で、炭素に対して充分
な酸素雰囲気でかつ内部の有機バインダを熱分解させる
に充分な温度で熱処理を行なう脱バインダ工程、ＣuＯ
をＣuに還元する還元工程、基板の焼結を行なう焼成工
程からなる。この方法では微妙な酸素分圧のコントロー
ルを必要とせず、焼成時の雰囲気制御が容易になり緻密
な焼結体が得られる。
【０００９】
【発明が解決しようとする課題】通常、多層セラミック
基板は最上層配線上にＩＣやチップコンデンサー等のチ
ップ部品を半田付け等で実装して用いられる。そのた
め、チップ部品のが実装され最上層のパッド部は、特に
高い接着強度と半田濡れ性が要求される。一般に接着強
度を高めるために最上層の導体ペーストとして、ガラス
にＢｉ2Ｏ3，ＣuＯ，ＣdＯなどの金属酸化物を添加した
ペーストが用いられる。
基板は最上層配線上にＩＣやチップコンデンサー等のチ
ップ部品を半田付け等で実装して用いられる。そのた
め、チップ部品のが実装され最上層のパッド部は、特に
高い接着強度と半田濡れ性が要求される。一般に接着強
度を高めるために最上層の導体ペーストとして、ガラス
にＢｉ2Ｏ3，ＣuＯ，ＣdＯなどの金属酸化物を添加した
ペーストが用いられる。
【００１０】しかしながら、高い接着強度を得るために
ガラスを多く添加すると半田濡れ性、シート抵抗が著し
く悪くなる。一方、半田濡れ性を高めるためにガラス量
を少なくすると接着強度が低くなる等の障害があった。
ガラスを多く添加すると半田濡れ性、シート抵抗が著し
く悪くなる。一方、半田濡れ性を高めるためにガラス量
を少なくすると接着強度が低くなる等の障害があった。
【００１１】本発明は上記の欠点を解消し、接着強度と
半田濡れ性が共に優れた多層セラミック基板の製造方法
を提供することを目的とする。
半田濡れ性が共に優れた多層セラミック基板の製造方法
を提供することを目的とする。
【００１２】
【課題を解決するための手段】この目的を達成するため
本発明は、高い接着強度を得るにはガラスを多く必要と
し、高い半田濡れ性を得るにはガラスを少なくする必要
があることに着目し、最上層導体の基板との接合部には
ガラスが多く存在し、半田付けを施す導体表面は、わず
かなガラスしか存在しないことができるようにして接着
強度と半田濡れ性との両立を可能とする。そのため、本
発明は内部導体配線を有するガラス・セラミック積層体
表面に前記内部導体配線との接続のためのビアホールと
最上層導体配線パターンを有するガラス層を形成した
後、焼成することにより多層セラミック基板を製造する
ものである。
本発明は、高い接着強度を得るにはガラスを多く必要と
し、高い半田濡れ性を得るにはガラスを少なくする必要
があることに着目し、最上層導体の基板との接合部には
ガラスが多く存在し、半田付けを施す導体表面は、わず
かなガラスしか存在しないことができるようにして接着
強度と半田濡れ性との両立を可能とする。そのため、本
発明は内部導体配線を有するガラス・セラミック積層体
表面に前記内部導体配線との接続のためのビアホールと
最上層導体配線パターンを有するガラス層を形成した
後、焼成することにより多層セラミック基板を製造する
ものである。
【００１３】
【作用】本発明によれば、最上層導体との間にガラス層
を設けた構成にすることにより、焼成時にガラスが軟化
し、基板側と最上層導体側に浸漬するが、基板と最上層
導体との接合部はガラスが多く存在するので高い接着強
度が得られ、導体表面はガラスが少ないので高い半田濡
れ性が得られる。
を設けた構成にすることにより、焼成時にガラスが軟化
し、基板側と最上層導体側に浸漬するが、基板と最上層
導体との接合部はガラスが多く存在するので高い接着強
度が得られ、導体表面はガラスが少ないので高い半田濡
れ性が得られる。
【００１４】
【実施例】以下本発明の各実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１５】（実施例１）まず、基板材料のガラス・セ
ラミックは、ホウ珪酸鉛ガラス粉末にセラミック材料と
してのアルミナ粉体を50対50の重量比で混合した組成物
(日本電気硝子社製 ＭＬＳ−19)を用いた。このガラス
・セラミック粉体と有機バインダとしてポリビニルブチ
ラール、可塑剤としてジ−ｎ−ブチルフタレート、溶剤
としてトルエンとイソプロピルアルコールの混合液(30
対70重量比)を混合しスラリーとした。
ラミックは、ホウ珪酸鉛ガラス粉末にセラミック材料と
してのアルミナ粉体を50対50の重量比で混合した組成物
(日本電気硝子社製 ＭＬＳ−19)を用いた。このガラス
・セラミック粉体と有機バインダとしてポリビニルブチ
ラール、可塑剤としてジ−ｎ−ブチルフタレート、溶剤
としてトルエンとイソプロピルアルコールの混合液(30
対70重量比)を混合しスラリーとした。
【００１６】このスラリーをドクターブレード法で有機
フィルム上にシート成形した。この時、造膜から乾燥、
打ち抜き、さらには必要に応じてビアホール加工を行う
各工程を連続的に行うシステムを使用した。このグリー
ンシートに銀ペーストを用いで導体パターンの形成およ
びビアホール埋め印刷をスクリーン印刷法によって行っ
た。
フィルム上にシート成形した。この時、造膜から乾燥、
打ち抜き、さらには必要に応じてビアホール加工を行う
各工程を連続的に行うシステムを使用した。このグリー
ンシートに銀ペーストを用いで導体パターンの形成およ
びビアホール埋め印刷をスクリーン印刷法によって行っ
た。
【００１７】導体ペーストは、Ａg粉末(平均粒径１μm)
に接着強度を得るためのガラスフリット(日本電気硝子
社製 ＧＡ−９ガラス粉末、平均粒径2.5μm)を５重量
％加えたものを無機成分とし、これに有機バインダであ
るエチルセルロースをターピネオールに溶かしたビヒク
ルを加えて、３段ロールにより適度な粘度になるように
混合したものを用いた。
に接着強度を得るためのガラスフリット(日本電気硝子
社製 ＧＡ−９ガラス粉末、平均粒径2.5μm)を５重量
％加えたものを無機成分とし、これに有機バインダであ
るエチルセルロースをターピネオールに溶かしたビヒク
ルを加えて、３段ロールにより適度な粘度になるように
混合したものを用いた。
【００１８】なお、ビア埋め用のＡgペーストは更に無
機成分として前記ガラス・セラミック粉末を15重量％加
えたものを使用した。
機成分として前記ガラス・セラミック粉末を15重量％加
えたものを使用した。
【００１９】この導体印刷を施したグリーンシートを所
定の枚数積み重ね、熱圧着して積層体を形成した。この
ときの熱圧着条件は、温度が80℃、圧力は200kg/cm2で
行った。
定の枚数積み重ね、熱圧着して積層体を形成した。この
ときの熱圧着条件は、温度が80℃、圧力は200kg/cm2で
行った。
【００２０】次にこの積層体の両面にガラスペーストを
スクリーン印刷法によって印刷し、内部導体との接続箇
所にはビアホールを設けた。乾燥後のガラス層の厚みを
測定したところ８μmであった。ガラスペーストは、平
均粒径２μmのガラス粉体(日本電気硝子社製 ＧＡ−９
ガラス粉末、ガラス軟化点430℃)にエチルセルロースを
ターピネオールに溶かしたビヒクルを加えて、３段ロー
ルにより適度な粘度になるように混合したものを用い
た。
スクリーン印刷法によって印刷し、内部導体との接続箇
所にはビアホールを設けた。乾燥後のガラス層の厚みを
測定したところ８μmであった。ガラスペーストは、平
均粒径２μmのガラス粉体(日本電気硝子社製 ＧＡ−９
ガラス粉末、ガラス軟化点430℃)にエチルセルロースを
ターピネオールに溶かしたビヒクルを加えて、３段ロー
ルにより適度な粘度になるように混合したものを用い
た。
【００２１】次にこのガラス層上に銀・パラジウムペー
ストを用いて最上層導体配線パターンをスクリーン印刷
し、乾燥の後、空気中900℃で１時間焼成した。図１は
上記のようにして作製された多層セラミック基板の焼成
前の積層体の断面図を示し、図中、１はガラスセラミッ
ク層、２はガラス層、３は最上層導体配線、４は内部導
体配線、５はビア導体である。この図１に示すガラス層
２上に用いる銀・パラジュウムペーストは、Ａg／Ｐd比
を90／10とした粉体に金属酸化物としてＢｉＯ3，ＰdＯ
を１重量％添加し、これにエチルセルロースをターピネ
オールに溶かしてビヒクルを加えて、３段ロールにより
適度な粘度になるように混合したものを用いた。焼成後
得られた試料を評価した結果、接着強度、半田濡れ性と
もに良好であった。
ストを用いて最上層導体配線パターンをスクリーン印刷
し、乾燥の後、空気中900℃で１時間焼成した。図１は
上記のようにして作製された多層セラミック基板の焼成
前の積層体の断面図を示し、図中、１はガラスセラミッ
ク層、２はガラス層、３は最上層導体配線、４は内部導
体配線、５はビア導体である。この図１に示すガラス層
２上に用いる銀・パラジュウムペーストは、Ａg／Ｐd比
を90／10とした粉体に金属酸化物としてＢｉＯ3，ＰdＯ
を１重量％添加し、これにエチルセルロースをターピネ
オールに溶かしてビヒクルを加えて、３段ロールにより
適度な粘度になるように混合したものを用いた。焼成後
得られた試料を評価した結果、接着強度、半田濡れ性と
もに良好であった。
【００２２】（実施例２）基板材料用のグリーンシート
とガラス形成用のグリーンシートをそれぞれ次の方法で
作製した。基板材料用ガラス・セラミックグリーンシー
トは、実施例１と同様の組成のスラリーをドクターブレ
ード法で成形した後、ＣuＯペーストを用いて導体パタ
ーンの形成およびビアホール埋め印刷をスクリーン印刷
法によって行った。
とガラス形成用のグリーンシートをそれぞれ次の方法で
作製した。基板材料用ガラス・セラミックグリーンシー
トは、実施例１と同様の組成のスラリーをドクターブレ
ード法で成形した後、ＣuＯペーストを用いて導体パタ
ーンの形成およびビアホール埋め印刷をスクリーン印刷
法によって行った。
【００２３】導体ペーストは、ＣuＯ粉末(平均粒径３μ
m)に接着強度を得るためのガラスフリット(日本電気硝
子社製 ＬＳ−0803ガラス粉末、平均粒径2.5μm)を３
重量％加えたものを無機成分とし、これに有機バインダ
であるエチルセルロースをターピネオールに溶かしたビ
ヒクルを加えて、３段ロールにより適度な粘度になるよ
うに混合したものを用いた。
m)に接着強度を得るためのガラスフリット(日本電気硝
子社製 ＬＳ−0803ガラス粉末、平均粒径2.5μm)を３
重量％加えたものを無機成分とし、これに有機バインダ
であるエチルセルロースをターピネオールに溶かしたビ
ヒクルを加えて、３段ロールにより適度な粘度になるよ
うに混合したものを用いた。
【００２４】なお、ビア埋め用のＣuＯペーストは更に
無機成分として前記ガラス・セラミック粉末を15重量％
加えたものを使用した。
無機成分として前記ガラス・セラミック粉末を15重量％
加えたものを使用した。
【００２５】ガラス形成用グリーンシートは、平均粒径
３μmのガラス粉体(日本電気硝子社製 ＧＡ−１ガラス
粉末、軟化点595℃)を用い、このガラス粉体と有機バイ
ンダとしてポリビニルブチラール、可塑性としてジ−ｎ
−ブチルフタレート、溶剤としてトルエンとイソプロピ
ルアルコールの混合液(30対70重量比)をドクターブレー
ド法で有機フィルム上にシート成形した後、内部導体と
の接続箇所にスルホール加工を施した。グリーンシート
の厚みは10μmであった。
３μmのガラス粉体(日本電気硝子社製 ＧＡ−１ガラス
粉末、軟化点595℃)を用い、このガラス粉体と有機バイ
ンダとしてポリビニルブチラール、可塑性としてジ−ｎ
−ブチルフタレート、溶剤としてトルエンとイソプロピ
ルアルコールの混合液(30対70重量比)をドクターブレー
ド法で有機フィルム上にシート成形した後、内部導体と
の接続箇所にスルホール加工を施した。グリーンシート
の厚みは10μmであった。
【００２６】次にこれらのグリーンシートを積み重ね、
熱圧着して積層体を形成した。積層方法は、所定枚数の
ガラス・セラミック積層体の上下にガラスグリーンシー
トを５枚ずつ積層した。このときの熱圧着条件は、温度
が80℃、圧力は200kg/cm2で行った。
熱圧着して積層体を形成した。積層方法は、所定枚数の
ガラス・セラミック積層体の上下にガラスグリーンシー
トを５枚ずつ積層した。このときの熱圧着条件は、温度
が80℃、圧力は200kg/cm2で行った。
【００２７】次に、この積層体の両面にはＣuＯペース
トを用いて、最上層導体配線パターンをスクリーン印刷
した。ＣuＯペーストは、平均粒径３μmのＣuＯ粉体に
ガラス(日本電気硝子社製 ＧＡ−９ガラス粉末、平均
粒径2.5μm)を加えたものを無機成分とし、これに有機
バインダであるエチルセルロースをターピネオールに溶
かしたビヒクルを加えて、３段ロールにより適度な粘度
になるように混合したものを用いた。
トを用いて、最上層導体配線パターンをスクリーン印刷
した。ＣuＯペーストは、平均粒径３μmのＣuＯ粉体に
ガラス(日本電気硝子社製 ＧＡ−９ガラス粉末、平均
粒径2.5μm)を加えたものを無機成分とし、これに有機
バインダであるエチルセルロースをターピネオールに溶
かしたビヒクルを加えて、３段ロールにより適度な粘度
になるように混合したものを用いた。
【００２８】次に、焼成工程を説明する。まず最初は、
脱バインダ工程であり、グリーンシート、ＣuＯペース
トの有機バインダは、ＰＶＢ及びエチルセルロースであ
る。したがって空気中での分解温度は、500℃以上あれ
ば良いので、600℃の温度で行なった。その後、前記積
層体を水素ガス100％雰囲気中で200℃−５時間で還元し
た。この時のＣu層をＸ線回折により分析したところ100
％Ｃuであることを確認した。
脱バインダ工程であり、グリーンシート、ＣuＯペース
トの有機バインダは、ＰＶＢ及びエチルセルロースであ
る。したがって空気中での分解温度は、500℃以上あれ
ば良いので、600℃の温度で行なった。その後、前記積
層体を水素ガス100％雰囲気中で200℃−５時間で還元し
た。この時のＣu層をＸ線回折により分析したところ100
％Ｃuであることを確認した。
【００２９】次にメッシュベルト炉を用いて純窒素中90
0℃で１時間焼成した。焼成後の基板の接着強度と半田
濡れ性は良好であった。
0℃で１時間焼成した。焼成後の基板の接着強度と半田
濡れ性は良好であった。
【００３０】（実施例３）基板材料用のグリーンシート
は実施例２の方法で作製した内部導体配線パターンを形
成したガラス・セラミックグリーンシートを用いた。ガ
ラス形成用グリーンシートは、平均粒径３μmのガラス
粉体(日本電気硝子社製 ＧＡ−11ガラス粉末 軟化点7
00℃)を用い、このガラス粉体と有機バインダとしてポ
リビニルブチラール、可塑剤としてジ−ｎ−ブチルフタ
レート、溶剤としてトルエンとイソプロピルアルコール
の混合液(30対70重量比)をドクターブレード法で有機フ
ィルム上にシート成形した後、内部導体との接続箇所に
スルホール加工を施した後、最上層導体配線パターンを
形成したものを用いた。最上層導体にはＣuＯ粉末にビ
ヒクルを加え混合したＣuＯペーストを用いた。
は実施例２の方法で作製した内部導体配線パターンを形
成したガラス・セラミックグリーンシートを用いた。ガ
ラス形成用グリーンシートは、平均粒径３μmのガラス
粉体(日本電気硝子社製 ＧＡ−11ガラス粉末 軟化点7
00℃)を用い、このガラス粉体と有機バインダとしてポ
リビニルブチラール、可塑剤としてジ−ｎ−ブチルフタ
レート、溶剤としてトルエンとイソプロピルアルコール
の混合液(30対70重量比)をドクターブレード法で有機フ
ィルム上にシート成形した後、内部導体との接続箇所に
スルホール加工を施した後、最上層導体配線パターンを
形成したものを用いた。最上層導体にはＣuＯ粉末にビ
ヒクルを加え混合したＣuＯペーストを用いた。
【００３１】次にこれらのグリーンシートを積み重ね、
熱圧着して積層体を形成した。積層方法は実施例２の方
法と同様、所定枚数のガラス・セラミック積層体の上下
にガラスグリーンシートを５枚ずつ積層した。熱圧着条
件は、温度が80℃、圧力は200kg/cm2で行った。この積
層体を実施例２の方法と同様に脱バインダ、還元の後、
純窒素中900℃で１時間メッシュベルト炉で焼成した。
焼成後得られた試料の接着強度、半田濡れ性ともに優れ
たものである。
熱圧着して積層体を形成した。積層方法は実施例２の方
法と同様、所定枚数のガラス・セラミック積層体の上下
にガラスグリーンシートを５枚ずつ積層した。熱圧着条
件は、温度が80℃、圧力は200kg/cm2で行った。この積
層体を実施例２の方法と同様に脱バインダ、還元の後、
純窒素中900℃で１時間メッシュベルト炉で焼成した。
焼成後得られた試料の接着強度、半田濡れ性ともに優れ
たものである。
【００３２】
【発明の効果】以上説明したように本発明の多層セラミ
ック基板の製造方法によって作製された多層セラミック
基板は、ガラス・セラミック基板と最上層導体との界面
はガラスが多く存在し、これによって高い接着強度が得
られる。さらに導体表面はガラスがわずかしか存在しな
いので半田濡れ性が阻害されず、高い半田濡れ性が得ら
れる。
ック基板の製造方法によって作製された多層セラミック
基板は、ガラス・セラミック基板と最上層導体との界面
はガラスが多く存在し、これによって高い接着強度が得
られる。さらに導体表面はガラスがわずかしか存在しな
いので半田濡れ性が阻害されず、高い半田濡れ性が得ら
れる。
【００３３】以上のように、多層セラミック基板のチッ
プ部品が実装されるパッド電極部の半田濡れ性と接着強
度の両立という課題を解決したものである。
プ部品が実装されるパッド電極部の半田濡れ性と接着強
度の両立という課題を解決したものである。
【図１】本発明の実施例の多層セラミック基板の焼成前
の積層体の断面図である。
の積層体の断面図である。
１…ガラス・セラミック層、 ２…ガラス層、 ３…最
上層導体配線、 ４…内部導体配線、 ５…ビア導体。
上層導体配線、 ４…内部導体配線、 ５…ビア導体。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 // Ｈ０５Ｋ 3/40 Ｋ 7511−4Ｅ 9355−4Ｍ Ｈ０１Ｌ 23/12 Ｆ (72)発明者 箱谷 靖彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中村 嘉文 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 三浦 和裕 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (6)
- 【請求項１】 導体ペースト組成物で内部導体配線パタ
ーンを形成した少なくとも有機バインダ、可塑剤を含む
ガラス・セラミックよりなるグリーンシートを所望枚数
積層し、このグリーンシート積層体の両面もしくは片面
に、少なくとも有機バインダ、有機溶剤を含むガラスペ
ーストを前記内部導体配線との接続箇所にビアホールを
設けて印刷した後、導体ペースト組成物で最上層導体配
線パターンを印刷し、乾燥した後、焼成することを特徴
とする多層セラミック基板の製造方法。 - 【請求項２】 導体ペースト組成物で内部導体配線パタ
ーンを形成した少なくとも有機バインダ、可塑剤を含む
ガラス・セラミックよりなるグリーンシートを所望枚数
積層し、このグリーンシート積層体の両面もしくは片面
に、前記内部導体配線との接続箇所にスルホール加工を
施した少なくとも有機バインダ、可塑剤を含むガラスよ
りなるグリーンシートを積層した後、導体ペースト組成
物で最上層導体配線パターンを印刷し、乾燥した後、焼
成することを特徴とする多層セラミック基板の製造方
法。 - 【請求項３】 導体ペースト組成物で内部導体配線パタ
ーンを形成した少なくとも有機バインダ、可塑剤を含む
ガラス・セラミックよりなるグリーンシートを所望枚数
積層し、このグリーンシート積層体の両面もしくは片面
に、前記内部導体配線との接続のためのビアホールと最
上層導体配線パターンを形成した少なくとも有機バイン
ダ、可塑を含むガラスよりなるグリーンシートを積層し
た後、焼成することを特徴とする多層セラミック基板の
製造方法。 - 【請求項４】 ガラスペースト及びガラスグリーンシー
トのガラス軟化点が400℃から700℃の範囲であることを
特徴とする請求項１，２または３記載の多層セラミック
基板の製造方法。 - 【請求項５】 導体ペーストがＡg，Ａg／Ｐd，Ｃu，Ｃ
uＯのいずれかを主成分とすることを特徴とする請求項
１，２または３記載の多層セラミック基板の製造方法。 - 【請求項６】 焼成温度が800℃から1000℃の範囲で焼
成することを特徴とする請求項１，２または３記載の多
層セラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268493A JPH06237081A (ja) | 1993-02-10 | 1993-02-10 | 多層セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268493A JPH06237081A (ja) | 1993-02-10 | 1993-02-10 | 多層セラミック基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06237081A true JPH06237081A (ja) | 1994-08-23 |
Family
ID=12089697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2268493A Pending JPH06237081A (ja) | 1993-02-10 | 1993-02-10 | 多層セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06237081A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005106973A1 (ja) * | 2004-04-27 | 2005-11-10 | Kyocera Corporation | 発光素子用配線基板 |
| JP2006041230A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | 発光素子用配線基板ならびに発光装置 |
| JP2006066409A (ja) * | 2004-07-28 | 2006-03-09 | Kyocera Corp | 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法 |
| JP2006156447A (ja) * | 2004-11-25 | 2006-06-15 | Kyocera Corp | 発光素子用配線基板ならびに発光装置およびその製造方法 |
| EP1940210A2 (en) | 2006-12-26 | 2008-07-02 | TDK Corporation | Multilayer ceramics substrate |
| WO2013133827A1 (en) * | 2012-03-07 | 2013-09-12 | Intel Corporation | Glass clad microelectronic substrate |
| US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| WO2016111281A1 (ja) * | 2015-01-07 | 2016-07-14 | 株式会社村田製作所 | セラミック基板、電子部品およびセラミック基板の製造方法 |
| US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
-
1993
- 1993-02-10 JP JP2268493A patent/JPH06237081A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005106973A1 (ja) * | 2004-04-27 | 2005-11-10 | Kyocera Corporation | 発光素子用配線基板 |
| US8314346B2 (en) | 2004-04-27 | 2012-11-20 | Kyocera Corporation | Wiring board for light-emitting element |
| JP2006041230A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | 発光素子用配線基板ならびに発光装置 |
| JP2006066409A (ja) * | 2004-07-28 | 2006-03-09 | Kyocera Corp | 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法 |
| JP2006156447A (ja) * | 2004-11-25 | 2006-06-15 | Kyocera Corp | 発光素子用配線基板ならびに発光装置およびその製造方法 |
| EP1940210A2 (en) | 2006-12-26 | 2008-07-02 | TDK Corporation | Multilayer ceramics substrate |
| US7662477B2 (en) | 2006-12-26 | 2010-02-16 | Tdk Corporation | Multilayer ceramics substrate |
| US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
| US10070524B2 (en) | 2009-12-17 | 2018-09-04 | Intel Corporation | Method of making glass core substrate for integrated circuit devices |
| US9761514B2 (en) | 2009-12-17 | 2017-09-12 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US9793201B2 (en) | 2012-03-07 | 2017-10-17 | Intel Corporation | Glass clad microelectronic substrate |
| US9445496B2 (en) | 2012-03-07 | 2016-09-13 | Intel Corporation | Glass clad microelectronic substrate |
| WO2013133827A1 (en) * | 2012-03-07 | 2013-09-12 | Intel Corporation | Glass clad microelectronic substrate |
| US9642248B2 (en) | 2012-09-24 | 2017-05-02 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US10008452B2 (en) | 2012-09-24 | 2018-06-26 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| CN107113985A (zh) * | 2015-01-07 | 2017-08-29 | 株式会社村田制作所 | 陶瓷基板、电子部件及陶瓷基板的制造方法 |
| JPWO2016111281A1 (ja) * | 2015-01-07 | 2017-10-12 | 株式会社村田製作所 | セラミック基板、電子部品およびセラミック基板の製造方法 |
| WO2016111281A1 (ja) * | 2015-01-07 | 2016-07-14 | 株式会社村田製作所 | セラミック基板、電子部品およびセラミック基板の製造方法 |
| US10405430B2 (en) | 2015-01-07 | 2019-09-03 | Murata Manufacturing Co., Ltd. | Ceramic substrate, electronic component, and method of manufacturing ceramic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2785544B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH0728128B2 (ja) | セラミック多層配線基板とその製造方法 | |
| JPH06237081A (ja) | 多層セラミック基板の製造方法 | |
| JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3003413B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH05327218A (ja) | 多層セラミック基板の製造方法 | |
| JP2803414B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3082475B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH0730253A (ja) | 多層セラミック基板の製造方法 | |
| JPH06223621A (ja) | 導体ペースト組成物 | |
| JP2803421B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3100796B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH05327220A (ja) | 多層セラミック基板の製造方法 | |
| JP2812605B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2855959B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| JP3222296B2 (ja) | 導電性インキ | |
| JP3197147B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH0588557B2 (ja) | ||
| JPH08134388A (ja) | 導電性インキ | |
| JPH05343851A (ja) | 多層セラミック基板の製造方法 | |
| JPH05139849A (ja) | セラミツク多層基板の製造方法 | |
| JPS62145896A (ja) | セラミツク銅多層配線基板の製造方法 | |
| JPS6126293A (ja) | セラミック多層配線基板の製造方法 | |
| JPH0613756A (ja) | 導体ペースト組成物 |