JP6321116B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6321116B2
JP6321116B2 JP2016216884A JP2016216884A JP6321116B2 JP 6321116 B2 JP6321116 B2 JP 6321116B2 JP 2016216884 A JP2016216884 A JP 2016216884A JP 2016216884 A JP2016216884 A JP 2016216884A JP 6321116 B2 JP6321116 B2 JP 6321116B2
Authority
JP
Japan
Prior art keywords
film
oxide
insulating film
memory cell
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016216884A
Other languages
English (en)
Other versions
JP2017028327A (ja
Inventor
熱海　知昭
知昭 熱海
高 奥田
高 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017028327A publication Critical patent/JP2017028327A/ja
Application granted granted Critical
Publication of JP6321116B2 publication Critical patent/JP6321116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体記憶装置に関する。
近年、トランジスタの活性層の材料として、半導体特性を示す金属酸化物（以下、酸化
物半導体材料ともいう）に注目が集まっている。活性層の材料として酸化物半導体材料を
適用したトランジスタは、活性層の材料としてアモルファスシリコンを適用したトランジ
スタと同様のプロセスで製造でき、且つそれよりも移動度が高い。そのため、活性層の材
料として酸化物半導体材料を適用したトランジスタは、活性層の材料としてアモルファス
シリコンを適用したトランジスタを代替又は凌駕するトランジスタとして期待されている
。例えば、アクティブマトリクス型の表示装置の各画素に配設されるトランジスタとして
適用することが期待されている。
さらに、酸化物半導体材料によって活性層が構成されているトランジスタは、オフ電流
値が低いという特性を有する。これにより、当該トランジスタがオフ状態となることによ
って浮遊状態となるノードの電位（当該ノードに保持される電荷量）を長期間に渡って保
持することが可能である。そのため、当該トランジスタを活用して半導体記憶装置を構成
することが期待されている。例えば、特許文献１では、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）のメモリセルを構成するトランジスタとして当
該トランジスタを適用したＤＲＡＭが開示されている。
また、酸化物半導体材料によって活性層が構成されているトランジスタは、各種薄膜の
成膜及び加工を組み合わせて行うことによって形成される。よって、当該トランジスタは
、他の半導体素子が存在する領域と重畳する領域に形成することができる。例えば、特許
文献２では、積層配置されている２種のトランジスタ（半導体基板によって活性層が構成
されているトランジスタ（下部のトランジスタ）と酸化物半導体材料によって活性層が構
成されているトランジスタ（上部のトランジスタ））を有する半導体装置が開示されてい
る。
特開２０１１−１０９０８４号公報 特開２０１１−１１９６７２号公報
ＤＲＡＭは、それぞれにおいてデータに応じた電荷量を保持する複数のメモリセルが配
設されているメモリセルアレイと、メモリセルに対するデータの書き込み、読み出し、及
びリフレッシュなどを行う周辺回路とを有する。
具体的には、メモリセルは、トランジスタと、キャパシタとを有する。そして、当該ト
ランジスタがオフ状態となることによってキャパシタの一方の電極が電気的に接続するノ
ードの電位を浮遊状態とする。これにより、当該ノード（キャパシタの一方の電極）にお
いて所望のデータ（電荷量）を保持する。
また、周辺回路は、当該トランジスタによって当該キャパシタの一方の電極との電気的
な接続が制御される信号線（ビット線）の電位を制御する。そして、当該トランジスタを
オン状態とすることで当該メモリセルに所望のデータを書き込む。また、周辺回路は、当
該ビット線の電位の値を予め所定の値とした後に当該トランジスタをオン状態とする。こ
れにより、当該ビット線の電位が当該データに応じて変動する。そして、当該ビット線の
電位を検出することで当該メモリセルに保持されていたデータを読み出す。また、周辺回
路は、所望のリフレッシュレートで当該メモリセルに電荷を補充する（リフレッシュ）。
ここで、当該メモリセルを構成するトランジスタとして酸化物半導体材料によって活性
層が構成されているトランジスタを適用する場合、リフレッシュレートの低減を図ること
が可能である。さらには、メモリセルアレイと周辺回路を積層配置することでＤＲＡＭの
高集積化を図ることが可能である。具体的には、単結晶シリコン基板を用いて周辺回路を
構成し、さらに、当該単結晶シリコン基板上に成膜される酸化物半導体材料を用いてメモ
リセルアレイを構成する。これにより、メモリセルアレイと周辺回路が同一平面上に配置
される場合と比較して、ＤＲＡＭの高集積化を図ることが可能となる。
ただし、メモリセルアレイと周辺回路を積層配置する場合、メモリセルアレイと周辺回
路の間に放射ノイズが生じる蓋然性が高くなる。これにより、ＤＲＡＭにおけるデータの
読み出し動作時に放射ノイズによって誤動作を起こす蓋然性が高くなる。上述したように
当該動作は、ビット線の電位の変動を検出することによって行われるからである。
上述の点に鑑み、本発明の一態様は、半導体記憶装置において誤動作が生じる蓋然性を
低減することを目的の一とする。
上述した目的は、メモリセルアレイと周辺回路の間に遮蔽層を配置することによって達
成することが可能である。
例えば、本発明の一態様は、複数のメモリセルを含むメモリセルアレイと、メモリセル
に保持されているデータの判別を行う読み出し回路を含む周辺回路と、メモリセルアレイ
と周辺回路の間に配置され、且つ電位が一定に保持されている遮蔽層と、を有し、メモリ
セルは、データに応じた電荷量を保持し、読み出し回路は、メモリセルに保持されている
電荷量に応じて電位が変動する信号線の電位を検出することでデータを判別する半導体記
憶装置である。
また、半導体基板を用いて構成されている半導体素子を含む周辺回路と、周辺回路上に
配置され、且つ導電性材料を用いて構成されている遮蔽層と、遮蔽層上に配置され、且つ
酸化物半導体材料を用いて構成されている半導体素子を含むメモリセルアレイと、を有し
、メモリセルアレイは、データに応じた電荷量を保持するメモリセルを有し、周辺回路は
、メモリセルに保持されている電荷量に応じて電位が変動する信号線の電位を検出するこ
とでデータを判別する読み出し回路を有する半導体記憶装置も本発明の一態様である。
本発明の一態様の半導体記憶装置は、メモリセルアレイと周辺回路の間に遮蔽層を有す
る。これにより、当該メモリセルアレイと当該周辺回路の間に生じる放射ノイズを遮蔽す
ることが可能となる。よって、半導体記憶装置において誤動作が生じる蓋然性を低減する
ことが可能となる。
半導体記憶装置の構成例を示す図。 （Ａ）周辺回路の構成例を示す図、（Ｂ）周辺回路とメモリセルアレイの接続の一態様を示す模式図。 （Ａ）〜（Ｄ）半導体記憶装置の構造例及びその作製工程を説明するための断面模式図。 （Ａ）〜（Ｃ）半導体記憶装置の構造例及びその作製工程を説明するための断面模式図。 （Ａ）、（Ｂ）半導体記憶装置の構造例及びその作製工程を説明するための断面模式図。 （Ａ）、（Ｂ）半導体記憶装置の構造例及びその作製工程を説明するための断面模式図。 （Ａ）、（Ｂ）半導体記憶装置の構造例及びその作製工程を説明するための断面模式図。 半導体記憶装置の構成例を示す図。 半導体記憶装置の構成例を示す図。 （Ａ）、（Ｂ）半導体記憶装置の構造例を説明するための断面模式図。 （Ａ）、（Ｂ）半導体記憶装置の構造例を説明するための断面模式図。 （Ａ）、（Ｂ）半導体記憶装置の構造例を説明するための断面模式図。 半導体記憶装置の構造例を説明するための断面模式図。
以下では、本発明の一態様について詳細に説明する。ただし、本発明は以下の説明に限
定されず、本発明の趣旨およびその範囲から逸脱することなくその形態を様々に変更し得
る。したがって、本発明は以下に示す記載内容に限定して解釈されるものではない。
＜半導体記憶装置の構成例＞
図１は、本発明の一態様の半導体記憶装置の構成例を示す図である。図１に示す半導体
記憶装置は、半導体基板１０を用いて構成されている半導体素子を含む周辺回路１００と
、周辺回路１００上に配置され、且つ導電性材料を用いて構成されている遮蔽層２０と、
遮蔽層２０上に配置され、且つ酸化物半導体材料を用いて構成されている半導体素子を含
むメモリセルアレイ３０とを有する。そして、図１に示すメモリセルアレイ３０は、それ
ぞれにおいてデータに応じた電荷を保持する複数のメモリセル３００を有する。具体的に
は、メモリセル３００は、活性層が酸化物半導体材料によって構成されているトランジス
タ３０１と、一方の電極が、トランジスタ３０１がオフ状態となることによって浮遊状態
となるノードに電気的に接続されているキャパシタ３０２とを有する。なお、キャパシタ
３０２の他方の電極は、一定の電位を保持する配線に電気的に接続されている。ここで、
当該電位としては、接地電位又は０Ｖ等を適用することが可能である。
なお、遮蔽層２０は、周辺回路１００とメモリセルアレイ３０の間に生じる放射ノイズ
を遮蔽することを目的として設けられている。よって、遮蔽層２０が配置されている領域
が、周辺回路１００が配置されている領域及びメモリセルアレイ３０が配置されている領
域の少なくとも一方と重畳する構成とすることが好ましい。周辺回路１００とメモリセル
アレイ３０の間に遮蔽層２０が配置されていない領域が存在する場合、当該領域における
放射ノイズの遮蔽ができないからである。
＜周辺回路１００の構成例＞
図２（Ａ）は、図１に示す半導体記憶装置の周辺回路１００の構成を示すブロック図で
ある。図２（Ａ）に示す周辺回路１００は、制御回路１１０と、ワード線駆動回路１２０
と、ビット線駆動回路１３０とを有する。なお、ワード線駆動回路１２０は、それぞれが
メモリセルアレイ３０に配設されている複数のワード線３２０の電位を制御する回路であ
る。そして、ワード線３２０は、複数のトランジスタ３０１のゲートに電気的に接続され
ている。すなわち、ワード線駆動回路１２０は、メモリセルアレイ３０に配設されている
トランジスタ３０１のスイッチングを制御する回路である。また、ビット線駆動回路１３
０は、それぞれがメモリセルアレイ３０に配設されている複数のビット線３３０の電位を
制御、検出する回路である。そして、ビット線３３０は、複数のトランジスタ３０１のソ
ース及びドレインの一方に電気的に接続されている。すなわち、ビット線駆動回路１３０
は、メモリセルアレイ３０に配設されているメモリセル３００に対するデータの書き込み
及び読み出しを行う回路である。また、制御回路１１０は、ワード線駆動回路１２０及び
ビット線駆動回路１３０の動作を制御する回路である。
なお、ワード線駆動回路１２０は、デコーダ１２０１、レベルシフタ１２０２、及びバ
ッファ１２０３等を有する。また、ビット線駆動回路１３０は、デコーダ１３０１、レベ
ルシフタ１３０２、セレクタ１３０３、書き込み回路１３１及び読み出し回路１３２等を
有する。また、周辺回路１００とメモリセルアレイ３０の間には接地電位が供給されてい
る遮蔽層２０が配置されている。なお、遮蔽層２０に供給される電位は、接地電位に限定
されない。遮蔽層２０に接地電位と異なる一定値の電位が供給される構成とすることも可
能である。
図２（Ａ）に示す周辺回路１００の動作例について以下に述べる。
周辺回路１００にアドレス信号（ＡＤ）及びリードイネーブル信号（ＲＥ）又はライト
イネーブル信号（ＷＥ）が入力されると、制御回路１１０がワード線駆動回路１２０及び
ビット線駆動回路１３０を制御する。そして、当該メモリセル３００において、データの
書き込み又は読み出しが行われる。
例えば、所望のメモリセル３００に対するデータの書き込みが行われる場合には、ワー
ド線駆動回路１２０において、デコーダ１２０１による複数のワード線３２０のいずれか
一を選択する信号が生成される。当該信号は、レベルシフタ１２０２による電位の調整及
びバッファ１２０３による波形の処理の後に選択されたワード線３２０に供給される。こ
れにより、当該ワード線３２０にゲートが電気的に接続されているトランジスタ３０１が
オン状態となる。そして、ビット線駆動回路１３０において、デコーダ１３０１による複
数のビット線３３０のいずれか一を選択する信号が生成される。当該信号は、レベルシフ
タ１３０２による当該信号の電位の調整の後にセレクタ１３０３に入力される。セレクタ
１３０３は、入力された信号に従ってデータ信号（ＤＡＴＡ）をサンプリングする。当該
サンプリングされたデータは、書き込み回路１３１によって選択されたビット線３３０に
供給される。これにより、選択されたメモリセル３００に対して所望のデータを書き込む
ことができる。
また、所望のメモリセル３００からデータの読み出しが行われる場合には、ビット線駆
動回路１３０が、読みだす対象となるメモリセル３００に電気的に接続されているビット
線３３０に所望の電位を与える。そして、当該ビット線３３０を浮遊状態とする。その後
、ワード線駆動回路１２０が書き込みを行う際と同様に動作する。すなわち、当該メモリ
セル３００が有するトランジスタ３０１をオン状態とする。これにより、当該ビット線３
３０の電位が当該メモリセル３００に保持されていたデータに応じて変動する。そして、
ビット線駆動回路１３０が有する読み出し回路１３２において、当該ビット線３３０の電
位の変動を検出させる。これにより、当該メモリセル３００に保持されていたデータを判
別することができる。
＜周辺回路１００とメモリセルアレイ３０の接続の一態様＞
図２（Ｂ）は、図１に示す半導体記憶装置の周辺回路１００とメモリセルアレイ３０の
接続の一態様を示す模式図である。図２（Ｂ）に示す半導体記憶装置は、図１に示す構成
と、当該構成に近接して設けられる接続配線部４０とを有する。ここで、接続配線部４０
は、メモリセルアレイ３０から延設されている複数の配線４１Ａのそれぞれの一部と、複
数の配線４１Ｂと、周辺回路１００から延設されている複数の配線４１Ｃのそれぞれの一
部とを含む。なお、配線４１Ｂは、周辺回路１００、遮蔽層２０、及びメモリセルアレイ
３０が積層する方向と平行又は略平行に延伸して設けられている。
そして、図２（Ｂ）に示す接続配線部４０において、配線４１Ａ、配線４１Ｂ、及び配
線４１Ｃが接続されている。すなわち、図２（Ｂ）に示す半導体記憶装置においては、周
辺回路１００とメモリセルアレイ３０を電気的に接続させる配線（例えば、図２（Ａ）に
示すワード線３２０、ビット線３３０）のそれぞれが、配線４１Ａ、配線４１Ｂ、及び配
線４１Ｃを含んで構成されている。
接続配線部４０を有する半導体記憶装置においては、周辺回路１００とメモリセルアレ
イ３０を電気的に接続させるために遮蔽層２０に開口を設ける必要がない。これにより、
周辺回路１００とメモリセルアレイ３０の間に、開口が存在しない単一物によって構成さ
れる遮蔽層２０を配置することが可能となる。よって、当該半導体記憶装置においては、
周辺回路１００とメモリセルアレイ３０の間に生じる放射ノイズの遮蔽効果を高めること
が可能である。
＜半導体記憶装置の構造例＞
図３乃至図７は、本明細書で開示される半導体記憶装置の構造例及びその作製工程を説
明するための断面模式図である。具体的には、図３乃至図７におけるＡ−Ｂ断面は、図１
に示す周辺回路１００に含まれるトランジスタ（半導体基板を用いて構成されているトラ
ンジスタ）、図１に示す遮蔽層２０、及び図１に示すメモリセルアレイ３０に含まれるト
ランジスタ（酸化物半導体材料を用いて構成されているトランジスタ）の構造例及びその
作製工程を説明するための断面模式図であり、図３乃至図７におけるＣ−Ｄ断面は、図１
に示す周辺回路１００とメモリセルアレイ３０を電気的に接続させる配線（図２（Ｂ）に
示す接続配線部４０）の構造例及びその作製工程を説明するための断面模式図である。
まず、図３（Ａ）に示すように、ｐ型の半導体基板２０１に素子分離領域２０３を形成
する。
ｐ型の半導体基板２０１としては、ｐ型の導電型を有する単結晶シリコン基板（シリコ
ンウェハー）、化合物半導体基板（ＳｉＣ基板、サファイア基板、ＧａＮ基板等）を用い
ることができる。
また、ｐ型の半導体基板２０１の代わりに、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕ
ｌａｔｏｒ）基板として、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱するこ
とにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消
滅させて作られた所謂ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ
ＯＸｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長
を利用して半導体基板を劈開するスマートカット法や、ＥＬＴＲＡＮ法（Ｅｐｉｔａｘｉ
ａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ：キヤノン社の登録商標）等を用いて形成したＳＯ
Ｉ基板を用いてもよい。
素子分離領域２０３は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌ
ｉｃｏｎ）法又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を
用いて形成する。
また、同一基板上にｐチャネル型のトランジスタを形成する場合、ｐ型の半導体基板２
０１の一部にｎウェル領域を形成してもよい。ｎウェル領域は、リン、ヒ素等のｎ型を付
与する不純物元素を添加して形成される。
なお、ここでは、ｐ型の半導体基板を用いているが、ｎ型の半導体基板を用いて、ｐチ
ャネル型のトランジスタを形成してもよい。その場合、ｎ型の半導体基板にｐ型を付与す
るホウ素等の不純物元素が添加されたｐウェル領域を形成して、同一基板上にｎチャネル
型のトランジスタを形成してもよい。
次に、図３（Ｂ）に示すように、半導体基板２０１上にゲート絶縁膜２０７ａおよび絶
縁膜２０７ｂならびにゲート電極２０９ａおよび配線２０９ｂを形成する。
例えば、熱処理を行い半導体基板２０１の表面を酸化する、又は、当該酸化後に窒化処
理を行う。これにより、酸化シリコン膜、又は、酸化シリコン膜と、酸素と窒素を有する
シリコン膜（酸化窒化シリコン膜）との積層を形成する。次に、酸化シリコン膜又は酸窒
化シリコン膜の一部を選択的にエッチングして、ゲート絶縁膜２０７ａおよび絶縁膜２０
７ｂを形成する。また、厚さ５〜５０ｎｍの酸化シリコン、酸化窒化シリコン、高誘電率
物質（ｈｉｇｈ−ｋ材料ともいう）であるタンタル酸化物、酸化ハフニウム、酸化ハフニ
ウムシリケート、酸化ジルコニウム、酸化アルミニウム、酸化チタンなどの金属酸化物、
又は酸化ランタンなどの希土類酸化物等を、ＣＶＤ法、スパッタリング法等を用いて形成
した後、選択的に一部をエッチングして、ゲート絶縁膜２０７ａおよび絶縁膜２０７ｂを
形成してもよい。
ゲート電極２０９ａおよび配線２０９ｂは、タンタル、タングステン、チタン、モリブ
デン、クロム、ニオブ等から選択された金属、又はこれらの金属を主成分とする合金材料
若しくは化合物材料を用いることが好ましい。また、リン等の不純物を添加した多結晶シ
リコンを用いることができる。また、金属窒化物膜と上記の金属膜の積層構造でゲート電
極２０９ａおよび配線２０９ｂを形成してもよい。金属窒化物としては、窒化タングステ
ン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物膜を設けることによ
り、金属膜の密着性を向上させることができ、剥離を防止することができる。
ゲート電極２０９ａおよび配線２０９ｂは、導電膜をスパッタリング法、ＣＶＤ法等に
より形成した後、該導電膜の一部を選択的にエッチングして形成される。
なお、高集積化を実現するためには、ゲート電極２０９ａの側面にサイドウォール絶縁
層を有しない構成とすることが望ましい。一方で、トランジスタの特性を重視する場合に
は、ゲート電極２０９ａの側面にサイドウォール絶縁層を設けることもできる。
次に、図３（Ｃ）に示すように、半導体基板２０１にｎ型を付与する不純物元素を添加
して、ｎ型の不純物領域２１１ａ、ｎ型の不純物領域２１１ｂを形成する。また、同一基
板上にｎウェル領域を形成している場合、当該領域にｐ型を付与する不純物元素を添加し
てｐ型の不純物領域を形成する。ｎ型の不純物領域２１１ａ、ｎ型の不純物領域２１１ｂ
およびｐ型の不純物領域におけるｎ型を付与する不純物元素及びｐ型を付与する不純物元
素の濃度は、１×１０１９／ｃｍ３以上１×１０２１／ｃｍ３以下である。ｎ型を付与す
る不純物元素及びｐ型を付与する不純物元素は、イオンドーピング法、イオン注入法等を
適宜用いて、半導体基板２０１及びｎウェル領域に添加する。
また、ゲート電極２０９ａの側面にサイドウォール絶縁層を設ける場合、当該サイドウ
ォール絶縁層と重畳する領域に、ｎ型の不純物領域２１１ａ、ｎ型の不純物領域２１１ｂ
およびｐ型の不純物領域とは異なる不純物濃度の不純物領域を形成することができる。
次に、図３（Ｄ）に示すように、半導体基板２０１、素子分離領域２０３、ゲート絶縁
膜２０７ａ、絶縁膜２０７ｂ、ゲート電極２０９ａ、および配線２０９ｂ上に、スパッタ
リング法、ＣＶＤ法等により、絶縁膜２１５および絶縁膜２１７を形成する。
絶縁膜２１５および絶縁膜２１７は、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム
、窒化アルミニウムなどを用いればよく、積層又は単層で設ける。なお、絶縁膜２１５を
ＣＶＤ法により形成することで、絶縁膜２１５の水素含有量が高まる。このような絶縁膜
２１５を用いて熱処理を行うことにより、半導体基板を水素化し、水素によりダングリン
グボンドを終端させ、当該半導体基板中の欠陥を低減することができる。
また、絶縁膜２１７として、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉ
ｃａｔｅ Ｇｌａｓｓ）などの無機材料、又は、ポリイミド、アクリルなどの有機材料を
用いて形成することで、絶縁膜２１７の平坦性を高めることができる。
絶縁膜２１５又は絶縁膜２１７を形成した後、ｎ型の不純物領域２１１ａ、ｎ型の不純
物領域２１１ｂおよびｐ型の不純物領域に添加された不純物元素を活性化するための熱処
理を行う。
以上の工程により、図３（Ｄ）に示すように、ｎチャネル型のトランジスタ２００Ａを
作製することができる。
次に、絶縁膜２１５および絶縁膜２１７の一部を選択的にエッチングして、開口部を形
成する。次に、開口部にコンタクトプラグ２１９ａ、コンタクトプラグ２１９ｂ、および
コンタクトプラグ２１９ｃを形成する。代表的には、スパッタリング法、ＣＶＤ法等によ
り導電膜を形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓ
ｈｉｎｇ）法やエッチングなどにより平坦化処理を行い、導電膜の不要な部分を除去して
、コンタクトプラグ２１９ａ、コンタクトプラグ２１９ｂ、およびコンタクトプラグ２１
９ｃを形成する（図４（Ａ）参照）。
コンタクトプラグ２１９ａ、コンタクトプラグ２１９ｂ、およびコンタクトプラグ２１
９ｃとなる導電膜は、ＷＦ６ガスとＳｉＨ４ガスからＣＶＤ法でタングステンシリサイド
を形成し、開口部に導電膜を埋め込むことで形成される。
次に、絶縁膜２１７並びにコンタクトプラグ２１９ａ、コンタクトプラグ２１９ｂ、お
よびコンタクトプラグ２１９ｃ上に、スパッタリング法、ＣＶＤ法等により絶縁膜を形成
した後、該絶縁膜の一部を選択的にエッチングし、溝部を有する絶縁膜２２１を形成する
。次に、スパッタリング法、ＣＶＤ法等により導電膜を形成した後、ＣＭＰ法やエッチン
グなどにより平坦化処理を行い、該導電膜の不要な部分を除去して、配線２２３ａ、配線
２２３ｂ、および配線２２３ｃを形成する（図４（Ａ）参照）。
ここで、配線２２３ａおよび配線２２３ｂは、それぞれトランジスタのソース電極又は
ドレイン電極として機能する。
絶縁膜２２１は、絶縁膜２１５と同様の材料を用いて形成することができる。
配線２２３ａ、配線２２３ｂ、および配線２２３ｃとして、アルミニウム、チタン、ク
ロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタ
ングステンからなる単体金属、又はこれを主成分とする合金を単層構造又は積層構造とし
て用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタ
ン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネ
シウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上
に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがあ
る。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
次に、絶縁膜２２１、配線２２３ａ、配線２２３ｂ、および配線２２３ｃ上に、スパッ
タリング法、ＣＶＤ法等により、絶縁膜２２５を形成する（図４（Ｂ）参照）。絶縁膜２
２５としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸
化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムを単層又は
積層して形成する。
次に、絶縁膜２２５の一部を選択的にエッチングして、開口部を形成する。次に、開口
部にコンタクトプラグ２２７を形成する。なお、コンタクトプラグ２２７の製法および材
料として、コンタクトプラグ２１９ａおよびコンタクトプラグ２１９ｂと同様の製法およ
び材料を適宜用いることができる（図４（Ｃ）参照）。
次に、絶縁膜２２５およびコンタクトプラグ２２７上に、スパッタリング法、ＣＶＤ法
等により絶縁膜を形成した後、該絶縁膜の一部を選択的にエッチングし、絶縁膜２３１を
形成する。次に、スパッタリング法、ＣＶＤ法等により導電膜を形成した後、ＣＭＰ法や
エッチングなどにより平坦化処理を行い、該導電膜の不要な部分を除去して、導電膜２２
９ａおよび配線２２９ｂを形成する（図４（Ｃ）参照）。
なお、導電膜２２９ａは、図１、２に示す半導体記憶装置における遮蔽層２０となる導
電膜である。
また、導電膜２２９ａおよび配線２２９ｂは、配線２２３ａ、配線２２３ｂ、および配
線２２３ｃと同様の材料を用いて形成することができ、絶縁膜２３１は、絶縁膜２１５、
絶縁膜２２１と同様の材料を用いて形成することができる。
次に、導電膜２２９ａ、配線２２９ｂ、絶縁膜２３１上に、スパッタリング法、ＣＶＤ
法等により、絶縁膜２３３を形成する。絶縁膜２３３は、絶縁膜２２５と同様の材料を用
いて形成することができる。また、絶縁膜２３３として、加熱により酸素の一部が脱離す
る酸化絶縁膜を用いて形成することが好ましい。加熱により酸素の一部が脱離する酸化絶
縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いる。加
熱により酸素の一部が脱離する酸化絶縁膜は、加熱により酸素が脱離するため、後の工程
で行う加熱により酸化物半導体膜に酸素を拡散させることができる（図５（Ａ）参照）。
また、絶縁膜２３３は、ＣＭＰ処理などを行って平坦化を図ることが望ましい。絶縁膜
２３３の表面の平均面粗さ（Ｒａ）は、１ｎｍ以下、好ましくは０．３ｎｍ以下、より好
ましくは０．１ｎｍ以下とする。
ＣＭＰ処理は、１回行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理
を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行
うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁
膜２３３の表面の平坦性をさらに向上させることができる。
また、絶縁膜２３３を平坦化させる処理としては、プラズマ処理を用いることもできる
。プラズマ処理は、真空のチャンバーに不活性ガス、例えばアルゴンガスなどの希ガスを
導入し、被処理面を陰極とする電界をかけて行う。その原理としてはプラズマドライエッ
チ法と同等であるが、不活性ガスを用いて行う。すなわち、このプラズマ処理は、被処理
面に不活性ガスのイオンを照射して、スパッタリング効果により表面の微細な凹凸を平坦
化する処理である。このことから、当該プラズマ処理を「逆スパッタ処理」と呼ぶことも
できる。
このプラズマ処理時、プラズマ中には電子とアルゴンの陽イオンが存在し、陰極方向に
アルゴンの陽イオンが加速される。加速されたアルゴンの陽イオンは被処理面をスパッタ
する。このとき、該被処理面の凸部から優先的にスパッタされる。被処理面からスパッタ
された粒子は、被処理面の別の場所に付着する。このとき、該被処理面の凹部に優先的に
付着する。このように凸部を削り、凹部を埋めることで被処理面の平坦性が向上する。な
お、プラズマ処理とＣＭＰ処理と併用することにより絶縁膜２３３のさらなる平坦化を図
ることができる。
なお、当該プラズマ処理によって、絶縁膜２３３表面に付着した酸素、水分、有機物な
どの不純物をスパッタリングの効果で除去することも可能である。
なお、酸化物半導体の成膜を行う前に、成膜室の加熱および排気を行って、成膜室中の
水素、水、水酸基、水素化物などの不純物を除去しておくことが好ましい。特に成膜室の
内壁に吸着して存在するこれらの不純物を除去することが重要である。ここで、熱処理は
、例えば、１００℃以上４５０℃以下で行えばよい。また、処理室の排気は、ドライポン
プなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプ
などの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズ
の分子の排気が優れる一方、水素や水の排気能力が低い。さらに、水の排気能力の高いク
ライオポンプ又は水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効
となる。またこのとき、不活性ガスを導入しながら不純物の除去を行うと、排気するだけ
では脱離しにくい水などの脱離速度をさらに大きくすることができる。このような処理を
行って酸化物半導体の成膜前に成膜室の不純物を除去することにより、酸化物半導体への
水素、水、水酸基、水素化物などの混入を低減することができる。
また、酸化物半導体膜をスパッタリング装置で成膜する前に、スパッタリング装置にダ
ミー基板を搬入し、ダミー基板上に酸化物半導体膜を成膜して、ターゲット表面、又は防
着板に付着した水素、水分を取り除く工程を行ってもよい。
次に、絶縁膜２３３上に、スパッタリング法、塗布法、印刷法、蒸着法、ＰＣＶＤ法、
ＰＬＤ法、ＡＬＤ法又はＭＢＥ法等を用いて酸化物半導体膜２３５を形成する（図５（Ａ
）参照）。ここでは、酸化物半導体膜２３５として、スパッタリング法により、１ｎｍ以
上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下の厚さで酸化物半導体膜を形成する
。酸化物半導体膜２３５の厚さを上記厚さとすることで、トランジスタの微細化に伴って
発生するおそれのある短チャネル効果を抑制することができる。
酸化物半導体膜２３５に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）
あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。ま
た、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビラ
イザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビ
ライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフ
ニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａ
ｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム
（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウ
ム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホ
ルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、
ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ
系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物
、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、
Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を
用いることができる。また、上記酸化物半導体に酸化シリコンを含んでもよい。ここで、
例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛
（Ｚｎ）を主成分として有する酸化物という意味であり、その原子比は問わない。また、
ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。このとき、上記酸化物半導体にお
いては、化学量論比に対し、酸素を過剰にすると好ましい。酸素を過剰にすることで酸化
物半導体膜の酸素欠損に起因するキャリアの生成を抑制することができる。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素又は複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
なお、酸化物半導体膜２３５において、アルカリ金属又はアルカリ土類金属の濃度は、１
×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３
以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合
するとキャリアが生成されることがあり、トランジスタのオフ電流値の上昇の原因となる
ためである。
また、酸化物半導体膜２３５には、５×１０１８ａｔｏｍｓ／ｃｍ３以下の窒素が含ま
れてもよい。
なお、酸化物半導体膜２３５に用いることが可能な酸化物半導体は、シリコン半導体よ
りもバンドギャップが広く、真性キャリア密度がシリコンよりも低い、ワイドバンドギャ
ップ半導体とする。このように、エネルギーギャップの広い酸化物半導体を用いることで
、トランジスタのオフ電流値を低減することができる。
酸化物半導体膜２３５は、単結晶構造であってもよいし、非単結晶構造であってもよい
。後者の場合、アモルファス構造でも、多結晶構造でもよい。また、アモルファス中に結
晶性を有する部分を含む構造でも、非アモルファス構造でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため
、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的
高い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表
面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる
。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好まし
く、上述のように、絶縁膜２３３の表面の平均面粗さ（Ｒａ）を、１ｎｍ以下、好ましく
は０．３ｎｍ以下、より好ましくは０．１ｎｍ以下とし、その上に酸化物半導体膜２３５
を形成することが好ましい。
ここでは、酸化物半導体膜２３５をスパッタリング法により形成する。
スパッタリング法に用いるターゲットとしては、例えば、酸化インジウム、酸化スズ、
酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−
Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−
Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記
する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸
化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化
物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物
、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、
Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ
−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈ
ｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲット中
の金属元素の原子数比は、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１
：２、１：１：２、２：１：３、又は３：１：４などとすればよい。このような原子数比
のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物をターゲットとして用いることが
できる。また、ターゲットの原子数比を上記のようにすることにより、多結晶膜又は後述
するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜が形成されやすくなる。
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲ
ット中の金属元素の原子数比は、例えば、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、
１：２：２、又は２０：４５：３５などとすればよい。このような原子数比のＩｎ−Ｓｎ
−Ｚｎ系酸化物やその組成の近傍の酸化物をターゲットとして用いることができる。また
、ターゲットの原子数比を上記のようにすることにより、多結晶膜又は後述するＣＡＡＣ
−ＯＳ膜が形成されやすくなる。
酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲット中の金属
元素の原子数比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算すると
Ｉｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（
モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ
：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜
３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、
原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。このような原
子数比のＩｎ−Ｚｎ−Ｏ系酸化物やその組成の近傍の酸化物をターゲットとして用いるこ
とができる。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）
に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、
キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等
を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしな
がら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を
上げることができる。
なお、スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希
ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガス
に対して酸素のガス比を高めることが好ましい。また、スパッタリングガスは、酸化物半
導体膜への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水
素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい
。
スパッタリング法において、プラズマを発生させるための電源装置は、ＲＦ電源装置、
ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
なお、酸化物半導体膜を成膜する処理室は、リークレートを１×１０−１０Ｐａ・ｍ３
／秒以下とすることが好ましく、それによりスパッタリング法により成膜する際、膜中へ
の不純物の混入を低減することができる。このように、酸化物半導体膜の成膜工程におい
て、更に好ましくは酸化絶縁膜の成膜工程において、処理室の圧力、処理室のリークレー
トなどにおいて、不純物の混入を極力抑えることによって、酸化物半導体膜に含まれる水
素を含む不純物の混入を低減することができる。また、酸化絶縁膜から酸化物半導体膜へ
の水素などの不純物の拡散を低減することができる。
また、酸化物半導体膜２３５として、ＣＡＡＣ−ＯＳ膜を適用してもよい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ
膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、
当該結晶部は、一辺が１００ｎｍ未満の３次元領域内に存在することが多い。また、透過
型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃ
ｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明
確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーと
もいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の
低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三
角形状または六角形状の原子配列を有している。なお、異なる結晶部間で、それぞれａ軸
およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、
８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−
５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形
成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、ま
たは成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。特に、上述のように、絶縁膜
２２３の表面の平均面粗さ（Ｒａ）を、１ｎｍ以下、好ましくは０．３ｎｍ以下、より好
ましくは０．１ｎｍ以下とし、その上にＣＡＡＣ−ＯＳ膜を形成することが好ましい。こ
れにより、ＣＡＡＣ−ＯＳ膜の結晶性を向上させ、当該ＣＡＡＣ−ＯＳ膜を用いたトラン
ジスタの移動度の向上を図ることができる。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲット
を用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオン
が衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、
ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離す
ることがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま
基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好まし
くは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、
平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットに
ついて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処
理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−
Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。こ
こで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が
、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２であ
る。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用タ
ーゲットによって適宜変更すればよい。
酸化物半導体膜２３５をＣＡＡＣ−ＯＳ膜とする場合は、酸化物半導体膜２３５を成膜
する際に、基板温度が２００℃を超えて７００℃以下、好ましくは３００℃を超えて５０
０℃以下、より好ましくは４００℃以上４５０℃以下となるように、基板を加熱する。こ
のように、基板を加熱しながら酸化物半導体膜２３５を成膜することにより、酸化物半導
体膜２３５をＣＡＡＣ−ＯＳ膜とすることができる。
また、上記の温度範囲で加熱しながら、一原子層以上１０ｎｍ以下、好ましくは２ｎｍ
以上５ｎｍ以下の薄い膜厚の第１の酸化物半導体膜を成膜したのち、同様の方法で加熱し
ながらさらに厚い膜厚の第２の酸化物半導体膜を成膜し、第１の酸化物半導体膜と第２の
酸化物半導体膜を積層して、ＣＡＡＣ−ＯＳ膜の酸化物半導体膜２３５を形成しても良い
。
また、酸化物半導体膜２３５を非晶質構造とする場合は、酸化物半導体膜２３５を成膜
する際に、基板の加熱を行わない、又は基板温度を２００℃未満、より好ましくは１８０
℃未満として基板を加熱する。このように、酸化物半導体膜２３５を成膜することにより
、酸化物半導体膜２３５を非晶質構造とすることができる。
また、上記の方法で酸化物半導体膜を非晶質構造として成膜した後、２５０℃以上７０
０℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好ましくは５５０
℃以上の温度で熱処理を行って、当該非晶質構造の酸化物半導体膜の少なくとも一部を結
晶化し、ＣＡＡＣ−ＯＳ膜の酸化物半導体膜２３５を形成しても良い。なお、当該熱処理
は不活性ガス雰囲気下で行うことができる。不活性ガス雰囲気としては、窒素、又は希ガ
ス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含
まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウ
ム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは
７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０
．１ｐｐｍ以下）とする。また、当該熱処理は、後述する脱水化又は脱水素化の熱処理な
どで兼ねることも可能である。
以上の方法において、成膜時の基板加熱温度が高いほど、得られる酸化物半導体膜２３
５の不純物濃度は低くなる。また、酸化物半導体膜２３５中の原子配列が整い、高密度化
され、多結晶膜又はＣＡＡＣ−ＯＳ膜が形成されやすくなる。さらに、酸素ガス雰囲気で
成膜することでも、希ガスなどの余分な原子が含まれないため、多結晶膜又はＣＡＡＣ−
ＯＳ膜が形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、そ
の場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、さらに好ましく
は８０体積％以上とする。
酸化物半導体膜２３５形成後、酸化物半導体膜２３５に対して、熱処理を行ってもよい
。熱処理を行うことによって、酸化物半導体膜２３５中に含まれる水素原子を含む物質を
さらに除去することができる。当該熱処理は不活性ガス雰囲気下で行い、熱処理の温度は
、３００℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、また、基板が歪み
点を有する場合は基板の歪み点未満とする。不活性ガス雰囲気としては、窒素、又は希ガ
ス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含
まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウ
ム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは
７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０
．１ｐｐｍ以下）とする。
当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に半導体基板２０１を導入し、
窒素雰囲気下、４５０℃、１時間の条件で行うことができる。
また、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、又は
熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、ア
ルゴンなどの希ガス、又は窒素のような、熱処理によって被処理物と反応しない不活性気
体が用いられる。なお、加熱処理装置としてＧＲＴＡ装置を用いる場合には、その熱処理
時間が短いため、６５０℃〜７００℃の高温に加熱した不活性ガス中で基板を加熱しても
よい。
また、上記熱処理で酸化物半導体膜２３５を加熱した後、同じ炉に高純度の酸素ガス、
高純度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光
法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以
下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）とすることが好ま
しい。特にこれらのガスには、水、水素などが含まれないことが好ましい。また、同じ炉
に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純物
濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又
はＮ２Ｏガスの作用によって、脱水化又は脱水素化処理による不純物の排除工程で低減し
てしまった酸化物半導体を構成する主成分材料の一つである酸素を供給することができる
。
なお、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水
化又は脱水素化などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体層を島状
に加工する前、ゲート絶縁膜の形成後などのタイミングにおいて行うことも可能である。
また、このような脱水化又は脱水素化の熱処理は、一回に限らず複数回行っても良い。
次に、酸化物半導体膜２３５の一部を選択的にエッチングして、島状の酸化物半導体膜
２３７を形成する。その後、酸化物半導体膜２３７上に、スパッタリング法、ＣＶＤ法等
により絶縁膜２３９を形成する。そして、絶縁膜２３９上にゲート電極２４１を形成する
（図５（Ｂ）参照）。
絶縁膜２３９は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ア
ルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ−Ｏ系金属酸化物膜などを用
いればよく、積層又は単層で設ける。また、絶縁膜２３９は、絶縁膜２３３と同様に、加
熱により酸素が脱離する酸化絶縁膜を用いてもよい。絶縁膜２３９に加熱により酸素が脱
離する膜を用いることで、後の加熱処理により酸化物半導体膜２３７に生じる酸素欠損を
修復することができ、トランジスタの電気特性の劣化を抑制できる。
また、絶縁膜２３９として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材
料を用いることでゲート絶縁膜の厚さを薄くしてもゲートリークを低減できる。
絶縁膜２３９の厚さは、１０ｎｍ以上３００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ
以下、より好ましくは１０ｎｍ以上３０ｎｍ以下とするとよい。
ゲート電極２４１は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タ
ングステンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した
金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、ジル
コニウムのいずれか一又は複数から選択された金属元素を用いてもよい。また、ゲート電
極２４１は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含む
アルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタ
ン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層
構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン
膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある
。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオ
ジム、スカンジウムから選ばれた元素の膜、又は複数組み合わせた合金膜、もしくは窒化
膜を用いてもよい。
また、ゲート電極２４１は、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加
したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
ゲート電極２４１は、印刷法又はインクジェット法により形成される。若しくは、スパ
ッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜の一部を選択的にエ
ッチングして形成される。
なお、ゲート電極２４１と絶縁膜２３９との間に、絶縁膜２３９に接する材料層として
、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩ
ｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含
むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を設けることが好ましい。これらの
膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、トランジスタの電気特性のし
きい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現で
きる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導
体膜２３７より高い窒素濃度、具体的には７原子％以上の窒素を含むＩｎ−Ｇａ−Ｚｎ−
Ｏ膜を用いる。
なお、絶縁膜２３９の成膜後に、不活性ガス雰囲気下、又は酸素雰囲気下で熱処理（第
２の熱処理）を行ってもよい。熱処理の温度は、２００℃以上４５０℃以下とするのが好
ましく、２５０℃以上３５０℃以下とするのがより好ましい。このような熱処理を行うこ
とによって、トランジスタの電気的特性のばらつきを軽減することができる。また、酸化
物半導体膜２３７と接する絶縁膜２３３又は絶縁膜２３９が酸素を含む場合、酸化物半導
体膜２３７に酸素を供給し、該酸化物半導体膜２３７の酸素欠損を補填することもできる
。このように、上述の熱処理には酸素を供給する効果があるため、当該熱処理を、加酸化
（加酸素化）などと呼ぶこともできる。
なお、ここでは、絶縁膜２３９の形成後に加酸化の熱処理を行っているが、加酸化の熱
処理のタイミングはこれに限定されるものではない。
上述のように、脱水化又は脱水素化の熱処理と加酸化の熱処理を適用し、酸化物半導体
膜２３７中の不純物を低減し、酸素欠損を補填することで、酸化物半導体膜２３７をその
主成分以外の不純物が極力含まれないように高純度化することができる。
次に、ゲート電極２４１をマスクとして、酸化物半導体膜２３７にドーパントを添加す
る処理を行ってもよい。この結果、図６（Ａ）に示すように、ゲート電極２４１に覆われ
、ドーパントが添加されない第１の領域２４３ａと、ドーパントを含む一対の第２の領域
２４３ｂ、第２の領域２４３ｃを形成する。ゲート電極２４１をマスクにしてドーパント
を添加するため、セルフアラインで、ドーパントが添加されない第１の領域２４３ａ、及
びドーパントを含む一対の第２の領域２４３ｂ、第２の領域２４３ｃを形成することがで
きる。なお、ゲート電極２４１と重畳する第１の領域２４３ａはチャネル領域として機能
する。また、ドーパントを含む一対の第２の領域２４３ｂ、第２の領域２４３ｃは、電界
緩和領域として機能する。また、第１の領域２４３ａ、及びドーパントを含む一対の第２
の領域２４３ｂ、第２の領域２４３ｃを有する酸化物半導体膜を酸化物半導体膜２４３と
呼ぶこととする。
酸化物半導体膜２４３の第１の領域２４３ａは、水素濃度を５×１０１８ａｔｏｍｓ／
ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０
１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下と
することが好ましい。酸化物半導体及び水素の結合により、水素の一部がドナーとなり、
キャリアである電子が生じてしまう。これらのため、酸化物半導体膜２４３の第１の領域
２４３ａ中の水素濃度を低減することで、しきい値電圧のマイナスシフトを抑制すること
ができる。
ドーパントを含む一対の第２の領域２４３ｂ、第２の領域２４３ｃに含まれるドーパン
トの濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下
、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３未満
とする。
ドーパントを含む一対の第２の領域２４３ｂ、第２の領域２４３ｃはドーパントを含む
ため、キャリア密度又は欠陥を増加させることができる。このため、ドーパントを含まな
い第１の領域２４３ａと比較して導電性を高めることができる。なお、ドーパント濃度を
増加させすぎると、ドーパントがキャリアの移動を阻害することになり、ドーパントを含
む一対の第２の領域２４３ｂ、第２の領域２４３ｃの導電性を低下させることになる。
ドーパントを含む一対の第２の領域２４３ｂ、第２の領域２４３ｃは、導電率が０．１
Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下
とすることが好ましい。
酸化物半導体膜２４３において、ドーパントを含む一対の第２の領域２４３ｂ、第２の
領域２４３ｃが存在することで、チャネル領域として機能する第１の領域２４３ａの端部
に加わる電界を緩和させることができる。このため、トランジスタの短チャネル効果を抑
制することができる。
酸化物半導体膜２３７にドーパントを添加する方法として、イオンドーピング法又はイ
オンインプランテーション法を用いることができる。また、添加するドーパントとしては
、ホウ素、窒素、リン、及びヒ素の少なくとも一以上がある。又は、ドーパントとしては
、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの少なくとも一以上がある。
又は、ドーパントとしては、水素がある。なお、ドーパントとして、ホウ素、窒素、リン
、及びヒ素の一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以
上と、水素とを適宜組み合わしてもよい。
また、図６（Ａ）においては、絶縁膜２３９を介して酸化物半導体膜２３７にドーパン
トを添加することで酸化物半導体膜２４３を形成する工程について示したが、絶縁膜２３
９がない状態（酸化物半導体膜２３７が露出している状態）の酸化物半導体膜２３７にド
ーパントを添加することで酸化物半導体膜２４３を形成する工程としてもよい。
さらに、上記ドーパントの添加はイオンドーピング法又はイオンインプランテーション
法などによる注入する以外の方法でも行うことができる。例えば、添加する元素を含むガ
ス雰囲気にてプラズマを発生させて、被添加物に対してプラズマ処理を行うことによって
、ドーパントを添加することができる。上記プラズマを発生させる装置としては、ドライ
エッチング装置やＣＶＤ装置、高密度ＣＶＤ装置などを用いることができる。
この後、熱処理を行ってもよい。当該熱処理の温度は、代表的には、１５０℃以上４５
０℃以下、好ましくは２５０℃以上３２５℃以下とする。又は、２５０℃から３２５℃ま
で徐々に温度上昇させながら加熱してもよい。
当該熱処理により、ドーパントを含む一対の第２の領域２４３ｂ、第２の領域２４３ｃ
の抵抗値を低減することができる。なお、当該熱処理において、ドーパントを含む一対の
第２の領域２４３ｂ、第２の領域２４３ｃは、結晶状態でも非晶質状態でもよい。
次に、図６（Ｂ）に示すように、ゲート電極２４１の側面にサイドウォール絶縁膜２４
５、及びゲート絶縁膜２４７、並びに電極２４９ａ、電極２４９ｂを形成する。
サイドウォール絶縁膜２４５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン
、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒
化アルミニウムなどを用いればよく、積層又は単層で設ける。なお、サイドウォール絶縁
膜２４５として、絶縁膜２３３と同様に、加熱により酸素の一部が脱離する酸化絶縁膜を
用いて形成してもよい。
ここで、サイドウォール絶縁膜２４５の形成方法について説明する。
まず、絶縁膜２３９およびゲート電極２４１上に、後にサイドウォール絶縁膜２４５と
なる絶縁膜を形成する。絶縁膜は、スパッタリング法、ＣＶＤ法等により形成する。また
、当該絶縁膜の厚さは特に限定はないが、ゲート電極２４１の形状に応じる被覆性を考慮
して、適宜選択すればよい。
次に、絶縁膜をエッチングすることによりサイドウォール絶縁膜２４５を形成する。該
エッチングは、異方性の高いエッチングであり、サイドウォール絶縁膜２４５は、絶縁膜
に異方性の高いエッチング工程を行うことでセルフアラインに形成することができる。
また、ドーパントを含む一対の第２の領域２４３ｂ、第２の領域２４３ｃにおいて、電
界緩和領域として機能する幅は、サイドウォール絶縁膜２４５の幅に対応し、またサイド
ウォール絶縁膜２４５の幅は、ゲート電極２４１の厚さにも対応することから、電界緩和
領域の範囲が、所望の範囲となるように、ゲート電極２４１の厚さを決めればよい。
また、サイドウォール絶縁膜２４５の形成工程と共に、異方性の高いエッチングを用い
て絶縁膜２３９をエッチングし、酸化物半導体膜２４３を露出させることで、ゲート絶縁
膜２４７を形成することができる。
一対の電極２４９ａ、電極２４９ｂは、配線２２３ａ、配線２２３ｂ、配線２２３ｃ、
導電膜２２９ａ、および配線２２９ｂと同様の材料を適宜用いて形成することができる。
なお、一対の電極２４９ａ、電極２４９ｂは配線としても機能させてもよい。
一対の電極２４９ａ、電極２４９ｂは、印刷法又はインクジェット法を用いて形成され
る。また、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜の一
部を選択的にエッチングして、一対の電極２４９ａ、電極２４９ｂを形成してもよい。
一対の電極２４９ａ、電極２４９ｂは、サイドウォール絶縁膜２４５及びゲート絶縁膜
２４７の側面と接するように、形成されることが好ましい。即ち、トランジスタの一対の
電極２４９ａ、電極２４９ｂの端部がサイドウォール絶縁膜２４５上に位置し、酸化物半
導体膜２４３において、ドーパントを含む一対の第２の領域２４３ｂ、第２の領域２４３
ｃの露出部を全て覆っていることが好ましい。この結果、ドーパントが含まれる一対の第
２の領域２４３ｂ、第２の領域２４３ｃにおいて、一対の電極２４９ａ、電極２４９ｂと
接する領域がソース領域及びドレイン領域として機能すると共に、サイドウォール絶縁膜
２４５及びゲート絶縁膜２４７と重なる領域が電界緩和領域として機能する。また、サイ
ドウォール絶縁膜２４５の長さにより電界緩和領域の幅が制御できるため、一対の電極２
４９ａ、電極２４９ｂを形成するためのマスク合わせの精度を緩和することができる。よ
って、複数のトランジスタにおけるばらつきを低減することができる。
なお、ここでは、ゲート電極２４１の側面に接してサイドウォール絶縁膜２４５を設け
たが、本発明はこれに限られるものではなく、サイドウォール絶縁膜２４５を設けない構
成とすることもできる。また、ここでは、一対の第２の領域２４３ｂ、第２の領域２４３
ｃを形成した後でサイドウォール絶縁膜２４５を設けたが、本発明はこれに限られるもの
ではなく、サイドウォール絶縁膜２４５を設けた後で一対の第２の領域２４３ｂ、第２の
領域２４３ｃを形成しても良い。このような構成とすることにより、第１の領域２４３ａ
をサイドウォール絶縁膜２４５と重畳する領域まで広げることができる。
次に、図７（Ａ）に示すように、スパッタリング法、ＣＶＤ法、塗布法、印刷法等によ
り、絶縁膜２５１及び絶縁膜２５３を形成する。
絶縁膜２５１、絶縁膜２５３は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン
、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒
化アルミニウムなどを用いればよく、積層又は単層で設ける。なお、絶縁膜２５３として
、外部への酸素の拡散を防ぐ絶縁膜を用いることで、絶縁膜２５１から脱離する酸素を酸
化物半導体膜に供給することができる。外部への酸素の拡散を防ぐ絶縁膜の代表例として
は、酸化アルミニウム、酸化窒化アルミニウム等がある。また、絶縁膜２５３として、外
部からの水素の拡散を防ぐ絶縁膜を用いることで、外部から酸化物半導体膜への水素の拡
散を低減することが可能であり、酸化物半導体膜の欠損を低減することができる。外部か
らの水素の拡散を防ぐ絶縁膜の代表例としては、窒化シリコン、窒化酸化シリコン、窒化
アルミニウム、窒化酸化アルミニウム等がある。また、絶縁膜２５１を、加熱により酸素
の一部が脱離する酸化絶縁膜、外部への酸素の拡散を防ぐ絶縁膜と、酸化絶縁膜との３層
構造とすることで、効率よく酸化物半導体膜へ酸素を拡散すると共に、外部への酸素の脱
離を抑制することが可能であり、温度及び湿度の高い状態でも、トランジスタの特性の変
動を低減することができる。
以上の工程により、図７（Ａ）に示すように、酸化物半導体を含んで構成されるトラン
ジスタ２００Ｂを作製することができる。なお、上記トランジスタ２００Ｂは、ｉ型（真
性半導体）又はｉ型に限りなく近い第１の領域２４３ａを含む酸化物半導体膜２４３を有
するため、極めて優れた特性を示す。
なお、ここでは、トランジスタ２００Ｂをトップゲート構造としたが、本発明はこれに
限られるものではなく、例えばボトムゲート構造としても良い。また、ここでは、トラン
ジスタ２００Ｂは、一対の電極２４９ａおよび電極２４９ｂが、一対の第２の領域２４３
ｂおよび第２の領域２４３ｃの上面の少なくとも一部と接する構成としているが、本発明
はこれに限られるものではなく、例えば、一対の第２の領域２４３ｂおよび第２の領域２
４３ｃが、一対の電極２４９ａおよび電極２４９ｂの少なくとも一部と接する構成として
も良い。また、酸化物半導体膜２３７に不純物領域を設けなくてもよい。
次に、絶縁膜２３３、絶縁膜２５１、絶縁膜２５３のそれぞれ一部を選択的にエッチン
グし、開口部を形成して、配線２２３ｃ、電極２４９ａ、および電極２４９ｂのそれぞれ
一部を露出する。次に、コンタクトプラグ２５５ａ、コンタクトプラグ２５５ｂ、および
コンタクトプラグ２５５ｃを形成する。なお、コンタクトプラグ２５５ａ、コンタクトプ
ラグ２５５ｂ、およびコンタクトプラグ２５５ｃの製法および材料として、コンタクトプ
ラグ２１９ａ、コンタクトプラグ２１９ｂ、コンタクトプラグ２１９ｃ、コンタクトプラ
グ２２７と同様の製法および材料を適宜用いることができる。
次に、絶縁膜２５３、コンタクトプラグ２５５ａ、コンタクトプラグ２５５ｂ、および
コンタクトプラグ２５５ｃ上に、スパッタリング法、ＣＶＤ法等により導電膜を形成した
後、エッチングにより該導電膜の不要な部分を除去して、配線２５７ａ、配線２５７ｂ、
および配線２５７ｃを形成する（図７（Ｂ）参照）。
なお、配線２５７ａ、配線２５７ｂ、および配線２５７ｃは、配線２２３ａ、配線２２
３ｂ、配線２２３ｃ、導電膜２２９ａ、および配線２２９ｂと同様の材料を用いて形成す
ることができる。
以上の工程により、図１に示す周辺回路１００に含まれるトランジスタ２００Ａ（半導
体基板を用いて構成されているトランジスタ）、図１に示す遮蔽層２０として機能する導
電膜２２９ａ、及び図１に示すメモリセルアレイ３０に含まれるトランジスタ２００Ｂ（
酸化物半導体材料を用いて構成されているトランジスタ）並びに図１に示す周辺回路１０
０とメモリセルアレイ３０を電気的に接続させる配線（配線２０９ｂ、コンタクトプラグ
２１９ｃ、配線２２３ｃ、コンタクトプラグ２２７、配線２２９ｂ、コンタクトプラグ２
５５ｃ、及び配線２５７ｃ）を作製することができる。
＜本明細書で開示される半導体記憶装置について＞
本明細書で開示される半導体記憶装置では、メモリセルアレイ３０と周辺回路１００を
積層配置することによって高集積化を図ることが可能である。また、本明細書で開示され
る半導体記憶装置は、メモリセルアレイ３０と周辺回路１００の間に遮蔽層２０を有する
。これにより、メモリセルアレイ３０と周辺回路１００の間に生じる放射ノイズを遮蔽す
ることが可能となる。よって、半導体記憶装置において誤動作が生じる蓋然性を低減する
ことが可能である。なお、本明細書で開示される半導体記憶装置がＤＲＡＭである場合、
メモリセルアレイ３０と周辺回路１００の間に遮蔽層２０を有する構成は特に好ましい。
上述のように、メモリセルアレイと周辺回路が積層配置されているＤＲＡＭにおいては、
データの読み出し動作時に放射ノイズによって誤動作が生じる蓋然性が高くなるからであ
る。
＜変形例＞
上述した半導体記憶装置は本発明の一態様であり、本発明には上述した半導体記憶装置
と異なる構成を有する半導体記憶装置も含まれる。
例えば、図１においては、１層からなるメモリセルアレイ３０について例示したが、メ
モリセルアレイ３０が複数の分割メモリセルアレイからなる構成とすることも可能である
。具体的には、図８に示すように、メモリセルアレイ３０が、各層に複数のメモリセルが
配置され、且つ積層されている分割メモリセルアレイ層３０ａ、分割メモリセルアレイ層
３０ｂ、及び分割メモリセルアレイ層３０ｃを有する構成とすることが可能である。これ
により、半導体記憶装置のさらなる高集積化を図ることが可能である。
また、図８に示す半導体記憶装置において、複数の分割メモリセルアレイ層の間のそれ
ぞれに遮蔽層を配置する構成とすることも可能である。具体的には、図９に示すように、
周辺回路１００と分割メモリセルアレイ層３０ａの間に遮蔽層２０ａを、分割メモリセル
アレイ層３０ａと分割メモリセルアレイ層３０ｂの間に遮蔽層２０ｂを、分割メモリセル
アレイ層３０ｂと分割メモリセルアレイ層３０ｃの間に遮蔽層２０ｃを配置する構成とす
ることも可能である。これにより、半導体記憶装置の高集積化と共に誤動作の抑制を図る
ことが可能となる。
また、本明細書で開示される半導体記憶装置において、周辺回路１００とメモリセルア
レイ３０を電気的に接続させる配線の構成は、図３乃至図７に示す構成に限定されない。
例えば、図１０（Ａ）に示すように、配線２０９ｂ及び配線２５７ｃの間に存在する絶
縁膜の全てを貫通するコンタクトプラグ２５９を設けて、周辺回路１００とメモリセルア
レイ３０を電気的に接続させることも可能である。
また、図１０（Ｂ）に示すように半導体基板を用いて構成されているトランジスタのソ
ース電極及びドレイン電極と同一層に存在する配線２２３ｃと、配線２５７ｃとの間に存
在する絶縁膜の全てを貫通するコンタクトプラグ２６１を設けて、周辺回路１００とメモ
リセルアレイ３０を電気的に接続させることも可能である。
このように、周辺回路１００とメモリセルアレイ３０の接続の態様は多種存在するため
、設計条件又は製造条件などに応じて適宜選択することが可能である。なお、図３乃至図
７に示すように、遮蔽層２０として機能する導電膜２２９ａと同一層に存在する配線２２
９ｂが、周辺回路１００とメモリセルアレイ３０を電気的に接続させる配線の一部をなし
ている構成は、好ましい構成である。仮に、製造工程中においてマスクずれなどに起因し
てプロセスパターンがずれた場合に当該構成は、図１０（Ａ）、（Ｂ）に示す構成と比較
して、コンタクト不良が発生する蓋然性を低減することが可能であるからである。
また、本明細書で開示される半導体記憶装置において、周辺回路１００と遮蔽層２０の
間又は遮蔽層２０とメモリセルアレイ３０の間に存在する絶縁膜の構成は、図３乃至図７
に示す構成に限定されない。
例えば、図１１（Ａ）に示すように、遮蔽層２０として機能する導電膜２２９ａと、周
辺回路１００とメモリセルアレイ３０を電気的に接続させる配線の一部として機能する配
線２２９ｂとの間、及び導電膜２２９ａとメモリセルアレイ３０の間に存在する絶縁膜を
単一の絶縁膜とすることも可能である。具体的には、絶縁膜２２５およびコンタクトプラ
グ２２７上に、スパッタリング法、ＣＶＤ法等により導電膜を形成した後、該導電膜の一
部を選択的にエッチングし、導電膜２２９ａ及び配線２２９ｂを形成する。次に、導電膜
２２９ａ、配線２２９ｂ、及び絶縁膜２２５上に、スパッタリング法、ＣＶＤ法等により
、絶縁膜２６３を形成する。
また、図１１（Ｂ）に示すように、周辺回路１００と導電膜２２９ａの間、周辺回路１
００を構成する配線（配線２２３ａ、配線２２３ｂ）の間、及び周辺回路１００を構成す
る配線と、周辺回路１００とメモリセルアレイ３０を電気的に接続させる配線の一部とし
て機能する配線２２３ｃとの間に存在する絶縁膜を単一の絶縁膜２６５とすることも可能
である。
また、周辺回路１００と遮蔽層２０の間に絶縁膜２６５が存在し、遮蔽層２０とメモリ
セルアレイ３０の間に絶縁膜２６３が存在する構成（図示しない）とすることも可能であ
る。
また、本明細書で開示される半導体記憶装置において、遮蔽層２０が周辺回路１００と
メモリセルアレイ３０の間に生じる放射ノイズを遮蔽する機能以外の機能を有する構成と
することもできる。例えば、メモリセルアレイ３０が図１に示すメモリセル３００を有す
る場合であれば、遮蔽層２０の一部がキャパシタ３０２を構成する一対の電極の一方（一
定電位が供給される電極）として機能する構成とすることも可能である。
具体的には、図１２（Ａ）に示すように、トランジスタのソース又はドレインとして機
能する電極２４９ａと、絶縁膜２３３と、遮蔽層２０として機能する導電膜２２９ａとに
よってキャパシタ３０２を構成することも可能である。さらに、キャパシタ３０２が形成
される領域の絶縁膜２３３は、その他の領域よりも膜厚が薄いことが好ましい。すなわち
、電極２４９ａと導電膜２２９ａ間の距離が、メモリセルアレイ３０に存在する他の電極
又は配線（例えば、ゲート電極２４１、電極２４９ｂなど）と配線２２９ｂ間の距離より
も短くなるように構成することが好ましい。例えば、図１２（Ｂ）に示すように、絶縁膜
２３３に凹部を形成し、当該凹部においてキャパシタ３０２を形成すればよい。これによ
り、キャパシタ３０２の単位面積当たりの保持容量を高めること及びメモリセルアレイ３
０を高集積化することが可能となる。
また、図１３に示すようにキャパシタ３０２をトレンチ型キャパシタとすることも可能
である。具体的には、凹部又は開口部が存在する絶縁膜２６９において、キャパシタ３０
２を、電極２４９ａと、絶縁膜２６７と、導電膜２２９ａによって構成することも可能で
ある。図１３に示す構成においては、キャパシタ３０２の単位面積当たりの保持容量を高
めること及びメモリセルアレイ３０を高集積化することが可能となる。なお、絶縁膜２６
７は、絶縁膜２３１と同様に形成することができる。また、図１３に示す半導体記憶装置
の作製に際しては、導電膜２２９ａの形成前に凹部又は開口部が存在する絶縁膜２６９を
形成しておくこと、及び電極２４９ａの形成前に絶縁膜２３３に開口部を形成しておくこ
と等が必要である。また、絶縁膜２６９は、絶縁膜２２５と同様の材料を用いて形成する
ことができる。
なお、変形例として説明した構成の複数を図１乃至図７を参照して説明した半導体記憶
装置に対して適用することも可能である。
１０ 半導体基板
２０ 遮蔽層
２０ａ 遮蔽層
２０ｂ 遮蔽層
２０ｃ 遮蔽層
３０ メモリセルアレイ
３０ａ 分割メモリセルアレイ層
３０ｂ 分割メモリセルアレイ層
３０ｃ 分割メモリセルアレイ層
４０ 接続配線部
４１Ａ 配線
４１Ｂ 配線
４１Ｃ 配線
１００ 周辺回路
１１０ 制御回路
１２０ ワード線駆動回路
１３０ ビット線駆動回路
１３１ 書き込み回路
１３２ 読み出し回路
２００Ａ トランジスタ
２００Ｂ トランジスタ
２０１ 半導体基板
２０３ 素子分離領域
２０７ａ ゲート絶縁膜
２０７ｂ 絶縁膜
２０９ａ ゲート電極
２０９ｂ 配線
２１１ａ 不純物領域
２１１ｂ 不純物領域
２１５ 絶縁膜
２１７ 絶縁膜
２１９ａ コンタクトプラグ
２１９ｂ コンタクトプラグ
２１９ｃ コンタクトプラグ
２２１ 絶縁膜
２２３ａ 配線
２２３ｂ 配線
２２３ｃ 配線
２２５ 絶縁膜
２２７ コンタクトプラグ
２２９ａ 導電膜
２２９ｂ 配線
２３１ 絶縁膜
２３３ 絶縁膜
２３５ 酸化物半導体膜
２３７ 酸化物半導体膜
２３９ 絶縁膜
２４１ ゲート電極
２４３ 酸化物半導体膜
２４３ａ 第１の領域
２４３ｂ 第２の領域
２４３ｃ 第２の領域
２４５ サイドウォール絶縁膜
２４７ ゲート絶縁膜
２４９ａ 電極
２４９ｂ 電極
２５１ 絶縁膜
２５３ 絶縁膜
２５５ａ コンタクトプラグ
２５５ｂ コンタクトプラグ
２５５ｃ コンタクトプラグ
２５７ａ 配線
２５７ｂ 配線
２５７ｃ 配線
２５９ コンタクトプラグ
２６１ コンタクトプラグ
２６３ 絶縁膜
２６５ 絶縁膜
２６７ 絶縁膜
２６９ 絶縁膜
３００ メモリセル
３０１ トランジスタ
３０２ キャパシタ
３２０ ワード線
３３０ ビット線
１２０１ デコーダ
１２０２ レベルシフタ
１２０３ バッファ
１３０１ デコーダ
１３０２ レベルシフタ
１３０３ セレクタ

Claims (2)

  1. 複数のメモリセルを有するメモリセルアレイと、
    前記メモリセルアレイの下方に位置する第１の導電層及び第２の導電層と、
    前記第１の導電層を介して前記メモリセルアレイの下方に位置し、前記メモリセルアレイと電気的に接続された周辺回路と、を有し、
    前記複数のメモリセルの各々は、酸化物半導体を有するトランジスタと、前記トランジスタと電気的に接続されたキャパシタとを有し、
    前記第１の導電層と、前記第２の導電層とは同層に配置され、
    前記第１の導電層は、前記メモリセルアレイの全領域と重なる領域を有し、
    前記周辺回路は、前記第２の導電層を介して前記メモリセルアレイと電気的に接続されることを特徴とする半導体装置。
  2. 請求項１において、
    前記周辺回路は、単結晶半導体基板又はＳＯＩ基板上に位置することを特徴とする半導体装置。
JP2016216884A 2011-09-21 2016-11-07 半導体装置 Active JP6321116B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011205581 2011-09-21
JP2011205581 2011-09-21
JP2011225514 2011-10-13
JP2011225514 2011-10-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015182460A Division JP6040300B2 (ja) 2011-09-21 2015-09-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018072054A Division JP2018125551A (ja) 2011-09-21 2018-04-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2017028327A JP2017028327A (ja) 2017-02-02
JP6321116B2 true JP6321116B2 (ja) 2018-05-09

Family

ID=47879840

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2012205656A Expired - Fee Related JP5856936B2 (ja) 2011-09-21 2012-09-19 半導体装置
JP2015182460A Expired - Fee Related JP6040300B2 (ja) 2011-09-21 2015-09-16 半導体装置
JP2016216884A Active JP6321116B2 (ja) 2011-09-21 2016-11-07 半導体装置
JP2018072054A Withdrawn JP2018125551A (ja) 2011-09-21 2018-04-04 半導体装置
JP2019163538A Withdrawn JP2020010055A (ja) 2011-09-21 2019-09-09 半導体装置
JP2021099320A Withdrawn JP2021141340A (ja) 2011-09-21 2021-06-15 半導体装置
JP2023044818A Pending JP2023068093A (ja) 2011-09-21 2023-03-21 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012205656A Expired - Fee Related JP5856936B2 (ja) 2011-09-21 2012-09-19 半導体装置
JP2015182460A Expired - Fee Related JP6040300B2 (ja) 2011-09-21 2015-09-16 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2018072054A Withdrawn JP2018125551A (ja) 2011-09-21 2018-04-04 半導体装置
JP2019163538A Withdrawn JP2020010055A (ja) 2011-09-21 2019-09-09 半導体装置
JP2021099320A Withdrawn JP2021141340A (ja) 2011-09-21 2021-06-15 半導体装置
JP2023044818A Pending JP2023068093A (ja) 2011-09-21 2023-03-21 半導体装置

Country Status (5)

Country Link
US (2) US9318374B2 (ja)
JP (7) JP5856936B2 (ja)
KR (2) KR20130031794A (ja)
CN (1) CN103022012B (ja)
TW (1) TWI575711B (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI618058B (zh) * 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10134729B2 (en) * 2013-09-27 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical noise reduction in 3D stacked semiconductor devices
WO2015060133A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102529174B1 (ko) 2013-12-27 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6488124B2 (ja) * 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9653611B2 (en) 2014-03-07 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9716100B2 (en) * 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
TWI767772B (zh) 2014-04-10 2022-06-11 日商半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
SG10201912585TA (en) 2014-05-30 2020-02-27 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US10115830B2 (en) 2014-07-29 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US10204898B2 (en) * 2014-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102307060B1 (ko) * 2014-12-03 2021-10-01 삼성전자주식회사 반도체 소자
KR102264675B1 (ko) * 2014-12-09 2021-06-15 삼성전자주식회사 반도체 장치 및 그 형성방법
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI683365B (zh) 2015-02-06 2020-01-21 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10389961B2 (en) 2015-04-09 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10460984B2 (en) 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
KR20160124294A (ko) * 2015-04-16 2016-10-27 삼성전자주식회사 주변 영역 상에 적층된 셀 영역을 갖는 반도체 소자 및 그의 제조방법
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
WO2017068478A1 (en) 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
US9741400B2 (en) 2015-11-05 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, and method for operating the semiconductor device
US9887010B2 (en) 2016-01-21 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and driving method thereof
JP6762004B2 (ja) * 2016-03-11 2020-09-30 国立大学法人九州工業大学 半導体集積回路装置及びその製造方法
JP6517720B2 (ja) * 2016-03-16 2019-05-22 東芝メモリ株式会社 半導体記憶装置
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
US10541375B2 (en) 2016-07-21 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10181468B2 (en) * 2016-10-31 2019-01-15 Globalfoundries Inc. Memory cell with asymmetrical transistor, asymmetrical transistor and method of forming
KR102513205B1 (ko) * 2017-01-27 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법
US10535659B2 (en) 2017-09-29 2020-01-14 Samsung Electronics Co., Ltd. Semiconductor memory devices
KR102524614B1 (ko) 2017-11-24 2023-04-24 삼성전자주식회사 반도체 메모리 소자
CN111316423A (zh) 2017-11-24 2020-06-19 株式会社半导体能源研究所 半导体装置及动态逻辑电路
CN111430356B (zh) 2018-06-28 2021-05-25 长江存储科技有限责任公司 具有屏蔽层的三维存储器器件以及用于制造其的方法
US11296066B2 (en) 2018-08-21 2022-04-05 Samsung Electronics Co., Ltd. Non-volatile memory
KR102547947B1 (ko) 2018-08-21 2023-06-26 삼성전자주식회사 비휘발성 메모리 장치
KR20200039867A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102666312B1 (ko) * 2019-05-20 2024-05-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20200139858A (ko) 2019-06-04 2020-12-15 삼성전자주식회사 메모리 장치
US11711922B2 (en) 2019-07-12 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Memory device with memory cells comprising multiple transistors
CN110637368B (zh) * 2019-08-23 2021-03-23 长江存储科技有限责任公司 非易失性存储器件及其制造方法
JP2021044426A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置
JP2021114563A (ja) * 2020-01-20 2021-08-05 キオクシア株式会社 半導体記憶装置
WO2023156875A1 (ja) * 2022-02-18 2023-08-24 株式会社半導体エネルギー研究所 記憶装置
WO2023156866A1 (ja) * 2022-02-18 2023-08-24 株式会社半導体エネルギー研究所 記憶装置
EP4270478A4 (en) * 2022-03-15 2023-11-22 Changxin Memory Technologies, Inc. MEMORY AND METHOD FOR PRODUCING A MEMORY

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126956A (en) * 1980-03-11 1981-10-05 Fujitsu Ltd Semiconductor device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6143463A (ja) 1984-08-08 1986-03-03 Hitachi Ltd 半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2943268B2 (ja) * 1990-07-20 1999-08-30 ソニー株式会社 半導体メモリ及びその製造方法
JPH079973B2 (ja) 1990-11-07 1995-02-01 三菱電機株式会社 半導体集積回路装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH08125034A (ja) * 1993-12-03 1996-05-17 Mitsubishi Electric Corp 半導体記憶装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
TW399319B (en) 1997-03-19 2000-07-21 Hitachi Ltd Semiconductor device
JPH11330393A (ja) 1997-03-19 1999-11-30 Hitachi Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2002319682A (ja) 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4054200B2 (ja) * 2002-02-19 2008-02-27 松下電器産業株式会社 半導体記憶装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003338559A (ja) 2002-03-13 2003-11-28 Sony Corp 半導体装置及び半導体製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004040042A (ja) * 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005136071A (ja) 2003-10-29 2005-05-26 Seiko Epson Corp クロスポイント型強誘電体メモリ
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP4573267B2 (ja) * 2004-11-17 2010-11-04 セイコーエプソン株式会社 薄膜デバイス、薄膜デバイスの製造方法、集積回路、マトリクス装置、電子機器
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007081189A (ja) * 2005-09-15 2007-03-29 Elpida Memory Inc 半導体記憶装置及びその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5063084B2 (ja) * 2005-11-09 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1946374A4 (en) * 2005-11-09 2014-01-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR101362954B1 (ko) * 2006-03-10 2014-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작방법
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7696562B2 (en) 2006-04-28 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5366517B2 (ja) 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8212298B2 (en) * 2008-01-29 2012-07-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device and methods of producing it
US8044448B2 (en) * 2008-07-25 2011-10-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2491586B1 (en) 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN104600074A (zh) 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5611574B2 (ja) * 2009-11-30 2014-10-22 株式会社東芝 抵抗変化メモリ及びその製造方法
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101848516B1 (ko) 2010-01-15 2018-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
KR20120112803A (ko) 2010-01-29 2012-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 이용한 전자 기기
US8436403B2 (en) 2010-02-05 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor provided with sidewall and electronic appliance
CN102844873B (zh) 2010-03-31 2015-06-17 株式会社半导体能源研究所 半导体显示装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
TWI614747B (zh) 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
WO2012102281A1 (en) 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5898527B2 (ja) 2011-03-04 2016-04-06 株式会社半導体エネルギー研究所 半導体装置
US8659957B2 (en) 2011-03-07 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
TWI548057B (zh) 2011-04-22 2016-09-01 半導體能源研究所股份有限公司 半導體裝置
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
KR101946360B1 (ko) 2011-05-16 2019-02-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스
US8837203B2 (en) 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI575494B (zh) 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法

Also Published As

Publication number Publication date
US20160211267A1 (en) 2016-07-21
CN103022012A (zh) 2013-04-03
US10170486B2 (en) 2019-01-01
TW201330231A (zh) 2013-07-16
US20130069132A1 (en) 2013-03-21
KR102124299B1 (ko) 2020-06-18
CN103022012B (zh) 2017-03-01
JP5856936B2 (ja) 2016-02-10
JP2018125551A (ja) 2018-08-09
US9318374B2 (en) 2016-04-19
JP2017028327A (ja) 2017-02-02
KR20190096885A (ko) 2019-08-20
JP2015228528A (ja) 2015-12-17
TWI575711B (zh) 2017-03-21
JP2013102133A (ja) 2013-05-23
KR20130031794A (ko) 2013-03-29
JP2021141340A (ja) 2021-09-16
JP2023068093A (ja) 2023-05-16
JP6040300B2 (ja) 2016-12-07
JP2020010055A (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
JP6321116B2 (ja) 半導体装置
JP6177402B2 (ja) プログラマブルロジックデバイス
JP6177978B2 (ja) プログラマブルロジックデバイス
KR102333560B1 (ko) 반도체 장치, 및 그 제작 방법
US8779433B2 (en) Semiconductor device
US9490806B2 (en) Semiconductor device
US9349849B2 (en) Semiconductor device and electronic device including the semiconductor device
US8946709B2 (en) Semiconductor device
US8786311B2 (en) Semiconductor device
JP6100076B2 (ja) プロセッサ
KR20130062237A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2023107852A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180404

R150 Certificate of patent or registration of utility model

Ref document number: 6321116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250