JP6294488B2 - アレイ基板及びその製造方法とディスプレイ装置 - Google Patents

アレイ基板及びその製造方法とディスプレイ装置 Download PDF

Info

Publication number
JP6294488B2
JP6294488B2 JP2016537081A JP2016537081A JP6294488B2 JP 6294488 B2 JP6294488 B2 JP 6294488B2 JP 2016537081 A JP2016537081 A JP 2016537081A JP 2016537081 A JP2016537081 A JP 2016537081A JP 6294488 B2 JP6294488 B2 JP 6294488B2
Authority
JP
Japan
Prior art keywords
layer
via hole
electrode
common electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016537081A
Other languages
English (en)
Other versions
JP2016535455A (ja
Inventor
建 ▲孫▼
建 ▲孫▼
成 李
成 李
星俊 安
星俊 安
奉烈 柳
奉烈 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2016535455A publication Critical patent/JP2016535455A/ja
Application granted granted Critical
Publication of JP6294488B2 publication Critical patent/JP6294488B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は液晶ディスプレイの技術分野に関し、特に、アレイ基板及びその製造方法とディスプレイ装置に関するものである。
アモルファスシリコンはそれ自体に存在する欠陥によるオン電流が低く、遷移率が低く、安定性が悪いなどという問題により、多くの分野において制限されている。アモルファスシリコン自体の欠陥を補い、関連分野における応用を広げるために、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｌｉｌｉｃｏｍ，ＬＴＰＳ）技術が生まれた。
薄膜トランジスタディスプレイ技術（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＴＦＴ−ＬＣＤ）の発展に伴って、低温ポリシリコンのディスプレイ技術を基にした技術が主流となってきている。図１に示すように、従来技術における低温ポリシリコン薄膜トランジスタアレイ基板は、ベース基板１０１と、バッファ層１０２と、活性領域１０３と、ゲート電極１０６と、ソース電極１０５と、ドレイン電極１０４と、データライン１０７と、透明共通電極１０８と、画素電極１０９と、ゲート絶縁層１１１と、中間誘電層１１２と、平坦化層１１３と、パッシベーション層１１４とを含む。
画素技術の開発という要求に応じて、蓄積容量の増加は一つの注目点になっている。従来技術では、蓄積容量を増加させるという目的を達成するために、図２に示すように、アレイ基板に共通電極２０１が配置され、前記共通電極２０１とゲート電極１０６は同じ層に配置され、さらにその上部の画素電極１０９とで蓄積容量が形成される。
図２に示すような低温ポリシリコン薄膜トランジスタアレイ基板の製造方法の流れは、具体的に以下のステップを含む。
ステップ１、ベース基板１０１上にバッファ層１０２が形成されるステップ（図３を参照）。
ステップ２、バッファ層１０２の製造が完了したベース基板にパターニングプロセスを通じて活性領域１０３が形成されるステップ（図３を参照）。
ステップ３、活性領域１０３の製造が完了したベース基板上にシリカまたは窒化シリコン層を堆積することにより、ゲート絶縁層１１１が形成されるステップ（図４を参照）。
ステップ４、ゲート絶縁層１１１の製造が完了したベース基板上に、パターニングプロセスを通じてゲート電極１０６と共通電極２０１が形成されるステップ（図４を参照）。
ステップ５、イオン注入方式にて高濃度ｎ型不純物イオンを活性層１０３の両側にドーピングし、活性層１０３の対向する側にソース電極１０５とドレイン電極１０４がそれぞれ形成されるステップ（図４を参照）。
ステップ６、ステップ５を完了したベース基板上にシリカまたは窒化シリコン層を堆積することにより、中間誘電層１１２が形成され、さらにパターニングプロセスを通じて前記ゲート絶縁層１１１と中間誘電層１１２を貫通するビアホールＶ１が形成されるステップ（図５を参照）。
ステップ７、中間誘電層１１２の製造が完了したベース基板上にデータライン１０７が形成され、且つ前記ソース電極１０５は前記ビアホールＶ１を介してデータライン１０７と電気的に接続されるステップ（図６を参照）。
ステップ８、データライン１０７、ソース電極１０５とドレイン電極１０４の製造が完了したベース基板上に平坦化層１１３が形成され、さらにパターニングプロセスを通じて該平坦化層１１３を貫通するビアホールＶ２が形成されるステップ（図７を参照）。
ステップ９、平坦化層１１３の製造が完了したベース基板上に、マグネトロンスパッタリング法により一層の透明導電性膜が堆積されて、そして、パターニングプロセスを通じて透明共通電極１０８が形成されるステップ（図８を参照）。
ステップ１０、透明共通電極１０８の製造が完了したベース基板上にパッシベーション層１１４が形成され、さらにパターニングプロセスを通じて該パッシベーション層１１４を貫通するビアホールＶ３が形成されるステップ（図９を参照）。
ステップ１１、絶縁層１１４の製造が完了したベース基板上に、マグネトロンスパッタリング法により一層のインジウム−スズ酸化物（ＩＴＯ）透明導電性膜が堆積され、その後パターニングプロセスを通じて画素電極１０９が形成されることにより、前記画素電極１０９は、ビアホールＶ１、Ｖ２、Ｖ３を介してドレイン電極１０４と電気的に接続されるステップ（図１０を参照）。
上述した、従来技術における低温ポリシリコン薄膜トランジスタアレイ基板の製造方法についての具体的な記述から分かるように、該アレイ基板において、前記共通電極２０１およびゲート電極１０６は一度の露光プロセスにより形成されるが、該製造過程においては少なくとも八度の露光エッチング等のパターニングプロセスが必要となる。そのため、該アレイ基板の製造過程では、プロセスが複雑で、製造の手順が多く、コストが高く、製造に時間がかかるといった問題が依然として存在する。
本発明の実施形態ではアレイ基板及びその製造方法とディスプレイパネルを提供し、それにより、従来技術におけるプロセスが複雑で、コストが高く、製造に時間がかかるといった問題を解決するとともに、蓄積容量の増加という目的を達成する。
本発明の実施形態によるアレイ基板は、ベース基板と、前記ベース基板に設けられたデータラインおよび走査ラインとを含み、前記データラインと前記走査ラインとで複数の画素領域を囲み、前記画素領域内に、薄膜トランジスタ、共通電極および共通電極ラインを備え、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と活性層とを含み、前記ゲート電極が前記活性層の上方に設けられ、前記ソース電極とドレイン電極は前記活性層の対向する両側に設けられ、そのうち、前記データラインと前記共通電極ラインは同一層内で前記ベース基板上に設けられて前記活性層の下方に配置され、前記データラインと前記共通電極ラインは間隔をあけて形成され、前記共通電極上に接続領域が設けられ、前記接続領域は正投影方向において少なくとも一部が共通電極ラインと重なり、前記共通電極と共通電極ラインは接続領域および共通電極ライン間の第１ビアホールを介して電気的に接続され、前記アレイ基板において、前記共通電極およびその上方の画素電極で蓄積容量が形成され、蓄積容量の増加という目的を達成する。また、前記共通電極ラインはデータラインと同一層内に設けられていることから、露光プロセスが一度実施されるだけで前記共通電極ラインとデータラインが形成される。ゆえに、製造の手順を減らし、製造プロセスを簡潔にするとともに、製造コストを削減し、製造時間を短縮するという目的を達成する。
例えば、前記データラインと前記共通電極は同一の導電材料で製造されることで、一度のプロセスで、前記データラインと前記共通電極ラインが得られるとともに、製造コストを削減することができる。
例えば、導電性チャネルがソース電極とドレイン電極との間に形成され、ドレイン電極の下方に前記共通電極ラインが形成しやすいよう、前記活性層は低温ポリシリコン材料にて製造され、前記ソース電極と前記ドレイン電極はイオン注入方式にて、前記活性層の対向する両側に形成される。
例えば、前記アレイ基板はさらにバッファ層を含み、前記バッファ層が前記活性層の下方および前記ベース基板の上方に設けられ、前記データラインと前記共通電極ラインが前記バッファ層で覆われ、前記バッファ層は、後続プロセス中の基板に含まれる不純物拡散による薄膜トランジスタの活性層への進入を防げ、薄膜トランジスタのスレッシュ電圧とリーク電流等の特性による影響を防ぎ、薄膜トランジスタの質が向上する。
例えば、前記活性層と前記ゲート電極とを離間するため、前記アレイ基板は、ゲート絶縁層をさらに含み、前記ゲート絶縁層が前記活性層の上方および前記ゲート電極の下方に位置する。
例えば、前記ゲート電極と該中間誘電層上のその他の電極を離間するため、前記アレイ基板は前記ゲート電極の上方に設けた中間誘電層をさらに含む。
例えば、前記バッファ層、前記ゲート絶縁層及び前記中間誘電層が前記データラインに対応する位置に第２ビアホールを有し、前記ゲート絶縁層と前記中間誘電層が前記ソース電極に対応する位置に第３ビアホールを有し、前記データラインと前記ソース電極は第２ビアホールおよび第３ビアホールを介して電気的に接続される。
例えば、前記アレイ基板は、前記中間誘電層の上方に設けた画素電極および、前記画素電極と前記共通電極ラインとの間に設けたパッシベーション層をさらに含み、前記画素電極および前記共通電極が正投影方向において少なくとも部分的に重なり、
前記共通電極がパッシベーション層の上方に位置し、前記画素電極がパッシベーション層の下方に位置し、前記ゲート絶縁層、及び前記中間誘電層が前記ドレイン電極に対応する位置に第４ビアホールを有し、前記画素電極と前記ドレイン電極が前記第４ビアホールを介して電気的に接続され、前記共通電極はスリット状であり、前記画素電極は板状若しくはスリット状であり、接続領域および共通電極ラインとの間の第１ビアホールがバッファ層、ゲート絶縁層、中間誘電層及びパッシベーション層を貫通する、または、前記共通電極がパッシベーション層の下方に位置し、前記画素電極はパッシベーション層の上方に位置し、前記ゲート絶縁層、及び前記中間誘電層が前記ドレイン電極に対応する位置に第４ビアホールを有し、前記パッシベーション層が前記ドレイン電極に対応する位置に第５ビアホールを有し、前記画素電極と前記ドレイン電極が前記第４ビアホールを介して第５ビアホールに電気的に接続され、前記共通電極は板状若しくはスリット状であり、前記画素電極はスリット状であり、前記接続領域と共通電極との間の第１ビアホールがパッシベーション層、ゲート絶縁層及び中間誘電層を貫通する。
例えば、前記アレイ基板は遮光性金属層をさらに含み、前記遮光性金属層が前記データライン及び共通電極ラインと同一層内で前記ベース基板上に設けられ、前記遮光性金属層が前記活性層の下方に設けられ、且つ正投影方向において少なくとも前記活性層と部分的に重なる。
前記遮光性金属層が前記ソース電極及び前記ドレイン電極の対応する領域間に設けられ、且つ正投影方向において前記ゲート電極と少なくとも部分的に重なり、前記ドレイン電極と前記ソース電極との間の領域の一部の光を遮光することで、薄膜トランジスタのリーク電流を減少させる。
例えば、前記活性層には低ドープドレイン電極も設けられており、前記低ドープドレイン電極が前記ソース電極と前記ドレイン電極との間に設けられ、且つ前記ゲート電極に対応する領域の両側に分布する。前記低ドープドレイン電極は、薄膜トランジスタのリーク電流を低減するという役割を同時に奏する。
本発明の実施形態では、前記のアレイ基板を含むディスプレイパネルを提供する。
本発明の実施形態はアレイ基板の製造方法を提供し、前記方法は、データライン、走査ライン、共通電極及び共通電極ラインを形成するステップと、薄膜トランジスタを形成するステップとを、含み、前記薄膜トランジスタを形成するステップには、ゲート電極、ソース電極、ドレイン電極及び活性層を形成するステップが含まれ、前記共通電極、共通電極ライン及び薄膜トランジスタがいずれも前記走査ラインと前記データラインとで囲まれた複数の画素領域内に形成され、前記データラインは前記共通電極ラインと同一層内でベース基板上に形成され、且つ前記活性層の下方、前記共通電極上に接続領域が同一層内で形成され、前記接続領域が正投影方向において少なくとも共通電極ラインと部分的に重なり、前記共通電極と共通電極ラインが接続領域と共通電極ラインとの間に形成された第１ビアホールを介して電気的に接続される。
例えば、前記製造方法は、具体的に、
ベース基板上に、パターニングプロセスを通じて前記データラインと、共通電極ラインとを含むパターンが同時形成され、前記データライン、前記遮光性金属層及び前記共通電極ラインを間隔をあけて形成するステップと、
バッファ層および活性層を含むパターンを形成し、前記バッファ層は前記共通電極ラインと前記データラインを覆い、前記活性層を含むパターンは前記バッファ層上に形成されるステップと、
ゲート絶縁層および前記ゲート電極を含むパターンを形成するステップと、
イオン注入方式にて、前記活性層の対向する両側に形成される前記ソース電極及び前記ドレイン電極を形成するパターンを形成するステップと、を含む。
例えば、前記製造方法は、共通電極、接続領域及び画素電極を形成するための次のステップがさらに含まれる。
中間誘電層および第１ビアホール、第２ビアホール、第３ビアホールおよび第４ビアホールを含むパターンを形成し、前記第１ビアホールが前記接続領域と前記共通電極ラインとの間に形成され、前記バッファ層、ゲート絶縁層、及び中間誘電層を貫通し、前記第２ビアホールが前記データラインに対応する位置に形成されて前記バッファ層と、ゲート絶縁層、及び中間誘電層を貫通し、前記第３ビアホールが前記ソース電極に対応する位置に形成されて前記ゲート絶縁層と中間誘電層を貫通し、前記第４ビアホールが前記ドレイン電極に対応する位置に形成されて前記ゲート絶縁層と中間誘電層を貫通するステップと、
前記共通電極と接続領域を含むパターンを形成し、前記第１ビアホール、第２ビアホール、第３ビアホールおよび第４ビアホールに前記共通電極を形成するための導電材料が同時に充填され、前記データラインと前記ソース電極が前記第２ビアホールと前記第３ビアホールを介して電気的に接続されるステップと、
前記パッシベーション層を形成し、前記パッシベーション層に第５ビアホールを含むパターンを形成し、前記第５ビアホールは前記ドレイン電極に対応する位置に形成され、且つ前記第５ビアホール及び前記第４ビアホールの位置が互いに対応するステップと、
画素電極を含むパターンを形成し、前記第５ビアホールに前記画素電極を形成するための導電材料が充填され、前記画素電極と前記ドレイン電極が前記第４ビアホール及び前記第５ビアホールを介して電気的に接続されるステップ。
上述した共通電極、接続領域及び画素電極を形成する方法は、前記共通電極が前記画素電極の下方に位置するアレイ基板に適しているが、前記共通電極が前記画素電極の上方に位置するアレイ基板では、前記製造方法は共通電極、接続領域と画素電極を形成するための次のステップがさらに含まれる。
中間誘電層と、第２ビアホールと、第３ビアホールと、第４ビアホールとを含むパターンを形成し、前記第２ビアホールが前記データラインに対応する位置に形成されて前記バッファ層、前記ゲート絶縁層及び前記中間誘電層を貫通し、前記第３ビアホールが前記ソース電極に対応する位置に形成されて前記ゲート絶縁層と前記中間誘電層を貫通し、前記第４ビアホールが前記ドレイン電極に対応する位置に形成されて前記ゲート絶縁層と前記中間誘電層を貫通するステップと、
前記画素電極を含むパターンを形成し、前記第２ビアホール、第３ビアホールおよび第４ビアホールに同時に前記画素電極を形成するための導電材料が充填され、前記データラインと前記ソース電極が前記第２ビアホールおよび第３ビアホールを介して電気的に接続され、前記画素電極と前記ドレイン電極が前記第４ビアホールを介して電気的に接続されるステップと、
前記パッシベーション層と共通電極と接続領域とを含むパターンを形成し、前記パッシベーション層が前記画素電極を完全に覆い、共通電極と接続領域を含む前記パターンが前記パッシベーション層の上方に形成され、前記接続領域と前記共通電極ラインとの間の第１ビアホールが形成され、前記第１ビアホールが前記パッシベーション層、ゲート絶縁層、中間誘電層及びパッシベーション層を貫通するステップ。
例えば、上述したソース電極と前記ドレイン電極を形成するステップは、イオン注入方式にて前記活性層に低ドープドレイン電極が形成され、前記低ドープドレイン電極が前記ソース電極と前記ドレイン電極との間に形成され、且つ前記ゲート電極に対応する領域の両側に分布し、前記低ドープドレイン電極では、薄膜トランジスタのリーク電流を低減するという役割を同時に奏するステップと、をさらに含む。
例えば、上述した前記データライン及び共通電極ラインを含むパターンを形成するステップはさらに、ベース基板上に遮光性金属層が形成され、前記遮光性金属層、前記データラインおよび共通電極ラインは同一層内で形成され、前記遮光性金属層が前記活性層の下方に形成され、且つ正投影方向において少なくとも前記活性層と部分的に重なるステップと、を含む。
例えば、上述した前記データラインと共通電極ラインを含むパターンを形成するステップで形成された前記遮光性金属層は少なくとも１枚であり、ゲート絶縁層と前記ゲート電極を含むパターンに形成された前記ゲート電極は少なくとも１つであり、前記遮光性金属層と前記ゲート電極の位置は互いに対応して形成され、薄膜トランジスタのリーク電流を減少させる。
従来技術におけるアレイ基板の断面構造の概略図である。 従来技術における別のアレイ基板の断面構造の概略図である。 図２に示されるアレイ基板の製造方法のフローチャートである。 図２に示されるアレイ基板の製造方法のフローチャートである。 図２に示されるアレイ基板の製造方法のフローチャートである。 図２に示されるアレイ基板の製造方法のフローチャートである。 図２に示されるアレイ基板の製造方法のフローチャートである。 図２に示されるアレイ基板の製造方法のフローチャートである。 図２に示されるアレイ基板の製造方法のフローチャートである。 図２に示されるアレイ基板の製造方法のフローチャートである。 本発明の実施形態に係るアレイ基板の平面構造の概略図である。 図１１におけるＡ−Ａ１方向に沿ったアレイ基板の断面構造の概略図である。 本発明の実施形態に係る別のアレイ基板の断面構造の概略図である。 本発明の実施形態に係るアレイ基板の製造方法のフローチャートである。 本発明の実施形態に係るアレイ基板の製造方法のフローチャートである。 本発明の実施形態に係るアレイ基板の製造方法のフローチャートである。 本発明の実施形態に係るアレイ基板の製造方法のフローチャートである。 本発明の実施形態に係るアレイ基板の製造方法のフローチャートである。 中間誘電層の製造が完了した第２の実施形態に係るアレイ基板の断面構造の概略図である。 画素電極の製造が完了した第２の実施形態に係るアレイ基板の断面構造の概略図である。
本発明の実施形態では、従来技術における製造プロセスが複雑で、コストが高く、製造に時間がかかるといった問題を解決するとともに、蓄積容量の増加という目的を達成するアレイ基板及びその製造方法とディスプレイ装置を提供する。
以下では、本発明の実施形態における図面を組み合わせて、本発明の実施形態における技術案について、明確且つ完全に説明する。明らかに、ここに記載する実施形態は本発明の実施形態の一部に過ぎず、全ての実施形態ではない。本発明の実施形態に照らして、当業者が創造力を働かせないという前提のもとで得られるその他の実施形態の全ては全て本発明の保護範囲内に属する。
本発明に係るアレイ基板は、ベース基板と、前記ベース基板に設けられたデータラインと走査ラインとを含み、前記データラインと前記走査ラインとで複数の画素領域を囲み、前記画素領域内に、薄膜トランジスタ、共通電極および共通電極ラインを備え、前記薄膜トランジスタは、ゲート電極、ソース電極と、ドレイン電極と、活性層とを含み、前記ゲート電極が前記活性層の上方に設けられ、前記ソース電極と前記ドレイン電極は前記活性層の対向する両側にそれぞれ設けられ、前記データラインと前記共通電極ラインは同一層内で前記ベース基板上に設けられて前記活性層の下方に配置され、前記データラインと前記共通電極ラインは間隔をあけて形成され、前記共通電極上に接続領域が設けられ、前記接続領域は正投影方向において少なくとも一部が共通電極ラインと重なり、前記共通電極および共通電極ラインは接続領域および共通電極ライン間の第１ビアホールを介して電気的に接続される。
ここで、同一層内に設けられたデータラインと共通電極ラインは同一の導電材料を採用できる。
ここで、前記活性層は低温ポリシリコン材料を採用し、前記ソース電極と前記ドレイン電極はイオン注入方式にて前記活性層の対向する両側に形成され、前記共通電極ラインがドレイン電極の下方に形成される。
さらに、前記アレイ基板はバッファ層をさらに含み、前記バッファ層が前記活性層の下方および前記ベース基板の上方に設けられ、前記データラインと前記共通電極ラインが前記バッファ層で覆われる。明らかに、バッファ層の設置位置はこれに限定されず、例えば、基板の上方且つデータラインと共通電極ラインの下方に設けることも可能である。
さらに、前記アレイ基板はさらに前記活性層の上方及び前記ゲート電極の下方に設けられたゲート絶縁層を含む。
さらに、前記アレイ基板はさらに前記ゲート電極の上方に設けられた中間誘電層を含む。
ここで、前記バッファ層、前記ゲート絶縁層及び前記中間誘電層が前記データラインに対応する位置に第２ビアホールを有し、前記ゲート絶縁層と前記中間誘電層が前記ソース電極に対応する位置に第３ビアホールを有し、前記データラインと前記ソース電極は第２ビアホールおよび第３ビアホールを介して電気的に接続される。
さらに、前記アレイ基板はさらに、前記中間誘電層の上方に設けられた画素電極および、前記画素電極と前記共通電極ラインとの間に設けられたパッシベーション層を含み、前記画素電極および前記共通電極が正投影方向において少なくとも部分的に重なり、
前記共通電極がパッシベーション層の上方に位置し、前記画素電極がパッシベーション層の下方に位置する場合、前記ゲート絶縁層、前記中間誘電層が前記ドレイン電極に対応する位置に第４ビアホールを有し、前記画素電極と前記ドレイン電極が前記第４ビアホールを介して電気的に接続され、前記共通電極はスリット状であり、前記画素電極は板状またはスリット状であり、共通電極接続領域および共通電極ラインの間の第１ビアホールがバッファ層、ゲート絶縁層、中間誘電層及びパッシベーション層を貫通する。
前記共通電極がパッシベーション層の下方に位置し、前記画素電極はパッシベーション層の上方に位置する場合、前記ゲート絶縁層、及び前記中間誘電層が前記ドレイン電極に対応する位置に第４ビアホールを有し、前記パッシベーション層が前記ドレイン電極に対応する位置に第５ビアホールを有し、前記画素電極と前記ドレイン電極が前記第４ビアホールを介して第５ビアホールに電気的に接続され、前記共通電極は板状またはスリット状であり、前記画素電極はスリット状であり、前記共通電極接続領域と共通電極との間の第１ビアホールがバッファ層、ゲート絶縁層及び中間誘電層を貫通する。
さらに、前記アレイ基板は遮光性金属層をさらに含み、前記遮光性金属層が前記データライン及び共通電極ラインと同一層内で前記ベース基板上に設けられ、前記遮光性金属層が前記活性層の下方に設けられ、且つ正投影方向において少なくとも前記活性層と部分的に重なる。
加えて、前記遮光性金属層が前記ソース電極及び前記ドレイン電極の対応する領域間に設けられ、且つ正投影方向において前記ゲート電極と少なくとも部分的に重なる。
さらに、前記活性層には低ドープドレイン電極も設けられており、前記低ドープドレイン電極が前記ソース電極と前記ドレイン電極との間に設けられ、且つ前記ゲート電極に対応する領域の両側に分布する。
本発明の実施形態はアレイ基板を提供し、図１１と図１２を参照すれば分かるように、図１１は本発明の実施形態に係るアレイ基板の平面構造の概略図であり、図１２は図１１に示されるアレイ基板の平面構造の概略図であり、図１１と図１２を組み合わせれば分かるように、前記アレイ基板は、ベース基板１０１と、共通電極ライン２０１と、データライン１０７と、バッファ層１０２と、活性層１０３と、ドレイン電極１０４と、ソース電極１０５と、ゲート電極１０６と、共通電極１０８と、画素電極１０９と、データライン１０７に交差して形成される走査ライン１１０と、活性層１０３とゲート電極１０６との間に位置するゲート絶縁層１１１と、ゲート電極１０６と共通電極１０８との間に位置する中間誘電層１１２と、共通電極１０８と画素電極１０９との間に位置するパッシベーション層１１４と、共通電極上に形成された接続領域１１５と、を含む。
具体的に、前記共通電極ライン２０１はデータライン１０７と同一層内で設けられ、前記ベース基板１０１とバッファ層１０２との間に位置し、且つ前記共通電極ライン２０１とデータライン１０７の材料は異なり、前記共通電極ライン２０１とデータライン１０７は一度のパターニングプロセスで形成できる。
前記バッファ層１０２は共通電極ライン２０１とデータライン１０７の上方に位置し、活性層１０３の下方に位置し、且つ前記バッファ層１０２はその下方に位置する前記データライン１０７と前記共通電極ライン２０１を覆う。
本実施形態では、前記バッファ層１０２は、後続プロセス中の基板に含まれる不純物が薄膜トランジスタの活性層１０３へ拡散進入することを妨げ、薄膜トランジスタのスレッシュ電圧とリーク電流等の特性への影響を防ぐ。また、前記活性層１０３は低温ポリシリコン材料を採用し、低温ポリシリコンは通常、エキシマレーザー焼きなましという方法によって形成されるため、該バッファ層１０２を設けることで後続の、活性層１０３の製造過程においてエキシマレーザー焼きなましによる不純物拡散を防ぎ、低温ポリシリコンにより形成される薄膜トランジスタの質が向上する。
前記活性層１０３はバッファ層１０２の上方、前記ゲート絶縁層１１１の下方に位置し、前記活性層１０３は低温ポリシリコン材料を採用する。
前記ドレイン電極１０４とソース電極１０５は前記活性層１０３の対向する両側にそれぞれ位置し、前記ドレイン電極１０４と前記ソース電極１０５はイオン注入方式にて形成される。
前記ゲート電極１０６は走査ライン１１０と同一層内に形成され、ゲート絶縁層１１１と中間誘電層１１２との間に位置する。また、前記ゲート電極１０６の製造材料は走査ライン１１０の製造材料と同一であり、両者は一度のパターニングプロセスにて形成される。
前記共通電極１０８は中間誘電層１１２の上方、パッシベーション層１１４の下方に位置し、前記共通電極１０８の製造材料はインジウム−スズ酸化物等の透明導電材料であってもよく、且つ前記共通電極１０８は板状またはスリット状である。
前記接続領域１１５は前記共通電極１０８と同一層に設けられ、同一の透明導電材料を採用し、且つ正投影方向において少なくとも一部が共通電極ライン２０１と重なる。
前記画素電極１０９はパッシベーション層１１４の上方に位置し、その製造材料はインジウム−スズ酸化物等の透明導電材料であってもよく、且つ前記画素電極１０９の形状はスリット状である。前記画素電極１０９と前記共通電極１０８は正投影方向において部分的に重なっている。
前記アレイ基板は、第１ビアホール４０１と、第２ビアホール４０２と、第３ビアホール４０３と、第４ビアホール４０４と、第５ビアホール４０５と、をさらに含む。
具体的には、共通電極ライン２０１を共通電極１０８と電気的に接続して、共通電極１０８に共通電圧信号を提供するように、前記第１ビアホール４０１は、前記中間誘電層１１２、ゲート絶縁層１１１及びバッファ層１０２を順次貫通する。
前記第２ビアホール４０２は前記バッファ層１０２、前記ゲート絶縁層１１１、前記中間誘電層１１２の前記データライン１０７に対応する位置に設けられる。
前記ソース電極１０５と前記データライン１０７が前記第２ビアホールと前記第３ビアホール４０３を介して電気的に接続するように、前記第３ビアホール４０３は前記ゲート絶縁層１１１と前記中間誘電層１１２の前記ソース電極１０５に対応する位置に設けられる。
前記第４ビアホール４０４は、前記ゲート絶縁層１１１、前記中間誘電層１１２の前記ドレイン電極１０４に対応する位置に設けられる。
前記ドレイン電極１０４と前記画素電極１０９が、第４ビアホール４０４と前記第５ビアホール４０５を介して電気的に接続されるように、前記第５ビアホール４０５は前記パッシベーション層１１４の前記ドレイン電極１０４と対応する位置に設けられる。
前記第１ビアホール４０１、第２ビアホール４０２、第３ビアホール４０３と第４ビアホール４０４に共通電極１０８を製造するための透明導電材料が充填され、前記第５ビアホール４０５に画素電極１０９を製造するための透明導電材料が充填されている。
本実施形態では、前記アレイ基板は遮光性金属層１１６をさらに含み、前記遮光性金属層１１６と前記データライン１０７と共通電極ライン２０１は前記ベース基板１０１の上方で同一層内に設けられ、前記遮光性金属層１１６は前記活性層１０３の下方に設けられ、且つ正投影方向において少なくとも前記活性層１０３と部分的に重なっている。さらに、前記遮光性金属層１１６は前記ソース電極１０５と前記ドレイン電極１０４の対応する領域間に設けられ、且つ正投影方向において少なくとも前記ゲート電極１０６と部分的に重なっている。活性層１０３に照射された一部の光を遮断し、さらに活性層１０３のリーク電流を低減させるように、前記遮光性金属層１１６は活性層１０３のチャネル領域を遮断し、もちろん、遮光性金属層１１６は活性層１０３と完全に重なっても良いので、遮光性金属層は活性層１０３を完全に遮断し、これにより、活性層１０３に照射されたすべての光が遮断され活性層のリーク電流をさらに低減させることができる。
ここで、遮光性金属層１１６、共通電極ライン２０１及びデータライン１０７は同一の導電材料を採用し、同一層に設けられた遮光性金属層１１６、共通電極ライン２０１及びデータライン１０７は一度のパターニングプロセスにより同時に形成され、該導電材料は遮光性の導電材料であるため、遮光性金属層１１６は活性層１０３に照射された一部の光を遮断する役割を果たすことができ、これによって、薄膜トランジスタのリーク電流を低減することができる。
本実施形態に係るアレイ基板では、活性層１０３に設けられた低ドープドレイン電極１１７をさらに含み、前記低ドープドレイン電極１１７は前記ドレイン電極１０４とソース電極１０５との間に位置し、ゲート電極１０６と対向する領域の両側に分布し、本実施形態において、低ドープドレイン電極１１７は同時に薄膜トランジスタのリーク電流を低減するという役割を果たすことができる。
ここで、前記ゲート電極１０６は少なくとも１枚であり、遮光性金属層１１６は少なくとも１枚である。本実施形態では、２つのゲート電極１０６が設けられおり、ゲート電極を２つ設け、薄膜トランジスタのリーク電流を低減する役割を果たすことができ、遮光性金属層１１６は２枚である。
上記の説明において、中間誘電層１１２と共通電極１０８との間に平坦化層をさらに設けてもよく、前記平坦化層は中間誘電層１１２を平坦に保つことができる。もちろん、前記中間誘電層１１２および共通電極１０８との間に平坦化層を設けなくてもよく、本実施形態のように、アレイ基板の厚みは比較的に薄くなる。
本発明の第２の実施形態はさらに別のアレイ基板を提供し、その断面構造は図１３に示す通りである。図１３から分かるように、該アレイ基板と図１２に示されるアレイ基板の構造は基本的に同一であり、両者の相違点は、第一に、図１２に示されるアレイ基板では、画素電極１０９はパッシベーション層１１４の上方に位置し、共通電極１０８はパッシベーション層１１４の下方に位置するのに対して、図１３に示されるアレイ基板では、画素電極１０９はパッシベーション層１１４の下方に位置し、共通電極１０８はパッシベーション層１１４の上方に位置することと、第二に、図１３に示されるアレイ基板には第５ビアホールを設ける必要がないことと、第三に、図１２に示されるアレイ基板では、共通電極と共通電極ラインを接続するための第１ビアホールが、中間誘電層１１２、ゲート絶縁層１１１とバッファ層１０２を順次貫通するのに対して、図１３に示されるアレイ基板では、共通電極と共通電極ラインを接続するための第１ビアホール４０１が、パッシベーション層１１４、中間誘電層１１２、ゲート絶縁層１１１及びバッファ層１０２を順次貫通し、本発明の第２の実施形態によって提供されるアレイ基板の構造はより単純であり、製造の手順をより簡易化し、製造時間を短縮し、製造コストを低減させている。
本発明の第３の実施形態に係るアレイ基板の製造方法であり、該方法は、データライン、走査ラインと共通電極と共通電極ラインを形成するステップと、薄膜トランジスタを形成するステップとを、含み、前記薄膜トランジスタを形成するステップには、ゲート電極、ソース電極、ドレイン電極及び活性層を形成するステップが含まれ、前記共通電極、共通電極ライン及び薄膜トランジスタがいずれも前記走査ラインと前記データラインとで囲まれた複数の画素領域内に形成され、前記データラインは前記共通電極ラインと同一層内でベース基板上に形成され、且つ前記活性層の下方、前記共通電極上に接続領域が同一層内で形成され、前記接続領域が正投影方向において少なくとも共通電極ラインと部分的に重なり、前記共通電極と共通電極ラインが接続領域と共通電極ラインとの間に形成された第１ビアホールを介して電気的に接続される。
実際の製造工程において、前記アレイ基板の製造方法は、以下のステップを具体的に含む。
ステップ１、前記ベース基板上に、パターニングプロセスを通じて前記データライン及び共通電極ラインを含むパターンが同時形成され、前記データラインと前記共通電極ラインは間隔をあけて形成される。
ステップ２、ステップ１完了後のベース基板上にバッファ層と活性層を含むパターンを形成し、前記活性層は前記共通電極ラインと前記データラインを覆い、活性層を含む前記パターンが前記バッファ層上に形成される。
ステップ３、ステップ２完了後の基板上にゲート絶縁層と前記ゲート電極を含むパターンが形成される。
ステップ４で、ステップ３完了後のベース基板上に前記ソース電極と前記ドレイン電極を形成し、前記ソース電極と前記ドレイン電極はイオン注入方式にて、前記活性層の対向する両側に形成される。
ステップ５、ステップ４完了後のベース基板上に中間誘電層、第１ビアホール、第２ビアホール、第３ビアホール、及び第４ビアホールを含むパターンを形成し、前記第１ビアホールは前記接続領域と前記共通電極ラインとの間に設けられ、前記バッファ層、ゲート絶縁層、及び中間誘電層を貫通し、前記第２ビアホールは前記データラインに対応する位置に形成されて前記バッファ層、ゲート絶縁層、及び中間誘電層を貫通し、前記第３ビアホールは前記ソース電極に対応する位置に形成されて前記ゲート絶縁層と中間誘電層を貫通し、前記第４ビアホールは前記ドレイン電極に対応する位置に形成されて前記ゲート絶縁層と中間誘電層を貫通する。
ステップ６、ステップ５完了後のベース基板上に前記共通電極と接続領域を含むパターンを形成し、前記第１ビアホール、第２ビアホール、第３ビアホール及び第４ビアホールに前記共通電極を形成するための導電材料が同時に充填され、前記接続領域と前記共通電極ラインが第１ビアホール、前記データラインおよび前記ソース電極を介して前記第２ビアホールと前記第３ビアホールと電気的に接続される。
ステップ７、ステップ６完了後のベース基板上に前記パッシベーション層および前記パッシベーション層に形成された第５ビアホールを含むパターンを形成し、前記第５ビアホールは前記ドレイン電極に対応する位置に形成され、且つ前記第５ビアホールの位置と前記４ビアホールの位置に対応している。
ステップ８、ステップ７完了後のベース基板上に画素電極を含むパターンを形成し、前記第５ビアホールに前記画素電極を形成するための導電材料が充填され、前記画素電極と前記ドレイン電極は第４ビアホールと前記第５ビアホールを介して電気的に接続される。
上述したステップ５からステップ８に記載の方法は、前記共通電極が前記画素電極の下方に位置するアレイ基板への使用に適している。一方、前記共通電極が前記画素電極の上方に位置するアレイ基板では、前記製造方法はさらに、共通電極、接続領域と画素電極を形成するステップを含む。
ステップ５、ステップ４完了後のベース基板上に中間誘電層、第１ビアホール、第２ビアホール、第３ビアホール、第４ビアホールを含むパターンを形成し、前記第２ビアホールは前記データラインに対応する位置に形成されて前記バッファ層、前記ゲート絶縁層及び前記中間誘電層を貫通し、前記第３ビアホールは前記ソース電極に対応する位置に形成されて前記ゲート絶縁層と前記中間誘電層を貫通し、前記第４ビアホールは前記ドレイン電極に対応する位置に形成されて前記ゲート絶縁層と前記中間誘電層を貫通する。
ステップ６、ステップ５完了後のベース基板上に前記画素電極を含むパターンを形成し、前記第２ビアホール、第３ビアホール及び第４ビアホールに前記画素電極を形成するための導電材料が同時に充填され、前記データラインと前記ソース電極が第２ビアホールおよび前記第３ビアホールを介して電気的に接続され、前記画素電極と前記ドレイン電極が前記第４ビアホールを介して電気的に接続されている。
ステップ７、ステップ６完了後のベース基板上に前記パッシベーション層と共通電極と接続領域を含むパターンを形成し、前記パッシベーション層は前記画素電極を完全に覆い、共通電極と接続領域を含む前記パターンが前記パッシベーション層の上方に形成され、また、前記接続領域と前記共通電極ラインとの間の第１ビアホールを形成し、前記第１ビアホールは前記バッファ層、ゲート絶縁層、中間誘電層およびパッシベーション層を貫通する。
ここで、前記ステップ４はさらに、イオン注入方式にて前記活性層に低ドープドレイン電極を形成し、前記低ドープドレイン電極が前記ソース電極と前記ドレイン電極との間に形成され、且つ前記ゲート電極の対応する領域の両側に分布する段階を含む。前記低ドープドレイン電極は同時に薄膜トランジスタのリーク電流を減少させるという役割を果たす。
さらに、前記ステップ１はさらに、ベース基板上に遮光性金属層を形成し、前記遮光性金属層と前記データラインが共通電極と同一層内で形成され、前記遮光性金属層が前記活性層の下方に形成され、且つ正投影方向上において少なくとも前記活性層と部分的に重なっている段階を含む。
例えば、前記ステップ１で形成した前記遮光性金属層は少なくとも１枚であり、前記ステップ３で形成した前記ゲート電極は少なくとも１つであり、前記遮光性金属層と前記ゲート電極は互いに対応して形成され、薄膜トランジスタのリーク電流を減少させる。
以下では、図を組み合わせて本発明の第３の実施形態によって提供されるアレイ基板の製造方法について、本発明の第１の実施形態によって提供されるアレイ基板の構造を例を挙げて詳細に説明する。前記アレイ基板の製造方法は具体的に以下のステップを含む。
ステップ１、図１４を参照すると、ベース基板１０１に一層の金属薄膜を堆積し、一度のパターニングプロセスによりデータライン１０７、遮光性金属層１１６及び共通電極ライン２０１を含むパターンを形成し、前記データライン１０７、遮光性金属層１１６及び共通電極ライン２０１は間隔をあけて設けられる。
本発明では、パターニングプロセスは、フォトリソグラフィプロセスのみを含んでもよく、或いは、フォトリソグラフィプロセスおよびエッチングステップを含むと同時に、印刷、インクジェットなどその他の所定パターンを形成するためのプロセスを含んでも良い。フォトリソグラフィプロセスは、成膜、露光、現象等の過程においてフォトレジスト、マスクプレート、露光機でパターンを形成するというプロセスを指す。本発明により形成された構造に基づき相応のパターニングプロセスを選択できる。
本実施形態において、前記パターニングプロセスは以下の段階を含む。まず、前記ベース基板１０１上に一層のデータライン１０７、遮光性金属層１１６及び共通電極ライン２０１を形成するための金属薄膜を形成する（例えば、スパッタリングまたは塗布など）。そして、金属薄膜上に一層のフォトレジストを塗布する。次に、データライン１０７、遮光性金属層１１６及び共通電極ライン２０１を含むパターンが設けられたマスクプレートでフォトレジストに対し露光処理を行う。最後に、現象、エッチングされた後に、データライン１０７、遮光性金属層１１６及び共通電極ライン２０１を含むパターンを形成する。本実施形態のアレイ基板の製造方法では、パターニングプロセスを通じて形成された膜層の製造技術はこれと同じであるので、それに関する説明については省略する。
ステップ２、ステップ１で完成するベース基板上に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりシリカとシリコン窒化物層を堆積してバッファ層１０２を形成する。前記バッファ層１０２はデータライン１０７、遮光性金属層１１６及び共通電極ライン２０１を覆う（図１５を参照）。
ステップ３、ステップ２で完成するベース基板上にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはその他の類似の方法により、バッファ層１０２の上方にアモルファスシリコン膜を形成した後、レーザー焼きなましプロセスまたは固相結晶プロセスなどのプロセスによりアモルファスシリコンを結晶化させ、アモルファスシリコン膜を形成し、二度目のパターニングプロセスで低温ポリシリコン活性層１０３を含むパターンを形成する。前記活性層１０３のパターンが前記バッファ層１０２上に形成され、且つ前記活性層１０３のパターンは正投影方向において前記共通電極ライン２０１と重なる（図１５を参照）。
ステップ４、ステップ３で完成するベース基板上にシリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）層を堆積してゲート絶縁層１１１を形成する。前記活性層１０３の上方およびゲート電極１０６の下方に前記ゲート絶縁層１１１が設けられている（図１６を参照）。
ステップ５、ステップ４で完成するベース基板上にモリブテン（Ｍｏ）、アルミニウム（Ａｌ）またはクロム（Ｃｒ）など金属層を堆積した後、三度目のパターニングプロセスでゲート電極１０６と走査ラインを形成する（図１６を参照）。
ステップ６、ステップ５で完成するベース基板上に、イオン注入方式を採用して活性層の対向する両側に対し高ドーピングしてドレイン電極１０４とソース電極１０５を形成し、ソース電極１０５とドレイン電極１０４との間の一部の活性層に対し低ドープし、低ドープドレイン電極１１７を形成する。前記低ドープドレイン電極１１７はドレイン電極１０４とソース電極１０５との間に形成され、ゲート電極１０６の対向する両側に分布する（図１６を参照）。
ステップ７、ステップ６で完成するベース基板上にシリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）層を堆積して中間誘電層１１２を形成する。さらに、四度目のパターニングプロセスにより、第１ビアホール４０１、第２ビアホール４０２、第３ビアホール４０３、及び第４ビアホール４０４を形成する（図１７を参照）。
ここでは、前記第１ビアホール４０１は前記接続領域１１５と前記共通電極ライン２０１との間に形成されて前記バッファ層１０２、ゲート絶縁層１１１、及び中間誘電層１１２を貫通し、前記第２ビアホール４０２は、前記バッファ層１０２、前記ゲート絶縁層１１１及び前記中間誘電層１１２の前記データライン１０７に対応する位置に設けられ、前記ソース電極１０５と前記データライン１０７は前記第２ビアホール４０２と前記第３ビアホール４０３を介して電気的に接続させるように、前記第３ビアホール４０３が前記ゲート絶縁層１１１、前記中間誘電層１１２および前記ソース電極１０５に対応する位置に設けられている。前記第４ビアホール４０４は前記ゲート絶縁層１１１と前記中間誘電層１１２の前記ドレイン電極１０４に対応する位置に設けられる。
ステップ８、ステップ７で完成するベース基板上にマグネトロンスパッタリング法により中間誘電層１１２に一層のインジウム−スズ酸化物（ＩＴＯ）透明導電性膜を堆積し、五度目のパターニングプロセスにより共通電極１０８と接続領域１１５を形成する。前記第１ビアホール４０１、第２ビアホール４０２、第３ビアホール４０３、及び第４ビアホール４０４に前記共通電極１０８を形成するための導電材料が同時に充填され、前記接続領域１１５は前記第１ビアホール４０１を介して前記共通電極ライン２０１と電気的に接続され、前記データライン１０７と前記ソース電極１０５は前記第２ビアホール４０２と前記第３ビアホール４０３を介して電気的に接続される（図１７を参照）。
ステップ９、ステップ８で完成するベース基板上にパッシベーション層１１４を形成し、六度目のパターニングプロセスにより第５ビアホール４０５を形成し、前記第５ビアホールは前記パッシベーション層１１４を貫通してドレイン電極１０４に対応し、画素電極と前記ドレイン電極１０４は前記第４ビアホール４０４と前記第５ビアホール４０５を電気的に接続させるために用いられる（図１８を参照）。
ステップ１０、ステップ９で完成するベース基板上にマグネトロンスパッタリング法により一層のインジウム−スズ酸化物（ＩＴＯ）透明導電性膜を堆積し、七度目のパターニングプロセス、つまりフォトレジストを塗布して露光して現象された後、再度ウェットエッチングを行い剥離した後、画素電極１０９を含むパターンを形成する。前記画素電極１０９を形成するための導電材料が前記第５ビアホール４０５に充填され、前記画素電極１０９は第４ビアホール４０４と第５ビアホール４０５を介してドレイン電極１０４と電気的に接続される（図１２を参照）。
上記ステップにより、本発明の第１の実施形態によって提供される、図１２のような構造のアレイ基板を形成する。
本発明の第２の実施形態によって提供されるアレイ基板に関して、その製造方法は具体的に以下のステップを含む。
ステップ１、ベース基板１０１に一層の金属薄膜を堆積し、一度のパターニングプロセスによりデータライン１０７、遮光性金属層１１６及び共通電極ライン２０１を含むパターンを形成し、前記データライン１０７、遮光性金属層１１６及び共通電極ライン２０１は間隔をあけて設けられる（図１４を参照）。
ステップ２、ステップ１で完成するベース基板上にバッファ層１０２を形成し、前記バッファ層１０２はデータライン１０７、遮光性金属層１１６及び共通電極ライン２０１を覆う（図１５を参照）。
ステップ３、ステップ２で完成するベース基板上に、二度目のパターニングプロセスにより低温ポリシリコン活性層１０３を含むパターンを形成し、前記バッファ層１０２に前記活性層１０３のパターンが形成され、前記活性層１０３のパターンは正投影方向において前記共通電極２０１と重なる（図１５を参照）。
ステップ４、ステップ３で完成するベース基板上にシリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）層を堆積してゲート絶縁層１１１を形成し、前記活性層１０３の上方および前記ゲート電極の下方に前記ゲート絶縁層１１１が設けられる（図１６を参照）。
ステップ５、ステップ４で完成するベース基板上にモリブテン（Ｍｏ）、アルミニウム（Ａｌ）またはクロム（Ｃｒ）など金属層を堆積した後、三度目のパターニングプロセスでゲート電極１０６と走査ラインを形成する（図１６を参照）。
ステップ６、ステップ５で完成するベース基板上に、イオン注入方式を採用して活性層の対向する両側に対し高ドーピングしてドレイン電極１０４とソース電極１０５を形成し、ソース電極１０５とドレイン電極１０４との間の一部の活性層に対し低ドープし、低ドープドレイン電極１１７を形成する。前記低ドープドレイン電極１１７はドレイン電極１０４とソース電極１０５との間に形成され、且つゲート電極１０６の対応する両側に分布する（図１６を参照）。
ステップ７、ステップ６で完成するベース基板上にシリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）層を堆積して中間誘電層１１２を形成する。さらに、四度目のパターニングプロセスにより、第２ビアホール４０２、第３ビアホール４０３、及び第４ビアホール４０４を形成する（図１９を参照）。
ここでは、前記第２ビアホール４０２が前記バッファ層１０２、前記ゲート絶縁層１１１及び前記中間誘電層１１２の前記データライン１０７に対応する位置に設けられ、前記ソース電極１０５と前記データライン１０７が前記第２ビアホール４０２と前記第３ビアホール４０３を介して電気的に接続されるように、前記第３ビアホール４０３は、前記ゲート絶縁層１１１と前記中間誘電層１１２の前記ソース電極１０５に対応する位置に設けられる。前記ゲート絶縁層１１１と前記中間誘電層の前記ドレイン電極１０４に対応する位置に前記第４ビアホールが設けられている。
ステップ８、ステップ７で完成するベース基板上にマグネトロンスパッタリング法により中間誘電層１１２に一層のインジウム−スズ酸化物（ＩＴＯ）透明導電性膜を堆積し、五度目のパターニングプロセスにより画素電極１０９が形成され、第２ビアホール４０２、第３ビアホール４０３、及び第４ビアホール４０４に前記画素電極の透明導電材料が同時に充填され、前記画素電極１０９は前記第４ビアホール４０４とを介して前記ドレイン電極１０４と電気的に接続される（図２０を参照）。
ステップ９、ステップ８で完成するベース基板上にパッシベーション層１１４を形成し、共通電極の接続領域１１５を共通電極ライン２０１に接続させるように、六度目のパターニングプロセスにより第１ビアホール４０１を形成し、前記第１ビアホール４０１は前記パッシベーション層１１４、中間誘電層１１２、ゲート絶縁層１１１及びバッファ層１０２を貫通する（図１３を参照）。
ステップ１０、ステップ９で完成するベース基板上にマグネトロンスパッタリング法により一層のインジウム−スズ酸化物（ＩＴＯ）透明導電性膜を堆積し、七度目のパターニングプロセス、つまりフォトレジストを塗布して露光して現象された後、さらにウェットエッチングを行い剥離した後に、共通電極１０８と接続領域１１５を含むパターンが形成され、前記共通電極１０８を製造するための透明導電材料が前記第１ビアホール４０に充填され、共通電極１０８と共通電極ライン２０１は前記第１ビアホール４０１を介して電気的に接続される（図１３を参照）。
上記ステップにより、本発明の第２の実施形態によって提供される、図１３のような構造のアレイ基板を形成する。上記各ステップは上述の順序に沿って行なわれるが、必要に応じて順序を変更しても良く、その他の順序に沿って行なってもよい。
上記のように、本発明実施形態によって提供されるアレイ基板において、バッファ層とベース基板の間に共通電極ラインを設けることで、前記共通電極ラインとその上方に位置する画素電極が共同で保持容量を形成して、保持容量を増大させるという目的を達成している。また、前記共通電極ラインとデータラインは遮光性金属層と同一層内に設けられているので、前記共通電極ライン、データライン及び遮光性金属層は、露光プロセスを一度実施するだけで形成できる。これにより、製造の手順を減らし、プロセスを簡潔化するとともに、製造コストを削減し、製造時間を短縮するという目的を達成する。
当業者は本発明に対して、本発明の精神と範囲を逸脱しない限り、各種の変更と変形を加えることができる。本発明のこのような変更及び変形は、本発明の請求項及び同等技術の範囲内に属し、本発明にはこれらの変更と変形もその範囲に含むものとする。
１０１ ベース基板
１０２ バッファ層
１０３ 活性層
１０４ ドレイン電極
１０５ ソース電極
１０６ ゲート電極
１０７ データライン
１０８ 共通電極
１０９ 画素電極
１１０ 走査ライン
１１１ ゲート絶縁層
１１２ 中間誘電層
１１３ 平坦化層
１１４ パッシベーション層
１１５ 接続領域
１１６ 遮光性金属層
１１７ 低ドープドレイン電極
２０１ 共通電極
４０１ 第１ビアホール
４０２ 第２ビアホール
４０３ 第３ビアホール
４０４ 第４ビアホール
４０５ 第５ビアホール
Ｖ１、Ｖ２、Ｖ３ ビアホール

Claims (19)

  1. ベース基板と、
    前記ベース基板に設けられたデータラインおよび走査ラインと、
    を備え、
    前記データラインと前記走査ラインとで複数の画素領域を囲み、前記画素領域内に、薄膜トランジスタ、共通電極および共通電極ラインを備え、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層とを含み、前記ゲート電極が前記活性層の上方に設けられ、前記ソース電極と前記ドレイン電極が前記活性層の対向する両側にそれぞれ設けられるアレイ基板であって、
    前記データラインと前記共通電極ラインは同一層内で前記ベース基板上に設けられ、且つ前記活性層の下方に配置され、前記データラインと前記共通電極ラインは間隔をあけて形成され、前記共通電極上に接続領域が設けられ、前記接続領域は正投影方向において少なくとも一部が共通電極ラインと重なり、前記共通電極と共通電極ラインは接続領域および共通電極ライン間の第１ビアホールを介して電気的に接続されることを特徴とするアレイ基板。
  2. 前記データラインと前記共通電極は同一の導電材料で製造されることを特徴とする請求項１に記載のアレイ基板。
  3. 前記活性層は低温ポリシリコン材料にて製造され、前記ソース電極と前記ドレイン電極はイオン注入方式により前記活性層の対向する両側に形成され、前記共通電極ラインが前記ドレイン電極の下方に形成されることを特徴とする請求項１に記載のアレイ基板。
  4. 前記アレイ基板はさらにバッファ層を含み、
    前記バッファ層が前記活性層の下方および前記ベース基板の上方に設けられ、前記データラインと前記共通電極ラインが前記バッファ層で覆われることを特徴とする請求項３に記載のアレイ基板。
  5. 前記アレイ基板はゲート絶縁層をさらに含み、
    前記ゲート絶縁層が前記活性層の上方および前記ゲート電極の下方に位置することを特徴とする請求項４に記載のアレイ基板。
  6. 前記アレイ基板は前記ゲート電極の上方に設けられた中間誘電層をさらに含むことを特徴とする請求項５に記載のアレイ基板。
  7. 前記バッファ層、前記ゲート絶縁層及び前記中間誘電層が前記データラインに対応する位置に第２ビアホールを有し、前記ゲート絶縁層と前記中間誘電層が前記ソース電極に対応する位置に第３ビアホールを有し、前記データラインと前記ソース電極は第２ビアホールおよび第３ビアホールを介して電気的に接続されることを特徴とする請求項６に記載のアレイ基板。
  8. 前記アレイ基板は、前記中間誘電層の上方に設けられた画素電極および、前記画素電極と前記共通電極ラインとの間に設けられたパッシベーション層をさらに含み、前記画素電極および前記共通電極が正投影方向において少なくとも部分的に重なり、
    前記共通電極がパッシベーション層の上方に位置し、前記画素電極がパッシベーション層の下方に位置し、前記ゲート絶縁層及び前記中間誘電層が前記ドレイン電極に対応する位置に第４ビアホールを有し、前記画素電極と前記ドレイン電極が前記第４ビアホールを介して電気的に接続され、前記共通電極はスリット状であり、前記画素電極は板状若しくはスリット状であり、接続領域と共通電極ラインとの間の第１ビアホールがバッファ層、ゲート絶縁層、中間誘電層及びパッシベーション層を貫通する、または、前記共通電極がパッシベーション層の下方に位置し、前記画素電極はパッシベーション層の上方に位置し、前記ゲート絶縁層及び前記中間誘電層が前記ドレイン電極に対応する位置に第４ビアホールを有し、前記パッシベーション層が前記ドレイン電極に対応する位置に第５ビアホールを有し、前記画素電極と前記ドレイン電極が前記第４ビアホールを介して第５ビアホールに電気的に接続され、前記共通電極は板状若しくはスリット状であり、前記画素電極はスリット状であり、前記接続領域と共通電極との間の第１ビアホールがバッファ層、ゲート絶縁層及び中間誘電層を貫通することを特徴とする請求項７に記載のアレイ基板。
  9. 遮光性金属層をさらに含み、前記遮光性金属層が前記データライン及び共通電極ラインと同一層内で前記ベース基板上に設けられ、前記遮光性金属層が前記活性層の下方に設けられ、且つ正投影方向において少なくとも前記活性層と部分的に重なることを特徴とする請求項６に記載のアレイ基板。
  10. 前記遮光性金属層が前記ソース電極及び前記ドレイン電極の対応する領域間に設けられ、且つ正投影方向において前記ゲート電極と少なくとも部分的に重なることを特徴とする請求項９に記載のアレイ基板。
  11. 前記活性層には低ドープドレイン電極がさらに設けられ、前記低ドープドレイン電極が前記ソース電極と前記ドレイン電極との間に設けられ、且つ前記ゲート電極に対応する領域の両側に分布することを特徴とする請求項１に記載のアレイ基板。
  12. 請求項１〜１１のいずれか一項に記載のアレイ基板を含むディスプレイ装置。
  13. アレイ基板の製造方法であって、
    データライン、走査ライン、共通電極及び共通電極ラインを形成するステップと、
    薄膜トランジスタを形成するステップと、
    を含み、
    前記薄膜トランジスタを形成するステップには、ゲート電極、ソース電極、ドレイン電極及び活性層を形成するステップが含まれ、前記共通電極、共通電極ライン及び薄膜トランジスタがいずれも前記走査ラインと前記データラインとで囲まれた複数の画素領域内に形成され、
    前記データラインは前記共通電極ラインと同一層内でベース基板上に形成され、且つ前記活性層の下方、前記共通電極上に接続領域が同一層内に形成され、前記接続領域が正投影方向において少なくとも共通電極ラインと部分的に重なり、前記共通電極及び共通電極ラインが接続領域と共通電極ラインとの間に形成された第１ビアホールを介して電気的に接続されることを特徴とするアレイ基板の製造方法。
  14. 請求項１３に記載のアレイ基板の製造方法であって、
    前記ベース基板上に、パターニングプロセスを通じて前記データライン及び共通電極ラインを含むパターンが同時形成され、前記データライン及び前記共通電極ラインを、間隔をあけて設置するステップと、
    バッファ層および活性層を含むパターンを形成し、前記バッファ層は前記共通電極ライン及び前記データラインを覆い、前記活性層が含まれるパターンを前記バッファ層上に形成するステップと、
    ゲート絶縁層及び前記ゲート電極を含むパターンを形成するステップと、
    イオン注入方式にて、前記活性層の対向する両側に形成される前記ソース電極及び前記ドレイン電極のパターンを形成するステップと、を具体的に含むことを特徴とするアレイ基板の製造方法。
  15. 請求項１４に記載のアレイ基板の製造方法であって、
    共通電極、接続領域及び画素電極を形成する次のステップ、即ち、
    中間誘電層、第１ビアホール、第２ビアホール、第３ビアホールおよび第４ビアホールを含むパターンを形成し、前記第１ビアホールが前記接続領域と前記共通電極ラインとの間に形成され、前記バッファ層、ゲート絶縁層及び中間誘電層を貫通し、前記第２ビアホールが前記データラインに対応する位置に形成されて前記バッファ層、ゲート絶縁層及び中間誘電層を貫通し、前記第３ビアホールが前記ソース電極に対応する位置に形成されて前記ゲート絶縁層及び中間誘電層を貫通し、前記第４ビアホールが前記ドレイン電極に対応する位置に形成されて前記ゲート絶縁層及び中間誘電層を貫通するステップと、
    前記共通電極及び接続領域を含むパターンを形成し、前記第１ビアホール、第２ビアホール、第３ビアホールおよび第４ビアホールに前記共通電極を形成するための導電材料が同時に充填され、前記データラインと前記ソース電極が前記第２ビアホール及び前記第３ビアホールを介して電気的に接続されるステップと、
    パッシベーション層を形成し、前記パッシベーション層に第５ビアホールを含むパターンを形成し、前記第５ビアホールは前記ドレイン電極に対応する位置に形成され、且つ前記第５ビアホール及び前記第４ビアホールの位置が互いに対応するステップと、をさらに含み、
    画素電極を含むパターンを形成し、前記第５ビアホールに前記画素電極を形成するための導電材料が充填され、前記画素電極及び前記ドレイン電極が前記第４ビアホール及び前記第５ビアホールを介して電気的に接続されることを特徴とする製造方法。
  16. 請求項１４に記載のアレイ基板の製造方法であって、
    共通電極、接続領域及び画素電極を形成する次のステップ、即ち、
    中間誘電層と、第２ビアホールと、第３ビアホールと、第４ビアホールとを含むパターンにおいて、前記第２ビアホールが前記データラインに対応する位置に形成されて前記バッファ層、前記ゲート絶縁層及び前記中間誘電層を貫通し、前記第３ビアホールが前記ソース電極に対応する位置に形成されて前記ゲート絶縁層及び前記中間誘電層を貫通し、前記第４ビアホールが前記ドレイン電極に対応する位置に形成されて前記ゲート絶縁層及び前記中間誘電層を貫通するステップと、
    前記画素電極を含むパターンを形成し、前記第２ビアホール、第３ビアホールおよび第４ビアホールに同時に前記画素電極を形成するための導電材料が充填され、前記データラインと前記ソース電極が前記第２ビアホールおよび第３ビアホールを介して電気的に接続され、前記画素電極及び前記ドレイン電極が前記第４ビアホールを介して電気的に接続されるステップと、
    パッシベーション層、共通電極及び接続領域を含むパターンを形成し、前記パッシベーション層が前記画素電極を覆い、共通電極と接続領域を含む前記パターンが前記パッシベーション層の上方に形成され、前記接続領域と前記共通電極ラインとの間の第１ビアホールが形成され、前記第１ビアホールが前記バッファ層、ゲート絶縁層、中間誘電層及びパッシベーション層を貫通するステップと、をさらに含むことを特徴とする製造方法。
  17. 請求項１４〜１６のいずれか一項に記載のアレイ基板の製造方法であって、
    前記ソース電極及び前記ドレイン電極を形成する前記ステップは、イオン注入方式にて前記活性層に低ドープドレイン電極が形成され、前記低ドープドレイン電極が前記ソース電極と前記ドレイン電極との間に形成され、且つ前記ゲート電極に対応する領域の両側に分布することを特徴とするアレイ基板の製造方法。
  18. 請求項１４〜１６のいずれか一項に記載のアレイ基板の製造方法であって、
    前記データライン及び共通電極ラインを含むパターンを形成する前記ステップは、ベース基板上に遮光性金属層が形成され、前記遮光性金属層、前記データラインおよび共通電極ラインが同一層内に形成され、前記遮光性金属層が前記活性層の下方に形成され、且つ正投影方向において少なくとも前記活性層と部分的に重なることを特徴とするアレイ基板の製造方法。
  19. 前記データライン及び共通電極ラインを含むパターンを形成するステップで形成された前記遮光性金属層は少なくとも１枚であり、ゲート絶縁層と前記ゲート電極を含むパターンに形成された前記ゲート電極は少なくとも１つであり、前記遮光性金属層は前記ゲート電極の位置は互いに対応して形成されることを特徴とする請求項１８に記載のアレイ基板の製造方法。
JP2016537081A 2013-08-30 2013-11-28 アレイ基板及びその製造方法とディスプレイ装置 Expired - Fee Related JP6294488B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310388775.6A CN103472646B (zh) 2013-08-30 2013-08-30 一种阵列基板及其制备方法和显示装置
CN201310388775.6 2013-08-30
PCT/CN2013/088046 WO2015027590A1 (zh) 2013-08-30 2013-11-28 阵列基板及其制备方法和显示装置

Publications (2)

Publication Number Publication Date
JP2016535455A JP2016535455A (ja) 2016-11-10
JP6294488B2 true JP6294488B2 (ja) 2018-03-14

Family

ID=49797552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537081A Expired - Fee Related JP6294488B2 (ja) 2013-08-30 2013-11-28 アレイ基板及びその製造方法とディスプレイ装置

Country Status (6)

Country Link
US (1) US20150311232A1 (ja)
EP (1) EP2881785B1 (ja)
JP (1) JP6294488B2 (ja)
KR (1) KR101621635B1 (ja)
CN (1) CN103472646B (ja)
WO (1) WO2015027590A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474437B (zh) * 2013-09-22 2015-11-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
CN105766069B (zh) * 2013-11-20 2019-04-16 株式会社村田制作所 多层布线基板及具备该多层布线基板的探针卡
CN103715138B (zh) * 2013-12-31 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103915449B (zh) * 2014-03-24 2017-06-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及其制备方法
CN104466020B (zh) * 2014-12-12 2017-12-15 深圳市华星光电技术有限公司 一种ltps像素单元及其制造方法
CN104393026A (zh) * 2014-12-12 2015-03-04 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN104538400B (zh) * 2014-12-16 2017-08-04 深圳市华星光电技术有限公司 一种ltps阵列基板
CN104617102B (zh) * 2014-12-31 2017-11-03 深圳市华星光电技术有限公司 阵列基板及阵列基板制造方法
CN104656332B (zh) * 2015-01-28 2018-11-06 上海天马微电子有限公司 阵列基板及其制备方法和显示装置
CN104834139A (zh) * 2015-05-25 2015-08-12 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
TWI638206B (zh) * 2015-09-01 2018-10-11 友達光電股份有限公司 主動元件陣列基板
CN105206565B (zh) * 2015-09-09 2018-06-19 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN105097675B (zh) * 2015-09-22 2018-01-30 深圳市华星光电技术有限公司 阵列基板及其制备方法
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
US9965122B2 (en) * 2015-12-28 2018-05-08 Lg Display Co., Ltd. Display device with light shield
CN105702684A (zh) * 2016-02-02 2016-06-22 武汉华星光电技术有限公司 阵列基板及阵列基板的制备方法
CN105514126B (zh) * 2016-02-19 2019-01-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105742240B (zh) * 2016-04-05 2019-09-13 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法
CN105785679A (zh) * 2016-05-16 2016-07-20 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN105842904B (zh) * 2016-05-25 2024-02-06 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
CN105932031A (zh) * 2016-06-15 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制造方法、触控面板、触控显示装置
CN105974699B (zh) * 2016-06-29 2019-05-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN105929610B (zh) * 2016-07-01 2019-05-24 上海中航光电子有限公司 一种阵列基板和包括其的液晶显示面板
CN106200170A (zh) * 2016-07-08 2016-12-07 深圳市华星光电技术有限公司 Tft液晶显示器件及其制作方法
KR102553976B1 (ko) * 2016-08-01 2023-07-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN106252356B (zh) * 2016-08-12 2019-01-04 武汉华星光电技术有限公司 一种阵列基板及显示面板
KR101920770B1 (ko) * 2016-10-31 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN108133932B (zh) * 2016-12-01 2020-04-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN106444179A (zh) * 2016-12-01 2017-02-22 武汉华星光电技术有限公司 液晶面板、阵列基板及其制作方法
CN106886111A (zh) * 2017-03-31 2017-06-23 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106920804B (zh) * 2017-04-28 2020-03-24 厦门天马微电子有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
CN109270754B (zh) * 2017-07-17 2021-04-27 京东方科技集团股份有限公司 阵列基板和显示装置
CN109427243A (zh) * 2017-08-22 2019-03-05 上海和辉光电有限公司 一种显示面板、装置及制作方法
CN107490917A (zh) * 2017-09-27 2017-12-19 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及显示装置
CN207265054U (zh) * 2017-10-24 2018-04-20 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN108281574B (zh) * 2018-01-18 2020-07-10 华南理工大学 一种有机发光显示面板及其制备方法
KR102603872B1 (ko) * 2018-04-20 2023-11-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN108732840A (zh) * 2018-05-31 2018-11-02 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN109300917B (zh) * 2018-09-30 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN109638079A (zh) * 2018-11-30 2019-04-16 武汉华星光电技术有限公司 一种阵列基板及显示面板
WO2020154876A1 (zh) * 2019-01-29 2020-08-06 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN111613637B (zh) * 2019-02-26 2022-10-28 京东方科技集团股份有限公司 一种显示基板及其不良调整方法和显示装置
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치
JP7284613B2 (ja) * 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US20220137751A1 (en) * 2019-07-26 2022-05-05 Boe Technology Group Co., Ltd. Display substrate, display device, manufacturing method and driving method for display substrate
CN110609407B (zh) * 2019-08-27 2021-01-01 深圳市华星光电技术有限公司 液晶显示面板及制备方法
KR20210074562A (ko) 2019-12-12 2021-06-22 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 표시장치 및 그 제조방법
CN111370496B (zh) * 2020-03-18 2021-10-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN113497067B (zh) * 2020-03-20 2024-03-15 京东方科技集团股份有限公司 光电探测基板及其制作方法、光电探测装置
CN212783450U (zh) * 2020-09-15 2021-03-23 信利半导体有限公司 一种显示基板及显示装置
CN112420745A (zh) * 2020-11-10 2021-02-26 深圳市华星光电半导体显示技术有限公司 显示基板及制备方法
CN113658912B (zh) * 2021-07-09 2024-04-16 深圳莱宝高科技股份有限公司 阵列基板制造方法、阵列基板、电子纸器件及其制造方法
CN113805394A (zh) * 2021-09-26 2021-12-17 Tcl华星光电技术有限公司 阵列基板、液晶显示面板以及液晶显示装置
CN114428426B (zh) * 2022-02-24 2023-12-19 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114690493B (zh) * 2022-03-18 2024-04-09 武汉华星光电技术有限公司 显示面板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661163B2 (ja) * 1988-07-28 1997-10-08 カシオ計算機株式会社 Ｔｆｔパネル
JP3345756B2 (ja) * 1991-08-28 2002-11-18 セイコーエプソン株式会社 半導体装置の製造方法
US5719424A (en) * 1995-10-05 1998-02-17 Micron Technology, Inc. Graded LDD implant process for sub-half-micron MOS devices
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
US6636284B2 (en) * 2000-08-11 2003-10-21 Seiko Epson Corporation System and method for providing an electro-optical device having light shield layers
JP3830361B2 (ja) * 2000-08-11 2006-10-04 セイコーエプソン株式会社 Ｔｆｔアレイ基板、電気光学装置及び投射型表示装置
JP3880568B2 (ja) * 2002-10-25 2007-02-14 鹿児島日本電気株式会社 液晶表示装置の製造方法
KR100675631B1 (ko) * 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
US8208102B2 (en) * 2006-07-21 2012-06-26 Sharp Kabushiki Kaisha Display device having reflective region and transmissive region
JP2008241978A (ja) * 2007-03-27 2008-10-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
KR101458914B1 (ko) * 2008-08-20 2014-11-07 삼성디스플레이 주식회사 액정 표시 장치
KR101500680B1 (ko) * 2008-08-29 2015-03-10 삼성디스플레이 주식회사 표시 장치
JP5532568B2 (ja) * 2008-09-26 2014-06-25 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102236179B (zh) * 2010-05-07 2014-03-19 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5451516B2 (ja) * 2010-05-07 2014-03-26 株式会社ジャパンディスプレイ 液晶パネルおよび液晶表示装置
CN101840865B (zh) * 2010-05-12 2012-02-15 深圳丹邦投资集团有限公司 一种薄膜晶体管的制造方法及用该方法制造的晶体管
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102135691B (zh) * 2010-09-17 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
TWI514556B (zh) * 2011-08-09 2015-12-21 Innolux Corp 畫素陣列基板及檢測模組
CN102569187B (zh) * 2011-12-21 2014-08-06 深圳市华星光电技术有限公司 一种低温多晶硅显示装置及其制作方法
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法
CN102629059B (zh) * 2012-01-31 2015-05-27 京东方科技集团股份有限公司 阵列基板及制造方法、液晶面板和液晶显示器
CN102681276B (zh) * 2012-02-28 2014-07-09 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括该阵列基板的显示装置
CN103296030B (zh) * 2012-07-25 2015-12-09 上海天马微电子有限公司 Tft-lcd阵列基板
CN102938394B (zh) * 2012-11-16 2015-01-07 京东方科技集团股份有限公司 显示装置、透反式薄膜晶体管阵列基板及其制作方法
CN105163942B (zh) * 2013-04-17 2017-06-09 京瓷株式会社 热敏头以及热敏打印机
CN203480182U (zh) * 2013-08-30 2014-03-12 京东方科技集团股份有限公司 一种阵列基板和显示装置

Also Published As

Publication number Publication date
EP2881785A1 (en) 2015-06-10
US20150311232A1 (en) 2015-10-29
KR101621635B1 (ko) 2016-05-16
CN103472646B (zh) 2016-08-31
JP2016535455A (ja) 2016-11-10
EP2881785A4 (en) 2016-04-20
CN103472646A (zh) 2013-12-25
WO2015027590A1 (zh) 2015-03-05
KR20150034121A (ko) 2015-04-02
EP2881785B1 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
JP6294488B2 (ja) アレイ基板及びその製造方法とディスプレイ装置
US9735182B2 (en) Array substrate, display device, and method for manufacturing the array substrate
KR101264722B1 (ko) 액정표시장치의 제조방법
US10818797B2 (en) Thin film transistor and method of fabricating the same, array substrate and display device
US7413940B2 (en) Thin-film transistor and fabrication method thereof
US7407841B2 (en) Liquid crystal display panel and method of fabricating thereof
CN109148491B (zh) 一种阵列基板及其制备方法、显示装置
WO2016170571A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
JPH10239707A (ja) アクティブマトリクス型液晶表示装置
US20140117371A1 (en) Array substrate, manufacturing method thereof and display device
US20170162708A1 (en) Tft substrates and the manufacturing methods thereof
JP5615605B2 (ja) Ｆｆｓモード液晶装置
JP2008227368A (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
WO2016072024A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
TWI575577B (zh) 畫素結構及畫素結構的製造方法
KR20120007764A (ko) 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
WO2016165275A1 (zh) 阵列基板及其制作方法和测试方法、显示装置
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20120053770A (ko) 박막트랜지스터 어레이기판 제조방법
KR20130131074A (ko) 어레이 기판 및 이의 제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
CN107479232B (zh) 一种阵列基板及其制造方法
KR101912940B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180215

R150 Certificate of patent or registration of utility model

Ref document number: 6294488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees