JP6263966B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6263966B2
JP6263966B2 JP2013230902A JP2013230902A JP6263966B2 JP 6263966 B2 JP6263966 B2 JP 6263966B2 JP 2013230902 A JP2013230902 A JP 2013230902A JP 2013230902 A JP2013230902 A JP 2013230902A JP 6263966 B2 JP6263966 B2 JP 6263966B2
Authority
JP
Japan
Prior art keywords
region
low lifetime
semiconductor device
peripheral
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013230902A
Other languages
English (en)
Other versions
JP2014135476A (ja
Inventor
光泰 掛布
光泰 掛布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013230902A priority Critical patent/JP6263966B2/ja
Priority to US14/103,289 priority patent/US9985090B2/en
Publication of JP2014135476A publication Critical patent/JP2014135476A/ja
Application granted granted Critical
Publication of JP6263966B2 publication Critical patent/JP6263966B2/ja
Priority to US15/961,568 priority patent/US10535729B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

本発明は電力変換装置にスイッチングデバイスとともに搭載され、スイッチングデバイスの阻止時の還流用として用いられるフリーホイールダイオードやコンバータ用ダイオードなどの半導体装置に関する。
ダイオードは、順方向から逆方向に印加電圧極性を変えても、電流は直ちには遮断されず、しばらくの間逆方向電流が流れる。これは、順方向バイアス時にｐ型アノード領域からｐｎ接合を介してｎ型ドリフト層に注入され蓄積された少数キャリアを含む過剰の電子正孔キャリアが、逆方向バイアス時に半導体基板外部（アノード電極およびカソード電極）にそれぞれ排出されることにより生じる電流がカソード側からアノード側に流れる逆方向電流となるからである。この逆方向電流はダイオードのリカバリー電流（逆回復電流）といわれる。
ダイオードは高速スイッチングさせる場合、順方向バイアスから逆方向バイアスに切り替わる際の順方向電流の減衰率（ｄｉ／ｄｔ）を大きくする必要がある。しかし、この順方向電流の減衰率（ｄｉ／ｄｔ）が過大になるとダイオードが破壊することがある。逆方向バイアス（アノード電極が負極性）時に、アノード領域の外周側に蓄積されていたキャリア（正孔）が排出されるためにアノード電極の終端部、特にコーナー部エッジにｄｉ／ｄｔの高い逆回復電流が集中するからである。
一方、高速スイッチングで使用するダイオードは、前述の破壊に至るときの順方向電流の減衰率（ｄｉ／ｄｔ）の値であるｄｉ／ｄｔ耐量の値は大きいことが望まれる。このｄｉ／ｄｔ耐量を大きくするためには、逆電圧印加時に、アノード電極またはアノード領域の外周端付近に生じやすい逆回復電流の集中をできるだけ抑制して、逆回復電流耐量を向上させることが必要である。
そのための方策として、ダイオードのｐ＋アノード領域を取り巻く外周領域に低ライフタイム領域を局所的に形成し蓄積キャリアの消滅を早くして逆回復電流を低減することにより、リカバリー耐量（逆回復電流耐量）を大きくする技術が公開されている（特許文献１）。しかし、単に蓄積キャリアの消滅を早くするとオン電圧の上昇を招く惧れがあるので、オン電圧（順方向電圧降下）を上昇させることなく蓄積キャリアの寿命を制御して高速スイッチング特性を実現するために、プロトンやヘリウムなどの照射により、キャリアの再結合中心を有する結晶欠陥層領域を、深さ方向に選択的な領域であって主面に平行な方向には間隔を置いて選択的領域となるように、局所的に形成する方法に関する技術について発表されている（特許文献２）。さらに、ダイオードチップ全面に、またはアノード領域のエッジ部分に、ｐｎ接合に跨る所定の深さ範囲に限定してライフタイム制御領域の作成を可能にするヘリウムイオンの照射方法が知られている。具体的には、図２、図３に示すように、ｐ＋拡散領域（アノード領域）底部のｐｎ接合面を跨がる両側の領域に、局所的な低ライフタイム層を形成して、活性領域と接合終端構造領域の境界部分のｐｎ接合面近傍に蓄積する電子正孔キャリアの寿命を短くすることにより逆回復電流の集中を抑制してその耐量を向上させる方法が公開されている（特許文献３、４）。
また、特許文献５には、ｐ型アノード領域を、アノード電極との接触端部からチップ外周に所定の距離にわたり延在させた部分を有するダイオードが記載されている。このアノード延在部に、アノード電極とは別の電極を接触させ、さらにこのアノード延在部のｐｎ接合部において、少数キャリアのライフタイムを他の部分よりも短くした構造も記載されている。
特開平９−２４６５７０号公報 特開平１０−１７８０１９号公報 特開２００１−１３５８３１号公報 特開２００５−３４０５２８号公報 特開２０１０−５０４４１号公報
しかしながら、前記特許文献１、２の記載に関するヘリウムイオン照射方法では、ｄｉ／ｄｔ耐量の向上について、必ずしも充分満足できる程度とは言えない場合がある。また、前記特許文献３、４の記載に関するヘリウムイオン照射方法により形成された低ライフタイム領域は半導体基板の全面に亘って拡散領域底部のｐｎ接合を跨ぐように両側の領域の蓄積キャリアの比較的多い領域に形成されているので、逆回復電流の抑制効果はある程度大きくなるが、同時に、ヘリウムイオン照射によりｐｎ接合にダメージが与えられることによりｐｎ接合全面での漏れ電流が増加しやすくなる問題があり、ヘリウムイオン照射の際の適切な照射量の制御が難しいことが想定される。
本発明は、以上述べた点を考慮してなされたものであり、この発明の目的は、順方向電圧降下の増加を抑え、逆回復電流耐量を高く保ったまま、漏れ電流を低減できる半導体装置を提供することにある。
本発明は、前記課題を解決するために、
第１導電型半導体基板と、
該半導体基板の一方の主面に設けられ、矩形状の平面パターンを有する第２導電型半導体領域と、
前記一方の主面上に設けられ、前記半導体領域とオーミック接触する金属電極と、
前記一方の主面に設けられ、前記半導体領域の外周を取り巻く複数の第２導電型ガードリングを含む耐圧構造領域と、
前記一方の主面から離間して、前記半導体領域の底部と前記半導体基板とからなるｐｎ接合を含むように設けられる低ライフタイム領域と、を備え、
前記低ライフタイム領域は、
前記半導体領域と前記金属電極とが直接接する領域に選択的に形成される中央領域と、
該中央領域から前記半導体領域の外周端の位置まで延在する周辺領域と、
該周辺領域から前記複数のガードリングのうち最内周のガードリングの外周端まで延在する拡張端部領域と、
を有する半導体装置とする。
前記中央領域の面積は、前記半導体領域の面積の２０％以上８０％以下であってもよい。
前記中央領域には前記低ライフタイム領域が形成されていない中央開口部が設けられており、前記中央開口部は前記周辺領域に接しなくてもよい。
前記中央開口部の角部が湾曲していてもよい。
前記周辺領域および前記拡張端部領域には、コーナー部に挟まれた直線状の辺内に、前記低ライフタイム領域が形成されていない周辺開口部を有してもよい。
前記直線状の辺に沿って前記低ライフタイム領域と前記周辺開口部とが交互に配置されてもよい。
前記周辺開口部の前記直線状の辺に沿う方向の幅が、前記低ライフタイム領域の前記直線状の辺に沿う方向の幅よりも短くてもよい。
前記周辺開口部の形状が、前記直線状の辺に沿う方向に長い矩形であってもよい。
前記低ライフタイム領域以外の領域のライフタイムが、低ライフタイム領域よりは長く、１０μｓより短くてもよい。
前記中央開口部が、ストライプ状、格子状、水玉模様状、矩形状同心リング状のいずれかの平面パターンであってもよい。
前記低ライフタイム領域の深さ方向の範囲が、前記ｐｎ接合の前記一方の主面からの深さの８０％以上１２０％以内の範囲であってもよい。
前記周辺領域の前記一方の主面に沿う方向の幅が２００μｍ以上であってもよい。
前記拡張端部領域の前記一方の主面に沿う方向の幅が２０μｍ以上１００μｍ以内であってもよい。
本発明によれば、順方向電圧降下の増加を抑え、逆回復電流耐量を高く保ったまま、漏れ電流を低減できる半導体装置を提供することができる。
本発明にかかる深さ方向、主面方向の両方に限定された低ライフタイム領域を有するダイオードの要部断面図である。 従来の、半導体基板のｐ型拡散領域の底部のｐｎ接合を挟む限られた領域及び主面に平行な方向でも部分的に限定された低ライフタイム領域を備えるダイオードの要部断面図である。 従来の、半導体基板の全面に、ｐ型拡散領域の底部のｐｎ接合を挟む限られた深さ領域に低ライフタイム領域を備えるダイオードの要部断面図である。 本発明にかかる低ライフタイム領域の平面図である（その１）。 本発明にかかる低ライフタイム領域の平面図である（その２）。 本発明にかかる低ライフタイム領域の平面図である（その３）。 本発明にかかる低ライフタイム領域の平面図である（その４）。 活性領域内の低ライフタイム領域の面積比率と逆漏れ電流の関係図である。 活性領域内の低ライフタイム領域の面積比率とｄｉ／ｄｔ耐量との関係図である。 アノード電極面積の全面積にヘリウムイオン照射した場合のドーズ量と逆漏れ電流との関係図である。 本発明にかかる低ライフタイム領域の平面図である（その５）。 本発明にかかる低ライフタイム領域の平面図である（その６）。 本発明にかかる低ライフタイム領域の平面図である（その７）。 本発明にかかる低ライフタイム領域の平面図である（その８）。 本発明にかかる低ライフタイム領域の平面図である（その９）。 本発明にかかる低ライフタイム領域の平面図である（その１０）。
以下、本発明の半導体装置にかかる実施例について、具体的にはダイオードの場合について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施例で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
（第１の実施形態）
本発明にかかる図１の要部断面図に示すダイオードは、ｎ＋半導体層１の一面上にカソード領域となるｎ−半導体層２が全面にドリフト層として設けられ、ｎ＋半導体層１の反対側の他面にカソード電極５が導電接触している。さらに前記ｎ−半導体層２（ドリフト層）の表面層には、アノード領域となるｐ＋拡散領域３が所定の深さで選択的な矩形状平面パターンの領域として設けられる。
この矩形状のアノード領域としては、具体的には直線状の四辺とこの四辺の四隅を曲率形状のコーナー部で連結する四辺形とする。なお、図示しないが、ｐ＋拡散領域３は、その内部にｐ＋拡散領域３を形成しない部分を選択的に含むパターンで形成してもよい。このようなｐ＋拡散領域３（アノード領域）内の表面には、ダイオードのアノード電極４が形成されている。ｐ＋拡散領域３（アノード領域）は、その終端から内周側に所定の距離を置いて導電接触している。ダイオードを流れる主電流は、活性領域１００においてアノード電極４から他面側のカソード電極５に流れる。
また、接合終端構造領域１０１は、活性領域１００の外周を表面側で取り巻いている。この接合終端構造領域１０１には、リング状のｐ＋型拡散領域であるｐ＋ガードリング領域６が形成される。このｐ＋ガードリング領域は、ｐ＋拡散領域３の外周を、所定の均一な距離で離間するように取り囲む。また、耐圧に応じて複数のｐ＋ガードリング領域が形成される。接合終端構造領域１０１の表面は、ＳｉＯ２等の絶縁膜が覆っている。これにより、ｐ＋ガードリング領域６やフィールドプレート（図示せず）などが電界緩和をするとともに、耐圧の長期信頼性を担っている。
アノード電極４はｐ＋拡散領域３の表面にオーミック接触する。同様にカソード電極５はｎ＋半導体層１にオーミック接触している。
活性領域１００から、接合終端領域１０１の一部にわたる領域には、低ライフタイム領域７を形成している。低ライフタイム領域は、ヘリウムイオンや水素イオン（プロトン）等を半導体基板の例えば表面側から照射し、必要に応じて熱処理することにより形成される。以下では、ヘリウムイオンを照射する場合を例に説明する。この低ライフタイム領域７は、アノード電極４から深さ方向に離間する。また、低ライフタイム領域７は、ｐ＋拡散領域３の拡散深さよりも浅い深さから、ｐ＋拡散領域３とｎ−半導体層２とのｐｎ接合を含み、ｐ＋拡散領域３の拡散深さよりも深い深さにわたって形成される。低ライフタイム領域７の上端の深さは、例えばｐ＋拡散領域３の拡散深さの８０％の位置であり、下端の深さは、例えばｐ＋拡散領域３の拡散深さの１２０％の位置である。このように、低ライフタイム領域７の深さの範囲は、ｐ＋拡散領域３とｎ−半導体層２とのｐｎ接合の深さを略中心とし、かつ低ライフタイム領域７の上端がアノード電極から離間する程度の範囲とするのが好ましい。このような深さ範囲とすることにより、例えば後述するように、漏れ電流を低く抑えるとともに、逆回復時のｄｉ／ｄｔ耐量を向上させることができる。
図４（ａ）は、図１について、さらに活性領域１００とその外周の一部を含むように記載した断面図であり、図４（ｂ）はその平面図である。図４（ｂ）に示すように、斜線でハッチングされた低ライフタイム領域７は、３つの領域を有する。１つ目は、ｐ＋拡散領域３のｐｎ接合の底部が平行平面の部分と重なる、中央領域７ａである。この中央領域７ａは、少数キャリアのライフタイムを強く低減している領域と、ライフタイムを低減していないかもしくは相対的に弱く低減している領域を含む選択的ライフタイム形成領域である。低ライフタイム領域７の外周端部の位置は、アノード電極４がｐ＋拡散領域３を含む半導体基板の表面と直接接触する領域の端部、すなわちアノード電極接触端４ａの位置である。ここで、低ライフタイム領域７は、半導体基板の表面から深さ方向に離間している。そのため、低ライフタイム領域７の位置を定義し、半導体基板の表面上のｐ＋拡散領域等との位置関係を記述できるようにする必要がある。そこで、低ライフタイム領域７を、半導体基板の表面に垂直に投影させた位置を、低ライフタイム領域７の位置と定義する。この低ライフタイム領域７の位置は、例えば半導体基板の表面を上から見たときの、低ライフタイム領域７の表面上の位置と考えてもよい。
低ライフタイム領域７の３つの領域の２つ目は、中央領域７ａに接し、中央領域７ａの外周端から、ｐ＋拡散領域３のｐｎ接合が横方向拡散により湾曲して表面に露出した位置、すなわちｐ＋拡散領域３の外周端までの、周辺領域７ｂである。この周辺領域７ｂは、表面が絶縁膜で覆われている。
低ライフタイム領域７の３つの領域の３つ目は、周辺領域７ｂに接し、ｐ＋拡散領域３の外周端であるｐ＋外周端３ａから、ｐ＋ガードリング領域６のうち最内周に形成された最内周ガードリング６ａの外側端であるリング外周端６ｂまで拡張した、拡張端部領域７ｃである。拡張端部領域７ｃの平面方向の幅は、最内周ガードリング６ａの幅にもよるが、２０μｍ〜１００μｍ程度が好ましい。
図４（ｂ）で、中央領域７ａの内部に設けられたハッチングしいていない領域（白抜き部分）は、前述ように、ライフタイムを低減していないか、あるいはハッチングした領域に比べて弱く低減した領域である。すなわち、ヘリウムイオンを照射するときに、マスク等によりヘリウムイオンを遮蔽して、ヘリウムイオンを注入しない非照射領域８ａである。一方、ヘリウムイオンを注入した領域は、照射領域８ｂである。非照射領域８ａは、低ライフタイム領域７の中央領域７ａに形成される。また、非照射領域８ａに隣接する照射領域８ｂのパターンを、短冊状としている。これにより、照射領域８ｂと非照射領域８ａを含めた中央領域７ａの平均的な少数キャリアのライフタイムの長さは、周辺領域７ｂと拡張端部領域７ｃと比べて長くする。すなわち、周辺領域７ｂと拡張端部領域７ｃの少数キャリアのライフタイムを最も短くしている。これにより、中央領域７ａにおける主たるｐｎ接合近傍の発生中心を少なくし、リーク電流（漏れ電流）を低減することができる。それとともに、アノード電極端４ａの内周側から最内周ガードリング６ａへの逆回復電流の集中を防ぎ、逆回復耐量を向上させることができる。
非照射領域８ａの位置は、アノード電極接触端４ａの位置から離間していることが好ましい。ライフタイムが低減されない領域がアノード電極接触端４ａの位置に重なると、アノード電極接触端４ａへの逆回復電流の集中を防ぐ効果が、若干弱まるためである。また、非照射領域８ａの角部を丸めて曲率を有する曲線にしても良い。
また、上記の「ライフタイムを弱く低減した」とは、低ライフタイム領域７の形成とは別に、ダイオードの逆回復時間短縮のためにｎ−半導体層２（ドリフト層）全体もしくは部分のライフタイムを低減することを意味する。例えば、飛程がドリフト層厚さより長い電子線照射、ｐ＋拡散領域３より十分深いドリフト層内部へのプロトン照射、白金拡散等により、ドリフト層に結晶欠陥を導入し、ライフタイムを低減する。これらの低減による少数キャリアのライフタイムの値は、低ライフタイム領域７のライフタイムよりは長く、ライフタイム低下処理を行わない場合の値（例えば１０μｓかそれ以上）よりは短い。インバータのスイッチング素子（例えば周知のＭＯＳＦＥＴ、ＩＧＢＴ等）に逆並列接続するフリーホイーリングダイオード（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ、ＦＷＤ）では、高速逆回復特性が求められるので、ｎ−半導体層２のライフタイム低減が必要である。一方、インバータへの直流電圧供給のために、商用交流を直流に変換するコンバータ用のダイオードでは、十分低い順方向電圧が求められる。このため、ｎ−半導体層２全体のライフタイムをあえて低下させることはほとんど無く、低ライフタイム領域７のライフタイム低下のみで十分である。
低ライフタイム領域７を、ｐ＋拡散領域３に重なる領域部分を中央領域７ａと、周辺領域７ｂおよび拡張端部領域７ｃとに分けることによる作用効果は、以下の通りである。
１つ目は、周辺領域７ｂと拡張端部領域７ｃのライフタイムを中央領域７ａの平均的なライフタイムよりも低くすることである。これにより、リーク電流を増加させずに、逆回復電流がアノード電極の終端部、特にコーナー部に電流が集中することを抑制する効果を奏する。
２つ目は、アノード領域の終端からアノード電極が接触するアノード領域の間に緩衝領域１０を設け、この緩衝領域１０のライフタイムを中央領域７ａのライフタイムよりも低くすることである。この緩衝領域１０は、周辺領域７ｂ平面方向の幅に相当し、この平面距離をｐ＋拡散領域３の横方向拡散距離よりも十分長くする。逆回復のとき、接合終端構造領域１０１の正孔は、静電ポテンシャル分布に従いｐ＋拡散領域３に流入し、緩衝領域１０を流れる。その後、アノード電極接触端４ａから、アノード電極４に流れる。すなわち、このアノード電極接触端４ａに正孔電流が集中する。緩衝領域１０のライフタイムは周辺領域７ｂのライフタイムでもあるので、周辺領域７ｂの平面距離を十分長くすると、周辺領域７ｂのキャリア濃度低減効果がおおきくなる。そのため、緩衝領域１０に流入する正孔の密度は低下する。これにより、接触端への正孔の電流集中が抑制される。周辺領域の７ｂの平面方向の幅は定格電圧１２００Ｖクラスで２００μｍ以上、同１７００Ｖクラスで３００μｍ以上がよい。
（実施例１）
図８は、ダイオードのアノード電極領域（中央領域に相当）の全面積に対する中央領域７ａへのヘリウムイオン照射面積の比率と逆漏れ電流（ＩＲ）との関係図である。両関係図とも、ヘリウムイオン照射のドーズ量は３×１０１１ｃｍ−２とした。図８では、逆漏れ電流は、中央領域への前記ヘリウムイオン照射面積の比率が２０％〜８０％の範囲で、照射無しの場合に比べてほとんど増加していないが、８０％を超えると急激に逆漏れ電流が増大することを示している。この理由は８０％を超えると、中央領域のｐｎ接合に対するヘリウムイオン照射によるダメージが無視できなくなるからである。
（実施例２）
図９は、活性領域内の低ライフタイム領域の面積比率とｄｉ／ｄｔ耐量との関係図である。この図９では、ダイオードのアノード電極領域（中央領域に相当）の全面積に対する中央領域７ａへのヘリウムイオン照射面積の比率が２０％以上では照射面積１００％の場合と同程度のｄｉ／ｄｔ耐量であるが、２０％未満では急激にｄｉ／ｄｔ耐量が低下することを示している。すなわち、アノード電極領域の８０％以上の面積にわたってヘリウムイオンを照射しない場合は、ｄｉ／ｄｔ耐量が充分には向上しないことを示す。従って、図８、図９から、前述の中央領域へのヘリウムイオン照射面積の比率は２０％以上、８０％以下の範囲が好ましい。
（実施例３）
図１０は、アノード電極面積の全面積にヘリウムイオン照射した場合のドーズ量と逆バイアス時の漏れ電流との関係図である。本発明では、ヘリウムイオン照射のドーズ量は５×１０１１ｃｍ−２より少ないことが好ましい。その理由は、図１０より、ドーズ量が５×１０１１ｃｍ−２より多いと漏れ電流が２５μＡを超えて大きくなり、ｐ型半導体領域（アノード領域）に対するヘリウムイオン照射の面積の割合が２０％以上８０％以下とした際の漏れ電流低減の効果が小さくなるためである。
このように、本発明にかかる低ライフタイム領域は、アノード電極領域（中央領域に相当）の面積に対するヘリウムイオン照射面積の比を所定の割合に減ずることにより、全面照射に比べてｐ＋拡散領域３（アノード領域）底部とｎ−半導体層２の間のｐｎ接合へのダメージが減少して逆漏れ電流が減少する効果が生じる。また、照射面積が２０％以上あれば、ヘリウムイオン照射を活性領域の全面とした場合と同程度のｄｉ／ｄｔ耐量が得られる効果を示す。
（第２の実施形態）
図５は、本発明の第２の実施形態にかかる、半導体基板に形成されるダイオードの１チップの低ライフタイム領域７の平面パターンの例である。図５（ａ）は、ダイオードのｐアノード領域３とその外周を所定の均一距離で取り巻くガードリング６の最内側領域６ａを示す要部断面図である。図５（ｂ）は、ダイオードの上面から見た平面図である。なお、図５（ａ）の断面は、図５（ｂ）のＣ１−Ｃ２線上で切ったときの断面図であり、（ａ）および（ｂ）が互いに半導体基板の主面上の距離が対応するように描かれている。
第１の実施形態との相違点は、中央領域７ａにおける照射領域８ｂを、短冊状ではなく矩形格子状としたことである。矩形格子状とすることで、短冊状に比べて、中央領域７ｂのライフタイム分布をより均一に近づけることができる。逆回復時のキャリアはライフタイムの長い非照射領域８ａに集中しやすいが、これにより集中箇所（非照射領域８ａ）を中央領域７ｂの全面に分散させやすくなる。
（第３の実施形態）
図６は、本発明の第３の実施形態にかかる、半導体基板に形成されるダイオードの１チップの低ライフタイム領域７の平面パターンの例である。図６（ａ）は、ダイオードのｐアノード領域３とその外周を所定の均一距離で取り巻くガードリング６の最内側領域６ａを示す要部断面図である。図６（ｂ）は、ダイオードの上面から見た平面図である。なお、図６（ａ）の断面は、図６（ｂ）のＤ１−Ｄ２線上で切ったときの断面図であり、（ａ）および（ｂ）が互いに半導体基板の主面上の距離が対応するように描かれている。
第２の実施形態との相違点は、中央領域７ａにおける照射領域８ｂを、矩形格子状ではなくドット状とし、このドットを三角格子の格子点状に配置したことである。このようにすることで、矩形格子状に比べて非照射領域８ａを断線させることなくつなげることができるので、伝導度変調が起きやすく、順電圧降下をさらに小さくすることができる。
（第４の実施形態）
図７は、本発明の第３の実施形態にかかる、半導体基板に形成されるダイオードの１チップの低ライフタイム領域７の平面パターンの例である。図７（ａ）は、ダイオードのｐアノード領域３とその外周を所定の均一距離で取り巻くガードリング６の最内側領域６ａを示す要部断面図である。図７（ｂ）は、ダイオードの上面から見た平面図である。なお、図７（ａ）の断面は、図７（ｂ）のＤ１−Ｄ２線上で切ったときの断面図であり、（ａ）および（ｂ）が互いに半導体基板の主面上の距離が対応するように描かれている。
第４の実施形態の特徴は、中央領域７ａにおける非照射領域８ａと照射領域８ｂをドーナツ形状とし、その中心位置をチップのほぼ中心として同心円状（実際には円というよりもコーナー部を丸めた矩形状）に配置したことである。このドーナツ状の幅を調整することで、中央領域７ａの特にチップの中心近辺と、周辺領域７ｂに近い部分のキャリア分布を変化させることができる。例えば、周辺領域７ｂに近い部分は非照射領域８ａに対する照射領域８ｂの面積比率を高くし、チップの中心を含む近傍領域の面積比率を低くする。こうすると、キャリア分布は活性領域１００に高い濃度で分布させることができるので、接合終端構造領域１０１のキャリア濃度を相対的に低くすることができ、キャリアの周辺領域７ｂへの集中度合いを緩和させられる。よって、逆回復耐量を向上させることができる。
（第５の実施形態）
第５の実施形態では、低ライフタイム領域７の周辺領域７ｂと前記拡張端部領域７ｃにおいて、辺となる直線部分のライフタイムを、コーナー部のライフタイムよりも相対的に高くする構成について説明する。
上記の各実施形態では、周辺領域７ｂと前記拡張端部領域７ｃについてはほぼ全面を照射領域８ｂとし、非照射領域８ａは中央領域７ａのみに形成していた。一方、逆回復破壊は、矩形状の活性領域１００の内部や辺よりも、おもに低ライフタイムコーナー領域９の近傍で発生することが多い。よって、周辺領域７ｂと前記拡張端部領域７ｃにおいて、少なくとも低ライフタイムコーナー領域ではヘリウムイオンをその全面に照射し、隣り合う低ライフタイムコーナー領域９に挟まれる辺の領域は、必ずしもその全面には照射せず、部分的な照射でもよい。その理由は、正孔電流は低ライフタイムコーナー領域９に最も集中するからである。
すなわち、中央領域７のライフタイムをτＡＣＴ、周辺領域７ｂと拡張端部領域７ｃのうち直線部分のライフタイムをτＬＩＮＥ、同じく周辺領域７ｂと拡張端部領域７ｃのうち低ライフタイムコーナー領域９のライフタイムをτＣＮとすると、τＣＮ＜τＬＩＮＥ＜τＡＣＴであってもよい。これにより、低ライフタイム領域７の面積比率がさらに減るので、逆回復耐量を減らすことなく、発生中心からのリーク電流（漏れ電流）をさらに低減することができる。このような平面的に選択的な低ライフタイム領域７は、所要のフォトレジストパターンを形成して遮蔽マスクとし、ヘリウムイオン照射を選択的に行うことにより形成される。そのような低ライフタイム領域７の平面パターンのいくつかの具体例を以下に示す。
図１１は、本発明の第５の実施形態にかかる、半導体基板に形成されるダイオードの１チップの低ライフタイム領域７の平面パターンの例である。図１１（ａ）は、ダイオードのｐアノード領域３とその外周を所定の均一距離で取り巻くガードリング６の最内側領域６ａを示す要部断面図である。図１１（ｂ）は、ダイオードの上面から見た平面図である。なお、図１１（ａ）の断面は、図１１（ｂ）のＦ１−Ｆ２線上で切ったときの断面図であり、（ａ）および（ｂ）が互いに半導体基板の主面上の距離が対応するように描かれている。
第５の実施形態の特徴は、周辺領域７ｂと拡張端部領域７ｃにおいて、その低ライフタイムコーナー領域９ではヘリウムを全面に照射し、隣り合う低ライフタイムコーナー領域９に挟まれた辺（直線）の部分では選択的に照射することで短冊状に非照射領域８ａを形成したことである。また、中央領域７ａにおいては、第１の実施形態と同様に、活性領域１００に対して照射領域８ｂと非照射領域８ａを短冊状に形成している。図１１（ｂ）に示すように、中央領域７ａの短冊状の繰り返しピッチと、周辺領域７ｂおよび拡張端部領域７ｃの辺の部分の短冊部のピッチは一致していなくてもよい。また、周辺領域７ｂと拡張端部領域７ｃのうち対向する２辺はの短冊は、中央領域７ａの短冊の長手方向と直交している。
照射領域８ｂは、低ライフタイムコーナー領域９に挟まれた辺（直線）の部分では、この辺に沿って非照射領域８ａと交互に周期的に配置する。この場合の照射領域８ｂの幅は、非照射領域８ａの幅よりも長い方が好ましい。その方が、アノード電極接触端４ａ近傍のキャリア濃度を低減できるので、逆回復時のアノード電極接触端４ａへの電流集中を抑えられる。
以上により、活性領域のライフタイムτＡＣＴ、周辺領域７ｂと拡張端部領域７ｃのうち直線部分のライフタイムをτＬＩＮＥ、低ライフタイムコーナー領域９τＣＮは、τＣＮ＜τＬＩＮＥ＜τＡＣＴの関係とすることができる。このライフタイムの関係により、逆回復耐量を減らすことなくリーク電流を減らすことができる。また、アノード電極接触端４ａには、非照射領域８ａが重なる部分がある。しかしながら、低ライフタイムコーナー領域９に挟まれた辺（直線）の部分で、照射領域８ａのパターンを上記のように交互に配置すれば、アノード電極接触端４ａへの逆回復時の電流の集中を抑制することができる。
（第６の実施形態）
図１２は、本発明の第６の実施形態にかかる、半導体基板に形成されるダイオードの１チップの低ライフタイム領域７の平面パターンの例である。図１２（ａ）は、ダイオードのｐアノード領域３とその外周を所定の均一距離で取り巻くガードリング６の最内側領域６ａを示す要部断面図である。図１２（ｂ）は、ダイオードの上面から見た平面図である。なお、図１２（ａ）の断面は、図１２（ｂ）のＧ１−Ｇ２線上で切ったときの断面図であり、（ａ）および（ｂ）が互いに半導体基板の主面上の距離が対応するように描かれている。
第５の実施形態との相違点は、中央領域７ａの非照射領域８ａ、照射領域８ｂのパターンを第２の実施形態と同様に矩形格子状としたことである。これにより、第２の実施形態の効果（ライフタイムとキャリア濃度分布の均一化）を維持しつつ、逆回復耐量を下げることなく、第５の実施形態の効果（リーク電流のさらなる低減）を奏することが可能である。
（第７の実施形態）
図１３は、本発明の第７の実施形態にかかる、半導体基板に形成されるダイオードの１チップの低ライフタイム領域７の平面パターンの例である。図１３（ａ）は、ダイオードのｐアノード領域３とその外周を所定の均一距離で取り巻くガードリング６の最内側領域６ａを示す要部断面図である。図１３（ｂ）は、ダイオードの上面から見た平面図である。なお、図１３（ａ）の断面は、図１３（ｂ）のＨ１−Ｈ２線上で切ったときの断面図であり、（ａ）および（ｂ）が互いに半導体基板の主面上の距離が対応するように描かれている。
第５の実施形態との相違点は、周辺領域７ｂおよび拡張端部領域７ｃの辺の部分の短冊パターンを、辺に平行にしたことである。第５の実施形態とくらべて、周辺領域７ｂが活性領域（ｐ＋拡散領域３）との境界が低ライフライム領域で囲むことができるので、逆回復耐量を一層向上することができる。また、アノード電極接触端４ａの全ての直下には、低ライフタイム領域７の中央領域７ａと周辺領域７ｂとがあるので、アノード電極接触端４ａへの逆回復時の電流集中を抑制できる。
（第８の実施形態）
図１４は、本発明の第８の実施形態にかかる、半導体基板に形成されるダイオードの１チップの低ライフタイム領域７の平面パターンの例である。図１４（ａ）は、ダイオードのｐアノード領域３とその外周を所定の均一距離で取り巻くガードリング６の最内側領域６ａを示す要部断面図である。図１４（ｂ）は、ダイオードの上面から見た平面図である。なお、図１４（ａ）の断面は、図１４（ｂ）のＨ１−Ｈ２線上で切ったときの断面図であり、（ａ）および（ｂ）が互いに半導体基板の主面上の距離が対応するように描かれている。
第７の実施形態との相違点は、中央領域７ａの低ライフタイム領域のパターンを矩形格子状としたことである。第７の実施形態と比べて、活性領域のライフタイムとキャリア濃度分布を均一化できる。
（第９の実施形態）
図１５は、本発明の第９の実施形態にかかる、半導体基板に形成されるダイオードの１チップの低ライフタイム領域７の平面パターンの例である。図１５（ａ）は、ダイオードのｐアノード領域３とその外周を所定の均一距離で取り巻くガードリング６の最内側領域６ａを示す要部断面図である。図１５（ｂ）は、ダイオードの上面から見た平面図である。なお、図１５（ａ）の断面は、図１５（ｂ）のＪ１−Ｊ２線上で切ったときの断面図であり、（ａ）および（ｂ）が互いに半導体基板の主面上の距離が対応するように描かれている。
第７の実施形態との相違点は、中央領域７ａの低ライフタイム領域のパターンを、第３の実施形態と同様にドット状としたことである。これにより、逆回復耐量を損なうことなくリーク電流を低減し、さらに第３の実施形態と同様の効果を奏することができる。
（第１０の実施形態）
図１６は、本発明の第１０の実施形態にかかる、半導体基板に形成されるダイオードの１チップの低ライフタイム領域７の平面パターンの例である。図１６（ａ）は、ダイオードのｐアノード領域３とその外周を所定の均一距離で取り巻くガードリング６の最内側領域６ａを示す要部断面図である。図１６（ｂ）は、ダイオードの上面から見た平面図である。なお、図１６（ａ）の断面は、図１６（ｂ）のＪ１−Ｊ２線上で切ったときの断面図であり、（ａ）および（ｂ）が互いに半導体基板の主面上の距離が対応するように描かれている。
第７の実施形態との相違点は、中央領域７ａの低ライフタイム領域のパターンを、第４の実施形態と同様にドーナツ状としたことである。これにより、逆回復耐量を損なうことなくリーク電流を低減し、さらに第４の実施形態と同様の効果を奏することができる。
なお、上記の第２の実施形態〜第１０の実施形態のいずれの形状であっても、ｐアノード領域３に重なる部分の投影領域部分の全面積に対するハッチングされている中央領域７ａ（照射領域）の面積比は２０％〜８０％の範囲にあることが好ましい。この好ましい面積比は図８、図９によって決められる。
（第１１の実施形態）
第１１の実施形態では、低ライフタイム領域７の拡張端部領域７ｃの位置を最内側のガードリングの位置とする理由について説明する。
本発明において、半導体基板にヘリウムイオン照射をする場合、照射の際の加速エネルギーおよびまたは深さ調整用金属板（アルミニウム、モリブデンなどの金属基板）の厚さに依存して決まる所定の深さ範囲にも結晶欠陥領域を限定的に形成することができる。この結晶欠陥領域はライフタイムキラーとなる再結合中心を含んでおり、照射されない領域よりも電子正孔キャリアのライフタイムを短かくする機能を有する。このような半導体基板の平面方向と深さ方向の両方に選択的に形成される低ライフタイム領域が設けられることによって、順方向電圧降下ＶＦ（オン電圧）を増大させることなく、ダイオードの逆回復時に、ｐ＋拡散領域３（アノード領域）およびアノード電極４の外周側端部への電流集中が抑えられるので、高いｄｉ／ｄｔ耐量のダイオードが得られる。
さらに、ヘリウムイオン照射領域が特定のｐ＋ガードリング領域６の最内周側のｐ＋拡散リング状領域６ａにまで拡張されるが、その外側には設けない構成にされることが好ましい。このように本発明にかかるダイオードでは、低ライフタイム領域７をｐ＋拡散リング状領域６ａの外側には設けない構成にするとともに、低ライフタイム領域７内部でも、選択的にヘリウムイオンの非照射領域を設けることにより平面内でキャリアの消滅を早くする程度を場所によって変えることができるように制御することを特徴とするものである。
本発明で、最内側のガードリングの位置より外周側の基板内に低ライフタイム領域を設けない理由は、少なくとも、ガードリング１本には届くように低ライフタイム領域をアノード領域から外周側へ拡張すれば、アノード領域の外周側終端部分で四隅の曲率領域を有するコーナー付近に集ま易い正孔キャリアのライフタイムを短くすることができるからである。コーナー付近の正孔キャリアを低減することにより、逆回復時の電流集中を抑えることができる。また、低ライフタイム領域を半導体基板の全面ではなく、局部的に限定することにより、トレードオフの関係にある順方向電圧降下（ＶＦ）の増加を抑えられるからである。
以下に、一回のヘリウムイオン照射で、前述したように、低ライフタイム領域を活性領域の面積の２０％〜８０％に限定するための方法について説明する。低ライフタイムコーナー領域においては全面照射として、その他の領域よりヘリウムイオンの照射量を多くする理由は、逆回復時に低ライフタイムコーナー領域に多方面から集中してきたキャリアを、特に低ライフタイムコーナー領域９のコーナー周辺領域９ａおよびコーナー拡張端部領域９ｂに広く張り出している低ライフタイム領域によって早く消滅させるためであり、その結果、低ライフタイムコーナー領域９での逆回復電流が増大することを防ぐことができる。また、アノード領域のコーナー部終端での球面形状のｐｎ接合面での電界集中が発生する領域と、アノード領域の表面に接触するアノード電極のコーナー部で電流集中する領域とを距離的に離すためである。そのために、実施例１〜３に記載のように、アノード電極の全面積に対するヘリウムイオン照射面積の割合を２０％以上８０％以下の範囲に少なくすることが好ましい。
（第１２の実施形態）
第１２の実施形態では、本発明のダイオードの製造方法について説明する。
ｐ＋拡散領域の深さ、すなわちｎ−半導体層とｐ＋拡散領域との間のｐｎ接合面の、表面から最も深い位置は、通常、ｐ＋拡散領域の表面から２μｍ以上２２μｍ以下の範囲に形成されることが好ましい。ダイオードを作製するにあたっては、まず、ｎ−半導体層の表面にｐ＋拡散領域（アノード領域）とガードリングとを１回の拡散で形成する方法と、ガードリングをｐ＋拡散領域（アノード領域）より深くする２回拡散で形成する方法によりガードリングとアノード領域を形成する方法とがあり、いずれかを選択することができる。次に絶縁膜、アノード電極を形成する。次に、半導体基板上のｐ＋拡散領域および接合終端構造領域に所要のヘリウムイオンの遮蔽用フォトレジストマスクを形成し、さらに必要に応じてアルミニウムのヘリウムイオンの深さ調整マスクを重ねてヘリウムイオンを照射して、結晶中に結晶欠陥を導入する。その後、誘起結晶欠陥の熱的安定性を保つために、３５０℃程度で熱処理を行う。このようにして、ライフタイムキラーを導入し、低ライフタイム領域を形成する。一例として、半導体基板はＦＺウエハやエピタキシャルウエハを用いることができる。
前述のように、アノード電極接触端４ａからｐ＋外周端３ａまでの周辺領域７ｂを含むように低ライフタイム領域７を形成することにより、アノード電極接触端４ａの近傍のキャリア濃度を低下させることができ、逆回復時の電流集中を抑制できる。従って、逆回復電流耐量、ｄｉ／ｄｔ耐量はさらに向上させることができるので好ましい。
以上説明した実施例に記載のダイオードによれば、ヘリウムイオン照射によるｐｎ接合へのダメージが減り、漏れ電流が低減される。またｐ＋拡散領域のコーナー部分のｐｎ接合への電流集中が緩和されることにより、ｐ＋拡散領域の深さへのヘリウムイオンの照射量は減少するが、逆回復電流耐量はチップ全面にヘリウムイオンを照射した場合と同等を維持する。前記実施例によれば、従来の低ライフタイム領域を有するダイオードより、逆回復電流の抑制と順方向電圧降下（ＶＦ）の増加の抑制とを、共によりいっそう改善することができる。
前記本発明にかかるヘリウムイオン照射領域によれば、ｐ型半導体領域（アノード領域）と接合終端構造領域の境界部分のコーナー部において集中する正孔キャリアを、直線部よりもより有効に低減することができる。また、ヘリウムイオン照射領域はｐ型半導体領域（アノード領域）と接合終端構造領域の境界部分の直線部においては、部分的にヘリウムイオンを照射する構成でもよい。前述の直線部では正孔キャリアが集中する程度がコーナー部より小さいからである。この直線部を部分的にヘリウムイオン照射することにより、ｐ型半導体領域（アノード領域）の中央領域と同様に、順方向電圧降下の増加の懸念を小さくすることができる。さらに、ｐｎ接合へのダメージを少なくすることは逆漏れ電流の減少にも効果がある。
１ ｎ＋半導体層、ｎ＋バッファ層
２ ｎ−半導体層
３ ｐ＋拡散領域
３ａ ｐ＋外周端
４ アノード電極
４ａ アノード電極接触端
５ カソード電極
６ ｐ＋ガードリング領域
６ａ 最内周ガードリング
６ｂ リング外周端
７ 低ライフタイム領域
７ａ 中央領域
７ｂ 周辺領域
７ｃ 拡張端部領域
８ａ 非照射領域
８ｂ 照射領域
９ 低ライフタイムコーナー領域
９ａ コーナー周辺領域
９ｂ コーナー拡張端部領域
１０ 緩衝領域
１００ 活性領域
１０１ 接合終端構造領域

Claims (13)

  1. 第１導電型半導体基板と、
    該半導体基板の一方の主面に設けられ、矩形状の平面パターンを有する第２導電型半導体領域と、
    前記一方の主面上に設けられ、前記半導体領域とオーミック接触する金属電極と、
    前記一方の主面に設けられ、前記半導体領域の外周を取り巻く複数の第２導電型ガードリングを含む耐圧構造領域と、
    前記一方の主面から離間して、前記半導体領域の底部と前記半導体基板とからなるｐｎ接合を含むように設けられる低ライフタイム領域と、
    を備え、
    前記低ライフタイム領域は、
    前記半導体領域と前記金属電極とが直接接する領域に選択的に形成される中央領域と、
    該中央領域から前記半導体領域の外周端の位置まで延在する周辺領域と、
    該周辺領域から前記複数のガードリングのうち最内周のガードリングの外周端まで延在する拡張端部領域と、
    を有することを特徴とする半導体装置。
  2. 前記中央領域の面積は、前記半導体領域の面積の２０％以上８０％以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記中央領域には前記低ライフタイム領域が形成されていない中央開口部が設けられており、前記中央開口部は前記周辺領域に接しないことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記中央開口部の角部が湾曲していることを特徴とする請求項３に記載の半導体装置。
  5. 前記周辺領域および前記拡張端部領域には、コーナー部に挟まれた直線状の辺内に、前記低ライフタイム領域が形成されていない周辺開口部を有することを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記直線状の辺に沿って、前記低ライフタイム領域と前記周辺開口部とが交互に配置されることを特徴とする請求項５に記載の半導体装置。
  7. 前記周辺開口部の前記直線状の辺に沿う方向の幅が、前記低ライフタイム領域の前記直線状の辺に沿う方向の幅よりも短いことを特徴とする請求項６記載の半導体装置。
  8. 前記周辺開口部の形状が、前記直線状の辺に沿う方向に長い矩形であることを特徴とする請求項５に記載の半導体装置。
  9. 前記低ライフタイム領域以外の領域のライフタイムが、低ライフタイム領域よりは長く、１０μｓより短いことを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記中央開口部が、ストライプ状、格子状、水玉模様状、矩形状同心リング状のいずれかの平面パターンであることを特徴とする請求項３に記載の半導体装置。
  11. 前記低ライフタイム領域の深さ方向の範囲が、前記ｐｎ接合の前記一方の主面からの深さの８０％以上１２０％以内の範囲であることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記周辺領域の前記一方の主面に沿う方向の幅が２００μｍ以上であることを特徴とする請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記拡張端部領域の前記一方の主面に沿う方向の幅が２０μｍ以上１００μｍ以内であることを特徴とする請求項１〜１２のいずれか一項に記載の半導体装置。
JP2013230902A 2012-12-12 2013-11-07 半導体装置 Active JP6263966B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013230902A JP6263966B2 (ja) 2012-12-12 2013-11-07 半導体装置
US14/103,289 US9985090B2 (en) 2012-12-12 2013-12-11 Semiconductor device with low lifetime region
US15/961,568 US10535729B2 (en) 2012-12-12 2018-04-24 Semiconductor device with low lifetime region

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012271031 2012-12-12
JP2012271031 2012-12-12
JP2013230902A JP6263966B2 (ja) 2012-12-12 2013-11-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2014135476A JP2014135476A (ja) 2014-07-24
JP6263966B2 true JP6263966B2 (ja) 2018-01-24

Family

ID=50880053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013230902A Active JP6263966B2 (ja) 2012-12-12 2013-11-07 半導体装置

Country Status (2)

Country Link
US (2) US9985090B2 (ja)
JP (1) JP6263966B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5450490B2 (ja) * 2011-03-24 2014-03-26 株式会社東芝 電力用半導体装置
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014223315B4 (de) * 2014-11-14 2019-07-11 Infineon Technologies Ag Halbleiter-Metall-Übergang
JP6611532B2 (ja) * 2015-09-17 2019-11-27 ローム株式会社 半導体装置および半導体装置の製造方法
US9806186B2 (en) * 2015-10-02 2017-10-31 D3 Semiconductor LLC Termination region architecture for vertical power transistors
JP6766885B2 (ja) 2016-12-08 2020-10-14 富士電機株式会社 半導体装置の製造方法
US10867798B2 (en) 2016-12-08 2020-12-15 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP7325167B2 (ja) 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP7296907B2 (ja) * 2020-03-10 2023-06-23 株式会社東芝 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69430913D1 (de) * 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JPH09246570A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd 半導体装置
JPH09260686A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置及びその製造方法
JPH1074959A (ja) * 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JP3488599B2 (ja) 1996-10-17 2004-01-19 株式会社東芝 半導体装置
JPH10303436A (ja) * 1997-04-23 1998-11-13 Fuji Electric Co Ltd 半導体装置
GB9709642D0 (en) 1997-05-14 1997-07-02 Plessey Semiconductors Ltd Improvements in or relating to semiconductor devices
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
JP4011772B2 (ja) * 1998-12-22 2007-11-21 三菱電機株式会社 半導体装置およびその製造方法
JP2000332263A (ja) * 1999-05-17 2000-11-30 Fuji Electric Co Ltd スイッチングダイオード
JP4653273B2 (ja) * 1999-11-05 2011-03-16 富士電機システムズ株式会社 半導体装置、および、その製造方法
JP2002270857A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
JP4781616B2 (ja) * 2002-09-26 2011-09-28 三菱電機株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP2005340528A (ja) 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP4412344B2 (ja) * 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法
US7932583B2 (en) * 2008-05-13 2011-04-26 Infineon Technologies Austria Ag Reduced free-charge carrier lifetime device
JP5381420B2 (ja) 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
CN102138206B (zh) * 2008-09-01 2014-03-12 罗姆股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2014135476A (ja) 2014-07-24
US20180240866A1 (en) 2018-08-23
US20140159192A1 (en) 2014-06-12
US9985090B2 (en) 2018-05-29
US10535729B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
JP6263966B2 (ja) 半導体装置
JP6743026B2 (ja) 半導体素子
JP6078961B2 (ja) 半導体装置の製造方法
JP6531589B2 (ja) 半導体装置
JP6846119B2 (ja) ダイオード、およびそれを用いた電力変換装置
US8860133B2 (en) Semiconductor component
JP5381420B2 (ja) 半導体装置
WO2014156849A1 (ja) 半導体装置
JP5695343B2 (ja) 半導体装置
WO2015040938A1 (ja) 半導体装置およびその製造方法
JP2015185742A (ja) 半導体装置
JP6026418B2 (ja) バイポーラノンパンチスルー電力半導体デバイス
JP2013149909A (ja) 半導体装置およびその製造方法
JPWO2012137659A1 (ja) 半導体装置およびその製造方法
JP2014053409A (ja) Ｍｏｓ型半導体装置
US6734520B2 (en) Semiconductor component and method of producing it
JP2019050406A (ja) 半導体装置
US20140117406A1 (en) Reverse blocking mos semiconductor device and manufacturing method thereof
JP2020031155A (ja) 半導体装置
JPH09246570A (ja) 半導体装置
JP6092760B2 (ja) 縦型半導体装置
JP2012182391A (ja) 半導体装置
JP2008263217A (ja) 半導体装置
JP2013175607A (ja) ショットキーバリアダイオード
JP6020317B2 (ja) 半導体素子

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171204

R150 Certificate of patent or registration of utility model

Ref document number: 6263966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250