JP6020317B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP6020317B2
JP6020317B2 JP2013079847A JP2013079847A JP6020317B2 JP 6020317 B2 JP6020317 B2 JP 6020317B2 JP 2013079847 A JP2013079847 A JP 2013079847A JP 2013079847 A JP2013079847 A JP 2013079847A JP 6020317 B2 JP6020317 B2 JP 6020317B2
Authority
JP
Japan
Prior art keywords
region
active region
vld
conductivity type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013079847A
Other languages
English (en)
Other versions
JP2014204007A (ja
Inventor
敦司 楢崎
敦司 楢崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013079847A priority Critical patent/JP6020317B2/ja
Priority to US14/150,477 priority patent/US9105486B2/en
Priority to DE102014202652.0A priority patent/DE102014202652B4/de
Priority to KR1020140039113A priority patent/KR101534104B1/ko
Priority to CN201410136784.0A priority patent/CN104103676B/zh
Publication of JP2014204007A publication Critical patent/JP2014204007A/ja
Application granted granted Critical
Publication of JP6020317B2 publication Critical patent/JP6020317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、例えば大電流のスイッチングなどに用いられる高耐圧の半導体素子に関する。
ＩＧＢＴなどの電力用途の半導体素子は、例えば、省エネルギー化が進むエアコン、冷蔵庫、又は洗濯機などの家電製品のインバータ回路、新幹線又は地下鉄車両のモータ制御、ハイブリッド・カーのインバータ・コンバータの制御、又は太陽光又は風力発電用のコンバータ回路などに幅広く用いられている。
このような半導体素子では動作（使用）時において安定した高耐圧特性を有することが重要である。そのため、半導体素子の外周部分において電界を緩和する様々な構造がこれまでに提案されている。半導体素子の外周部分に設けるガードリングはその代表的な構造である。他の構造として非特許文献１、２には、外周部分に形成されたＶＬＤ（Ｖａｒｉａｔｉｏｎ ｏｆ Ｌａｔｅｒａｌ Ｄｏｐｉｎｇ）領域が開示されている。ＶＬＤ領域は、ガードリングなどと比較して面積を縮小しつつ優れた耐圧特性を実現できる点で有効である。
特開昭６１−８４８３０号公報 特開平１−１２３４７８号公報 特開平２−１１４６４６号公報
電力用途の半導体素子は、半導体基板の上面側に、素子が形成される素子領域とその外周を取り囲む電界緩和領域とを備える。この素子領域の範囲内には主電流が流れる活性領域の他に、素子が例えばトランジスタである場合には制御電極パッドなどを形成する部分を含む。ここで、断面視における活性領域端部が活性領域とは導電型が反対の領域と接すると、曲率の大きいＰＮ接合が形成されることがある。これは活性領域の深さが、通常、素子の動作特性に応じて決められるためで、活性領域の深さが浅くなれば、ＰＮ接合の曲率は大きくなり電界及び電流が集中する問題が生じやすくなっていた。そこで、活性領域と同じ導電型で活性領域よりも深く形成されたウェル領域で活性領域端部を覆い、曲率の大きいＰＮ接合が形成されないようにすることが行われていた。
しかしながら、ウェル領域は活性領域よりも深く形成されるので、ウェル領域の内周側（活性領域側）の部分にも曲率部が形成されるものとなるので、パターン形状次第では部分的に曲率の大きいＰＮ接合が形成される問題があった。曲率の大きいＰＮ接合には電界及び電流が集中する問題があった。
本発明は、上述のような課題を解決するためになされたもので、ＰＮ接合の一部に電界及び電流が集中する問題を解消できる半導体素子を提供することを目的とする。
本願の発明に係る半導体素子は、第１導電型の半導体基板と、該半導体基板の上面側に形成された第２導電型の活性領域と、該半導体基板の上面側に平面視で該活性領域と接するように形成された第２導電型の内側ＶＬＤ領域と、該半導体基板の上面側に平面視で該内側ＶＬＤ領域の該活性領域と接する部分と反対側の部分と接するように形成された第２導電型のウェル領域と、を備える。そして、該ウェル領域は該活性領域よりも深く形成され、該内側ＶＬＤ領域は、該活性領域と接する部分では該活性領域と同じ深さであり、該活性領域から該ウェル領域に向かって深さが漸増し、該ウェル領域と接する部分では該ウェル領域と同じ深さとなることを特徴とする。
本願の発明に係る他の半導体素子は、第１導電型の半導体基板と、該半導体基板の上面側に形成された第２導電型の活性領域と、平面視で角部を有し、該半導体基板の上面側に該角部以外の部分で該活性領域に接するように形成された第２導電型のウェル領域と、該半導体基板の上面側に、平面視で該角部と該活性領域に接するように形成された第２導電型の内側ＶＬＤ領域と、を備え、該ウェル領域は該活性領域よりも深く形成され、該内側ＶＬＤ領域は、該活性領域と接する部分では該活性領域と同じ深さであり、該活性領域から該角部に向かって深さが漸増し、該角部と接する部分では該角部と同じ深さとなることを特徴とする。
本発明によれば、ＰＮ接合の一部に電界及び電流が集中する問題を解消できる。
本発明の実施の形態１に係る半導体素子の平面図（Ａ）、及び拡大平面図（Ｂ）である。 図１ＢのＩＩ−ＩＩ´破線における断面図である。 図１ＢのＩＩＩ−ＩＩＩ´破線における断面図である。 図１ＢのＩＶ−ＩＶ´破線における断面図である。 本発明の実施の形態１に係る半導体素子を含む回路図である。 ターンオフ時の動作波形（ＶＣＥ（ｐｅａｋ））を示す図である。 比較例の半導体素子の断面図である。 ＶＣＥ（ｐｅａｋ）時における電流経路を示す図である。 内側ＶＬＤ領域、ウェル領域、及び外側ＶＬＤ領域を１回のイオン注入で形成することを示す断面図（Ａ）、及び平面図（Ｂ）である。 複数の点状開口を有する酸化膜を示す断面図（Ａ）、及び平面図（Ｂ）である。 本発明の実施の形態２に係る半導体素子の断面図である。 本発明の実施の形態３に係る半導体素子の平面図（Ａ）、及び拡大平面図（Ｂ）である。
本発明の実施の形態に係る半導体素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１Ａは、本発明の実施の形態１に係る半導体素子のうち主としてｐ型の領域を概念的に示す平面図である。この図では説明の便宜上、半導体基板主面（半導体基板上面）上の絶縁膜および電極パターンを省略している。本発明の実施の形態１に係る半導体素子はトレンチゲートを有するＩＧＢＴである。この半導体素子は、シリコンなどの半導体基板１０をベースとして構成され、ｎ型（以後、第１導電型という）の半導体基板を使用することで、半導体基板１０の一部はｎ型のドリフト領域として機能する。
半導体基板１０の上面側には、平面視における半導体素子の中央部を含む比較的大きな領域を占めるｐ型（以後、第２導電型という）の活性領域１２が形成されている。活性領域１２はＩＧＢＴのベース領域として機能する。活性領域１２の中には後述するトレンチゲート及びエミッタ領域が形成される。また、活性領域１２の上にエミッタ電極が形成される。半導体基板１０の上面側には、平面視で活性領域１２と接するように第２導電型の内側ＶＬＤ領域１４が形成されている。内側ＶＬＤ領域１４は、第２導電型のＶＬＤ（Ｖａｒｉａｔｉｏｎ ｏｆ Ｌａｔｅｒａｌ Ｄｏｐｉｎｇ）構造が形成された領域である。
半導体基板１０の上面側に、平面視で内側ＶＬＤ領域１４の活性領域１２と接する部分と反対側の部分と接するように第２導電型のウェル領域１６が形成されている。ウェル領域１６は一体的に形成された第１ウェル領域１６ａ、第２ウェル領域１６ｂ、及び第３ウェル領域１６ｃを有している。第１ウェル領域１６ａと第２ウェル領域１６ｂの境界、及び第２ウェル領域１６ｂと第３ウェル領域１６ｃの境界は破線で示されている。第１ウェル領域１６ａはゲートフィンガーが設けられる部分に対応し、第２ウェル領域１６ｂはゲートパッドが設けられる部分に対応する。
第３ウェル領域１６ｃの外周部には外側ＶＬＤ領域１８が設けられている。外側ＶＬＤ領域１８は、活性領域１２、内側ＶＬＤ領域１４、及びウェル領域１６を囲みつつ、第３ウェル領域１６ｃと接している。外側ＶＬＤ領域１８は、半導体基板１０の外周側に形成される周知の耐圧保持構造として機能する領域である。
図１Ｂは、図１Ａの破線で囲まれた領域Ｐ１の拡大平面図である。活性領域１２と接して第１導電型のエミッタ領域２０が形成されている。エミッタ領域２０は平面視で直線的に複数形成されている。平面視で活性領域１２から内側ＶＬＤ領域１４又はウェル領域１６まで直線的に伸びる複数のトレンチゲート２２が形成されている。トレンチゲート２２はエミッタ領域２０と直交する。トレンチゲート２２はゲートフィンガーを介してゲートパッドに電気的に接続され駆動信号を受けるようになっている。
図２は、図１ＢのＩＩ−ＩＩ´破線における断面図である。エミッタ領域２０は、活性領域１２より浅く形成されている。トレンチゲート２２は活性領域１２よりも深く、すなわち活性領域１２を貫通するように形成されている。内側ＶＬＤ領域１４は、横方向に互いに重なりあう複数の第２導電型層１４ａで形成されている。複数の第２導電型層１４ａの包絡線は破線で示されている。内側ＶＬＤ領域１４によって形成される第２導電型の領域の輪郭はこの包絡線のとおりである。半導体基板１０のドリフト領域１０ａの下面側には、第１導電型のバッファ領域４０、第２導電型のコレクタ領域４２、及びコレクタ電極４４が形成されている。
図３は、図１ＢのＩＩＩ−ＩＩＩ´破線における断面図である。ウェル領域１６は活性領域１２よりも深く、かつ活性領域１２よりも不純物濃度が高くなるように形成されている。内側ＶＬＤ領域１４は、活性領域１２と接する部分では活性領域１２と同じ深さであり、活性領域１２からウェル領域１６に向かって深さが漸増し、ウェル領域１６と接する部分ではウェル領域１６と同じ深さとなる。また、内側ＶＬＤ領域１４の不純物濃度は活性領域１２側からウェル領域１６側へ向かって漸増する。
図４は、図１ＢのＩＶ−ＩＶ´破線における断面図である。トレンチゲート２２は、ウェル領域１６よりも浅く形成されている。トレンチゲート２２の端部２２ａは、内側ＶＬＤ領域１４又はウェル領域１６に覆われる（内包される）ことで半導体基板１０のドリフト領域１０ａと接しないようになっている。なお、参考までにトレンチゲート２２などとの位置関係を明確にするために、活性領域１２と内側ＶＬＤ領域１４は破線で示す。
本発明の実施の形態１に係る半導体素子を図５に示す回路要素として用いた場合について説明する。図５は、本発明の実施の形態１に係る半導体素子であるＩＧＢＴを含む回路図である。この回路はＬ負荷（インダクタンス)のスイッチング回路である。このような回路では半導体素子をオフするときにコレクタ-エミッタ間電圧（ＶＣＥ）が大きくなる。図６は、図５に示す回路において半導体素子であるＩＧＢＴをターンオフさせたときの動作波形であり、ＶＣＥ（ｐｅａｋ）が出現することを示す図である。ターンオフ時はゲートの電圧降下とともにＶＣＥが上昇して、半導体素子に流れる電流（ＩＣＥ）は低下していく。そして、ＶＣＥが上昇し最大値（ＶＣＥ（ｐｅａｋ））となったきに半導体素子内に発生する電界は最も強くなる。
ここで、本発明の実施の形態１に係る半導体素子の理解を容易にするために、比較例の半導体素子について説明する。図７は、比較例の半導体素子の断面図である。図７は、図２の断面図に似ているが、内側ＶＬＤ領域が形成されていない点において図２の断面図と異なる。比較例の半導体素子は、活性領域１２とウェル領域１００が直接接している。そのため、ウェル領域１００のうち活性領域１２側の曲率が大きい部分（破線で示す）が半導体基板１０に接するので、曲率の大きいＰＮ接合が形成される。
例えば、ＲＢＳＯＡ（逆バイアス安全動作領域：Ｒｅｖｅｒｓｅ Ｂｉａｓｅｄ Ｓａｆｅ Ｏｐｅｒａｔｉｎｇ Ａｒｅａ）試験などにおいて大電流通電状態から電流遮断を行うと、半導体基板（ドリフト領域）内に存在しているホールは電界が強く発生している領域に集中して流れ込む。このキャリアの流れ込みがホール電流となる。比較例の半導体素子についてこの試験を行うと、図７の破線部分の電界が高くなり、この部分にホール電流が集中する。そうすると、この部分の温度が上昇し例えば６００Ｋ（ケルビン）程度まで到達すると大きなダメージを受ける。
ところが、本発明の実施の形態１に係る半導体素子によれば、ウェル領域１６を構成要素とするＰＮ接合の一部に電界及び電流が集中することを防止できる。本発明の実施の形態１に係る内側ＶＬＤ領域１４は、活性領域１２と接する部分では活性領域１２と同じ深さであり、活性領域１２からウェル領域１６に向かって深さが漸増し、ウェル領域１６と接する部分ではウェル領域１６と同じ深さとなる。またその不純物濃度は活性領域１２側からウェル領域１６側へ向かって漸増する。これにより、ウェル領域１６によって曲率の大きいＰＮ接合が形成されることはなくなるので、ＰＮ接合の一部に電界及び電流が集中する問題を解消できる。
図８は、ＶＣＥ（ｐｅａｋ）時における電流経路を示す図である。ホール電流は矢印で示されている。ＶＣＥ（ｐｅａｋ）のときのホール電流は、ウェル領域へ集中することなく活性領域１２を経由してエミッタ領域２０へ流れる。活性領域１２は広く形成されているので、活性領域１２にホール電流を流すことでホール電流を分散させることができる。よって半導体素子の信頼性を高めることができる。
本発明の実施の形態１に係る半導体素子では、ウェル領域１６と活性領域１２の間に内側ＶＬＤ領域１４を形成することで、ウェル領域１６と活性領域１２が直接接する部分はないので、半導体素子の信頼性を高める効果が高い。なお、比較例と比べると非常に少ないホール電流がウェル領域１６に流れるが、ウェル領域１６は低抵抗な領域であるためホール電流による発熱は少ない。
内側ＶＬＤ領域１４又はウェル領域１６でトレンチゲート２２の端部を覆っているため、トレンチゲート２２の端部は半導体基板１０と接しない。よって、トレンチゲート２２端部の角になった部分の電界が高くなって耐圧が低下することを防止できる。
ところで、内側ＶＬＤ領域１４、ウェル領域１６、及び外側ＶＬＤ領域１８（耐圧保持領域）は１回のイオン注入で形成することが可能である。この場合、内側ＶＬＤ領域１４を設けることによる工程の増加を回避できる。図９は、内側ＶＬＤ領域、ウェル領域、及び外側ＶＬＤ領域を同時に形成するために、これらを１回のイオン注入で形成することを示す断面図と平面図である。図９Ａは断面図であり、図９Ｂは平面図である。
簡単ではあるが内側ＶＬＤ領域１４、ウェル領域１６、及び外側ＶＬＤ領域１８の製造方法について説明する。まず、半導体基板１０の上に酸化膜を設けた後、写真製版技術により平面視でストライプ状の開口を複数有する酸化膜７０を形成する。複数の開口は、ウェル領域１６を形成するための開口７０ａから離れるほど幅及び開口密度が小さくなる。そして、酸化膜７０をマスクとして例えばボロンなどの不純物注入を行う。その後不純物の活性化のための熱処理を施す。こうすると１回のイオン注入及び熱処理で、内側ＶＬＤ領域１４、ウェル領域１６、及び外側ＶＬＤ領域１８（耐圧保持領域）を形成できるので効率的である。この場合、内側ＶＬＤ領域１４は平面視で複数のストライプ状の領域が重なるものとなる。
マスクとして使用する酸化膜に点状開口を形成してもよい。図１０は、複数の点状開口を有する酸化膜を示す断面図と平面図である。図１０Ａは断面図であり、図１０Ｂは平面図である。酸化膜７２は、平面視で複数の点状開口を有している。酸化膜７２をマスクとして半導体基板１０にイオン注入し熱処理を施すことで、平面視で複数の点状の領域が重なる内側ＶＬＤ領域を形成できる。この場合、酸化膜７２の開口の大きさを調整することで内側ＶＬＤ領域及び外側ＶＬＤ領域の不純物濃度を細かく調整できる。なお、ストライプ状の部分と点状の部分を兼ね備えた酸化膜を形成してもよい。
本発明の実施の形態１に係る半導体素子は、エミッタ電極を基準にしてコレクタ電極に正電位が印加された時にウェル領域へホール電流が集中することを抑制するものである。従って、本発明の実施の形態１に係る半導体素子は、上述した大電流遮断時以外にも、高温逆バイアス試験(ＨＴＲＢ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｒｅｖｅｒｓｅ Ｂｉａｓ Ｔｅｓｔ)等の電圧を常時印加する場合においても効果がある。
上述の各領域の導電型は逆転させてもよい。つまり、ｎ型を第１導電型、ｐ型を第２導電型としたが、ｐ型を第１導電型、ｎ型を第２導電型としてもよい。
トレンチゲート２２は、平面視で活性領域１２から内側ＶＬＤ領域１４まで伸びてもよいし、活性領域１２からウェル領域１６まで伸びてもよい。どちらの場合でも、トレンチゲート２２の端部が第１導電型の半導体基板１０と接しないようにすることが好ましい。
外側ＶＬＤ領域１８は、ＶＬＤ構造以外の耐圧保持領域で置き換えることができる。外側ＶＬＤ領域１８にかえて例えばガードリング又はリサーフ構造などの電界緩和領域を形成してもよい。また、半導体素子の最外周には周知のチャネルストッパ領域を形成することが好ましい。
本発明の実施の形態１に係る半導体素子はＩＧＢＴに限定されず、パワーＭＯＳＦＥＴ、プレーナゲート構造を持つ半導体素子、ＬＳＩ、又はダイオードでもよい。なお、これらの変形は、適宜に以下の実施の形態に係る半導体素子にも応用できる。
実施の形態２．
図１１は、本発明の実施の形態２に係る半導体素子の断面図である。本発明の実施の形態２に係る半導体素子はダイオードである。第１導電型の半導体基板２００の下面側に第１導電型のカソード領域２０２が形成されている。半導体基板２００の上面側にアノード領域として機能する第２導電型の活性領域２０４が形成されている。
半導体基板２００の上面側には、平面視で活性領域２０４を囲むように、活性領域２０４よりも深いウェル領域２０６が形成されている。ウェル領域２０６は低抵抗で発熱を抑制するために効果的であるので、活性領域２０４よりも深く形成している。そして、ウェル領域２０６と活性領域２０４は内側ＶＬＤ領域２０８で接続されている。内側ＶＬＤ領域２０８の深さは実施の形態１と同様である。ウェル領域２０６の外側には外側ＶＬＤ領域２１０が形成されている。
このように、活性領域２０４とウェル領域２０６の間に内側ＶＬＤ領域２０８を形成することで、実施の形態１と同様の効果を有するダイオードを製造することができる。
実施の形態３．
本発明の実施の形態３に係る半導体素子は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図１２Ａは、本発明の実施の形態３に係る半導体素子の平面図である。本発明の実施の形態３に係る半導体素子は、内側ＶＬＤ領域１４Ａを部分的に形成した点において実施の形態１と異なっている。
半導体基板１０の上面側に形成されたウェル領域１６は平面視で複数の凸部１６Ａを有している。凸部１６Ａとは、ウェル領域１６のうち平面視で活性領域１２の方に突き出た部分である。ウェル領域１６は、凸部１６Ａ以外の部分で活性領域１２に接している。そして、凸部１６Ａと活性領域１２に接するように第２導電型の内側ＶＬＤ領域１４Ａが形成されている。つまり、凸部１６Ａと活性領域１２は内側ＶＬＤ領域１４Ａを介して接続されている。図１２Ｂは、図１２Ａの破線で囲まれた領域Ｐ２の拡大平面図である。
内側ＶＬＤ領域１４Ａは、活性領域１２と接する部分では活性領域１２と同じ深さであり、活性領域１２から凸部１６Ａに向かって深さが漸増し、凸部１６Ａと接する部分では凸部１６Ａと同じ深さとなる。
ウェル領域１６のなかで最も曲率が大きくなるのは凸部１６Ａである。そこで、凸部１６Ａに接するように内側ＶＬＤ領域１４Ａを設けることで凸部１６Ａに電界が集中し電流が局所的に流れ込むことを防止できる。
１０ 半導体基板、 １２ 活性領域、 １４,１４Ａ 内側ＶＬＤ領域、 １４ａ 第２導電型層、 １６ ウェル領域、 １６ａ 第１ウェル領域、 １６ｂ 第２ウェル領域、 １６ｃ 第３ウェル領域、 １６Ａ 凸部、 １８ 外側ＶＬＤ領域、 ２０ エミッタ領域、 ２２ トレンチゲート、 ４０ バッファ領域、 ４２ コレクタ領域、 ４４ コレクタ電極、 ７０,７２ 酸化膜、 ７０ａ 開口、 １００ ウェル領域、 ２００ 半導体基板、 ２０２ カソード領域、 ２０４ 活性領域、 ２０６ ウェル領域、 ２０８ 内側ＶＬＤ領域、 ２１０ 外側ＶＬＤ領域

Claims (5)

  1. 第１導電型の半導体基板と、
    前記半導体基板の上面側に形成された第２導電型の活性領域と、
    前記半導体基板の上面側に平面視で前記活性領域と接するように形成された第２導電型の内側ＶＬＤ領域と、
    前記半導体基板の上面側に平面視で前記内側ＶＬＤ領域の前記活性領域と接する部分と反対側の部分と接するように形成された第２導電型のウェル領域と、を備え、
    前記ウェル領域は前記活性領域よりも深く形成され、
    前記内側ＶＬＤ領域は、前記活性領域と接する部分では前記活性領域と同じ深さであり、前記活性領域から前記ウェル領域に向かって深さが漸増し、前記ウェル領域と接する部分では前記ウェル領域と同じ深さとなることを特徴とする半導体素子。
  2. 前記活性領域の一部に前記活性領域より浅く形成された第１導電型のエミッタ領域と、
    平面視で前記活性領域から前記内側ＶＬＤ領域又は前記ウェル領域まで伸び、前記活性領域よりも深くかつ前記ウェル領域よりも浅く形成されたトレンチゲートと、
    前記半導体基板の下面側に形成された第２導電型のコレクタ領域と、を備え、
    前記活性領域はベース領域であり、
    前記トレンチゲートの端部は、前記内側ＶＬＤ領域又は前記ウェル領域に覆われることで、前記半導体基板と接しないことを特徴とする請求項１に記載の半導体素子。
  3. 前記半導体基板の下面側に形成された第１導電型のカソード領域を備え、
    前記活性領域はアノード領域であり、
    ダイオードを構成する請求項１に記載の半導体素子。
  4. 前記内側ＶＬＤ領域は、平面視で複数の点状の領域が重なるもの、又は平面視で複数のストライプ状の領域が重なるものであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
  5. 第１導電型の半導体基板と、
    前記半導体基板の上面側に形成された第２導電型の活性領域と、
    平面視で角部を有し、前記半導体基板の上面側に前記角部以外の部分で前記活性領域に接するように形成された第２導電型のウェル領域と、
    前記半導体基板の上面側に、平面視で前記角部と前記活性領域に接するように形成された第２導電型の内側ＶＬＤ領域と、を備え、
    前記ウェル領域は前記活性領域よりも深く形成され、
    前記内側ＶＬＤ領域は、前記活性領域と接する部分では前記活性領域と同じ深さであり、前記活性領域から前記角部に向かって深さが漸増し、前記角部と接する部分では前記角部と同じ深さとなることを特徴とする半導体素子。
JP2013079847A 2013-04-05 2013-04-05 半導体素子 Active JP6020317B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013079847A JP6020317B2 (ja) 2013-04-05 2013-04-05 半導体素子
US14/150,477 US9105486B2 (en) 2013-04-05 2014-01-08 Semiconductor device
DE102014202652.0A DE102014202652B4 (de) 2013-04-05 2014-02-13 Halbleitervorrichtung
KR1020140039113A KR101534104B1 (ko) 2013-04-05 2014-04-02 반도체 소자
CN201410136784.0A CN104103676B (zh) 2013-04-05 2014-04-04 半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013079847A JP6020317B2 (ja) 2013-04-05 2013-04-05 半導体素子

Publications (2)

Publication Number Publication Date
JP2014204007A JP2014204007A (ja) 2014-10-27
JP6020317B2 true JP6020317B2 (ja) 2016-11-02

Family

ID=51567701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013079847A Active JP6020317B2 (ja) 2013-04-05 2013-04-05 半導体素子

Country Status (5)

Country Link
US (1) US9105486B2 (ja)
JP (1) JP6020317B2 (ja)
KR (1) KR101534104B1 (ja)
CN (1) CN104103676B (ja)
DE (1) DE102014202652B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP7051641B2 (ja) * 2018-08-24 2022-04-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
EP0310836A3 (de) 1987-10-08 1989-06-14 Siemens Aktiengesellschaft Halbleiterbauelement mit einem planaren pn-Übergang
EP0360036B1 (de) 1988-09-20 1994-06-01 Siemens Aktiengesellschaft Planarer pn-Übergang hoher Spannungsfestigkeit
JPH07105485B2 (ja) 1988-11-22 1995-11-13 三菱電機株式会社 半導体装置及びその製造方法
JPH07273325A (ja) 1994-03-31 1995-10-20 Fuji Electric Co Ltd プレーナ型半導体素子およびその製造方法
US6215168B1 (en) * 1999-07-21 2001-04-10 Intersil Corporation Doubly graded junction termination extension for edge passivation of semiconductor devices
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
DE10316222B3 (de) * 2003-04-09 2005-01-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
JP4794545B2 (ja) * 2005-01-31 2011-10-19 新電元工業株式会社 半導体装置
DE102005004355B4 (de) * 2005-01-31 2008-12-18 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung
JP4704283B2 (ja) * 2005-06-28 2011-06-15 住友化学株式会社 過酸化物分解触媒
JP2007096006A (ja) * 2005-09-29 2007-04-12 Nippon Inter Electronics Corp ガードリングの製造方法および半導体装置
JP4356764B2 (ja) * 2007-04-18 2009-11-04 株式会社デンソー 炭化珪素半導体装置
JP5092610B2 (ja) * 2007-08-01 2012-12-05 トヨタ自動車株式会社 半導体装置
US7951676B2 (en) * 2008-08-29 2011-05-31 Infineon Technologies Ag Semiconductor device and method for the production of a semiconductor device
JP2010186893A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 半導体装置
JP5517688B2 (ja) 2010-03-24 2014-06-11 三菱電機株式会社 半導体装置
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5656608B2 (ja) * 2010-12-17 2015-01-21 三菱電機株式会社 半導体装置
JP5928771B2 (ja) 2011-10-03 2016-06-01 オリンパス株式会社 基板検査装置および基板検査方法

Also Published As

Publication number Publication date
JP2014204007A (ja) 2014-10-27
CN104103676A (zh) 2014-10-15
KR101534104B1 (ko) 2015-07-06
CN104103676B (zh) 2017-05-17
DE102014202652A1 (de) 2014-10-09
US20140299917A1 (en) 2014-10-09
KR20140121348A (ko) 2014-10-15
DE102014202652B4 (de) 2018-10-11
US9105486B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
JP6676988B2 (ja) 半導体装置
JP5634318B2 (ja) 半導体装置
JP5103830B2 (ja) 絶縁ゲート型半導体装置
JP6144510B2 (ja) 半導体装置の製造方法
JP5286706B2 (ja) 電力用半導体装置とその製造方法
JP5865618B2 (ja) 半導体装置
JP2012043890A (ja) 半導体装置
JP6139312B2 (ja) 半導体装置
JP2014053409A (ja) Ｍｏｓ型半導体装置
JP4910894B2 (ja) 半導体装置の製造方法および半導体装置
JP7241656B2 (ja) 半導体装置及びその製造方法
EP2517249A1 (en) Power semiconductor device
US9153678B2 (en) Power semiconductor device and method of manufacturing the same
JP2014112625A (ja) 電力半導体素子およびその製造方法
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
US7602025B2 (en) High voltage semiconductor device and method of manufacture thereof
JP6020317B2 (ja) 半導体素子
JP2018078230A (ja) 電力用半導体装置およびその製造方法
JP6804379B2 (ja) 半導体装置
JP6843952B2 (ja) 半導体装置の製造方法
KR102392277B1 (ko) 전력 반도체 소자
JP7131632B2 (ja) 半導体装置
JP6038737B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP2013069801A (ja) 半導体装置
KR20150056433A (ko) 전력 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160919

R150 Certificate of patent or registration of utility model

Ref document number: 6020317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250