JP6252303B2 - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP6252303B2 JP6252303B2 JP2014069764A JP2014069764A JP6252303B2 JP 6252303 B2 JP6252303 B2 JP 6252303B2 JP 2014069764 A JP2014069764 A JP 2014069764A JP 2014069764 A JP2014069764 A JP 2014069764A JP 6252303 B2 JP6252303 B2 JP 6252303B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- tad
- delay
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 238000005070 sampling Methods 0.000 claims description 15
- 230000004087 circulation Effects 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
- H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
- H03M1/62—Non-linear conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
[全体構成]
図1に示すように、A/D変換装置1は、タイミング生成部2と、A/D変換部3と、マージ部4とを備える。
[A/D変換器]
A/D変換部3を構成するTADiは、入力端子Vin、出力端子Do、起動端子PA、サンプリング端子PB、リセット端子CRを備えている。TADiの入力端子Vinには、A/D変換の対象となる入力電圧Vsigが入力され、出力端子DoからはDTiが出力される。また、TADiの起動端子PAおよびリセット端子CRには、タイミング信号CKiが入力され、サンプリング端子PBには、CKi+1が入力されるように接続されている。但し、TADmのサンプリング端子PBにはタイミング信号CK1が入力される。
パルス遅延回路11は、入力端子Vinへの印加電圧に応じた遅延時間でパルス信号を遅延させる複数の遅延ユニットを縦続接続しリング状に連結した、いわゆるリングディレイライン(RDL)によって構成されている。なお、遅延ユニットは、初段が否定論理積回路NANDによって構成され、それ以外はインバータINVによって構成されている。否定論理積回路の一方の入力端は起動端子PAに接続され、他方の入力は最終段のインバータINVの出力端に接続されている。つまり、パルス遅延回路11は、起動端子PAに印加されるタイミング信号CKiの立ち上がりエッジでパルス信号の伝送を開始し、タイミング信号CKiがハイレベル(アクティブレベル)である間動作し、ロウレベル(非アクティブレベル)になると動作を停止する。
パルスセレクタ14は、ラッチ回路13と同様に、サンプリング端子PBに印加されるタイミング信号CKiの立ち上がりエッジで、パルス遅延回路11を構成する各遅延ユニットの出力を取り込み、その出力レベルからパルス遅延回路11内におけるパルス信号の周回位置を特定し、その位置を表す信号を発生する。
そして、TADiは、ラッチ回路13の出力を上位ビット,エンコーダ15の出力を下位ビットとするDTiを、出力端子Doから出力する。
このように構成されたA/D変換装置1の動作を、m=4の場合について説明する。
図3に示すように、タイミング生成部2は、1/4周期ずつ位相がずれたタイミング信号CK1〜CK4を生成する。
[効果]
以上説明したように、A/D変換装置1によれば、1回のA/D変換を実行する毎にTADiのパルス遅延回路11および周回数カウンタ12がリセットされ、減算器を使用することなく構成することができるため、動作速度が減算器によって制限されることなく、TADiでのDTiの生成速度のm倍のデータを生成することができる。また、TADiにおいて、パルス信号が通過した遅延ユニットの通過段数をカウントする期間は、CKiの立ち上がりエッジからCKi+1の立ち上がりエッジまでの期間であり、タイミング信号CKiの周期の1/mとなるため、カウント期間がタイミング信号CKiの周期と一致してしまう従来の高速化手法と比較して、より高周波の信号成分をA/D変換データDTに反映させることができる。
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
Claims (3)
- 入力電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段縦続接続してなるパルス遅延回路(11)を用いて、起動信号が非アクティブレベルからアクティブレベルに変化してからサンプリング信号が入力されるまでの間に、前記パルス信号が通過した遅延ユニットの段数を表すA/D変換値を生成するm個のA/D変換器(3:TAD1〜TADm)を備え、
同一の周期を有し且つ1/m周期ずつ位相が異なるm個のタイミング信号をCK1〜CKmで表し、m個の前記A/D変換器をTAD1〜TADmで表すものとして、前記TADi(i=1,2,…m)は、前記CKiを前記起動信号とし、CKi+1(但し、CKm+1=CK1とする)を前記サンプリング信号として動作することを特徴とするA/D変換装置。 - 前記A/D変換器は、
前記遅延ユニットをリング状に接続することでリングディレイラインとして構成され、前記起動信号がアクティブレベルである間、パルス信号を周回させるパルス遅延回路(11)と、
前記起動信号が非アクティブレベルの時にリセットされ、該起動信号がアクティブレベルである間、前記パルス遅延回路での前記パルス信号の周回数をカウントする周回数カウンタ(12)と、
前記サンプリング信号のタイミングで得られる、前記パルス遅延回路内でのパルス信号の位置と前記周回数カウンタのカウント値から、A/D変換値を生成する符号化部(13,14,15)と、
を備えることを特徴とする請求項1に記載のA/D変換装置。 - 前記CK1〜CKmの1周期の間に、前記TAD1〜TADmの出力を1回ずつ順番に選択して出力するマージ部(4)を備えることを特徴とする請求項1または請求項2に記載のA/D変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014069764A JP6252303B2 (ja) | 2014-03-28 | 2014-03-28 | A/d変換装置 |
US14/669,052 US9246507B2 (en) | 2014-03-28 | 2015-03-26 | Analogue to digital conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014069764A JP6252303B2 (ja) | 2014-03-28 | 2014-03-28 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015192397A JP2015192397A (ja) | 2015-11-02 |
JP6252303B2 true JP6252303B2 (ja) | 2017-12-27 |
Family
ID=54191782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014069764A Active JP6252303B2 (ja) | 2014-03-28 | 2014-03-28 | A/d変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9246507B2 (ja) |
JP (1) | JP6252303B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160123708A (ko) * | 2015-04-17 | 2016-10-26 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
JP6707039B2 (ja) * | 2017-02-01 | 2020-06-10 | 株式会社豊田中央研究所 | 変換回路 |
CN115085733A (zh) * | 2021-03-11 | 2022-09-20 | 雅特力科技(重庆)有限公司 | 具备暂停转换功能的模数转换器装置以及其操作方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3064644B2 (ja) * | 1992-03-16 | 2000-07-12 | 株式会社デンソー | A/d変換回路 |
JP2003273735A (ja) * | 2002-03-12 | 2003-09-26 | Denso Corp | A/d変換方法及び装置 |
JP3956847B2 (ja) * | 2002-04-24 | 2007-08-08 | 株式会社デンソー | A/d変換方法及び装置 |
JP3752237B2 (ja) * | 2003-04-25 | 2006-03-08 | アンリツ株式会社 | A/d変換装置 |
JP4650242B2 (ja) * | 2005-11-30 | 2011-03-16 | 株式会社デンソー | A/d変換回路 |
CN102379086B (zh) * | 2009-04-09 | 2014-08-13 | 奥林巴斯株式会社 | A/d转换装置 |
WO2011071142A1 (ja) * | 2009-12-11 | 2011-06-16 | 日本電気株式会社 | A/d変換装置とその補正制御方法 |
JP2012100161A (ja) * | 2010-11-04 | 2012-05-24 | Olympus Corp | A/d変換装置 |
-
2014
- 2014-03-28 JP JP2014069764A patent/JP6252303B2/ja active Active
-
2015
- 2015-03-26 US US14/669,052 patent/US9246507B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015192397A (ja) | 2015-11-02 |
US20150280726A1 (en) | 2015-10-01 |
US9246507B2 (en) | 2016-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4650242B2 (ja) | A/d変換回路 | |
JP4451355B2 (ja) | グリッチを誘発しないクロックスイッチング回路 | |
JP2006311284A (ja) | A/d変換装置 | |
JPWO2013122221A1 (ja) | 積分型ad変換装置およびcmosイメージセンサ | |
JP2011071995A5 (ja) | カウンタ回路 | |
JP6252303B2 (ja) | A/d変換装置 | |
CN104935345B (zh) | 时间数字转换器***和方法 | |
WO2011047861A1 (en) | Ring oscillator, time-digital converter circuit and relating method of time-digital measure | |
TWI532323B (zh) | 數位脈波寬度產生器及其產生方法 | |
JP6423270B2 (ja) | 乱数生成装置及び乱数生成方法 | |
JP6299516B2 (ja) | 時間計測回路 | |
CN102017424B (zh) | A/d转换电路 | |
KR102021516B1 (ko) | 링 주파수 분할기 | |
JP6379032B2 (ja) | 乱数生成装置及び乱数生成方法 | |
JP6564378B2 (ja) | アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 | |
JP2019068366A (ja) | A/d変換回路 | |
JP2018182561A (ja) | 数値化装置 | |
Solov’ev | Implementation of finite-state machines based on programmable logic ICs with the help of the merged model of Mealy and Moore machines | |
US7932761B1 (en) | Fine tuned pulse width modulation | |
JP2015167278A (ja) | A/d変換装置の出力切替方法及びa/d変換装置 | |
CN109412598B (zh) | 一种逐次逼近式模数转换装置 | |
JP7119982B2 (ja) | A/d変換回路 | |
JP2018137705A (ja) | Ad変換装置 | |
JPH04295280A (ja) | Pwm信号演算回路 | |
JP2017079364A (ja) | Pwm信号生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171113 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6252303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |