JP6249933B2 - 半導体素子、半導体装置および半導体素子の製造方法 - Google Patents

Description

本発明は、半導体素子、半導体装置および半導体素子の製造方法に関し、特にはんだにより接合される電極構造を有する半導体素子、半導体装置および半導体素子の製造方法に関する。

従来の半導体素子上には、リードフレームと接合されるための電極構造が形成されており、当該電極とリードフレームとは一般にはんだにより接合される。

上記電極構造としては、半導体層上に形成されており、かつ端部がポリイミド等の保護膜により保護されているアルミニウム（Ａｌ）電極上に、無電解めっき液を用いてニッケル（Ｎｉ）膜、および金（Ａｕ）膜の積層膜が形成された構造が広く知られている。この場合、Ａｌ電極上に開口部を有する保護膜上にも上記積層膜が成長されるが、Ｎｉ膜を形成した後Ａｕ膜を形成する際に、電極構造に係る各材料（Ａｌ、Ｎｉ、ポリイミド等）の間での熱膨張係数の差異により、Ａｌ電極上に設けられたＮｉ膜と保護膜との界面に隙間が形成されるという問題があった。

具体的には、Ｎｉ膜のめっき成膜後であってＡｕ膜のめっき成膜前に実施される水洗工程において、水洗に用いる水の温度（たとえば２３℃）がＮｉめっき浴の温度（たとえば８０℃以上８５℃以下）よりも低いために上記電極構造に係る各材料が冷却される。この結果、これらの材料間での熱膨張係数の差異から上記隙間が形成されると考えられる。この場合、一旦隙間が形成されてしまうと上記界面は粗さを有しているため、Ｎｉめっき浴とほぼ同じ温度の金めっき浴に浸漬させたとしても、凹凸部が引っかかり元のように密着した状態には戻らない。また、Ａｕめっき完了後にウエハが室温に戻ったときにも同様の現象が生じて、Ｎｉめっき中のようにポリイミドと密着した状態ではなくなる。

特開平１０−１２５６８２号公報には、上記問題に対して、Ｎｉ膜のめっき成膜後であってＡｕ膜のめっき成膜前に実施される水洗工程に用いる水の温度をＮｉめっき浴の温度と同等程度とすることでＮｉ膜と保護膜との界面に隙間が生じることを抑制する、半導体素子の電極形成方法が記載されている。

また、半導体素子の裏面から表面の周縁に延びる補強材を半導体素子に装着させて、めっきにより積層膜を形成することにより、半導体素子に温度変動が加えられても半導体素子の変形を抑制することができ、Ｎｉ膜と保護膜との界面に隙間が生じることを抑制することができる半導体素子の電極形成方法が記載されている。

特開平１０−１２５６８２号公報

しかしながら、水洗工程に用いる水温をＮｉめっき浴の温度と同等程度とした場合であっても、上記電極構造を有する半導体素子は、めっき浴から大気中に取り出されて水洗される際の温度変動によっても、Ｎｉ膜と保護膜との界面に隙間が生じ得る。これは、当該
半導体素子においては、Ｎｉ膜と保護膜とは分子間力により密着している状態にあるため、小さな力が加えられただけでも密着状態が乱されてしまうためである。

また、一旦Ｎｉ膜と保護膜との界面に剥離が生じて隙間が形成されると、当該半導体素子をＮｉメッキ液と同じ温度のＡｕメッキ液に浸漬しても、該剥離面は粗さを有しているためＮｉ膜と保護膜との間で引っ掛かりが生じて元の密着状態を回復することはできない。

また、上記半導体素子の変形を抑制するための補強材により半導体素子を拘束した場合であっても、上記電極構造、すなわちめっき膜や保護膜等については拘束できない。そのため、これらの変位を十分に抑制することができず、電極構造を構成する材料の熱膨張係数の差異によってＮｉ膜や保護膜が収縮してＮｉ膜と保護膜との界面に隙間が生じることを十分に抑制することは困難である。

この場合、上記電極構造においてその後に成膜する材料（たとえばＡｕめっきやはんだ）がＡｌ電極上に形成された上記隙間に侵入するため、Ｎｉ膜が自身の膜応力によりＡｌ電極から剥離したり、実使用時の温度履歴によりＡｌ電極にクラックが進展し、素子破壊が引き起こされるという問題があった。そのため、上述のような従来の電極形成方法を採用した場合にも高い信頼性を有する半導体素子を提供することは困難であった。

本発明は上記のような課題を解決するためになされたものである。本発明の主たる目的は、アルミニウム（Ａｌ）電極上に、ニッケル（Ｎｉ）膜と保護膜との界面が形成されている電極構造を有しながらも、信頼性の高い半導体素子、半導体装置およびその半導体素子の製造方法を提供することにある。

本発明に係る半導体素子は、第１の主面を有する半導体基板と、前記第１の主面上に形成されている電極と、前記電極の表面上に形成されているはんだ流出防止層と、前記はんだ流出防止層の表面上において開口部を有し、前記電極の少なくとも端部を覆うように形成されている保護膜と、前記開口部において前記はんだ流出防止層上に形成されているフロントメタル膜とを備える。

本発明に依れば、信頼性の高い半導体素子および半導体装置を提供することができる。

実施の形態１に係る半導体装置を説明するための断面図である。 図１に示す領域ＩＩの部分拡大図である。 図２に示す領域ＩＩＩの部分拡大図である。 実施の形態１に係る半導体素子の製造方法のフローチャートである。 実施の形態１に係る半導体素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体装置の変形例を説明するための断面図である。 図６に示す領域ＶＩＩの部分拡大図である。 実施の形態２に係る半導体素子を説明するための断面図である。 図８に示す領域ＩＸの部分拡大図である。 実施の形態２に係る半導体素子の製造方法を説明するための断面図である。

以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。

（実施の形態１）
図１〜図３を参照して、実施の形態１に係る半導体素子１０について説明する。図１は半導体装置１００における半導体素子１０のはんだ接合部を説明するための断面図である。図２は図１の部分拡大図であり、図３は図２の部分拡大図である。実施の形態１に係る半導体素子１０および半導体装置１００について説明する。半導体素子１０は、半導体基板１（第１の層）上に任意のデバイス構造が形成された半導体素子である（デバイス構造については図示していない）。半導体素子１０において、半導体基板１の第１の主面１Ａ上には電極２、はんだ流出防止層３、キャップ層４、保護膜５、フロントメタル膜６、および酸化防止膜７を含む電極構造が形成されている。半導体装置１００は、半導体素子１０を備えている。半導体装置１００において半導体素子１０は、外部と熱的に接続されている熱拡散板２０と、外部と電気的に接続されているリードフレーム３０との間に挟まれるように配置されている。半導体装置１００は、半導体素子１０の電極２がリードフレーム３０とはんだ４０等を介して接合されているとともに、第２の主面１Ｂがはんだ４０を介して熱拡散板２０と接合されている。

半導体基板１はリードフレーム３０と対向する第１の主面１Ａと、第１の主面１Ａと反対側に位置して熱拡散板２０と対向する第２の主面１Ｂとを有している。第１の主面１Ａには電極２が形成されており、電極２はリードフレーム３０とはんだ４０等を介して接合されている。第２の主面１Ｂははんだ４０を介して熱拡散板２０と接合されている。半導体基板１を構成する材料は、任意の半導体材料とすることができ、たとえば炭化珪素（ＳｉＣ）である。

半導体基板１の第２の主面１Ｂには、熱拡散板２０とはんだ接合するためのメタル膜（図示しない）が形成されている。第２の主面１Ｂは、たとえば第１の主面１Ａ上に保護膜５が形成された後に、半導体基板１の第１の主面１Ａに反対側に位置する面が研削、研磨、エッチング等され、表出された面である。上記メタル膜は、第２の主面１Ｂ上に形成されている。第１の主面１Ａと第２の主面１Ｂとの間の半導体基板１の厚みは、たとえば０．３ｍｍである。また、上記メタル膜は、たとえばオーミックコンタクト層としてのニッケルシリサイド（ＮｉＳｉ）膜と、該ＮｉＳｉ膜上に形成されたチタン（Ｔｉ）／Ｎｉ／金（Ａｕ）の積層膜とからなる。ＮｉＳｉ膜は、たとえばまずＮｉ膜がスパッタ法により形成され、その後アニール処理が施されることでＮｉＳｉ膜となり半導体基板１とオーミックコンタクトする。該Ｎｉ膜の膜厚は、たとえば０．１μｍ以上２．０μｍ以下である。Ｔｉ／Ｎｉ／Ａｕの積層膜は、たとえばスパッタ法により形成される。なお、上記メタル膜は、めっき法により形成されてもよい。また、上記メタル膜は、後述する第１の主面１Ａ上に形成されるフロントメタル膜６などと同時に形成されてもよい。

電極２は、半導体基板１の第１の主面１Ａ上において部分的に形成されており、第１の主面１Ａ上において端部を有している。電極２を構成する材料は、任意の導電材料とすることができ、たとえば純アルミニウム（Ａｌ）である。他に、電極２を構成する材料は、珪素（Ｓｉ）や銅（Ｃｕ）を含むＡｌ合金、Ｃｕやニッケル（Ｎｉ）を主成分とする合金であってもよい。電極２の膜厚は、たとえば２．０μｍ以上６．０μｍ以下であり、第１の主面１Ａ上において一定である。

はんだ流出防止層３は、電極２の表面上において部分的に形成されており、当該表面上において側縁部を有している。はんだ流出防止層３の当該側縁部は、はんだ流出防止層３の中心（電極２の中央部、あるいは後述する保護膜５の開口部５Ａの中心、以下単に中心という）から離れていくにしたがって膜厚が徐々に減少するように形成されている。言い換えると、はんだ流出防止層３の当該側縁部において、電極２と接する面と反対側に位置する面（上面）は、第１の主面１Ａに対して鋭角を成すように傾斜している傾斜面である。はんだ流出防止層３において当該側縁部よりも内側に位置する内周部は、膜厚が一定に設けられている。

はんだ流出防止層３を構成する材料は、電極２とはんだとの接触を防止することができる限りにおいて、任意の導電材料とすることができる。はんだ流出防止層３は、たとえばＴｉ膜３ａとＮｉ膜３ｂの積層膜として構成されている。この場合、Ｔｉ膜３ａが電極２の表面と接するように形成されており、Ｎｉ膜３ｂがＴｉ膜３ａ上に形成されている。この場合、Ｔｉ膜３ａおよびＮｉ膜３ｂは、いずれも側縁部において、中心から離れていくにしたがって膜厚が徐々に減少するように形成されている。はんだ流出防止層３の内周部におけるＴｉ膜３ａの膜厚は、たとえば０．００２μｍ以上０．５μｍ以下であり、Ｎｉ膜３ｂの膜厚はたとえば０．１μｍ以上５μｍ以下である。Ｔｉ膜３ａは、電極２とはんだ流出防止層３との高い密着性を実現するための中間膜である。はんだ流出防止層３の上層膜であるＮｉ膜３ｂは、フロントメタル膜６とリードフレーム３０とがはんだ４０により接合される際における電極２の保護材料として機能するとともに、はんだとの接合材料として機能する限りにおいて、Ｎｉ以外の材料で構成されていてもよい。また、はんだ流出防止層３の上層膜であるＮｉ膜３ｂは、フロントメタル膜６の膜厚が十分厚ければ、はんだとの接合材料として機能を必ずしも必要としない。

はんだ流出防止層３は、当該側縁部および当該側縁部の近傍に位置する内周部の一部が後述するキャップ層４と接触している。また、はんだ流出防止層３は、上記キャップ層４と接触している部分以外が後述する保護膜５の開口部５Ａ内においてフロントメタル膜６と接触している。はんだ流出防止層３は上記キャップ層４と接触している。言い換えると、はんだ流出防止層３において、フロントメタル膜６と接合する部分の端部ａ（図３参照）とはんだ流出防止層３の最外周部ｂ（図３参照）とが、第１の主面１Ａに対して垂直な方向において重ならないように形成されている。

キャップ層４は、少なくともはんだ流出防止層３の上記側縁部上に形成されている。キャップ層４は、たとえばはんだ流出防止層３の上記側縁部における上記傾斜面上に形成されているとともに、はんだ流出防止層３の上記内周部における第１の主面１Ａに平行な面上の一部に形成されている。異なる観点から言えば、キャップ層４は、はんだ流出防止層３の内周部上において開口部を有している。第１の主面１Ａに沿った方向におけるキャップ層４の外周部は、はんだ流出防止層３の側縁部と重なるように形成されている。キャップ層４の内周端部は、はんだ流出防止層３の内周部上に設けられており、保護膜５の開口部５Ａに連なる領域に形成されている。

キャップ層４は、当該外周部上において、はんだ流出防止層３の中心から離れていくにしたがって膜厚が徐々に減少するように形成されている。キャップ層４において、はんだ流出防止層３と接する面と反対側に位置する面（上面）は、後述する保護膜５の端面における第２接触面５０Ｂと接している。キャップ層４の内周端部は、後述するフロントメタル膜６と接触している。

保護膜５は、電極２の端部（第１の主面１Ａと交差する電極２の端面および当該端面から一定距離だけ電極２の中央部側に位置する部分）、およびはんだ流出防止層３の側縁部およびキャップ層４の上記外周部を覆うように形成されている。保護膜５は、たとえば電極２の中央部上であって、はんだ流出防止層３の内周部上において開口部５Ａを有している。

保護膜５の開口部５Ａの端部を成す側壁５Ｅは、電極２、はんだ流出防止層３、およびキャップ層４上に形成されており、フロントメタル膜６に面している。側壁５Ｅは、たとえば保護膜５の開口部５Ａの中心に近づくにつれて第１の主面１Ａに対する高さが低くなるようなテーパー状に設けられている。

保護膜５は、その開口部５Ａに連なる領域（言い換えると、側壁５Ｅに連なる領域）において、側壁５Ｅと電極２との間に形成されており、保護膜５とフロントメタル膜６との界面と保護膜５と電極２との界面との間にあって、これらを接続している接続面５０を有している。言い換えると、接続面５０は、保護膜５とフロントメタル膜６との界面を形成する側壁５Ｅと連なるように形成されている。実施の形態１における接続面５０は、キャップ層４（あるいは後述するキャップ層４がサイドエッチングされた領域におけるフロントメタル膜６）と接続されており、たとえば第１接触面５０Ａと第２接触面５０Ｂとを有している。

第１接触面５０Ａは、ほぼ第１の主面１Ａに沿った方向に延びるように形成されている。具体的には、第１接触面５０Ａは、キャップ層４において第１の主面１Ａに沿った方向に延びる面と接続されており、側壁５Ｅに連なって形成されている。保護膜５において第１接触面５０Ａと側壁５Ｅとの成す角度は、直角あるいは鈍角であってもよいが、好ましくは鋭角である。第１接触面５０Ａの幅（第１の主面１Ａに沿った方向であって保護膜５の開口部５Ａの周方向に垂直な方向における幅）は、たとえば１μｍ以上あればよく、保護膜５を形成する際の写真製版時に用いられるマスクの位置合わせ精度に応じてたとえば１０μｍ程度とすればよい。なお、この幅を２００μｍ等に広げると、保護膜５の端面においてフロントメタル膜６から電極２へ至る部分の距離を長くすることができるために電極２へのはんだ流出を確実に防止する観点からは有効性が増すが、保護膜５の開口部の面積は小さくなるために半導体素子１０から電極２を介した半導体素子１０の外部への伝熱性が低下する。この傾向は、第１接触面５０Ａの幅が広く、かつ保護膜５の開口部の面積が小さい場合に顕著に表れる。そのため、第１接触面５０Ａの幅は、デバイス特性を維持するという観点からデバイス設計により最適な値に設定する必要があり、たとえば５０μｍ以下に設定される。第１接触面５０Ａの幅を５０μｍとすれば、保護膜５の開口部が３ｍｍ平方と比較的小さい場合であっても、電極２の熱伝導率が面積に比例すると仮定したときの伝熱性の低下率は３％程度に留めることができる。

第２接触面５０Ｂは、第１の主面１Ａに対して交差する方向に延びるように形成されている。具体的には、第２接触面５０Ｂは、キャップ層４において第１の主面１Ａに対して交差する方向に延びる面と接続されており、第１接触面５０Ａに連なって形成されている。第１の主面１Ａに対する第２接触面５０Ｂの傾斜角は、直角あるいは鈍角であってもよいが、好ましくは鋭角である。

保護膜５は、一般的な半導体素子において保護膜として用いられている任意の保護膜により構成されていればよく、たとえばポリイミド膜として構成されていてもよいし、無機膜の積層構造として構成されていてもよい。また、感光性を有している材料で構成されていてもよいし、有していない材料で構成されていてもよい。保護膜５の膜厚は、はんだ流出防止層３上に位置する領域においてたとえば６μｍである。また、はんだ流出防止層３が形成されていない電極２上に位置する領域における保護膜５の膜厚は、たとえば７μｍであるが、はんだ流出防止層３上に位置する領域と同じ厚みでもよいし、薄くてもよい。

フロントメタル膜６は、保護膜５の開口部５Ａ内に形成されており、当該開口部５Ａ内において少なくともはんだ流出防止層３およびキャップ層４と接触している。

保護膜５とフロントメタル膜６との界面は側壁５Ｅ上に形成されている。当該界面において保護膜５とフロントメタル膜６とは接触していてもよいし、剥離していてもよい（隙間を有していてもよい）。つまり、本明細書において、保護膜５およびフロントメタル膜６の２つの固相の界面は、２つの固相が接触している面だけでなく、２つの固相が液相や気相を介して接続されている面も含むものとする。フロントメタル膜６を構成する材料はたとえばＮｉであり、フロントメタル膜６はたとえばめっき法により成膜されている。フロントメタル膜６の膜厚は、電極２上に形成されている保護膜５の膜厚よりも薄く、たとえば３μｍ以上５μｍ以下である。

フロントメタル膜６の表面上には、酸化防止膜７が形成されている。酸化防止膜７を構成する材料は、たとえばＡｕである。酸化防止膜７の膜厚は、たとえば１０ｎｍ以上１００ｎｍ以下である。

次に、図４および図５を参照して、実施の形態１に係る半導体素子の製造方法について説明する。図５は、実施の形態１に係る半導体素子の製造方法を説明するための断面図である。

はじめに、半導体基板１を準備する（工程（Ｓ１０））。半導体基板１は、第１の主面１Ａを有し、第１の主面１Ａ上に電極２が形成されている。たとえば、スパッタリング法を用いて半導体基板１の第１の主面１Ａの全面に電極２を構成する材料（たとえばＡｌを含む金属材料）を成膜する。次に、写真製版によりレジストマスク（図示しない）を形成し、該レジストマスクから露出している領域に成膜されている金属材料（電極２）をエッチングする。これにより、半導体基板１の第１の主面１Ａ上に電極２が形成される。電極２のエッチングはたとえば混酸（リン酸、酢酸、硝酸）を用いたウエットエッチングにより実施される。レジストマスクは、エッチング終了後、有機溶剤などにより除去する。

次に、はんだ流出防止層３とキャップ層４とを積層するように形成する（工程（Ｓ２０））。はんだ流出防止層３およびキャップ層４は、たとえばステンレス（ＳＵＳ）製ステンシルマスクを用いた蒸着法により電極２の表面上に連続して形成される。はんだ流出防止層３はたとえばＴｉ（０．１μｍ）／Ｎｉ（０．５μｍ）、キャップ層４はたとえばＴｉ（０．１μｍ）である。

次に、保護膜５を形成する（工程（Ｓ３０））。たとえば、まず保護膜５の構成材料（たとえばポリイミド）をスピンコート法により半導体基板１の第１の主面１Ａ上に塗布した後、加熱処理によりポリイミドを乾燥させる。加熱処理は、たとえば加熱温度１２０℃、加熱時間３分の条件で行われる。次に、レジストマスクを用いた写真製版加工により、電極２、はんだ流出防止層３およびキャップ層４上に位置するポリイミドを部分的にドライエッチングすることで、ポリイミドに開口部を形成する。レジストマスクは、エッチング終了後、有機溶剤などにより除去する。次に、加熱処理によりポリイミドを硬化させる。加熱硬化処理は、たとえば加熱温度３５０℃、加熱時間１時間程度の条件で行われる。これにより、電極２、はんだ流出防止層３およびキャップ層４上に開口部５Ａを有し、かつ電極２、はんだ流出防止層３およびキャップ層４の端部を覆う保護膜５が形成される。保護膜５の膜厚はたとえば３μｍ以上１０μｍ以下である。

次に、保護膜５の開口部５Ａ内のはんだ流出防止層３上にフロントメタル膜６を形成する（工程（Ｓ４０））。まず、保護膜５の開口部５Ａ内に表出したキャップ層４を除去する。キャップ層４の除去は、キャップ層４を選択的にエッチングすることができる限りにおいて、任意の方法により実施され得るが、たとえば希フッ酸（ＨＦ）などによりウエットエッチングされる。キャップ層４をウエットエッチングした後、半導体基板１の第１の主面１Ａ側を乾燥させることなく連続してフロントメタル膜６を形成する。フロントメタル膜６は、たとえば無電解めっき法により形成される。さらに、フロントメタル膜６上に酸化防止膜７を連続して形成する。

このようにして、実施の形態１に係る半導体素子が製造される。半導体素子１０における半導体基板１の第２の主面１Ｂと熱拡散板２０とをはんだ４０を介して接合し、酸化防止膜７とリードフレーム３０とをはんだ４０を介して接合することにより、実施の形態１に係る半導体装置１００を得ることができる。つまり、実施の形態１に係る半導体装置１００の製造方法は、実施の形態１に係る半導体素子の製造方法に、半導体素子１０と熱拡散板２０およびリードフレーム３０とをはんだ４０により接合する工程（Ｓ４０）をさらに備えている。

次に、実施の形態１に係る半導体素子１０、半導体装置１００および半導体素子の製造方法に係る作用効果について説明する。

実施の形態１に係る半導体素子１０は、第１の主面１Ａを有する半導体基板１と、第１の主面１Ａ上に形成されている電極２と、電極２の表面上に形成されているはんだ流出防止層３と、はんだ流出防止層３の表面上において開口部５Ａを有し、電極２の少なくとも端部を覆うように形成されている保護膜５と、開口部５Ａにおいてはんだ流出防止層３上に形成されているフロントメタル膜６とを備える。

このようにすれば、保護膜５とフロントメタル膜６との界面は、はんだ流出防止層３の表面上に接続されており、はんだ流出防止層３と保護膜５との接続面を経て保護膜５と電極２との界面に接続されている。つまり、保護膜５とフロントメタル膜６との界面は保護膜５と電極２との界面に直接接続されていない。そのため、保護膜５とフロントメタル膜６との界面に隙間が生じている場合であっても、はんだ流出防止層３が当該界面に流入したはんだの保護膜５と電極２との界面への侵入を阻むことができる。その結果、半導体素子１０は、従来の半導体素子と比べて高い信頼性を有している。

さらに、半導体素子１０において、フロントメタル膜６ははんだ流出防止層３上に形成されており、はんだ流出防止層３とフロントメタル膜６とが第１の主面１Ａに垂直な方向において積層している。そのため、半導体素子１０は、はんだ流出防止層３とフロントメタル膜６とが第１の主面１Ａに平行な面内において異なる領域に形成されている場合、すなわちはんだ流出防止層３が第１の主面１Ａに平行な面内においてフロントメタル膜６の外周囲を囲むように形成されている平面構造の半導体素子と比べて、高い信頼性を有している。

はんだ流出防止層３とフロントメタル膜６とが第１の主面１Ａに沿った方向に連なるように形成されている場合、はんだ流出防止層３とフロントメタル膜６とはたとえば同一金属膜として形成される。このとき、半導体素子の高耐熱化や高寿命化を図る観点からフロントメタル膜６の膜厚を厚くするのが好ましいが、当該金属膜の膜厚を厚くするとはんだ流出防止層３の膜厚も厚くなる。その結果、はんだ流出防止層３の外縁部と保護膜５との界面にボイドが生じやすくなったり、あるいは保護膜５の膜質が劣化しやすいという問題がある。

これに対し、半導体素子１０は、フロントメタル膜６とはんだ流出防止層３とが積層構造を成すため、フロントメタル膜６の膜厚を厚くして高寿命化を図りながらも、はんだ流出防止層３の膜厚をフロントメタル膜６よりも薄くして上記ボイドの形成や保護膜の膜質劣化を抑制することができる。その結果、半導体素子１０は、上述のような平面構造の半導体素子と比べて高い信頼性を有している。

また、半導体素子１０において、はんだ流出防止層３とフロントメタル膜６とが積層することにより形成されるＮｉ膜は、第１の主面１Ａに垂直な断面において鋭角な凹み形状を有している。そのため、半導体素子１０に熱応力が生じた場合にも、当該凹み形状部（たとえば図９における点ａを含む部分）に応力を集中させることができる。このようにすれば、大きな熱応力が生じた場合にも、当該凹み形状部からフロントメタル膜６内に延びるよう亀裂を発生させることができ、電極２内に亀裂が発生して電極２からデバイス構造部が破壊されることを防止することができる。電極２内に亀裂が生じた場合には半導体素子１０の破壊（たとえば半導体素子１０がＭＯＳ−ＦＥＴの場合にはゲート破壊）が引き起こされるが、フロントメタル膜６内に亀裂が生じても、半導体素子１０の破壊には至らない。つまり、半導体素子１０は、はんだ流出防止層３とフロントメタル膜６とが積層構造を有していることにより、高い信頼性を有している。

なお、上述のような平面構造を有する半導体素子では、仮にはんだ流出防止層３とフロントメタル膜６との境界部で応力を集中させることができたとしても、上述したような理由からこれらの膜厚を厚くすることが困難であるため、はんだ流出防止層３およびフロントメタル膜６により十分に応力を緩和することができず、電極２にも亀裂が生じやすい。

また、実施の形態１に係る半導体素子１０は、開口部５Ａに連なる領域において、はんだ流出防止層３上に形成されているキャップ層４をさらに備える。開口部５Ａに連なる領域において、保護膜５とはんだ流出防止層３とはキャップ層４（またはフロントメタル膜６）を介して接続されている。

このようにすれば、はんだ流出防止層３と保護膜５とは、はんだ流出防止層３と保護膜５とがキャップ層４を介して接続されるように構成されており、はんだ流出防止層３とキャップ層４との界面およびキャップ層４と保護膜５との界面（接触面６０）には隙間が形成されていない。そのため、保護膜５とフロントメタル膜６との界面に隙間が生じている場合であっても、はんだ流出防止層３、キャップ層４、および保護膜５とがそれぞれ隙間無く接続されているため、たとえば当該界面に流入したはんだが保護膜５と電極２との界面に到達することを防止することができる。

その結果、電極２まではんだが濡れ広がることにより生じる異常（たとえば実使用時の温度履歴で電極２にクラックが進展したり、電極２が破壊されるなどの異常）の発生を防止することができ、半導体素子１０は高い信頼性を有している。

なお、フロントメタル膜６をたとえば無電解めっき法により形成する場合であっても、はんだ流出防止層３、キャップ層４、および保護膜５とがそれぞれ隙間無く接続されているため、たとえばＡｕめっき液が当該界面に侵入して保護膜５と電極２との界面に到達することを防止することができる。その結果、電極２までめっき液が侵入することにより生じる異常についても発生を抑制することができる。

また、はんだ流出防止層３は、保護膜５の開口部５Ａに連なる領域において、当該開口部５Ａから離れていくにしたがって膜厚が徐々に減少している。

このように構成すれば、はんだ流出防止層３との保護膜５と間の密着性を改善することができ、はんだ流出防止層３と保護膜５との界面に隙間（ボイド）が生じることを抑制することができ、はんだが当該界面を流通して電極２に達することをより確実に防止することができる。

また、電極２を構成する材料はＡｌを含み、はんだ流出防止層３において、電極２と接する部分を構成する材料はＴｉを含み、キャップ層４において、保護膜５と接する部分を構成する材料はＴｉを含む。

このようにすれば、はんだ流出防止層３におけるＴｉ膜３ａにより、はんだ流出防止層３と電極２との密着性を高めることができる。

はんだ流出防止層３においてＴｉ膜３ａ以外の部分は、主な構成材料がＮｉであるＮｉ膜３ｂを含む。言い換えると、Ｔｉ膜３ａとキャップ層４とは、それぞれＮｉ膜３ｂを挟むようにＮｉ膜３ｂと接続されている。このようにすれば、Ｎｉ膜３ｂは、フロントメタル膜６と同様にはんだとの接合材料として機能するとともに、電極２の保護材料として機能することができる。

また、はんだ流出防止層３において、フロントメタル膜６と接合する部分の端部ａ（図３参照）とはんだ流出防止層３の最外周部ｂ（図３参照）とが、第１の主面１Ａに対して垂直な方向において重ならないように形成されている。

このようにすれば、半導体素子１０や半導体装置１００が加熱された場合にも、はんだ流出防止層３とフロントメタル膜６とが接合する部分の端部ａに熱応力が集中しないため、フロントメタル膜６とはんだ流出防止層３とが剥離することを防止することができる。そのため、フロントメタル膜６の膜質を均一化することができ、はんだ接合時にはんだとフロントメタル膜６との合金層を均一に形成することができる。その結果、信頼性の高い半導体素子１０および半導体装置１００を得ることができる。

また、実施の形態１に係る半導体素子の製造方法は、第１の主面１Ａを有し、第１の主面１Ａ上に電極２が形成されている半導体基板１を準備する工程（Ｓ１０）と、電極２の表面上にはんだ流出防止層３を形成する工程（Ｓ２０）と、はんだ流出防止層３の表面上において開口部５Ａを有し、電極２の少なくとも端部を覆うように保護膜５を形成する工程（Ｓ３０）と、開口部５Ａ内のはんだ流出防止層３上にフロントメタル膜６を形成する工程とを備える。このようにすれば、半導体素子１０を容易に得ることができる。

また、はんだ流出防止層３を形成する工程（Ｓ２０）では、はんだ流出防止層３上にはんだ流出防止層３と積層するキャップ層４をさらに形成し、フロントメタル膜６を形成する工程（Ｓ４０）では、開口部５Ａ内のキャップ層４を除去するとともに開口部５Ａ内のはんだ流出防止層３上にフロントメタル膜６を形成する。

このようすれば、フロントメタル膜６を形成する工程（Ｓ４０）においてめっき前処理としてはんだ流出防止層３に対し活性化処理（たとえば脱脂、エッチング、ダブルジンケートなど）を行わなくてもフロントメタル膜６をはんだ流出防止層３と密着性良く形成することができる。

なお、実施の形態１に係る半導体素子１０では、開口部５Ａに連なる領域において保護膜５とはんだ流出防止層３との間にはキャップ層４が形成されているが、これに限られるものではない。半導体素子１０は、キャップ層４が形成されておらず、開口部５Ａに連なる領域においてはんだ流出防止層３と保護膜５とが直接接続されていてもよい。このようにしても、保護膜５とフロントメタル膜６との界面は、はんだ流出防止層３の表面上に接続されており、はんだ流出防止層３と保護膜５との接続面を経て保護膜５と電極２との界面に接続されている。つまり、保護膜５とフロントメタル膜６との界面は保護膜５と電極２との界面に直接接続されていない。そのため、保護膜５とフロントメタル膜６との界面に隙間が生じている場合であっても、はんだ流出防止層３が当該界面に流入したはんだの保護膜５と電極２との界面への侵入を阻むことができる。その結果、半導体素子１０は、従来の半導体素子と比べて高い信頼性を有している。なお、この場合には、フロントメタル膜６を形成する工程（Ｓ４０）において、前処理としてはんだ流出防止層３に対し活性化処理（たとえば脱脂、エッチングなど）を行うのが好ましい。

なお、実施の形態１に係る半導体素子１０では、キャップ層４ははんだ流出防止層３において第１の主面１Ａに対して交差する方向に延びる端面上にも形成されているが、これに限られるものではない。図６および図７を参照して、はんだ流出防止層３の端面がたとえば第１の主面１Ａに対して略垂直に伸びるように形成されている場合には、キャップ層４は少なくともはんだ流出防止層３において上記端面に連なり第１の主面１Ａに沿った方向に延びる上面と保護膜５との界面上に形成されていればよい。具体的には、はんだ流出防止層３の加工が一般的な写真製版とウエットエッチングによって実施される場合に、図４および図５に示すようなはんだ流出防止層３が形成される。このとき、キャップ層４は、保護膜５とフロントメタル膜６との界面と保護膜５と電極２との界面との間を接続する接続面５０において、第１の主面１Ａに沿った方向に延びる第１接触面５０Ａ上にのみ形成されていてもよい。このような半導体素子１０であっても、はんだ流出防止層３、キャップ層４、および保護膜５とがそれぞれ隙間無く接続されているため、実施の形態１に係る半導体素子１０と同様の効果を奏することができる。

実施の形態１に係る半導体素子１０では、キャップ層４を構成する材料をＴｉとしたが、これに限られるものではない。キャップ層４を構成する材料は、たとえばＡｌであってもよい。この場合、キャップ層４の膜厚はたとえば０．２μｍである。このようにしても、主な構成材料がＮｉであるはんだ流出防止層３に対しジンケート処理を行うことなく、はんだ流出防止層３上に主な構成材料がＮｉであるフロントメタル膜６をめっき法により形成することができる。また、はんだ流出防止層３はＴｉ膜３ａとＮｉ膜３ｂの積層膜として構成されているが、Ｔｉ膜３ａに代えて、クロム（Ｃｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）などからなる膜で構成されていてもよい。また、Ｎｉ膜３ｂに代えて、パラジウム（Ｐｄ）でからなる膜で構成されていてもよい。

また、実施の形態１に係る半導体素子１０において、はんだ流出防止層３はマスク蒸着法を用いて形成されるが、これに限られるものではない。はんだ流出防止層３は、たとえばリフトオフ法により形成されてもよい。この場合、はんだ流出防止層３およびキャップ層４は、いずれも電極２となるＡｌ膜を成膜後、該Ａｌ膜を電極２にパターニングする前に形成されるのが好ましい。

（実施の形態２）
次に、図８および図９を参照して、実施の形態２に係る半導体素子１１および半導体装置について説明する。図８は半導体装置１００における半導体素子１１のはんだ接合部を説明するための断面図である。図９は図８の部分拡大図である。実施の形態２に係る半導体素子１１および半導体装置は、基本的には実施の形態１に係る半導体素子１０および半導体装置１００と同様の構成を備えるが、以下の点で相違する。

保護膜５が第１保護膜５１と第１保護膜５１と積層する第２保護膜５２とを含む。第１保護膜５１は電極２の表面上において第１開口部５Ｂを有し、電極２の少なくとも端部を覆うように形成されている。はんだ流出防止層３は第１開口部５Ｂ内において電極２上に形成されている。

第２保護膜５２は第１開口部５Ｂ内においてはんだ流出防止層３の一部と重なる第２開口部（開口部５Ａ）を有し、はんだ流出防止層３の少なくとも端部を覆うように形成されている。第２保護膜５２の第２開口部５Ａは、半導体素子１１を平面視したときに、第１保護膜５１の第１開口部５Ｂ内に含まれるように形成されている。言い換えると、第２保護膜５２の第２開口部５Ａの底部（第１の主面１Ａに垂直な方向において半導体基板１側に位置する第２保護膜５２の端部）における開口面積は、第１保護膜５１の第１開口部５Ｂの上部（第１の主面１Ａに垂直な方向において酸化防止膜７側に位置する第１保護膜５１の端部）の開口面積よりも小さい。異なる観点から言えば、第２保護膜５２は、第１保護膜５１に対し、はんだ流出防止層３上に迫り出すように形成されており、キャップ層４は、はんだ流出防止層３と第２保護膜５２との間を接続するように形成されている。

実施の形態２に係るはんだ流出防止層３を構成する材料はたとえばＮｉである。キャップ層４を構成する材料はたとえばＡｕである。はんだ流出防止層３およびキャップ層４は、第１の主面１Ａに沿った方向においてその膜厚が一定となるように形成されている。はんだ流出防止層３の膜厚は、たとえば１μｍ以上３μｍ以下である。また、キャップ層４の膜厚は、たとえば２０ｎｍ以上１００ｎｍ以下である。

第２保護膜５２の第２開口部５Ａの端部を成す側壁５Ｅは、電極２、はんだ流出防止層３、およびキャップ層４上に形成されており、フロントメタル膜６に面している。

実施の形態２において、接続面５０は、キャップ層４と接触している第３接触面５０Ｃと、はんだ流出防止層３およびキャップ層４と接触している第４接触面５０Ｄとを有している。第３接触面５０Ｃは、第１の主面１Ａに沿った方向に延びるように形成されている。第４接触面５０Ｄは、第１の主面１Ａに対して交差する方向に延びるように形成されている。保護膜５において側壁５Ｅと第３接触面５０Ｃとの成す角度は、直角あるいは鈍角であってもよいが好ましくは鋭角である。保護膜５において第３接触面５０Ｃと第４接触面５０Ｄとの成す角度は、直角あるいは鋭角であってもよいが好ましくは鈍角である。言い換えると、第１の主面１Ａに対する第４接触面５０Ｄの傾斜角は、直角あるいは鈍角であってもよいが好ましくは鋭角である。

このとき、第１の主面１Ａに垂直な方向において半導体基板１側に位置する第２保護膜５２の端部は、保護膜５の開口部の周方向に垂直な方向に沿って延びる第１の主面１Ａに垂直な面における、第３接触面５０Ｃとキャップ層４とが接している部分の長さと、第４接触面５０Ｄとはんだ流出防止層３とが接している部分の長さの和が、片側５μｍ以上１ｍｍ以下の距離を有するように（前進するように）形成されているのが好ましい。当該距離が大きいほど、仮に保護膜５とはんだ流出防止層３との界面において隙間が生じて当該隙間にはんだが侵入した場合にも、当該界面を通って電極２にはんだが達するまでの時間を遅らせることができる。なお、当該距離の下限値は、たとえば第２開口部５Ａ内に表出しているキャップ層４をエッチングする際の、サイドエッチング量よりも長くなるように設けられる。

第３接触面５０Ｃの幅（第１の主面１Ａに沿った方向であって保護膜５の開口部の周方向に垂直な方向における幅）は１μｍ以上あれば良く、マスクの写真製版位置合わせ精度を考慮して、１０μｍとした。なお、この幅を２００μｍ等に広げると、フロントメタル膜６から電極２へ至るはんだ流出経路が長くなるために電極２へのはんだ流出を防止する観点からは有効性が増すが、デバイス特性を維持するという観点からはチップ上への伝熱性が低下するため、デバイス設計により最適な値に設定する必要があり５０μｍ以下に設定される。

側壁５Ｅと第３接触面５０Ｃとが連なる領域における第１保護膜５１と第２保護膜５２との膜厚の合計はたとえば６μｍである。一方、はんだ流出防止層３やキャップ層４が形成されていない領域（たとえば半導体基板１上に保護膜５が直接形成されている領域）における第１保護膜５１と第２保護膜５２との膜厚の合計はたとえば７μｍである。第２保護膜５２の表面は、はんだ流出防止層３の膜厚分を吸収してなだらかな表面となっている。

次に、図１０を参照して、実施の形態２に係る半導体素子および半導体装置の製造方法について説明する。図１０は、実施の形態２に係る半導体素子の製造方法を説明するための断面図である。実施の形態２に係る半導体素子および半導体装置の製造方法は、基本的には実施の形態１に係る半導体素子および半導体装置の製造方法と同様の構成を備えるが、はんだ流出防止層３とキャップ層４とを積層するように形成する工程（Ｓ２０）に先立って第１保護膜５１を形成する工程（Ｓ３１）を、当該工程（Ｓ２０）後に第２保護膜５２を形成する工程（Ｓ３２）をさらに備える点で異なる。

まず、半導体基板１を準備する（工程（Ｓ１０））。本工程（Ｓ１０）は、実施の形態１に係る半導体素子の製造方法と同様に実施され得る。これにより、第１の主面１Ａ上に電極２が部分的に形成された半導体基板１が準備される。

次に、第１保護膜５１を形成する（工程（Ｓ３１））。たとえば、まず第１保護膜５１の構成材料（たとえばポリイミド）をスピンコート法により半導体基板１の第１の主面１Ａ上に塗布した後、加熱処理によりポリイミドを乾燥させる。加熱処理は、たとえば加熱温度１２０℃、加熱時間３分の条件で行われる。次に、レジストマスクを用いた写真製版加工により、電極２上に位置するポリイミドの一部を部分的にドライエッチングすることで、ポリイミドに開口部を形成する。ここで、第１の主面１Ａに沿った方向において、第１保護膜５１の該開口部の端部は、電極２の外周端部から所定の距離だけその内側に位置するように形成される。レジストマスクは、エッチング終了後、有機溶剤などにより除去する。次に、加熱処理によりポリイミドを硬化させる。加熱硬化処理は、たとえば加熱温度３５０℃、加熱時間１時間程度の条件で行われる。これにより、図１０（ａ）に示すように、電極２上に開口部を有し、かつ電極２の端部を覆う第１保護膜５１が形成される。なお、本工程（Ｓ３１）における第１保護膜５１のパターニングは、加熱硬化処理後の当該第１保護膜５１の第１開口部５Ｂの端部が半導体素子１０における最終的な第４接触面５０Ｄとなるように実施される。

次に、はんだ流出防止層３とキャップ層４とを積層するように形成する（工程（Ｓ２０））。はんだ流出防止層３およびキャップ層４は、たとえば無電解めっき法により電極２の表面上に連続して形成される。

次に、第２保護膜５２を形成する（工程（Ｓ３２））。本工程（Ｓ３２）において、第２保護膜５２は、先の工程（Ｓ３１）における第１保護膜５１と同様の方法で形成され得る。具体的には、
まず第２保護膜５２の構成材料（たとえばポリイミド）をスピンコート法により半導体基板１の第１の主面１Ａ上に塗布した後、加熱処理によりポリイミドを乾燥させる。加熱処理は、たとえば加熱温度１２０℃、加熱時間３分の条件で行われる。次に、レジストマスクを用いた写真製版加工により、電極２上であって第１保護膜５１の第１開口部５Ｂ内に位置するポリイミドの一部を部分的にドライエッチングすることで、ポリイミドに開口部を形成する。ここで、第１の主面１Ａに沿った方向において、第２保護膜５２の該開口部の端部は、第１保護膜５１の第１開口部５Ｂの端部から所定の距離だけその内側に位置するように形成される。当該距離はたとえば１０μｍ以上１ｍｍ以下である。レジストマスクは、エッチング終了後、有機溶剤などにより除去する。次に、加熱処理によりポリイミドを硬化させる。加熱硬化処理は、たとえば加熱温度３５０℃、加熱時間１時間程度の条件で行われる。これにより、図１０（ａ）に示すように、電極２上に開口部を有し、かつ電極２の端部を覆う第２保護膜５２が形成される。言い換えると、第１保護膜５１および第２保護膜５２の積層体として構成された保護膜５が形成される。なお、本工程（Ｓ３１）における第２保護膜５２のパターニングは、加熱硬化処理後の当該第２保護膜５２の第２開口部５Ａの端部が半導体素子１０における最終的な側壁５Ｅとなるように実施される。

次に、第２保護膜５２の第２開口部５Ａ内のはんだ流出防止層３上にフロントメタル膜６を形成する（工程（Ｓ４０））。まず、第２保護膜５２の第２開口部５Ａ内に表出したキャップ層４を除去する。キャップ層４の除去は、キャップ層４を選択的にエッチングすることができる限りにおいて、任意の方法により実施され得るが、たとえばヨウ素系エンチャントを用いてウエットエッチングされる。キャップ層４をウエットエッチングした後、半導体基板１の第１の主面１Ａ側を乾燥させることなく連続してフロントメタル膜６を形成する。フロントメタル膜６は、たとえば無電解めっき法により形成される。さらに、フロントメタル膜６上に酸化防止膜７を連続して形成する。フロントメタル膜６の膜厚は、たとえば２μｍ以上４μｍ以下であり、酸化防止膜７の膜厚は、たとえば２０ｎｍ以上１００ｎｍ以下である。このようにして、実施の形態２に係る半導体素子１１を得ることができる。

なお、本工程（Ｓ４０）におけるキャップ層４のウエットエッチングは、該ウエットエッチングにより形成されるキャップ層４の内周端部と第２保護膜５２の第２開口部５Ａの端部との距離がたとえば５μｍ以下となるように行われる。異なる観点から言えば、はんだ流出防止層３の面出し加工は、キャップ層４のサイドエッチング量が５μｍ以下となるように行われる。このようにすれば、第１の主面１Ａに沿った方向における、第１保護膜５１の第１開口部５Ｂの端部と第２保護膜５２の第２開口部５Ａの端部との距離をたとえば５μｍ以上１ｍｍ以下と長くとることができ、第２保護膜５２とはんだ流出防止層３とがキャップ層４を介して接続されている領域を広くとることができる。この結果、第２保護膜５２とフロントメタル膜６との界面（側壁５Ｅを有する面）にはんだ等が流出可能な隙間が生じている場合にも、当該はんだが電極２に達するまでに要する進行距離を長くすることができるため、はんだが電極２に達するまでに要する時間を長くすることができる。なお、半導体素子１１の電気的特性や熱的特性の観点からは、キャップ層４の内周端部と第２保護膜５２の第２開口部５Ａの端部との距離は短い方が好ましい。そのため、当該距離は、信頼性の観点と電気的特性や熱的特性とにより設定されればよい。

さらに、半導体素子１１における半導体基板１の第２の主面１Ｂと熱拡散板２０とをはんだ４０を介して接合し、酸化防止膜７とリードフレーム３０とをはんだ４０を介して接合することにより、実施の形態２に係る半導体装置を得ることができる。つまり、実施の形態２に係る半導体装置の製造方法は、実施の形態２に係る半導体素子の製造方法と、実施の形態１に係る半導体装置の製造方法と同様の、半導体素子１０と熱拡散板２０およびリードフレーム３０とをはんだ４０により接合する工程（Ｓ４０）とを備えている。

このようにして得られた実施の形態２に係る半導体素子１１では、第２保護膜５２とフロントメタル膜６との界面は、はんだ流出防止層３の表面上に接続されており、はんだ流出防止層３と第２保護膜５２との接続面およびはんだ流出防止層３と第１保護膜５１との接続面を経て第１保護膜５１と電極２との界面に接続されている。つまり、第２保護膜５２とフロントメタル膜６との界面は第１保護膜５１と電極２との界面に直接接続されていない。そのため、第２保護膜５２とフロントメタル膜６との界面に隙間が生じている場合であっても、はんだ流出防止層３が当該界面に流入したはんだの保護膜５と電極２との界面への侵入を遅らせることができる。その結果、半導体素子１０は、従来の半導体素子と比べて高い信頼性を有している。

また、はんだ流出防止層３とキャップ層４とが無電解めっき法により連続して形成されているためこれらの密着性が高く、また、はんだ流出防止層３とフロントメタル膜６とが酸化膜等を介することなく形成されているためこれらの密着性が高い。さらにキャップ層４上には酸化膜の形成が抑制されているためキャップ層４と第２保護膜５２との密着性も高い。そのため、仮に第２保護膜５２とフロントメタル膜６との界面に隙間が生じている場合にも、はんだなどが当該隙間から電極２側に流出することを防止することができるため、たとえばＮｉ腐食の進行を防止することができる。その結果、実施の形態２に係る半導体素子１１および半導体装置は、電極２にクラックなどが生じたり、またフロントメタル膜６がはんだ流出防止層３から剥離する等の異常の発生が抑制されている。

つまり、実施の形態２に係る半導体素子および半導体装置は、実施の形態１に係る半導体素子１０および半導体装置１００と同様に高い信頼性を有している。また、実施の形態２に係る半導体素子の製造方法および半導体装置の製造方法によれば、実施の形態１に係る半導体素子１０および半導体装置１００の製造方法と同様に、信頼性の高い半導体素子１１および半導体装置を提供することができる。

なお、はんだ流出防止層３において、フロントメタル膜６と接合する部分の端部ａ（図９）と電極２と接合する部分の最外周部ｂ（図９参照）とが、第１の主面１Ａに対して垂直な方向において重ならないように形成されているのが好ましい。

このようにすれば、半導体素子１１や半導体装置が加熱された場合にも、はんだ流出防止層３とフロントメタル膜６とが接合する部分の端部ａに熱応力が集中しないため、フロントメタル膜６とはんだ流出防止層３とが剥離することを防止することができる。そのため、フロントメタル膜６の膜質を均一化することができ、はんだ接合時にはんだとフロントメタル膜６との合金層を均一に形成することができる。その結果、信頼性の高い半導体素子１１および半導体装置を得ることができる。

なお、実施の形態２に係る半導体素子１１において、第１保護膜５１および第２保護膜５２を構成する材料は同一であったがこれに限られるものではない。

また、実施の形態１および実施の形態２に係る半導体素子の製造方法では、フロントメタル膜６を形成する工程（Ｓ４０）におけるフロントメタル膜６の形成前処理は必須ではない。具体的には、従来、Ａｌ電極上に無電解めっき法によりＮｉ膜等を形成する際に必要であったＡｌ電極に対する活性化処理（たとえば脱脂、エッチング、ダブルジンケートなど）が必須ではない。これは、フロントメタル膜６が第２保護膜５２の第２開口部５Ａ内においてキャップ層４を除去することによって表出されたはんだ流出防止層３上に形成され、かつ、その表出面を乾かすことなく当該表出面上にフロントメタル膜６を形成するため、はんだ流出防止層３の該表出面に対する活性化処理工程を実施しなくてもはんだ流出防止層３とフロントメタル膜６との密着性を確保することができるためである。つまり、実施の形態１および実施の形態２に係る半導体素子の製造方法によれば、電極２に対する活性化処理を行うことなく、信頼性の高い半導体素子１０および半導体装置を得ることができる。

一方、実施の形態１および実施の形態２に係る半導体素子の製造方法では、フロントメタル膜６を形成する工程（Ｓ４０）において、フロントメタル膜６の形成前処理をさらに実施してもよい。

なお、実施の形態１および実施の形態２に係る半導体装置において、各構成部材の膜厚は上述した膜厚値に限定されるものではない。例えば、保護膜５２の膜厚が３μｍで、フロントメタル膜６（Ｎｉめっき膜）の膜厚が６μｍである場合、フロントメタル膜６は保護膜５２を乗り越え、きのこの笠状になる。このような構成としても、フロントメタル膜６と保護膜５２の間に隙間が生じる場合があるが、実施の形態１および実施の形態２に係る半導体装置と同様の効果が期待できる。

また、実施の形態１および実施の形態２に係る半導体装置は、半導体素子１０，１１のフロントメタル膜６とリードフレーム３０とがはんだ４０により接合されているとともに、半導体基板１と熱拡散板２０とがはんだ４０により接合されているが、これに限られるものではない。たとえば、はんだ４０に代えてナノ銀（Ａｇ）ペーストを用いてこれらを接合してもよい。このような実施の形態１または実施の形態２に係る半導体装置においては、ナノ銀ペーストが電極２に達することが抑制されている。

また、実施の形態１および実施の形態２に係る半導体素子１０，１１では、電極２上にはんだ流出防止層３、主な構成材料がＮｉであるフロントメタル膜６、および主な構成材料がＡｕである酸化防止膜７が積層した電極構造を有しているが、これに限られるものではない。たとえば、はんだ流出防止層３上に形成されるフロントメタル膜６および酸化防止膜７の積層構造が、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ、Ｎｉ／Ｐｄ、Ｎｉ／Ａｇ、Ｎｉ／Ｐｄ／Ａｇ、Ｎｉ／Ｐｄ／Ａｇ／Ａｕなどであってもよい。このようにしても、実施の形態１および実施の形態２に係る半導体素子１０，１１と同様の効果を奏することができる。

以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。

本発明は、電極の表面上に保護膜による開口部が形成されており、かつ当該表面上にめっき法により積層電極構造が形成されている半導体素子に特に有利に適用される。

１ 半導体基板、１Ａ 第１の主面、１Ｂ 第２の主面、２ 電極、３ はんだ流出防止層、３ａ Ｔｉ膜、３ｂ Ｎｉ膜、４ キャップ層、５ 保護膜、５Ｅ 側壁、６ フロントメタル膜、７ 酸化防止膜、１０，１１ 半導体素子、２０ 熱拡散板、３０ リードフレーム、４０ はんだ、５０ 接続面、５０Ａ 第１接触面、５０Ｂ 第２接触面、５０Ｃ 第３接触面、５０Ｄ 第４接触面、５１ 第１保護膜、５２ 第２保護膜、１００ 半導体装置。

Claims (10)

1. 第１の主面を有する半導体基板と、
   前記第１の主面上に形成されている電極と、
   前記電極の表面上に形成されているはんだ流出防止層と、
   前記はんだ流出防止層の表面上において開口部を有し、前記電極の少なくとも端部を覆うように形成されている保護膜と、
   前記開口部において前記はんだ流出防止層上に形成され、はんだ接合されるフロントメタル膜とを備える、半導体素子。
2. 前記開口部に連なる領域において、前記保護膜と前記はんだ流出防止層との間に形成されているキャップ層をさらに備える、請求項１に記載の半導体素子。
3. 前記はんだ流出防止層は、前記開口部に連なる領域において、前記開口部から離れていくにしたがって膜厚が徐々に減少している、請求項２に記載の半導体素子。
4. 前記電極を構成する材料はアルミニウムを含み、
   前記はんだ流出防止層において、前記電極と接する部分を構成する材料はチタンを含み、
   前記キャップ層において、前記保護膜と接する部分を構成する材料はチタンを含む、請求項３に記載の半導体素子。
5. 前記保護膜は、前記電極の少なくとも端部を覆うように形成されている第１保護膜と、前記第１保護膜と積層する第２保護膜とを含み、
   前記第１保護膜は前記電極の表面上において第１開口部を有し、前記電極の少なくとも端部を覆うように形成されており、
   前記はんだ流出防止層は前記第１開口部内において前記電極上に形成されており、
   前記第２保護膜は、前記第１開口部内において前記はんだ流出防止層の一部を露出させる前記開口部を有し、前記はんだ流出防止層の少なくとも端部を覆うように形成されており、
   前記キャップ層は前記はんだ流出防止層と前記第２保護膜との間に形成されている、請求項２に記載の半導体素子。
6. 前記はんだ流出防止層を構成する材料はニッケルを含み、
   前記キャップ層を構成する材料は金を含み、
   前記はんだ流出防止層および前記キャップ層は、無電解めっき法により成膜されている、請求項５に記載の半導体素子。
7. 前記はんだ流出防止層において、前記フロントメタル膜と接合する部分の端部と前記電極と接合する部分の端部とが、前記第１の主面に対して垂直な方向において重ならないように形成されている、請求項１〜請求項６のいずれか１項に記載の半導体素子。
8. 請求項１〜請求項７のいずれか１項に記載の半導体素子と、
   前記半導体素子の前記フロントメタル膜とはんだ接合により接続されている外部端子とを備える、半導体装置。
9. 第１の主面を有し、前記第１の主面上に電極が形成されている半導体基板を準備する工程と、
   前記電極の表面上にはんだ流出防止層を形成する工程と、
   前記はんだ流出防止層の表面上において開口部を有し、前記電極の少なくとも端部を覆うように保護膜を形成する工程と、
   前記開口部内の前記はんだ流出防止層上に、はんだ接合されるフロントメタル膜を形成する工程とを備える、半導体素子の製造方法。
10. 前記はんだ流出防止層を形成する工程では、前記はんだ流出防止層上に前記はんだ流出防止層と積層するキャップ層をさらに形成し、
    前記フロントメタル膜を形成する工程では、前記開口部内の前記キャップ層を除去するとともに前記開口部内の前記はんだ流出防止層上に前記フロントメタル膜を形成する、請求項９に記載の半導体素子の製造方法。

Images