JP4589450B1 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP4589450B1 JP4589450B1 JP2010012589A JP2010012589A JP4589450B1 JP 4589450 B1 JP4589450 B1 JP 4589450B1 JP 2010012589 A JP2010012589 A JP 2010012589A JP 2010012589 A JP2010012589 A JP 2010012589A JP 4589450 B1 JP4589450 B1 JP 4589450B1
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- circuit board
- substrate
- terminal electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】開口部101を介してチップ取り出し電極2を含む基板1の一部表面が露出するようメタルマスク100を基板1に被せ、イオンプレーティング法により金属導体を形成した後、メタルマスク100を剥離することによって、基板1の一部表面に形成された金属導体からなる配線層21を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層21を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。
【選択図】図7
Description
2 チップ取り出し電極(内部端子電極)
3 パッシベーション膜
4,6 バリア金属配線
4a,6a バリア金属材料
5,7 銅配線
8 保護絶縁膜
8a 保護絶縁膜の端部
9 半田ボール
9a 半田ボールの底面
10 シリコンウエハ
21 配線層(第1の配線層)
22 配線層(第2の配線層)
21a 第1の端部
21b 第2の端部
21c 再配線部
21e,22e エッジ部
21s,22s 側面
21u,22u 上面
22a 縁部
30 柱状の塊
31 基板
32,32a,32b スピーシーズ
32c スピーシーズの核
32d 島状の塊
32e 柱状の塊
100,200 メタルマスク
101,201 開口部
Claims (11)
- 内部端子電極を有する半導体基板に、前記内部端子電極と外部とを電気的に接続する外部端子電極を形成する回路基板の製造方法であって、
前記内部端子電極を含む前記半導体基板の表面の一部が露出するような開口部を有する、陰極側に接続される金属性のメタルマスクを前記半導体基板に被せるマスク工程と、
前記半導体基板の表面の一部及び前記メタルマスク上に、イオンプレーティング法により正の電荷を有するイオンの粒子から金属性の導体を形成する成膜工程と、
前記メタルマスクを剥離することによって、前記半導体基板の表面の一部に形成された前記内部端子電極と電気的に接続する金属性の導体からなる配線層を残存させるリフトオフ工程と、
前記配線層に電気的に接続された前記外部端子電極を形成する電極形成工程と、
を備えることを特徴とする回路基板の製造方法。 - 前記半導体基板は、ステッパーを用いたフォトリソグラフィー法により形成され前記内部端子電極に電気的に接続された前記金属性の導体からなる配線よりも微細な内部配線を有することを特徴とする請求項1に記載の回路基板の製造方法。
- 前記半導体基板は、同一の回路が繰り返し形成された集合基板であり、
少なくとも前記リフトオフ工程を行った後、前記集合基板を切断することによって個々の単位基板を取り出す切断工程をさらに備えることを特徴とする請求項2に記載の回路基板の製造方法。 - 前記切断工程を前記電極形成工程の後に行うことを特徴とする請求項3に記載の回路基板の製造方法。
- 前記集合基板は半導体ウエハであり、前記単位基板は半導体チップであることを特徴とする請求項3又は4に記載の回路基板の製造方法。
- 前記リフトオフ工程を行った後、前記電極形成工程および前記切断工程を行う前に、前記外部端子電極を形成すべき部分を除く前記半導体基板の表面に流動性を有する絶縁材料を選択的に供給し、前記配線層の上面の周縁部を前記絶縁材料の表面張力によって覆う絶縁膜形成工程をさらに備えることを特徴とする請求項3乃至5のいずれか一項に記載の回路基板の製造方法。
- 一回の前記マスク工程、連続する複数回の前記成膜工程、及び前記一回のマスク工程に対応する一回の前記リフトオフ工程からなる一連の工程群によって、複数の前記配線層を形成することを特徴とする請求項1乃至6のいずれか一項に記載の回路基板の製造方法。
- 前記連続する複数回の成膜工程は、第1の金属性の導体を形成する第1の前記成膜工程と、第2の金属性の導体を形成する第2の前記成膜工程を含むことを特徴とする請求項7に記載の回路基板の製造方法。
- 第1の前記メタルマスクを使用した前記マスク工程、少なくとも一回の前記成膜工程、及び前記マスク工程に対応する前記リフトオフ工程からなる第1の工程群と、
更に、前記外部端子電極を形成すべき第1の領域が露出するような開口部を有する金属性の第2のメタルマスクを前記半導体基板に被せる第2のマスク工程、
前記第1の領域及び前記第2のメタルマスク上に、イオンプレーティング法により金属性の導体を形成する少なくとも一回の第2の成膜工程、及び
前記第2のメタルマスクを剥離することによって、前記第1の領域に形成された金属性の導体からなる第2の配線層を残存させる第2のリフトオフ工程からなる第2の工程群を備え、
前記第1と第2の工程群により、複数の配線層を形成する、ことを特徴とする請求項1乃至6のいずれか一項に記載の回路基板の製造方法。 - 前記複数の配線層は、
前記内部端子電極を覆う第1の端部と、前記外部端子電極を形成すべき領域である第2の端部と、前記半導体基板の表面に沿って延在し前記第1の端部と前記第2の端部とを接続する再配線部とを有する第1の配線層と、
前記第1の配線層の前記第2の端部を覆い、前記第1の配線層と接する第2の配線層と、を含み、
前記電極形成工程においては、前記第2の配線層と接するように前記外部端子電極を形成することを特徴とする請求項7乃至9のいずれか一項に記載の回路基板の製造方法。 - 前記配線層の形成に関連して、レジストの塗布、露光、現像、及び前記レジストの剥離の各工程を含まない、ことを特徴とする請求項1乃至10のいずれか一項に記載の回路基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010012589A JP4589450B1 (ja) | 2009-08-13 | 2010-01-22 | 回路基板の製造方法 |
PCT/JP2010/063782 WO2011019080A1 (ja) | 2009-08-13 | 2010-08-13 | 回路基板及びその製造方法 |
CN2010800359175A CN102484101A (zh) | 2009-08-13 | 2010-08-13 | 电路基板及其制造方法 |
US13/371,323 US8508046B2 (en) | 2009-08-13 | 2012-02-10 | Circuit substrate and method of manufacturing same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203084 | 2009-08-13 | ||
JP2009203084 | 2009-08-13 | ||
JP2010012589A JP4589450B1 (ja) | 2009-08-13 | 2010-01-22 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4589450B1 true JP4589450B1 (ja) | 2010-12-01 |
JP2011061183A JP2011061183A (ja) | 2011-03-24 |
Family
ID=43425672
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010012589A Active JP4589450B1 (ja) | 2009-08-13 | 2010-01-22 | 回路基板の製造方法 |
JP2010056711A Active JP5618579B2 (ja) | 2009-08-13 | 2010-03-12 | 半導体装置及びその製造方法 |
JP2010181465A Active JP4799679B2 (ja) | 2009-08-13 | 2010-08-13 | 回路基板 |
JP2010181464A Active JP4738541B2 (ja) | 2009-08-13 | 2010-08-13 | 回路基板の製造方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010056711A Active JP5618579B2 (ja) | 2009-08-13 | 2010-03-12 | 半導体装置及びその製造方法 |
JP2010181465A Active JP4799679B2 (ja) | 2009-08-13 | 2010-08-13 | 回路基板 |
JP2010181464A Active JP4738541B2 (ja) | 2009-08-13 | 2010-08-13 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (4) | JP4589450B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
JP6122290B2 (ja) | 2011-12-22 | 2017-04-26 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 再配線層を有する半導体パッケージ |
JP6320676B2 (ja) * | 2013-01-30 | 2018-05-09 | 日本オクラロ株式会社 | 半導体光変調器及び光通信モジュール |
JP2014187337A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187338A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187339A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP6249933B2 (ja) * | 2014-12-10 | 2017-12-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
JP6711645B2 (ja) * | 2016-02-26 | 2020-06-17 | 国立大学法人茨城大学 | 銅の成膜装置、銅の成膜方法、銅配線形成方法 |
JP6895834B2 (ja) | 2017-07-21 | 2021-06-30 | 三菱電機株式会社 | パワーデバイス |
JP2019149485A (ja) | 2018-02-27 | 2019-09-05 | 株式会社村田製作所 | 半導体装置 |
JP7319075B2 (ja) * | 2019-03-29 | 2023-08-01 | ローム株式会社 | 半導体装置および半導体パッケージ |
JP7319808B2 (ja) * | 2019-03-29 | 2023-08-02 | ローム株式会社 | 半導体装置および半導体パッケージ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391928A (ja) * | 1989-09-04 | 1991-04-17 | Dainippon Printing Co Ltd | リフトオフ法によるパターン形成方法 |
JPH03177056A (ja) * | 1989-12-05 | 1991-08-01 | Sumitomo Electric Ind Ltd | 回路基板の製造方法 |
JP2002344283A (ja) * | 2001-05-17 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 電子部品、その製造方法及び電子回路装置 |
JP2004055783A (ja) * | 2002-07-19 | 2004-02-19 | Shinkawa Ltd | 半導体装置 |
JP2004319792A (ja) * | 2003-04-16 | 2004-11-11 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155751A (ja) * | 1986-12-19 | 1988-06-28 | Sumitomo Electric Ind Ltd | 半導体装置用絶縁基板 |
JPH04111422A (ja) * | 1990-08-31 | 1992-04-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP4635348B2 (ja) * | 2001-02-08 | 2011-02-23 | 凸版印刷株式会社 | パターン形成用マスクおよびそれを使用したパターン形成装置 |
JP2006210406A (ja) * | 2005-01-25 | 2006-08-10 | Fujikura Ltd | 配線とそれを備えた半導体装置 |
JP4224082B2 (ja) * | 2006-06-13 | 2009-02-12 | 三井金属鉱業株式会社 | フレキシブルプリント配線基板および半導体装置 |
JP4611943B2 (ja) * | 2006-07-13 | 2011-01-12 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP2008147491A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
-
2010
- 2010-01-22 JP JP2010012589A patent/JP4589450B1/ja active Active
- 2010-03-12 JP JP2010056711A patent/JP5618579B2/ja active Active
- 2010-08-13 JP JP2010181465A patent/JP4799679B2/ja active Active
- 2010-08-13 JP JP2010181464A patent/JP4738541B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391928A (ja) * | 1989-09-04 | 1991-04-17 | Dainippon Printing Co Ltd | リフトオフ法によるパターン形成方法 |
JPH03177056A (ja) * | 1989-12-05 | 1991-08-01 | Sumitomo Electric Ind Ltd | 回路基板の製造方法 |
JP2002344283A (ja) * | 2001-05-17 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 電子部品、その製造方法及び電子回路装置 |
JP2004055783A (ja) * | 2002-07-19 | 2004-02-19 | Shinkawa Ltd | 半導体装置 |
JP2004319792A (ja) * | 2003-04-16 | 2004-11-11 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2011061183A (ja) | 2011-03-24 |
JP2011061186A (ja) | 2011-03-24 |
JP4799679B2 (ja) | 2011-10-26 |
JP4738541B2 (ja) | 2011-08-03 |
JP2011061194A (ja) | 2011-03-24 |
JP2011061193A (ja) | 2011-03-24 |
JP5618579B2 (ja) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4589450B1 (ja) | 回路基板の製造方法 | |
CN107039144B (zh) | 电感器部件 | |
TWI597788B (zh) | 半導體裝置及其製造方法 | |
TWI539508B (zh) | 半導體裝置之製造方法及電子裝置之製造方法 | |
US20090045511A1 (en) | Integrated circuit including parylene material layer | |
JP2011166072A (ja) | 半導体装置及びその製造方法 | |
US20120193799A1 (en) | Circuit substrate and method of manufacturing same | |
US20140252571A1 (en) | Wafer-level package mitigated undercut | |
US20130224910A1 (en) | Method for chip package | |
TWM595330U (zh) | 面板組件、晶圓封裝體以及晶片封裝體 | |
KR20180090200A (ko) | 혹독한 매체 적용에 있어서의 본드 패드 보호 | |
US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
US20090215258A1 (en) | Semiconductor device manufacturing method | |
EP3164887B1 (en) | Structure and method of batch-packaging low pin count embedded semiconductor chips | |
WO2011019080A1 (ja) | 回路基板及びその製造方法 | |
JP2011211149A (ja) | 半導体装置及びその製造方法 | |
CN101188204B (zh) | 半导体器件及其制造方法 | |
TWI511240B (zh) | 封裝結構及其製造方法 | |
JP5670119B2 (ja) | 半導体装置及びその製造方法 | |
CN210467823U (zh) | 一种重新布线层 | |
JP4297652B2 (ja) | 半導体装置の製造方法 | |
JP2012033624A (ja) | ウエハレベルパッケージ構造およびその製造方法 | |
JP5670120B2 (ja) | 半導体装置及びその製造方法 | |
US7910478B2 (en) | Method of manufacturing semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4589450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
S804 | Written request for registration of cancellation of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |