JP6459690B2 - 電子部品及びその製造方法 - Google Patents

Description

本発明は、電子部品及びその製造方法に関する。

図７〜図９は、従来の電子部品の製造方法を説明するための断面図である。

図７（Ａ）に示すように、半導体基板１０１上にＡｌ電極パッド１１１を形成し、このＡｌ電極パッド１１１を含む全面上にパッシベーション膜１１２を形成する。次いで、パッシベーション膜１１２にＡｌ電極パッド１１１上に位置する開口部を形成する。

次に、図７（Ｂ）に示すように、Ａｌ電極パッド１１１及びパッシベーション膜１１２を有する半導体基板１０１の上方に感光性ポリイミド膜を塗布し、露光及び現像する。これにより、パッシベーション膜１１２上にポリイミド膜からなる樹脂層１１３を形成する。次いで、この樹脂層１１３をキュアすることで、図７（Ｃ）に示すように半導体基板１０１の上方に樹脂突起（コア樹脂）１０２を形成する。

この後、図７（Ｄ）に示すように、Ａｌ電極パッド１１１、パッシベーション膜１１２及びコア樹脂１０２上にスパッタリングによりＴｉＷ膜１０３を形成する。次いで、ＴｉＷ膜１０３上にＡｕ膜１０７をスパッタリングにより形成する。

次に、図８（Ａ）に示すように、Ａｕ膜１０７上にフォトレジスト膜を塗布し、露光及び現像することで、Ａｕ膜１０７上にレジストパターン１１６を形成する。次いで、図８（Ｂ）に示すように、レジストパターン１１６をマスクとしてＡｕ膜１０７をウェットエッチングする。

次に、図８（Ｃ）に示すように、レジストパターン１１６を剥離する。次いで、図８（Ｄ）に示すように、Ａｕ膜１０７をマスクとしてＴｉＷ膜１０３をエッチングすることで、ＴｉＷ膜１０３及びＡｕ膜１０７を含む配線層１１４を形成する。この配線層１１４は、Ａｌ電極パッド１１１と電気的に接続し、かつコア樹脂１０２の上方を通る（例えば特許文献１参照）。

次に、図９に示すように、半導体基板１０１のコア樹脂１０２の上方を通るＴｉＷ膜１０３及びＡｕ膜１０７を含む配線層１１４と接合する電極（被接合電極１０６）を有する実装基板１０４を用意する。次いで、コア樹脂１０２上の配線層１０３と被接合電極１０６とが対向するように半導体基板１０１と実装基板１０４の位置合わせをする。次いで、半導体基板１０１と実装基板１０４に荷重をかけることで、コア樹脂１０２上の配線層１０３のＡｕ膜１０７を被接合電極１０６に接合する。これにより、半導体基板１０１が実装基板１０４に実装される。

コア樹脂１０２上の配線層１１４のＡｕ膜１０７を被接合電極１０６に接合する際に、半導体基板１０１と実装基板１０４に荷重をかけてコア樹脂１０２を図９に示すように変形させる。このときにコア樹脂１０２の端部１０５が大きく変形するため、この端部１０５の配線層１１４もコア樹脂の変形に追従しなければならない。配線層１１４のＡｕ膜１０７は柔らかい材料であるため、コア樹脂１０２の端部１０５の変形に十分に追従することができる。しかし、配線層１１４のＴｉＷ膜１０３は硬い材料であるため、コア樹脂１０２の端部１０５の変形に追従させるには、ＴｉＷ膜１０３を薄く形成する必要がある。

ＴｉＷ膜１０３を薄く形成すると、コア樹脂１０２の端部１０５の変形にＴｉＷ膜１０３が十分に追従するため、図９に示す樹脂コア１０２上での接合に関しては問題がなくなる。

一方、コア樹脂１０２の上方を通る配線層１１４は図８（Ｄ）に示すようにＡｌ電極パッド１１１と電気的に接続される。このため、ＴｉＷ膜１０３はＡｌ電極パッド１１１がＡｕ膜１０７に接触しないようにするためのバリア層としても機能する。しかし、ＴｉＷ膜１０３の厚さが薄いとバリア層として十分に機能しないという課題が生じる。

詳細には、ＴｉＷ膜１０３は欠陥部を有し、ＴｉＷ膜１０３の厚さが薄いとＡｕ膜１０７のＡｕがその欠陥部を通ってＡｌ電極パッド１１１まで拡散し、Ａｕ−Ａｌ合金が形成されてしまう。その合金が成長することでＡｌ電極パッド１１１の抵抗が増加したり、Ａｌ電極パッド１１１の破壊が早期に発生することがある。

特開２００７−１２６７８

本発明の幾つかの態様は、樹脂層上のＴｉＷ膜の厚さを薄くしてもＴｉＷ膜のバリアとしての機能を発揮できる電子部品またはその製造方法に関連している。

本発明の一態様は、絶縁膜上に位置するする樹脂層と、前記樹脂層及び前記絶縁膜上に位置するＴｉＷ膜と、前記ＴｉＷ膜上に位置するＣｕ膜、Ａｇ膜、Ｐｄ膜、Ｐｔ膜、Ｃｒ膜、Ｎｉ膜及びＴｉ膜のいずれか一の膜と、前記いずれか一の膜上に位置するＡｕ膜と、を含み、前記いずれか一の膜は、前記ＴｉＷ膜の膜厚より薄い膜厚を有することを特徴とする電子部品である。

上記本発明の一態様によれば、樹脂層上のＴｉＷ膜の厚さを薄くしてもＴｉＷ膜のバリアとしての機能を発揮することができる。

また、本発明の一態様は、上記本発明の一態様において、前記絶縁膜が開口部を有し、前記開口部の下に位置するＡｌ膜またはＡｌ合金膜を有し、前記ＴｉＷ膜は、前記Ａｌ膜または前記Ａｌ合金膜と前記開口部で電気的に接続されていることを特徴とする電子部品である。

上記本発明の一態様によれば、ＴｉＷ膜上にＣｕ膜を形成するため、ＴｉＷ膜の欠陥部にＣｕが入り込み、Ｃｕ膜上のＡｕ膜のＡｕがＴｉＷ膜の欠陥部を通過することを妨げることができる。このため、樹脂層上のＴｉＷ膜の厚さを薄くしてもＴｉＷ膜のバリアとしての機能を発揮することができる。

また、本発明の一態様は、上記本発明の一態様において、前記いずれか一の膜は、前記Ａｕ膜または前記ＴｉＷ膜と同時にエッチングされたものであることを特徴とする電子部品である。これにより、工程を簡略化することができる。

本発明の一態様は、絶縁膜上に樹脂層を形成する工程（ａ）と、前記樹脂層及び前記絶縁膜上にＴｉＷ膜を形成する工程（ｂ）と、前記ＴｉＷ膜上にＣｕ膜、Ａｇ膜、Ｐｄ膜、Ｐｔ膜、Ｃｒ膜、Ｎｉ膜及びＴｉ膜のいずれか一の膜を形成する工程（ｃ）と、前記いずれか一の膜上にＡｕ膜を形成する工程（ｄ）と、前記Ａｕ膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記Ａｕ膜及び前記いずれか一の膜をエッチングすることで配線を形成する工程（ｅ）と、前記レジストパターンを剥離する工程（ｆ）と、前記配線をマスクとして前記ＴｉＷ膜をエッチングする工程（ｇ）と、を含むことを特徴とする電子部品の製造方法である。
上記本発明の一態様によれば、ＴｉＷ膜上にＣｕ膜を形成するため、ＴｉＷ膜の欠陥部にＣｕが入り込み、Ｃｕ膜上のＡｕ膜のＡｕがＴｉＷ膜の欠陥部を通過することを妨げることができる。このため、樹脂層上のＴｉＷ膜の厚さを薄くしてもＴｉＷ膜のバリアとしての機能を発揮することができる。

本発明の一態様は、絶縁膜上に樹脂層を形成する工程（ａ）と、前記樹脂層及び前記絶縁膜上にＴｉＷ膜を形成する工程（ｂ）と、前記ＴｉＷ膜上にＣｕ膜、Ａｇ膜、Ｐｄ膜、Ｐｔ膜、Ｃｒ膜、Ｎｉ膜及びＴｉ膜のいずれか一の膜を形成する工程（ｃ）と、前記いずれか一の膜上にＡｕ膜を形成する工程（ｄ）と、前記Ａｕ膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記Ａｕ膜をエッチングすることで配線を形成する工程（ｅ）と、前記レジストパターンを剥離する工程（ｆ）と、前記配線をマスクとして前記いずれか一の膜及び前記ＴｉＷ膜をエッチングする工程（ｇ）と、を含むことを特徴とする電子部品の製造方法である。

上記本発明の一態様によれば、ＴｉＷ膜上にＣｕ膜を形成するため、ＴｉＷ膜の欠陥部にＣｕが入り込み、Ｃｕ膜上のＡｕ膜のＡｕがＴｉＷ膜の欠陥部を通過することを妨げることができる。このため、樹脂層上のＴｉＷ膜の厚さを薄くしてもＴｉＷ膜のバリアとしての機能を発揮することができる。

また、本発明の一態様は、上記本発明の一態様において、前記工程（ａ）の前に、基板上にＡｌ膜またはＡｌ合金膜を有する電極を形成する工程と、前記電極及び前記基板上に前記絶縁膜を形成する工程と、前記絶縁膜に開口部を形成することで、前記開口部によって前記電極を露出させる工程と、を含み、前記工程（ｂ）は、前記電極、前記樹脂層及び前記絶縁膜上に前記ＴｉＷ膜を形成する工程であることを特徴とする電子部品の製造方法である。

本発明の一態様に係る電子部品を示す平面図。 （Ａ）は図１に示すＡ−Ａ線に沿った断面図、（Ｂ）は図１に示すＢ−Ｂ線に沿った断面図。 （Ａ）〜（Ｄ）は図１及び図２に示す電子部品の製造方法を説明する断面図。 （Ａ）〜（Ｄ）は図１及び図２に示す電子部品の製造方法を説明する断面図。 （Ａ）〜（Ｄ）は本発明の一態様に係る電子部品の製造方法を説明するための断面図。 （Ａ）〜（Ｄ）は本発明の一態様に係る電子部品の製造方法を説明するための断面図。 （Ａ）〜（Ｄ）は従来の電子部品の製造方法を説明するための断面図。 （Ａ）〜（Ｄ）は従来の電子部品の製造方法を説明するための断面図。 従来の電子部品の製造方法を説明するための断面図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

［第１の実施形態］
図１は、本発明の一態様に係る電子部品を示す平面図である。図２（Ａ）は、図１に示すＡ−Ａ線に沿った断面図であり、図２（Ｂ）は、図１に示すＢ−Ｂ線に沿った断面図である。

図１及び図２（Ａ），（Ｂ）に示すように、基板としての半導体基板１１にはトランジスター等の半導体素子（図示せず）及び配線等（図示せず）が形成されている。なお、半導体基板１１としてはシリコンウェハー等の半導体ウェハーでもよいし、シリコンチップ等の半導体チップでもよい。また、基板としてガラス基板を用いてもよいし、セラミックス基板を用いてもよい。

半導体基板１１上にはＡｌ電極パッド１２が形成されている。Ａｌ電極パッド１２及び半導体基板１１上にはパッシベーション膜（絶縁膜ともいう）１３が形成されており、パッシベーション膜１３にはＡｌ電極パッド１２上に位置する開口部が形成されている。なお、本実施の形態では、Ａｌ膜からなる電極パッド１２を用いているが、Ａｌ合金からなる電極パッドを用いてもよい。

パッシベーション膜１３上にはコア樹脂（樹脂層または樹脂突起ともいう）１４が形成されている。コア樹脂１４は図１に示すようにライン状に形成されている。

樹脂突起１４、パッシベーション膜１３及びＡｌ電極パッド１２上にはＴｉＷ膜２２が形成されており、ＴｉＷ膜２２上にはＣｕ膜１５が形成されている。Ｃｕ膜１５上にはＡｕ膜２３が形成されている。このＡｕ膜２３、Ｃｕ膜１５及びＴｉＷ膜２２によって複数の配線層２４が構成され、配線層２４はＡｌ電極パッド１２と電気的に接続され、かつ樹脂突起１７の上方を通る（図１及び図２（Ａ），（Ｂ）参照）。

Ａｌ電極パッド１２はＴｉＷ膜２２と接触する。Ｃｕ膜１５は、ＴｉＷ膜２２の欠陥部にＣｕを浸入させてＴｉＷ膜２２のバリア性を高めるための補助的な膜であるので、Ｃｕ膜１５の膜厚はＴｉＷ膜２２の膜厚より薄くてもよい。なお、本実施の形態では、ＴｉＷ膜２２のバリア性を高めるための膜としてＣｕ膜１５を用いているが、Ｃｕ膜に限定されるものではなく、Ａｇ膜、Ｐｄ膜、Ｐｔ膜、Ｃｒ膜、Ｎｉ膜及びＴｉ膜のいずれか一の膜を用いてもよい。

次に、図１及び図２に示す電子部品の製造方法について図３及び図４を参照しつつ説明する。

図３（Ａ）に示すように、半導体基板１１上にＡｌ電極パッド１２を形成し、このＡｌ電極パッド１２を含む全面上にパッシベーション膜１３を形成する。次いで、パッシベーション膜１３にＡｌ電極パッド１２上に位置する開口部を形成する。

次に、図３（Ｂ）に示すように、Ａｌ電極パッド１２及びパッシベーション膜１３を有する半導体基板１１の上方に感光性ポリイミド膜を塗布し、露光及び現像する。これにより、パッシベーション膜１３上にポリイミド膜からなる樹脂層１４ａを形成する。樹脂層１４ａの断面形状は四角形となる。

次いで、この樹脂層１４ａをキュアすることで、図３（Ｃ）に示すように半導体基板１１の上方にコア樹脂１４を形成する。コア樹脂１４の断面形状は半円形に近い形状となる。

この後、図３（Ｄ）に示すように、Ａｌ電極パッド１２、パッシベーション膜１３及びコア樹脂１４上にスパッタリングにより膜厚４０〜１００ｎｍのＴｉＷ膜２２ａを形成する。次いで、ＴｉＷ膜２２ａ上にスパッタリングにより膜厚５〜５０ｎｍのＣｕ膜１５ａを形成する。次いで、Ｃｕ膜１５ａ上にスパッタリングにより膜厚１００〜３０００ｎｍ（好ましくは２００〜１０００ｎｍ）のＡｕ膜２３ａを形成する。

次に、図４（Ａ）に示すように、Ａｕ膜２３ａ上にフォトレジスト膜を塗布し、露光及び現像することで、Ａｕ膜２３ａ上にレジストパターン３１を形成する。次いで、図４（Ｂ）に示すように、レジストパターン３１をマスクとしてＡｕ膜２３ａ及びＣｕ膜１５ａを例えばＫＩ溶液でウェットエッチングする。Ｃｕ膜１５ａの膜厚はＴｉＷ膜２２ａより薄いため、Ａｕ膜２３ａとＣｕ膜１５ａを同時にエッチングすることが可能である。また、Ｃｕ膜１５ａの膜厚をＴｉＷ膜２２ａより薄くすることで、Ｃｕ膜１５ａのサイドエッチングを抑制できる。

次に、図４（Ｃ）に示すように、レジストパターン３１を剥離する。次いで、図４（Ｄ）に示すように、Ａｕ膜２３をマスクとしてＴｉＷ膜２２ａを例えば過酸化水素水でウェットエッチングすることで、ＴｉＷ膜２２、Ｃｕ膜１５及びＡｕ膜２３を含む配線層２４を形成する。この配線層２４は、Ａｌ電極パッド１２と電気的に接続し、かつ樹脂突起１４の上方を通る。

次に、半導体基板１１の樹脂突起１４の上方を通る配線層２４と接合する電極（図９に示す被接合電極１０６に相当）を有する実装基板を用意する（図示せず）。次いで、樹脂突起１４上の配線層２４と被接合電極とが対向するように半導体基板１１と実装基板（図９に示す基板１０４に相当）の位置合わせをする。次いで、半導体基板１１と実装基板に荷重をかけることで、樹脂突起１４上の配線層２４を被接合電極にボンディング接合する。これにより、半導体基板１１が実装基板に実装される。

本実施形態によれば、ＴｉＷ膜２２上にＣｕ膜１５を形成するため、ＴｉＷ膜２２の欠陥部にＣｕが入り込み、Ｃｕ膜１５上のＡｕ膜２３のＡｕがＴｉＷ膜２２の欠陥部を通過することを妨げることができる。このため、Ａｌ電極パッド１２上でＡｕ−Ａｌ合金が形成されるのを抑制できる。その結果、Ａｕ−Ａｌ合金によるＡｌ電極パッド１２の抵抗増加を抑制でき、Ａｌ電極パッド１２の破壊の発生を抑制できる。

また、Ｃｕ膜１５ａの膜厚をＴｉＷ膜２２ａより薄くすることで、樹脂突起１４上の配線層２４を実装基板の被接合電極にボンディング接合する際に、樹脂突起１４上の配線層２４が割れることを抑制できる。従って、樹脂突起１４の潰れ性に影響を与えることを抑制できる。

また、上記のようにＴｉＷ膜２２の欠陥部にＣｕが入り込み、Ｃｕ膜１５上のＡｕ膜２３のＡｕがＴｉＷ膜２２の欠陥部を通過することを妨げることで、高温（例えば４００℃）での耐熱性を向上させることができ、長時間の使用に耐える信頼性を確保できる。

また、ＴｉＷ膜２２ａ、Ｃｕ膜１５ａ、Ａｕ膜２３ａをスパッタリングにより連続処理することで、ＴｉＷ膜２２ａ、Ａｕ膜２３ａをスパッタリングにより連続処理する場合に比べて工数を増加させることがない。

ＴｉＷ膜２２を薄く形成することで、ＴｉＷ膜２２ａをウェットエッチングする際のサイドエッチングの入り量を低減することができ、配線層２４とパッシベーション膜１３との密着性を向上させることができる。

［第２の実施形態］
図５及び図６は、本発明の一態様に係る電子部品の製造方法を説明するための断面図であり、図３及び図４と同一部分には同一符号を付し、異なる部分についてのみ説明する。

図５（Ａ）〜（Ｄ）及び図６（Ａ）に示す工程は、図３（Ａ）〜（Ｄ）及び図４（Ａ）に示す工程と同様であるので説明を省略する。

図６（Ｂ）に示すように、レジストパターン３１をマスクとしてＡｕ膜２３ａを例えばＫＩ溶液でウェットエッチングする。

次に、図６（Ｃ）に示すように、レジストパターン３１を剥離する。次いで、図６（Ｄ）に示すように、Ａｕ膜２３をマスクとしてＣｕ膜１５ａ及びＴｉＷ膜２２ａを例えば過酸化水素水でウェットエッチングする。Ｃｕ膜１５ａの膜厚はＴｉＷ膜２２ａより薄いため、ＴｉＷ膜２２ａとＣｕ膜１５ａを同時にエッチングすることが可能である。また、Ｃｕ膜１５ａの膜厚をＴｉＷ膜２２ａより薄くすることで、Ｃｕ膜１５ａのサイドエッチングを抑制できる。

このようにしてＴｉＷ膜２２、Ｃｕ膜１５及びＡｕ膜２３を含む配線層２４を形成する。この配線層２４は、Ａｌ電極パッド１２と電気的に接続し、かつ樹脂突起１４の上方を通る。

本実施形態においても第１の実施形態と同様の効果を得ることができる。

なお、本発明の一態様において、特定のＡ（以下「Ａ」という）の上（または下）に特定のＢ（以下「Ｂ」という）を形成する（Ｂが形成される）というとき、Ａの上（または下）に直接Ｂを形成する（Ｂが形成される）場合に限定されない。Ａの上（または下）に本発明の作用効果を阻害しない範囲で、他のものを介してＢを形成する（Ｂが形成される）場合も含む。

１１…半導体基板、１２…Ａｌ電極パッド、１３…パッシベーション膜（絶縁層）、１４…コア樹脂（樹脂層、樹脂突起）、１４ａ…樹脂層、１５，１５ａ…Ｃｕ膜、２２，２２ａ…ＴｉＷ膜、２３，２３ａ…Ａｕ膜、２４…配線層、３１…レジストパターン、１０４…実装基板、１０６…被接合電極。

Claims (6)

1. 絶縁膜上に位置して、樹脂突起を有する樹脂層と、
   前記樹脂層及び前記絶縁膜上に位置するＴｉＷ膜と、
   前記ＴｉＷ膜上に位置するＣｕ膜、Ａｇ膜、Ｐｄ膜、Ｐｔ膜、Ｃｒ膜、Ｎｉ膜及びＴｉ膜のいずれか一の膜と、
   前記いずれか一の膜上に位置するＡｕ膜と、
   を含み、
   前記ＴｉＷ膜の膜厚は、被接合電極と前記Ａｕ膜とを接合する加重によって変形する前記樹脂突起の変形に追従するように薄く、
   前記いずれか一の膜は、前記ＴｉＷ膜の膜厚より薄い膜厚を有することを特徴とする電子部品。
2. 請求項１において、
   前記絶縁膜が開口部を有し、
   前記開口部の下に位置するＡｌ膜またはＡｌ合金膜を有し、
   前記ＴｉＷ膜は、前記Ａｌ膜または前記Ａｌ合金膜と前記開口部で電気的に接続されていることを特徴とする電子部品。
3. 請求項１または２において、
   前記ＴｉＷ膜の膜厚は４０〜１００ｎｍであることを特徴とする電子部品。
4. 絶縁膜上に、樹脂突起を有する樹脂層を形成する工程（ａ）と、
   前記樹脂層及び前記絶縁膜上にＴｉＷ膜を形成する工程（ｂ）と、
   前記ＴｉＷ膜上にＣｕ膜、Ａｇ膜、Ｐｄ膜、Ｐｔ膜、Ｃｒ膜、Ｎｉ膜及びＴｉ膜のいずれか一の膜を形成する工程（ｃ）と、
   前記いずれか一の膜上にＡｕ膜を形成する工程（ｄ）と、
   前記Ａｕ膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記Ａｕ膜及び前記いずれか一の膜をエッチングすることで配線を形成する工程（ｅ）と、
   前記レジストパターンを剥離する工程（ｆ）と、
   前記配線をマスクとして前記ＴｉＷ膜をエッチングする工程（ｇ）と、
   を含み、
   前記ＴｉＷ膜の膜厚は、被接合電極と前記Ａｕ膜とを接合する加重によって変形する前記樹脂突起の変形に、追従するように薄く形成され、
   前記いずれか一の膜は、前記ＴｉＷ膜の膜厚より薄く形成されることを特徴とする電子部品の製造方法。
5. 絶縁膜上に、樹脂突起を有する樹脂層を形成する工程（ａ）と、
   前記樹脂層及び前記絶縁膜上にＴｉＷ膜を形成する工程（ｂ）と、
   前記ＴｉＷ膜上にＣｕ膜、Ａｇ膜、Ｐｄ膜、Ｐｔ膜、Ｃｒ膜、Ｎｉ膜及びＴｉ膜のいずれか一の膜を形成する工程（ｃ）と、
   前記いずれか一の膜上にＡｕ膜を形成する工程（ｄ）と、
   前記Ａｕ膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記Ａｕ膜をエッチングすることで配線を形成する工程（ｅ）と、
   前記レジストパターンを剥離する工程（ｆ）と、
   前記配線をマスクとして前記いずれか一の膜及び前記ＴｉＷ膜をエッチングする工程（ｇ）と、
   を含み、
   前記ＴｉＷ膜の膜厚は、被接合電極と前記Ａｕ膜とを接合する加重によって変形する前記樹脂突起の変形に、追従するように薄く形成され、
   前記いずれか一の膜は、前記ＴｉＷ膜の膜厚より薄く形成されることを特徴とする電子部品の製造方法。
6. 請求項４または５において、
   前記工程（ａ）の前に、基板上にＡｌ膜またはＡｌ合金膜を有する電極を形成する工程と、前記電極及び前記基板上に前記絶縁膜を形成する工程と、前記絶縁膜に開口部を形成することで、前記開口部によって前記電極を露出させる工程と、を含み、
   前記工程（ｂ）は、前記電極、前記樹脂層及び前記絶縁膜上に前記ＴｉＷ膜を形成する工程であることを特徴とする電子部品の製造方法。

Images