JP6205281B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP6205281B2 JP6205281B2 JP2014015661A JP2014015661A JP6205281B2 JP 6205281 B2 JP6205281 B2 JP 6205281B2 JP 2014015661 A JP2014015661 A JP 2014015661A JP 2014015661 A JP2014015661 A JP 2014015661A JP 6205281 B2 JP6205281 B2 JP 6205281B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- input voltage
- smoothing capacitor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
図9は、従来技術による昇圧チョッパ回路の一例を説明するための図であり、(A)は、従来技術による昇圧チョッパ回路の構成を示す回路図であり、(B)は、従来技術による昇圧チョッパ回路の動作を説明するための波形図である。
Vout=Vin/(1-DR) …(1)
上記課題を解決するために、本発明の一態様による電源装置は、平滑用コンデンサと直列接続された電流制限素子と、前記電流制限素子と並列接続されたスイッチと、前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、を備え、前記制御部は、実質的に突入電流を発生させないときの前記平滑用コンデンサの電圧と前記入力電圧との差電圧分だけ、前記平滑用コンデンサの電圧が前記入力電圧よりも低い状態で前記スイッチをオン状態に制御する電源装置の構成を有する。
上記課題を解決するために、本発明の一態様による電源装置は、平滑用コンデンサと直列接続された電流制限素子と、前記電流制限素子と並列接続されたスイッチと、前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、前記電流制限素子と並列接続され、前記平滑用コンデンサの放電電流を順方向電流とする整流素子と、を備え、前記制御部は、前記平滑用コンデンサの電圧と前記入力電圧との差分の変化の傾向から、前記入力電圧の回復を検出し、検出結果に応じて前記スイッチをオフ状態に制御する電源装置の構成を有する。
上記本発明の一態様による電源装置において、例えば、前記制御部は、前記入力電圧の規定値を格納する記憶部を備え、前記平滑用コンデンサの電圧と前記記憶部に格納された前記規定値とを比較し、前記平滑用コンデンサの電圧が前記規定値よりも低い場合、前記スイッチをオフ状態に制御してもよい。
上記本発明の一態様による電源装置において、例えば、前記平滑用コンデンサは、昇圧チョッパ回路の出力コンデンサまたはDC/DCコンバータの入力コンデンサであってもよい。
なお、全実施形態および全図面にわたって、同一符号は同一要素を表している。
・構成の説明
図1は、本発明の第1実施形態による電源装置100の構成の一例を概略的に示す回路図である。
電源装置100は、昇圧チョッパ回路として構成され、入力端子101、コモン端子102、電源スイッチ103、昇圧インダクタ104、FET(Field Effect Transistor)等のスイッチング素子105、整流用のダイオード106、バイパス用のダイオード107、電流制限素子としての抵抗素子108、平滑用の出力コンデンサ109、スイッチ110、制御部111、出力端子112を備える。図1では省略されているが、電源装置100は、スイッチング素子105のオン/オフを制御するための制御回路を更に備えている。
なお、本実施形態では、電流制限素子として抵抗素子108を用いているが、電流を抑制し得るものであれば、抵抗素子に代えて任意の素子(例えば、飽和インダクタなど)を用いることができる。
次に、第1実施形態による電源装置100の動作を説明する。
図2は、本発明の第1実施形態による電源装置100の動作の一例を説明するための波形図である。
初期状態では、電源スイッチ103がオフ状態にあり、入力電圧Vinは電源スイッチ103により遮断されている。また、スイッチング素子105はスイッチング動作を停止している。このため、出力電圧Voutは発生されず、出力端子112とコモン端子102との間の電圧はほぼ0Vとなっている。この場合、コンパレータ111Aの負入力部(−)に入力される出力コンデンサ109の電圧V109はほぼ0Vとなる。このため、コンパレータ111Aの負入力部(−)には、コモン端子102の電圧とほぼ等しい電圧が印加される。また、電源スイッチ103により入力電圧Vinが遮断されるため、コンパレータ111Aの反転入力部(−)に入力電圧Vinとして与えられるべき電圧がコモン端子102の電圧と等しくなる。このため、コンパレータ111Aの非反転入力部(+)と反転入力部(−)との間の電圧はほぼ0Vとなり、コンパレータ111Aは、コモン端子102の電圧とほぼ等しい電圧をスイッチ110の正入力部(+)に出力する。この結果、スイッチ110の励磁コイルが通電されず、スイッチ110はオフ状態を維持する。
また、入力電圧Vinの瞬断が発生していない通常動作では、抵抗素子108の両端間がスイッチ110により短絡されるので、抵抗素子108による電力損失の発生を防止することができる。
なお、第1実施形態では、ダイオード106のカソードとコモン端子102との間に、抵抗素子108と出力コンデンサ109とを直列接続しているが、これらの位置を入れ替えてもよい。この場合、スイッチ110として、例えばサイリスタやFET(Field Effect Transistor)などの半導体スイッチを用いてもよい。
上述の第1実施形態では、時刻t3で入力電圧Vinが瞬断から回復し、入力電圧Vinが出力電圧Voutよりも高くなり、相対的に、出力コンデンサ109の電圧V109が入力電圧Vinよりも低くなったときに突入電流Irushが発生するものとしているが、実際には、出力コンデンサ109の電圧V109が入力電圧Vinより低くなっても、ダイオード107を通る電流経路上に抵抗成分やインダクタ成分等が存在するため、即座には突入電流Irushは発生しない。このため、スイッチ110をオフさせるタイミングを多少遅らせてもよい。
上述の第1実施形態では、時刻t4で出力コンデンサ109の電圧V109が入力電圧Vin以上になったときにスイッチ110をオン状態に戻すものとしたが、実際には、出力コンデンサ109の電圧V109が入力電圧Vinよりも低くても、その差分が充分に小さければ、実質的に突入電流は形成されない。このため、出力コンデンサ109の電圧V109が入力電圧Vin以上になる前にスイッチ110をオン状態に制御し、スイッチ110をオンさせるタイミングを多少早めてもよい。即ち、実質的に突入電流を発生させないときの平滑用コンデンサ109の電圧V109と入力電圧Vinとの差電圧分だけ、出力コンデンサ109の電圧V109が入力電圧Vinよりも低い状態でスイッチ110をオン状態に制御してもよい。
上述の第1変形例と第2変形例を組み合わせてもよい。即ち、入力電圧Vinが瞬断から回復する際に、入力電圧Vinが出力コンデンサ109の電圧V109よりも或る一定の電圧だけ高くなった時点でスイッチ110をオフ状態に制御し、出力コンデンサ109の電圧V109が入力電圧Vinの規定値Vaよりも低い電圧に設定された上記閾値にまで回復した時点でスイッチ110をオン状態に戻してもよい。これにより、出力コンデンサ109から負荷Zに対する負荷電流が減少する期間をいっそう短縮することができる。
次に、本発明の第2実施形態を説明する。
上述の第1実施形態では、時刻t3で突入電流Irushが発生するタイミングと、スイッチ110がオフ状態に制御されるタイミングがほぼ同じであるため、制御部111およびスイッチ110の動作遅延等の存在により、突入電流Irushの一部がスイッチ110を通じて出力コンデンサ109に流れ込む場合が起こり得る。第2実施形態では、このような場合を回避しつつ、スイッチ110がオフ状態に制御されている期間内に、出力コンデンサ109から負荷Zへ負荷電流を供給することを可能とする。
電源装置200は、上述の第1実施形態による図1に示す電源装置100の構成において、ダイオード(整流素子)201を更に備えると共に、制御部111に代えて制御部202を備える。ダイオード201は、スイッチ110がオフ状態にある場合、出力コンデンサ109から負荷Zに負荷電流を供給するためのものである。ダイオード201は、出力コンデンサ109の放電電流を順方向電流とするように、抵抗素子108(電流制限素子)と並列接続されている。即ち、ダイオード201のカソードは、抵抗素子108の一端が接続されたダイオード106のカソードに接続され、ダイオード201のアノードは、抵抗素子108とコンデンサ109との間の接続点に接続されている。
その他の構成は第1実施形態の電源装置100と同様である。
ここでは、第2実施形態の特徴部であるダイオード201と制御部202に着目して電源装置200の動作を説明する。
図4は、本発明の第2実施形態による電源装置200の動作の一例を説明するための波形図であり、上述の第1実施形態の図2の一部を拡大した図である。図2に示す時刻t3から時刻t4の期間の波形は、図4では、時刻t3aから時刻t4の期間の波形として時間軸方向に拡大されている。
その他の動作は第1実施形態の電源装置100と同様である。
また、入力電圧Vinが瞬断から回復する際、突入電流Irushが発生する前にスイッチ110を安定的にオフさせることができるので、出力コンデンサ109に流れ込む過大な電流を有効に抑制することができる。
次に、本発明の第3実施形態を説明する。
図5に、本発明の第3実施形態による電源装置300の構成の一例を概略的に示す。
電源装置300は、上述の第1実施形態による図1に示す電源装置100の構成において、第2実施形態による電源装置200が備えるダイオード201を更に備えると共に、制御部111に代えて制御部301を備えている。制御部301は、スイッチ110のオン/オフ状態を制御するためのものであり、記憶部3011とコンパレータ3012とを備えて構成される。記憶部3011には、入力電圧Vinの規定値Va(例えば、入力電圧Vinの振幅の上限値)が格納されている。記憶部3011に格納された規定値Vaは、コンパレータ3012の負入力部(−)に供給される。コンパレータ3012の非反転入力部(+)は、抵抗素子108と出力コンデンサ109との間の接続点に接続されている。コンパレータ3012の出力部は上述のスイッチ110の正入力部(+)に接続されている。
なお、第3実施形態では、ダイオード201と制御部301以外の構成を第1実施形態の構成と同様のものとしているが、制御部301以外の構成を第2実施形態と同様のものとしてもよい。
図6は、本発明の第3実施形態による電源装置300の動作の一例を説明するための波形図である。
ここでは、第3実施形態の特徴部である制御部301に着目して電源装置300の動作を説明する。
次に、本発明の第4実施形態を説明する。
図7は、本発明の第4実施形態による電源装置400の構成の一例を概略的に示す回路図である。
電源装置400は、フライバック方式のDC/DCコンバータとして構成されている。具体的には、電源装置400は、入力端子401,402、ダイオード403、入力コンデンサ404、トランス405、スイッチング素子406、ダイオード407、出力コンデンサ408、出力端子409,410を備えると共に、上述の第2実施形態による電源装置200と同様に、抵抗素子108、ダイオード201、スイッチ110、制御部111を備えている。
なお、第4実施形態では、フライバック方式のDC/DCコンバータとして電源装置400を構成したが、フォワード方式のDC/DCコンバータとして構成してもよく、その回路形式は任意である。
また、第4実施形態では、突入電流を抑制するための構成として、第2実施形態と同様の構成を採用しているが、第1実施形態または第3実施形態と同様の構成を採用してもよい。
次に、本発明の第5実施形態を説明する。
図8は、本発明の第5実施形態による電源装置500の構成の一例を概略的に示す回路図である。
電源装置500は、入力電圧Vinの上限値が出力電圧Voutと同じになるDC/DCコンバータとして構成されている。具体的には、電源装置500は、入力端子501、コモン端子502、ダイオード503、出力コンデンサ504、出力端子505を備えると共に、上述の第2実施形態による電源装置200と同様に、抵抗素子108、ダイオード201、スイッチ110、制御部111を備えている。電源装置500は、第2実施形態による電源装置200において昇圧チョッパ機能を省いたものに相当する。
なお、第5実施形態でも、突入電流を抑制するための構成として、第2実施形態と同様の構成を採用しているが、第1実施形態または第3実施形態と同様の構成を採用してもよい。
101,401,501…入力端子
102,402,502…コモン端子
103…電源スイッチ
104…昇圧インダクタ
105,406…スイッチング素子
106,107,201,403,407,503…ダイオード
108…抵抗素子
109,408,504…出力コンデンサ
110…スイッチ
111,202,301…制御部
111A,3012…コンパレータ
112,409,410,505…出力端子
3011…記憶部
404…入力コンデンサ
405…トランス
DC…直流電源
Z…負荷
Claims (7)
- 平滑用コンデンサと直列接続された電流制限素子と、
前記電流制限素子と並列接続されたスイッチと、
前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、
を備え、
前記制御部は、前記入力電圧が前記平滑用コンデンサの電圧よりも或る一定の電圧だけ高くなった時点で前記スイッチをオフ状態に制御する
電源装置。 - 平滑用コンデンサと直列接続された電流制限素子と、
前記電流制限素子と並列接続されたスイッチと、
前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、
を備え、
前記制御部は、
実質的に突入電流を発生させないときの前記平滑用コンデンサの電圧と前記入力電圧との差電圧分だけ、前記平滑用コンデンサの電圧が前記入力電圧よりも低い状態で前記スイッチをオン状態に制御する
電源装置。 - 平滑用コンデンサと直列接続された電流制限素子と、
前記電流制限素子と並列接続されたスイッチと、
前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、
前記電流制限素子と並列接続され、前記平滑用コンデンサの放電電流を順方向電流とする整流素子と、
を備え、
前記制御部は、前記平滑用コンデンサの電圧と前記入力電圧との差分の変化の傾向から、前記入力電圧の回復を検出し、検出結果に応じて前記スイッチをオフ状態に制御する
電源装置。 - 前記電流制限素子と並列接続され、前記平滑用コンデンサの放電電流を順方向電流とする整流素子を更に備えたことを特徴とする請求項1または2に記載の電源装置。
- 前記制御部は、前記入力電圧の規定値を格納する記憶部を備え、前記平滑用コンデンサの電圧と前記記憶部に格納された前記規定値とを比較し、前記平滑用コンデンサの電圧が前記規定値よりも低い場合、前記スイッチをオフ状態に制御することを特徴とする請求項1から4の何れか1項に記載の電源装置。
- 前記電流制限素子は、抵抗素子であることを特徴とする請求項1から5の何れか1項に記載の電源装置。
- 前記平滑用コンデンサは、昇圧チョッパ回路の出力コンデンサまたはDC/DCコンバータの入力コンデンサであることを特徴とする請求項1から6の何れか1項に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014015661A JP6205281B2 (ja) | 2014-01-30 | 2014-01-30 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014015661A JP6205281B2 (ja) | 2014-01-30 | 2014-01-30 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015142485A JP2015142485A (ja) | 2015-08-03 |
JP6205281B2 true JP6205281B2 (ja) | 2017-09-27 |
Family
ID=53772499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014015661A Active JP6205281B2 (ja) | 2014-01-30 | 2014-01-30 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6205281B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105762781B (zh) * | 2016-04-28 | 2019-04-30 | 昆山龙腾光电有限公司 | 浪涌电流控制电路及供电装置 |
JP6245484B1 (ja) * | 2016-07-07 | 2017-12-13 | 株式会社安川電機 | モータ制御システム、初期充電装置、及び故障検出方法 |
JP6747163B2 (ja) | 2016-08-15 | 2020-08-26 | 株式会社リコー | 電源装置 |
JP7044687B2 (ja) * | 2018-11-09 | 2022-03-30 | トヨタ自動車株式会社 | 車両の電源装置 |
EP3883106A1 (en) * | 2020-03-17 | 2021-09-22 | Infineon Technologies Austria AG | Electronic circuit with a power converter and an output capacitor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2123986T3 (es) * | 1994-06-28 | 1999-01-16 | Koninkl Philips Electronics Nv | Disposicion de circuito. |
US6714429B2 (en) * | 2001-08-15 | 2004-03-30 | Astec International Limited | Active inrush current control for AC to DC converters |
JP2013031335A (ja) * | 2011-07-29 | 2013-02-07 | Minebea Co Ltd | 電源回路及び電源回路の制御方法 |
-
2014
- 2014-01-30 JP JP2014015661A patent/JP6205281B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015142485A (ja) | 2015-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10097076B2 (en) | Control circuit, control method and flyback converter | |
US9088211B2 (en) | Buck-boost converter with buck-boost transition switching control | |
JP6205281B2 (ja) | 電源装置 | |
JP4613100B2 (ja) | フライフォワード変換器の動作範囲を拡大するための方法及び装置 | |
JP4862432B2 (ja) | スイッチング電源装置 | |
US20200389087A1 (en) | Power factor improvement circuit and switching power supply device using same | |
JP5486604B2 (ja) | 無停電電源装置 | |
JP5431445B2 (ja) | スイッチング電源回路 | |
KR101851930B1 (ko) | 교류-직류 컨버터 | |
US20120293146A1 (en) | Control circuit and method for audible noise suppression in a power converter | |
JP2017147787A (ja) | 多出力dc−dcコンバータ | |
JP2010268678A (ja) | 電力変換器を制御するためのコントローラ | |
JP2010213559A (ja) | 直流電源装置およびdc−dcコンバータ | |
JP2010124567A (ja) | スイッチング電源装置 | |
JP2009240025A (ja) | 昇圧型dc−dcコンバータおよび電源駆動用半導体集積回路 | |
TWI497894B (zh) | 可使電源供應器在電壓波谷之谷底切換之電源控制器以及相關之控制方法 | |
JP4464263B2 (ja) | スイッチング電源装置 | |
JP4406929B2 (ja) | スイッチング電源装置 | |
JP2014112996A (ja) | 軽負荷検出回路、スイッチングレギュレータとその制御方法 | |
JP6950353B2 (ja) | 電力変換器の制御装置 | |
JP2006149128A (ja) | スイッチング電源 | |
JP2018074876A (ja) | スイッチング電源装置及びその制御方法 | |
JP2005295649A (ja) | スイッチング電源装置 | |
JP2005269838A (ja) | Dc−dcコンバータ | |
JP4728360B2 (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6205281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |