JP2005269838A

JP2005269838A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP2005269838A
Application number: JP2004081764A
Authority: JP
Inventors: Hiroshi Saito; 浩齊藤; Takuya Ishii; 卓也石井; Takashi Ryu; 隆龍; Hiroki Akashi; 裕樹明石
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-03-22
Filing date: 2004-03-22
Publication date: 2005-09-29

Abstract

【課題】遅延回路を使用せずに突入電流防止を実現できるＤＣ−ＤＣコンバータを提供することを目的とする。
【解決手段】出力電圧Ｖｏを比較器９で監視し、その出力電圧が設定電圧に近づくまではクランプ回路１０によって誤差信号検出器７の出力をクランプすることにより、起動時に誤差信号検出器７の出力電圧が振り切り、ＰＷＭ回路１１に過大な信号が入力し、スイッチング素子２をオンし続け、インダクタ３に過大な電流が流れて突入電流が発生することを防止する。
【選択図】図１

Description

本発明はバッテリ等の直流電圧が入力されて制御された直流電圧を所定の負荷に供給するＤＣ−ＤＣコンバータにおけるソフトスタート突入防止の技術に関する。

ソフトスタート回路を備えた従来のＤＣ−ＤＣコンバータは図５に示すように構成されている。
ＤＣ−ＤＣコンバータは、制御トランジスタ２とインダクタ３とダイオード４及びコンデンサ５を主要部とし、制御トランジスタ２をＰＷＭ回路１１の出力Ｖｇで制御することによって、バッテリ等の入力直流電源１の電圧を所望の直流電圧に変換して負荷６に印加している。

ＰＷＭ（Pulse Width Modulation）回路１１の入力には、負荷６の端子電圧Ｖｏを誤差信号検出器７を介して印加されている。誤差信号検出器７は基準電圧ＶＲＥＦと前記端子電圧Ｖｏとを比較して端子電圧Ｖｏが目的の電圧値に近づくように誤差信号を誤差信号検出器７に供給している。

従来のソフトスタート回路は、誤差信号検出器７の非反転入力（＋）に、遅延用抵抗２１を介して基準電圧源８を接続すると共に遅延用コンデンサ２２を介して前記負荷６のもう一方の端子に接続されている。

図６はこのタイミングチャート示し、ＶＥは誤差信号検出器７の出力信号、ＩＬはインダクタ３を流れる電流値である。
入力直流電圧ＶＩＮの起動時にＤＣ−ＤＣコンバータの出力の端子電圧Ｖｏが立ち上がっていない状態で、誤差信号検出器７の非反転入力（＋）の基準電圧ＶＲＥＦが遅延回路２０によってゆっくり立ち上がることにより、誤差信号検出器７がその出力電圧ＶＥを振り切らない適当な値で出力することにより、ＰＷＭ回路１０に過大な信号が入力することを防止し、結果として、制御トランジスタ２がオンし続けてインダクタ３に過大な電流が流れることを防止し、突入電流が発生することを防止している（例えば、特許文献１など）。
特開昭６１−１６４４２９号公報

上記従来のソフトスタート回路は、遅延回路２０を構成するのに遅延用コンデンサ２２を用いるが、遅延回路の時定数を調整するためには大きい容量値が必要になり、集積回路でこの回路を実現する場合に、小さな面積で回路を実現することが困難である。

本発明は、遅延回路を用いないで突入電流を防止できるソフトスタート機能付きのＤＣ−ＤＣコンバータを提供することを目的とする。

本発明のＤＣ−ＤＣコンバータは、インダクタとコンデンサとの直列回路にダイオードを並列接続し、前記ダイオードの両端にスイッチング素子を介して入力直流電圧を印加し、前記インダクタと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、前記コンデンサの端子電圧を出力電圧に降圧するＤＣ−ＤＣコンバータであって、前記端子電圧を監視する比較器と、前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路とを設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成したことを特徴とする。

この構成によると、ＤＣ−ＤＣコンバータの出力電圧を比較器で監視し、その出力電圧が設定電圧に近づくまでクランプ回路で誤差信号検出器の出力電圧を制御することにより、起動時にＤＣ−ＤＣコンバータの出力電圧が低いうちに基準電圧源が早く立ち上がり、誤差信号検出器の出力電圧が振り切り、ＰＷＭ回路に過大な信号が入力し、スイッチング素子をオンし続け、インダクタに過大な電流が流れ突入電流が発生する事態の発生を防止できる。

また、本発明のＤＣ−ＤＣコンバータは、ダイオードとコンデンサの直列回路にスイッチング素子を並列接続し、前記スイッチング素子の両端に前記インダクタを介して入力直流電圧を印加し、前記ダイオードと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、前記コンデンサの端子電圧を出力電圧に昇圧するＤＣ−ＤＣコンバータであって、前記端子電圧を監視する比較器と、前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路とを設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成したことを特徴とする。

また、本発明のＤＣ−ＤＣコンバータは、ダイオードとコンデンサの直列回路にインダクタを並列接続し、ダイオードとコンデンサの前記直列回路にスイッチング素子を介して入力直流電圧を印加し、前記ダイオードと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、入力直流電圧とは極性の反転した出力電圧を前記コンデンサの両端から取り出す反転型ＤＣ−ＤＣコンバータであって、前記端子電圧を監視する比較器と、前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路とを設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成したことを特徴とする。

本発明のＤＣ−ＤＣコンバータは、遅延回路を使用せずに突入電流を無くしたソフトスタートが可能であり、遅延回路に必要な大きな容量が不要になり、集積回路で実現する場合に、小さな面積で回路を実現できる。

以下、本発明のＤＣ−ＤＣコンバータを各実施の形態に基づいて説明する。
（実施の形態１）
図１と図２は本発明の（実施の形態１）の降圧型ＤＣ−ＤＣコンバータを示す。

図１に示すＤＣ−ＤＣコンバータは、インダクタ３とコンデンサ５との直列回路にダイオード４を並列接続し、ダイオード４の両端にスイッチング素子２を介して入力直流電源１から入力直流電圧ＶＩＮを印加し、インダクタ３とコンデンサ５との接続点の端子電圧Ｖｏと基準電圧源８の基準電圧ＶＲＥＦとを誤差信号検出器７で比較して、誤差信号検出器７の出力信号ＶＥによってＰＷＭ回路１１の出力のパルス信号の幅を制御し、ＰＷＭ回路１１の出力のパルス信号によってスイッチング素子２をスイッチングして端子電圧Ｖｏが目的の電圧値である最終的な定格出力電圧に近づくよう制御して、コンデンサ５の端子電圧を出力電圧に降圧するＤＣ−ＤＣコンバータであって、端子電圧Ｖｏを監視する比較器９と、誤差信号検出器７の出力信号ＶＥにかかわらずＰＷＭ回路１１の入力信号をクランプするクランプ回路１０とを設け、クランプ回路１０のクランプ動作を比較器９の出力で制御して出力電圧Ｖｏが設定電圧に近づくまでは、ＰＷＭ回路１１の出力のパルス信号のスイッチング素子２をオンさせる信号幅を規制するよう構成されている。ここで、比較器９は端子電圧Ｖｏが最終的な定格出力電圧の９５％に上昇するまではハイレベルの信号を出力し、最終的な定格出力電圧の９５％を越えるとローレベルの信号を出力するように前記設定電圧が予め設定されている。６は負荷である。

図２は図１のタイミングチャートを示す。
入力直流電圧ＶＩＮの起動時にＤＣ−ＤＣコンバータの出力電圧Ｖｏが立ち上がっていない状態で基準電圧源８に接続されている側の誤差信号検出器７の入力の電位ＶＲＥＦが早く立ち上がり、誤差信号検出器７がその出力電圧ＶＥを振り切ろうとしても、ＤＣ−ＤＣコンバータの出力電圧Ｖｏを比較器９で監視し、出力電圧Ｖｏが設定電圧に近づくまではクランプ回路１０の出力で誤差信号検出器の出力電圧ＶＥを制御することにより、ＰＷＭ回路１１に過大な信号が入力することを防止し、結果としてスイッチ２がオンし続けインダクタ３に過大な電流が流れることを防止し、突入電流の発生を防止できる。

（実施の形態２）
図３は本発明の（実施の形態２）の昇圧型ＤＣ−ＤＣコンバータを示す。
このＤＣ−ＤＣコンバータは、ダイオード４とコンデンサ５の直列回路にスイッチング素子２を並列接続し、スイッチング素子２の両端にインダクタ３を介して入力直流電源１から入力直流電圧ＶＩＮを印加し、ダイオード４とコンデンサ５との接続点の端子電圧Ｖｏと基準電圧源８の基準電圧ＶＲＥＦとを誤差信号検出器７で比較して、誤差信号検出器７の出力信号ＶＥによってＰＷＭ回路１１の出力のパルス信号の幅を制御し、ＰＷＭ回路１１の出力のパルス信号によってスイッチング素子２をスイッチングして端子電圧Ｖｏが目的の電圧値である最終的な定格出力電圧に近づくよう制御して、コンデンサ５の端子電圧を出力電圧に昇圧するＤＣ−ＤＣコンバータであって、端子電圧Ｖｏを監視する比較器９と、誤差信号検出器７の出力信号ＶＥにかかわらずＰＷＭ回路１１の入力信号をクランプするクランプ回路１０とを設け、クランプ回路１０のクランプ動作を比較器９の出力で制御して出力電圧Ｖｏが設定電圧に近づくまでは、ＰＷＭ回路１１の出力のパルス信号のスイッチング素子２をオンさせる信号幅を規制するよう構成したことを特徴とする。ここで、比較器９は端子電圧Ｖｏが最終的な定格出力電圧の９５％に上昇するまではハイレベルの信号を出力し、最終的な定格出力電圧の９５％を越えるとローレベルの信号を出力するように前記設定電圧が予め設定されている。６は負荷である。

このように構成したため、入力直流電圧ＶＩＮの起動時にＤＣ−ＤＣコンバータの出力電圧Ｖｏが立ち上がっていない状態で基準電圧源８に接続されている側の誤差信号検出器７の入力の電位ＶＲＥＦが早く立ち上がり、誤差信号検出器７がその出力電圧ＶＥを振り切ろうとしても、ＤＣ−ＤＣコンバータの出力電圧Ｖｏを比較器９で監視し、出力電圧Ｖｏが設定電圧（最終的な定格出力電圧の９５％）に近づいて上昇するまでは、クランプ回路１０の出力で誤差信号検出器７の出力電圧ＶＥをクランプすることにより、ＰＷＭ回路１０に過大な信号が入力することを防止し、結果としてスイッチ２がオンし続けインダクタ３に過大な電流が流れることを防止し、突入電流の発生を防止できる。

（実施の形態３）
図４は本発明の（実施の形態３）の反転型ＤＣ−ＤＣコンバータを示す。
このＤＣ−ＤＣコンバータは、ダイオード４とコンデンサ５の直列回路にインダクタ３を並列接続し、ダイオード４とコンデンサ５の直列回路にスイッチング素子２を介して入力直流電源１から入力直流電圧ＶＩＮを印加し、ダイオード４とコンデンサ５との接続点の端子電圧Ｖｏと基準電圧源８の基準電圧ＶＲＥＦとを誤差信号検出器７で比較して、誤差信号検出器７の出力信号ＶＥによってＰＷＭ回路１１の出力のパルス信号の幅を制御し、ＰＷＭ回路１１の出力のパルス信号によってスイッチング素子２をスイッチングして端子電圧Ｖｏが目的の電圧値である最終的な定格出力電圧に近づくよう制御して、入力直流電圧ＶＩＮとは極性の反転した出力電圧をコンデンサ５の両端から取り出す反転型ＤＣ−ＤＣコンバータであって、端子電圧Ｖｏを監視する比較器９と、誤差信号検出器７の出力信号ＶＥにかかわらずＰＷＭ回路１１の入力信号をクランプするクランプ回路１０とを設け、クランプ回路１０のクランプ動作を比較器９の出力で制御して前記出力電圧Ｖｏが設定電圧に近づくまでは、ＰＷＭ回路１１の出力のパルス信号の前記スイッチング素子２をオンさせる信号幅を規制するよう構成されている。ここで、比較器９は端子電圧Ｖｏが最終的な定格出力電圧の９５％に低下するまではハイレベルの信号を出力し、最終的な定格出力電圧の９５％を越えるとローレベルの信号を出力するように前記設定電圧が予め設定されている。６は負荷である。

このように構成したため、入力直流電圧ＶＩＮの起動時にＤＣ−ＤＣコンバータの出力電圧Ｖｏが立ち上がっていない状態で基準電圧源８に接続されている側の誤差信号検出器７の入力の電位ＶＲＥＦが早く立ち上がり、誤差信号検出器７がその出力電圧ＶＥを振り切ろうとしても、ＤＣ−ＤＣコンバータの出力電圧Ｖｏを比較器９で監視し、出力電圧Ｖｏが設定電圧に近づくまではクランプ回路１０の出力で誤差信号検出器の出力電圧ＶＥを制御することにより、ＰＷＭ回路１０に過大な信号が入力することを防止し、結果としてスイッチ２がオンし続けインダクタ３に過大な電流が流れることを防止できる。

なお、上記の各実施の形態では降圧型または昇圧型または反転型のいずれかのＤＣ−ＤＣコンバータであったが、（実施の形態１）〜（実施の形態３）を組み合わせた構成でも入力直流電圧の起動時にスイッチがオンし続けインダクタに過大な電流が流れることを防止し、突入電流の発生を防止できることは明白である。

具体的には、降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータとで構成されるＤＣ−ＤＣコンバータ、昇圧型ＤＣ−ＤＣコンバータと反転型ＤＣ−ＤＣコンバータとで構成されるＤＣ−ＤＣコンバータとで構成されるＤＣ−ＤＣコンバータ、降圧型ＤＣ−ＤＣコンバータと反転型ＤＣ−ＤＣコンバータ、降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータおよび反転型ＤＣ−ＤＣコンバータとで構成されるＤＣ−ＤＣコンバータ、においても同様に実施できる。

本発明は、ＤＣ−ＤＣコンバータならびにＤＣ−ＤＣコンバータを搭載した集積回路などに有用である。

本発明の（実施の形態１）におけるＤＣ−ＤＣコンバータの構成図同実施の形態における入出力信号のタイミング図本発明の（実施の形態２）におけるＤＣ−ＤＣコンバータの構成図本発明の（実施の形態３）におけるＤＣ−ＤＣコンバータの構成図従来のＤＣ−ＤＣコンバータの構成図同従来例の入出力信号のタイミング図

符号の説明

１入力直流電源
２スイッチング素子
３インダクタ
４ダイオード
５コンデンサ
６負荷
７誤差信号検出器
８基準電圧源
９比較器
１０クランプ回路
１１ＰＷＭ回路

Claims

インダクタとコンデンサとの直列回路にダイオードを並列接続し、前記ダイオードの両端にスイッチング素子を介して入力直流電圧を印加し、前記インダクタと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、前記コンデンサの端子電圧を出力電圧に降圧するＤＣ−ＤＣコンバータであって、
前記端子電圧を監視する比較器と、
前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路と
を設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成した
ＤＣ−ＤＣコンバータ。
ダイオードとコンデンサの直列回路にスイッチング素子を並列接続し、前記スイッチング素子の両端に前記インダクタを介して入力直流電圧を印加し、
前記ダイオードと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、前記コンデンサの端子電圧を出力電圧に昇圧するＤＣ−ＤＣコンバータであって、
前記端子電圧を監視する比較器と、
前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路と
を設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成した
ＤＣ−ＤＣコンバータ。
ダイオードとコンデンサの直列回路にインダクタを並列接続し、ダイオードとコンデンサの前記直列回路にスイッチング素子を介して入力直流電圧を印加し、前記ダイオードと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、入力直流電圧とは極性の反転した出力電圧を前記コンデンサの両端から取り出す反転型ＤＣ−ＤＣコンバータであって、
前記端子電圧を監視する比較器と、
前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路と
を設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成した
ＤＣ−ＤＣコンバータ。