JP5431445B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP5431445B2 JP5431445B2 JP2011285834A JP2011285834A JP5431445B2 JP 5431445 B2 JP5431445 B2 JP 5431445B2 JP 2011285834 A JP2011285834 A JP 2011285834A JP 2011285834 A JP2011285834 A JP 2011285834A JP 5431445 B2 JP5431445 B2 JP 5431445B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
- G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
図1を参照して、本発明の実施の形態1に係るスイッチング電源回路1の回路図を説明する。
ノーマリオン型トランジスタTr_nonは、例えば、高耐圧のJFET((Junction Field Effect Transistor)、接合型FET)や、GaNFET((Gallium Nitride FET)、窒化ガリウムFET)である。ノーマリオフ型トランジスタTr_noffは、低耐圧のSiFET((Silicon Field Effect Transistor)、シリコンFET)である。
VMSの電圧=r2/r1*(VM−VS)
ここで、r1=Rm=Rs、 r2=Rf=Rgであり、符号”/”および”*”は、各々、除算および乗算を意味する。上記の計算式の通り、中間点−ソース間電圧VMSは、カスコード素子CASのソース端子Sに対する中間点端子Mの電圧である。
<正常時の動作>
図4(a)は、ドライブ信号出力回路FF1が出力するドライブ信号DRVの波形を示す。ドライブ信号出力回路FF1は、時刻t1で発生した発振器OSCの出力に基づき、ハイレベルのドライブ信号DRVを出力する。カスコード素子CASは、ハイレベルにあるドライブ信号DRVにより導通状態となる。
Cはロウレベルからハイレベルに変化する。この立ち上がりエッジがドライブ信号出力回路FF1のリセット端子Rに伝えられ、ドライブ信号DRVがハイレベルからロウレベルに変化し、カスコード素子CASは非導通状態となる。
図4を参照して、時刻t3から時刻t4の期間における、制御回路10の異常検出時の動作説明する。
図5を参照して、本発明の実施の形態1の変形例1に係る制御回路11の回路図を説明する。
図6において、カスコード素子CASが導通状態である時刻t1から時刻t2の期間、およびカスコード素子CASが非導通状態である時刻t2から時刻t3の期間における各信号の変化は、図4における対応する信号の変化と同じであり、説明は省略する。
図6を参照して、時刻tsから時刻teの期間における、制御回路11の異常検出時の動作を説明する。スイッチング電源回路1の異常状態として、たとえば、ノイズ等の影響によりカスコード素子CASが誤ってオン状態になった場合を仮定する。
図7を参照して、本発明の実施の形態1の変形例2に係る制御回路12の回路図を説明する。
図8において、カスコード素子CASが導通状態である時刻t1から時刻t2の期間、およびカスコード素子CASが非導通状態である時刻t2から時刻t3の期間における各信号の変化は、図4における対応する信号の変化と同じであり、説明は省略する。なお、図8における第1の保護信号V12は、図4における第1の保護信号V10と対応する。即ち、両保護信号とも第1の保護回路PTVMから出力される。
図8を参照して、時刻tsから時刻teの期間における、制御回路12の異常検出時の動作を説明する。
図9を参照して、本発明の実施の形態1の変形例3に係る制御回路13の回路図を説明する。
図10に示すとおり、時刻t1から時刻t2の期間、カスコード素子CASの導通により、コイルLのコイル電流I_coilは10Aから15Aまで増加する。この期間、中間点−ソース間電圧VMSは、おおよそ、0.1Vから0.15Vの範囲で増加する。従って、中間点−ソース間電圧VMSは、クリップ回路CLPでクリップされることなく、そのままの値が中間点クリップ電圧VMCとして出力される。この期間における出力パワー信号PWROの値は、P1からP2まで増加する。しかし、その値は、リファレンス電源Vrefcの値を超えることはなく、第3の保護信号OPMはロウレベルを維持する。
図10(c)に示すとおり、時刻t3でカスコード素子CASが再び導通状態になった後、時刻tsでコイルLが飽和し、時刻teに、コイル電流I_coilが21.5Aまで増大する。
図11を参照して、本発明の実施の形態1の変形例4に係るスイッチング電源回路1aの回路図を説明する。
図13を参照して、本発明の実施の形態2に係るスイッチング電源回路2の回路図を説明する。
制御回路20の構成は、図7に示す、本発明の実施の形態1の変形例2に係る制御回路12から、差動増幅回路AMPを削除した構成となっている。実施の形態1では、カスコード素子CASのソース端子Sの電位は変化する。そのソース端子Sを基準とする中間点端子Mの電位を求めるため、差動増幅回路AMPが必要であった。しかし、実施の形態2では、ソース端子Sは接地電位であり、差動増幅回路AMPは不要である。
<<実施の形態2の変形例1>>
図15を参照して、本発明の実施の形態2の変形例1に係るスイッチング電源回路2aの回路図を説明する。
図17(c)および(d)に示すとおり、時刻t1から時刻t2の期間、カスコード素子CASの導通により、コイルLのコイル電流I_coilは2Aから3Aまで増加する。この期間、中間点−ソース間電圧VMSは、おおよそ、0.1Vから0.15Vまで増加する。従って、中間点−ソース間電圧VMSは、クリップ回路CLPでクリップされることなく、そのままの値が中間点クリップ電圧VMCとして出力される。この期間における中間点−ソース間電圧VMSは、カスコード素子CASが導通状態にある期間における、直流入力電源VdcからコイルLに供給される電源電流の値に対応する。
図17(c)に示すとおり、時刻t3でカスコード素子CASが再び導通状態になった後、時刻tsで負荷Loadに故障(短絡)が発生し、時刻teに、コイル電流I_coilが3.5Aまで増大する。
図18を参照して、本発明の実施の形態3に係るスイッチング電源回路3の回路図を説明する。
制御回路30は、第1の保護回路PTVM、2入力OR回路OR30、発振器OSC、インバータINV1、2入力NOR回路NOR1、ドライブ信号出力回路FF1、および電流連続モードの力率改善回路CCMを構成要素として有している。第1の保護回路PTVMおよび電流連続モードの力率改善回路CCM以外の各構成要素は、図3等で同一符号を付した構成と同一であり、その構成や機能の説明を省略する。
図20を参照して、本発明の実施の形態4に係るスイッチング電源回路4の回路図を説明する。
制御回路40は、第1の保護回路PTVM、2入力OR回路OR40、ドライブ信号出力回路FF1、および電流臨界モードの力率改善回路CRMを備える。電流臨界モードの力率改善回路CRM以外の各構成要素は、図3等で同一符号を付した構成と同一であり、その構成や機能の説明を省略する。
図22を参照して、本発明の実施の形態5に係るスイッチング電源回路5の回路図を説明する。
制御回路50は、第1の保護回路PTVM、出力電圧判定回路VOD,2入力OR回路OR50、発振器OSC、インバータINV1、2入力NOR回路NOR1、およびドライブ信号出力回路FF1を有している。制御回路50および図3に示す実施の形態1の制御回路10において、同一の符号を付した各構成要素は、同一の構成や機能を有する。従って、それら各構成要素の説明を省略する。なお、図3に示す制御回路10における2入力OR回路OR10と、制御回路50における2入力OR回路OR50とも同一の機能を有する。
図24を参照して、本発明の実施の形態5に係る制御回路50の動作を説明する。
図24(c)、(d)、(e)、および(f)に示すとおり、時刻t3に開始したカスコード素子CASの導通期間中に、時刻tsでトランスTRSの1次側コイルが飽和した場合を想定する。時刻ts以降、1次側コイルの電流I_trsは急増する結果、中間点電位VMは時刻teでリファレンス電源Vref1の値を超える。すると、第1の保護回路PTVMは、第1の保護信号VM50をロウレベルからハイレベルに遷移させ、ドライブリセット信号VRSTがロウレベルからハイレベルに変化する。
Claims (16)
- 入力電圧が印加される1対の入力ノードと、
出力電圧が出力される1対の出力ノードと、
前記1対の入力ノード間、または、前記1対の入力ノードのうち高電位側の入力ノードと前記1対の出力ノードのうち高電位側の出力ノードとの間に直列に接続されたコイルおよびカスコード素子と、
前記カスコード素子の導通状態を制御するドライブ信号を出力する制御回路とを備え、
前記カスコード素子は、ノーマリオン型トランジスタとノーマリオフ型トランジスタとを中間点でカスコード接続したトランジスタであり、
前記カスコード素子は、前記ドライブ信号が第1の状態および第2の状態の場合に、各々、導通状態および非導通状態に制御され、
前記制御回路は、前記中間点から出力される中間点電位に応答して、前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、スイッチング電源回路。 - 前記トランジスタは、ドレイン端子に前記ノーマリオン型トランジスタのドレインが接続され、前記中間点に前記ノーマリオン型トランジスタのソースおよび前記ノーマリオフ型トランジスタのドレインが接続され、ゲート端子に前記ノーマリオフ型トランジスタのゲートが接続され、ソース端子に前記ノーマリオン型トランジスタのゲートおよび前記ノーマリオフ型トランジスタのソースが接続され、前記中間点に中間点端子が接続される、請求項1記載のスイッチング電源回路。
- 前記制御回路は、前記ドライブ信号を出力するドライブ信号出力回路を備え、
前記ドライブ信号出力回路は、前記中間点電位に応答して、前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項1または請求項2記載のスイッチング電源回路。 - 前記中間点電位は、前記ソース端子を基準とする電位をその値とする、請求項1ないし請求項3いずれか1項記載のスイッチング電源回路。
- 前記制御回路は、第1の保護回路をさらに備え、
前記第1の保護回路は、前記ドライブ信号が前記第1の状態にある期間、前記中間点電位に基づき第1の保護信号を出力し、
前記ドライブ信号出力回路は、前記第1の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項3または請求項4記載のスイッチング電源回路。 - 前記制御回路は、第2の保護回路をさらに備え、
前記第2の保護回路は、前記ドライブ信号が前記第2の状態にある期間、前記中間点電位に基づき第2の保護信号を出力し、
前記ドライブ信号出力回路は、前記第2の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項3または請求項4記載のスイッチング電源回路。 - 前記制御回路は、前記第1の保護信号または前記第2の保護信号を所定時間保持するホールド回路をさらに備える、請求項5または請求項6記載のスイッチング電源回路。
- 前記ドレイン端子は、前記1対の入力ノードのうち高電位側入力ノードと接続され、
前記ソース端子は、前記コイルの一端に接続され、
前記コイルの他端は、前記1対の出力ノードのうち高電位側出力ノードと接続され、
前記コイルの一端および他端と前記1対の出力ノードのうち低電位側出力ノードに、各々接続された、ダイオードおよびコンデンサをさらに備える、請求項3ないし請求項7いずれか1項記載のスイッチング電源回路。 - 前記制御回路は、前記出力電圧に基づき、出力電圧モニタ信号を生成する出力電圧モニタ回路と、前記中間点電位を所定の値にクリップしたクリップ電圧を出力するクリップ回路と、前記クリップ電圧および前記出力電圧モニタ信号を乗算する乗算回路を有する出力パワーモニタ回路と、をさらに備え、
前記出力パワーモニタ回路は、前記乗算回路の出力に基づき第3の保護信号を出力し、
前記ドライブ信号出力回路は、前記第3の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項8記載のスイッチング電源回路。 - 前記制御回路は、前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、前記ドライブ信号が前記第1の状態の期間における前記中間点の平均中間点電圧を出力する平均化回路と、前記前記平均中間点電圧および前記入力電圧モニタ信号を乗算する乗算回路とを有する平均入力パワーモニタ回路と、をさらに備え、
前記平均入力パワーモニタ回路は、前記乗算回路の出力に基づき第4の保護信号を出力し、
前記ドライブ信号出力回路は、前記第4の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項8記載のスイッチング電源回路。 - 前記コイルの一端は、前記1対の入力ノードのうち高電位側入力ノードと接続され、
前記コイルの他端と前記1対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および前記1対の出力ノード間に接続されたコンデンサをさらに備え、
前記コイルの他端および前記1対の入力ノードのうち低電位側入力ノードには、各々、前記ドレイン端子および前記ソース端子が接続されている、請求項3ないし請求項7いずれか1項記載のスイッチング電源回路。 - 前記制御回路は、前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、前記中間点電位を所定の値にクリップした中間点クリップ電圧を出力するクリップ回路と、前記中間点クリップ電圧および前記入力電圧モニタ信号を乗算する乗算回路とを有する入力パワーモニタ回路と、をさらに備え、
前記入力パワーモニタ回路は、前記乗算回路の出力に基づき第5の保護信号を出力し、
前記ドライブ信号出力回路は、前記第5の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項11記載のスイッチング電源回路。 - 前記1対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した前記入力電圧が前記1対の入力ノードの高電位側入力ノードに印加され、
前記コイルの一端は、前記高電位側入力ノードと接続され、
前記コイルの他端と前記1対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および前記1対の出力ノード間に接続されたコンデンサをさらに備え、
前記コイルの他端および前記低電位側入力ノードには、各々、前記ドレイン端子および前記ソース端子が電気的に接続され、
前記低電位側入力ノードと前記低電位側出力ノード間に接続され、前記低電位側入力ノードへ流れる電流値を電圧値に変換した電源電流信号を生成するセンス抵抗と、
前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、
前記出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、
前記電源電流信号、前記入力電圧モニタ信号、および前記出力電圧モニタ信号に基づき、前記高電位側入力ノードの入力電流と前記入力電圧との力率を改善する電流連続モード力率改善回路とを、さらに備え、
前記ドライブ信号出力回路は、前記電流連続モード力率改善回路の出力に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項3記載のスイッチング電源回路。 - 前記1対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した前記入力電圧が前記1対の入力ノードの高電位側入力ノードに印加され、
前記コイルの一端は、前記高電位側入力ノードと接続され、
前記コイルの他端と前記1対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および前記1対の出力ノード間に接続されたコンデンサをさらに備え、
前記コイルの他端および前記低電位側入力ノードには、各々、前記ドレイン端子および前記ソース端子が接続され、
前記コイルのゼロ電流を検出してゼロ電流検出信号を生成するゼロ電流検出コイルと、
前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、
前記出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、
前記入力電圧モニタ信号、前記出力電圧モニタ信号、および前記中間点電位に基づき、前記高電位側入力ノードの入力電流と前記入力電圧との力率を改善する電流臨界モード力率改善回路とを、さらに備え、
前記ドライブ信号出力回路は、前記電流臨界モード力率改善回路の出力に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項3記載のスイッチング電源回路。 - 前記コイルはトランスであり、
前記トランスの1次側の一端は、前記1対の入力ノードのうち高電位側入力ノードと接続され、
前記トランスの1次側の他端と前記1対の入力ノードのうち低電位側入力ノード間には、各々、前記ドレイン端子と前記ソース端子が接続され、
前記トランスの2次側の一端と前記1対の出力ノードのうち高電位側出力ノード間に接続されたダイオードと、前記1対の出力ノード間に接続されたコンデンサとをさらに備える、請求項3ないし請求項7いずれか1項記載のスイッチング電源回路。 - 前記入力電圧は、前記1対の入力ノードの低電位側入力ノードに対して前記1対の入力ノードの高電位側入力ノードに印加される直流電圧である、請求項8ないし請求項12、または請求項15いずれか1項記載のスイッチング電源回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285834A JP5431445B2 (ja) | 2011-12-27 | 2011-12-27 | スイッチング電源回路 |
EP12008311.8A EP2611017A3 (en) | 2011-12-27 | 2012-12-13 | Switching power supply circuit |
US13/727,315 US9354650B2 (en) | 2011-12-27 | 2012-12-26 | Switching power supply circuit |
CN201210576711.4A CN103187873B (zh) | 2011-12-27 | 2012-12-26 | 开关电源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285834A JP5431445B2 (ja) | 2011-12-27 | 2011-12-27 | スイッチング電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013135574A JP2013135574A (ja) | 2013-07-08 |
JP5431445B2 true JP5431445B2 (ja) | 2014-03-05 |
Family
ID=47683426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011285834A Expired - Fee Related JP5431445B2 (ja) | 2011-12-27 | 2011-12-27 | スイッチング電源回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9354650B2 (ja) |
EP (1) | EP2611017A3 (ja) |
JP (1) | JP5431445B2 (ja) |
CN (1) | CN103187873B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6237038B2 (ja) * | 2013-09-20 | 2017-11-29 | 富士通株式会社 | カスコードトランジスタ及びカスコードトランジスタの制御方法 |
JP2016139996A (ja) * | 2015-01-28 | 2016-08-04 | 株式会社東芝 | 半導体装置 |
JP6626267B2 (ja) * | 2015-04-10 | 2019-12-25 | シャープ株式会社 | 半導体装置 |
JPWO2019065173A1 (ja) * | 2017-09-29 | 2020-11-05 | 日本電産株式会社 | パワーモジュール及びdc−dcコンバータ |
CN110277898B (zh) * | 2018-03-13 | 2022-05-24 | 中兴通讯股份有限公司 | 一种电源控制电路、电源驱动信号生成方法和电源 |
CN112204845B (zh) * | 2018-05-31 | 2024-03-08 | 东芝三菱电机产业***株式会社 | 不间断电源装置 |
US10754366B2 (en) * | 2018-06-06 | 2020-08-25 | L3 Cincinnati Electronics Corporation | Power switching circuits having a saturable inductor |
JP7292874B2 (ja) * | 2018-12-26 | 2023-06-19 | 株式会社東芝 | 電流検出回路 |
JP7148476B2 (ja) * | 2019-10-25 | 2022-10-05 | 株式会社東芝 | 電力切替器、電力整流器及び電力変換器 |
CN111786564B (zh) * | 2020-07-15 | 2022-03-01 | 江苏能华微电子科技发展有限公司 | 一种高效率紧凑型快充电源 |
DE102020210708A1 (de) * | 2020-08-24 | 2022-02-24 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zum Betreiben eines Schaltnetzteils und Spannungsversorgungsvorrichtung |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5481178A (en) * | 1993-03-23 | 1996-01-02 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit |
DE19926715C1 (de) * | 1999-06-11 | 2001-01-18 | Siemens Ag | Verfahren und Vorrichtung zum Abschalten einer Kaskodenschaltung mit spannungsgesteuerten Halbleiterschaltern |
AT411945B (de) * | 2001-07-16 | 2004-07-26 | Siemens Ag Oesterreich | Schalteinrichtung |
JP4442089B2 (ja) * | 2002-12-09 | 2010-03-31 | 富士電機システムズ株式会社 | 昇圧コンバータ回路 |
US6977824B1 (en) * | 2004-08-09 | 2005-12-20 | System General Corp. | Control circuit for controlling output current at the primary side of a power converter |
JP4844007B2 (ja) * | 2005-05-18 | 2011-12-21 | 富士電機株式会社 | 複合型半導体装置 |
US8674670B2 (en) * | 2006-11-28 | 2014-03-18 | International Rectifier Corporation | DC/DC converter with depletion-mode III-nitride switches |
KR101154894B1 (ko) * | 2007-08-21 | 2012-06-18 | 삼성전자주식회사 | 스위칭 전원장치 및 그 제어방법 |
US7834613B2 (en) * | 2007-10-30 | 2010-11-16 | Power-One, Inc. | Isolated current to voltage, voltage to voltage converter |
JP2010130881A (ja) * | 2008-12-01 | 2010-06-10 | Sanyo Electric Co Ltd | スイッチング電源回路 |
CN201438266U (zh) * | 2009-07-22 | 2010-04-14 | Bcd半导体制造有限公司 | 一种脉冲调制控制器 |
CN101714204B (zh) * | 2009-08-31 | 2013-09-04 | Bcd半导体制造有限公司 | 一种乘法器及具有该乘法器的功率因数校正控制器 |
JP2011142265A (ja) * | 2010-01-08 | 2011-07-21 | Sharp Corp | 半導体装置およびそれを備えた電子回路 |
JP5012930B2 (ja) * | 2010-02-15 | 2012-08-29 | 株式会社デンソー | ハイブリッドパワーデバイス |
JP2011199993A (ja) * | 2010-03-18 | 2011-10-06 | Rohm Co Ltd | 充電制御装置、負荷駆動装置 |
JP5270713B2 (ja) * | 2011-04-19 | 2013-08-21 | シャープ株式会社 | スイッチング電源装置 |
-
2011
- 2011-12-27 JP JP2011285834A patent/JP5431445B2/ja not_active Expired - Fee Related
-
2012
- 2012-12-13 EP EP12008311.8A patent/EP2611017A3/en not_active Withdrawn
- 2012-12-26 US US13/727,315 patent/US9354650B2/en active Active
- 2012-12-26 CN CN201210576711.4A patent/CN103187873B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103187873B (zh) | 2016-08-03 |
US20130162232A1 (en) | 2013-06-27 |
EP2611017A2 (en) | 2013-07-03 |
JP2013135574A (ja) | 2013-07-08 |
CN103187873A (zh) | 2013-07-03 |
US9354650B2 (en) | 2016-05-31 |
EP2611017A3 (en) | 2017-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431445B2 (ja) | スイッチング電源回路 | |
US9812856B2 (en) | Modulation mode control circuit, switch control circuit including the modulation mode control circuit and power supply device including the switch control circuit | |
JP5984999B2 (ja) | Dc/dcコンバータ、それを用いた電源装置 | |
JP6122257B2 (ja) | Dc/dcコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器 | |
JP6225602B2 (ja) | スイッチング電源装置 | |
US9608509B2 (en) | Switching converter with controllable restart delay and associated control method | |
EP2985900A1 (en) | Digital pulse skipping modulation for buck converter with auto-transition to pulse frequency modulation (PFM) | |
US20100072968A1 (en) | Control system for switching dc-dc converters | |
JP2011078261A (ja) | 電流駆動回路 | |
US20140145698A1 (en) | Dc-dc converter | |
EP3098955B1 (en) | Step-up device and converter device | |
US9647528B2 (en) | Switch control circuit and resonant converter including the same | |
JP2012161117A (ja) | Dc/dcコンバータならびにそれを用いた電源装置および電子機器 | |
US9564810B2 (en) | Switched mode power supply | |
JP2017175753A (ja) | 絶縁同期整流型dc/dcコンバータ、同期整流回路、電源アダプタおよび電子機器、制御方法 | |
US10715046B2 (en) | Secondary side current mode control for a converter | |
JP2015056986A (ja) | Dc−dcコンバータ、および、半導体集積回路 | |
KR102572644B1 (ko) | 동기buck회로의 제어 방법, 장치, 시스템 및 전자장치 | |
JP6895833B2 (ja) | Dc/dcコンバータおよびその制御回路 | |
JP2014096891A (ja) | 過電流検出回路及びスイッチング電源装置 | |
JP2014112996A (ja) | 軽負荷検出回路、スイッチングレギュレータとその制御方法 | |
JP6900830B2 (ja) | Led点灯回路及びled照明装置 | |
US9112353B2 (en) | Power supply device | |
JP6072881B2 (ja) | Dc/dcコンバータならびにそれを用いた電源装置および電子機器 | |
US20230318443A1 (en) | Power supply apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5431445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |