CN110634947B - 功率半导体器件及其制造方法 - Google Patents

功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN110634947B
CN110634947B CN201910539437.5A CN201910539437A CN110634947B CN 110634947 B CN110634947 B CN 110634947B CN 201910539437 A CN201910539437 A CN 201910539437A CN 110634947 B CN110634947 B CN 110634947B
Authority
CN
China
Prior art keywords
trench gate
conductivity type
trench
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910539437.5A
Other languages
English (en)
Other versions
CN110634947A (zh
Inventor
李珠焕
朴泰泳
禹赫
姜旻岐
金莹俊
金台烨
尹成晥
赵善衡
河定穆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Mobis Co Ltd
Original Assignee
Hyundai Mobis Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Mobis Co Ltd filed Critical Hyundai Mobis Co Ltd
Publication of CN110634947A publication Critical patent/CN110634947A/zh
Application granted granted Critical
Publication of CN110634947B publication Critical patent/CN110634947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了功率半导体器件及其制造方法。一种功率半导体器件，包括：第一沟槽栅极和第二沟槽栅极，呈带状形状，在衬底中在一个方向上平行地延伸并且彼此间隔开；第三沟槽栅极，呈梯状形状，在衬底中在与第一沟槽栅极和第二沟槽栅极之间的一个方向不同的方向上延伸；第一导电类型的体区，分别布置在衬底中在第一沟槽栅极、第二沟槽栅极与第三沟槽栅极之间；一对第一导电类型的浮动第一区，在衬底中围绕第一沟槽栅极和第二沟槽栅极的每个底表面和至少一侧；以及第一导电类型的浮动第二区，在衬底中围绕第三沟槽栅极的底表面。

Description

功率半导体器件及其制造方法
技术领域
本发明涉及功率半导体器件及其制造方法，并且更具体地，涉及绝缘栅双极型晶体管(IGBT)器件及其制造方法。
背景技术
绝缘栅双极型晶体管(IGBT)是金属氧化硅(MOS)和双极型技术的结果，并且已经因为正向损耗低和高速度而应用于利用晶闸管、双极型晶体管、MOSFET等无法实现的应用，并且是对于在300V或更高电压范围内广泛使用的高效高速功率***至关重要的下一代功率半导体器件。关于在20世纪70年代开发功率MOSFET之后的开关器件，MOSFET用于需要高速开关的范围内，并且双极型晶体管、晶闸管、GTO等已经用于在中压到高压时需要大量的电流传导的范围内。20世纪80年代早期开发的IGBT在输出特性方面具有比双极型晶体管更大的电流能力，并且在输入特性方面具有像MOSFET一样的栅极驱动特性，因此可以实现大约100KHz的高速开关。因此，除了MOSFET、双极型晶体管和晶闸管的替代器件之外，由于IGBT还创造了新应用***，因此它正在逐步扩大其从工业到家用电子产品的使用范围。
相关的现有技术是韩国专利公开第20140057630号(公开于2014年5月13日，标题为“IGBT及其制造方法”)。
发明内容
本发明的目的是提供能够稳定开关特性并确保高沟道密度的一种功率半导体器件。然而，这些问题是说明性的，并且本发明的范围不限于此。
本发明构思的实施方式提供了一种功率半导体器件，该功率半导体器件包括：第一沟槽栅极和第二沟槽栅极，呈带状形状，在衬底中在一个方向上平行地延伸并且彼此间隔开；第三沟槽栅极，呈梯状形状，在衬底中在与第一沟槽栅极和第二沟槽栅极之间的该一个方向不同的方向上延伸；第一导电类型的体区，分别布置在衬底中在第一沟槽栅极、第二沟槽栅极与第三沟槽栅极之间；一对第一导电类型的浮动第一区，在衬底中围绕第一沟槽栅极和第二沟槽栅极的每个底表面和至少一侧；第一导电类型的浮动第二区，在衬底中围绕第三沟槽栅极的底表面；发射极，布置在衬底的上表面上并且与第一导电类型的体区相接触；以及集电极，布置在衬底的底表面上。
在一实施方式中，构成一个单位单元的第一沟槽栅极和第二沟槽栅极可以连接到构成与该一个单位单元直接相邻而彼此不分离的另一个单位单元的第一沟槽栅极和第二沟槽栅极。
在一实施方式中，在彼此相邻的串联布置的多个单位单元中，第一沟槽栅极可以连接为一体并且跨多个单位单元设置，第二沟槽栅极可以连接为一体并且跨多个单位单元设置，并且第三沟槽栅极可以被设置为连接第一沟槽栅极之一和第二沟槽栅极之一并在第一沟槽栅极之一与第二沟槽栅极之一之间彼此间隔开的多个沟槽栅极。
在一实施方式中，功率半导体器件还可以包括第二导电类型的漂移区，该第二导电类型的漂移区布置在衬底中在第一导电类型的浮动区、第一导电类型的体区与集电极之间。
在一实施方式中，功率半导体器件还可以包括第二导电类型的场截止区，该第二导电类型的场截止区布置在第二导电类型的漂移区与集电极之间。
在一实施方式中，功率半导体器件还可以包括一对第二导电类型的源极区，这些第二导电类型的源极区在布置在第一沟槽栅极与第二沟槽栅极之间的第一导电类型的体区中彼此间隔开并分别与第一沟槽栅极和第二沟槽栅极相邻。
在一实施方式中，布置在第一沟槽栅极与第二沟槽栅极之间的第一导电类型的体区的掺杂最大深度可以比第一沟槽栅极和第二沟槽栅极的深度浅，并且第一导电类型的浮动第一区的掺杂最大深度可以比第一沟槽栅极和第二沟槽栅极的深度深。
在一实施方式中，在一对第一导电类型的浮动第一区之间以及在第一沟槽栅极与第二沟槽栅极之间的第二导电类型掺杂浓度可以相对高于在漂移区中在一对第一导电类型的浮动第一区下方的第二导电类型掺杂浓度。
在一实施方式中，第二导电类型和第一导电类型可以具有彼此相反的导电类型，并且是n型和p型中的任何一种。
附图说明
包括了附图来提供对本发明构思的进一步理解，附图纳入并构成本说明书的一部分。附图示出了本发明概念的示例性实施方式，并且连同描述一起用于说明本发明概念的原理。在附图中：
图1是概念性地示出根据本发明的比较例的功率半导体器件的单元结构的横截面图；
图2是沿图1中所示的X轴和Y轴的纵截面；
图3是示出在沿图1中所示的X轴和Y轴的纵截面中出现的寄生电容的方面的模拟图像；
图4是作为图1中所示的单位单元的一部分的生成寄生电容的区的放大视图；
图5是概念性地示出根据本发明的实施方式的功率半导体器件的单元结构的横截面图；
图6是沿图5中所示的X轴的纵截面；
图7是沿图5中所示的X轴的横截面；
图8是示出在沿图5中所示的X轴的纵截面中出现的寄生电容的方面的模拟图像；
图9是示出在沿图5中所示的Y轴的纵截面中出现的寄生电容的方面的模拟图像；以及
图10是作为图5中所示的单位单元的一部分的生成寄生电容的区的放大视图。
具体实施方式
在下文中，参照附图更详细地描述本发明的实施方式。然而，本发明可以体现为不同的形式，并且不应被解释为局限于本文中所阐述的实施方式，而是相反，提供这些实施方式使本公开将详尽和完整，并且将本发明的范围充分地传达给本领域技术人员。而且，为了便于解释，可以夸大或减小至少一些部件的尺寸。贯穿附图，相似的参考标号表示相似的元件。
在本说明书中，术语“横截面”是指在平行于衬底的上表面的方向上的截面，术语“竖直截面”是指在垂直于衬底的上表面的方向上的纵截面。
在本说明书中，第一导电类型和第二导电类型具有相反的导电类型，并且可以分别是n型和p型中的任何一种。例如，第一导电类型可以是p型，并且第二导电类型可以是n型，并且导电类型配置在附图中示例性地示出。然而，本发明的技术构思不限于此。例如，第一导电类型可以是n型，并且第二导电类型可以是p型。
图1是概念性地示出根据本发明的比较例的功率半导体器件的单元结构的横截面图。图2是沿图1中所示的X轴和Y轴的纵截面。图3是示出在沿图1中所示的X轴和Y轴的纵截面中出现的寄生电容方面的模拟图像。图4是作为图1中所示的单位单元的一部分生成的寄生电容的区的放大视图。
图1至图4中所示的功率半导体器件具有在绝缘双极型晶体管(IGBT)的有源结构中的闭合单元结构。限定闭合单元结构中的单位单元的区可以根据参考点而变化。如果单位单元限定在发射极68周围，则形成在单位单元中的沟槽栅极50具有闭合方形形状，并且形成在一个单位单元中的沟槽栅极和形成在与该单位单元相邻的另一单位单元中的沟槽栅极是单独设置的而不连接。
根据本发明的比较例的功率半导体器件100包括分别布置在衬底1中的彼此间隔开的第一沟槽20a和第二沟槽20b中的一对栅极电极50a和50b。这里，衬底1可以理解为意指晶片和在晶片上外延生长的外延层。
根据本发明的比较例的功率半导体器件100包括布置在衬底1中在第一沟槽20a与第二沟槽20b之间的第一导电类型的体区42、以及第二导电类型的一对源极区44a和44b，这些源极区在第一导电类型的体区42中分别与第一沟槽20a和第二沟槽20b相邻并间隔开。
根据本发明的比较例的功率半导体器件100包括在衬底1中围绕第一沟槽20a的底表面和至少一个侧表面的第一导电类型的浮动区30a，并且包括围绕第一沟槽20b的底表面和至少一个侧表面的第一导电类型的浮动区30b。一对第一导电类型的浮动区30a和30b在衬底1中彼此分开布置。参照衬底1的上表面1s，到浮动区30a和30b的底表面的深度比到第一沟槽20a和第二沟槽20b的底表面的深度深。也就是说，第一导电类型的浮动区30a和30b的最大掺杂深度可以比第一沟槽20a和第二沟槽20b的深度深。
根据本发明的比较例的功率半导体器件100包括第二导电类型的漂移区10，该漂移区在衬底1中从一对第一导电类型的浮动区30a和30b的底部12穿过该对第一导电类型的浮动区30a与30b之间14，并且延伸到第一导电类型的体区42。具体地，在漂移区10中在该对第一导电类型的浮动区30a与30b之间的第二导电类型掺杂浓度N1相对高于在该对第一导电类型的浮动区30a和30b下方的第二导电类型掺杂浓度N2。
另一方面，第一导电类型的体区42的最大掺杂深度比第一沟槽20a和第二沟槽20b的深度浅，并且第一导电类型的浮动区30a和30b的最大掺杂深度可以比第一沟槽20a和第二沟槽20b的深度深。这里，在漂移区10中在该对第一导电类型的浮动区30a与30b之间以及在第一沟槽20a与第二沟槽20b之间的第二导电类型掺杂浓度可以相对高于在第一导电类型的浮动区30a和30b下方的第二导电类型掺杂浓度。
在衬底1上形成电连接到栅极电极50a和50b的导电图案64以及电连接到源极区44a和44b和体区42的导电图案68。具体地，电连接到源极区44a和44b和体区42的导电图案68可以用作发射极或触点。此外，可以设置绝缘图案62和66以用于电绝缘。
场截止区72可以设置在衬底10的与上表面相对的下表面上。场截止区72可以是高度掺杂第二导电类型杂质的区。例如，在场截止区72中的第二导电类型杂质浓度可以高于在第二导电类型的漂移区10中的第二导电类型杂质浓度。集电极区74可以设置在场截止区72下方。集电极区74可以是掺杂有第二导电类型杂质的区。集电极76可以设置在集电极区74下方。
如果沟槽20a和20b的底部不存在浮动区30a和30b，则电场在沟槽20a和20b的底部处增大。在浮动区30a和30b仅存在于沟槽20a和20b的底部的情况下，当MOSFET中的沟槽20a与20b之间在供应IGBT的基极电流的方向上的间隔距离减小时，基极电流路径受第一导电类型杂质的扩散限制，并且单元节距不能减小到一定距离以下。
在图2中所示的功率半导体器件100中，由于分布在该对第一导电类型的浮动区30a与30b之间14的第二导电类型掺杂浓度N1相对高于分布在第一导电类型的浮动区30a和30b下方的第二导电类型掺杂浓度N2，即使沟槽20a与20b之间的间隔距离变窄，也能形成基极电流供应路径并供应丰富的基极电流，并且形成N1与P1之间的平衡以在浮动区30a和30b的底表面上形成最大电场，从而增强鲁棒性。
也就是说，当在MOSFET中的沟槽之间在供应IGBT的基极电流的方向上的间隔距离F减小时，浮动区30a和30b的第一导电杂质扩散并且基极电流路径受限的现象可以通过形成区N1来改善。而且，根据上述功率半导体器件100的配置，当假设相同的跨导以减轻局部温度上升时，以较窄的间隔距离F形成较高的单元密度，从而可以改善短路特性。
除了利用该原理改善IGBT电阻和短路特性之外，同时，调整了区14的第二导电类型杂质浓度N1和浮动区30a和30b的第一导电类型杂质浓度P1的总电荷量，使得在浮动区30a和30b的底表面上形成最大电场，从而改善鲁棒性。这里，形成最大电场的浮动区30a和30b的底表面低于沟槽20a和20b的底表面。
当在C方向上将电压施加到一维时简化静电场与N型耗尽中的电荷量之间的关系时，可以是dE/dx＝(1/ε)*n并且仅看作N掺杂的函数。然而，当在IGBT运行期间注入载流子时，由于对注入的电荷量的影响，该函数变为dE/dx＝(1/ε)*(n+h-e)。当在关断状态下截面G中的空穴密度过大时，在总体结构中，由于电场变化率随着空穴浓度的变化而增加，电场区在相同的最大电场下减小，使内部压力发生急剧下降。然而，在本发明的结构中，在沟槽20a、20b的底表面与体区42的底表面之间形成电场变化率负部分。因此，当电场的斜率增加时，电场区增大，从而减轻了动态内压降低。
具有上述闭合单元结构的功率半导体器件在开关和鲁棒性方面具有优点，但在静态特性方面具有缺点。也就是说，它取决于IGBT的有源结构中的闭合单元的寄生电容Cge、Cgc、Cce等的尺寸和比率而影响开关操作特性。
参考图3，可以确认在示出了具有闭合单元结构的功率半导体器件的图1中所示的在沿X轴和Y轴的每个纵截面中生成的寄生电容的方面。据此，在包括栅极电极50a和50b与体区42之间的界面的区中生成栅极-发射极寄生电容Cge，并且在包括栅极电极50a和50b与漂移区10之间的界面的区中生成栅极-集电极寄生电容Cgc。在包括位于栅极电极50a和50b的下端处的浮动区30a和30b与漂移区10之间的界面的区中，出现栅极-集电极寄生电容Cgc。
参考图4，可以通过放大在示出了具有闭合单元结构的功率半导体器件的图1中所示的局部区来确认在器件的横截面中生成的寄生电容的方面。据此，可以确认，在包括栅极电极50与发射极68之间的界面的区上，沿着闭合单元的形状生成了栅极-发射极寄生电容Cge，并且在栅极电极50所在的区上，沿着闭合单元的形状生成了栅极-集电极寄生电容Cgc。
关于图3和图4中所示的这些寄生电容Cge、Cgc、Cce等，如果不控制这些部件的尺寸和/或比率，则开关特性变得不稳定并且沟道密度变低。
图5是概念性地示出根据本发明的实施方式的功率半导体器件的单元结构的横截面图。图6是沿图5中所示的X轴的纵截面。图7是沿图5中所示的X轴的横截面。图8是示出在沿图5中所示的X轴的纵截面中出现的寄生电容的方面的模拟图像。图9是示出在沿图5中所示的Y轴的纵截面中出现的寄生电容的方面的模拟图像。图10是作为图5中所示的单位单元的一部分的生成寄生电容的区的放大视图。
根据图5至图10中所示的本发明的实施方式的功率半导体器件包括其中融合了闭合单元结构和带状单元结构的结构，以优化作为IGBT的有源结构的寄生电容器的尺寸和比率。限定融合结构中的单位单元的区可以根据参考点而变化。如果单位单元限定在发射极68周围，则形成在单位单元中的沟槽栅极50具有闭合方形形状，并且形成在一个单位单元中的沟槽栅极和形成在与该单位单元相邻的另一单位单元中的沟槽栅极连接地设置而不分离。
取决于根据本发明的实施方式的功率半导体器件的有源结构，在彼此相邻串联布置的多个单位单元中，第一沟槽栅极50a连接为一体并且跨多个单位单元在一个方向(例如，平行于Y轴的方向)上设置和延伸。第二沟槽栅极50b连接为一体，并且跨多个单位单元在一个方向上(例如，在平行于Y轴的方向上)设置和延伸。第三沟槽栅极50c在第一沟槽栅极50a之一与第二沟槽栅极50b之一之间连接第一沟槽栅极50a之一与第二沟槽栅极50b之一，并且被设置为在与该一个方向不同的方向(例如，平行于X轴的方向)上延伸的多个间隔开的沟槽栅极。
参考示出了沿图5中所示的X轴的纵截面的图6，根据本发明的实施方式的功率半导体器件200包括分别布置在衬底1中彼此间隔开的第一沟槽20a和第二沟槽20b中的一对栅极电极50a和50b。该对栅极电极50a和50b可以理解为第一沟槽栅极50a和第二沟槽栅极50b。这里，衬底1可以理解为意指晶片和在晶片上外延生长的外延层。
根据本发明的实施方式的功率半导体器件200包括布置在衬底1中在第一沟槽20a与第二沟槽20b之间的第一导电类型的体区42、以及第二导电类型的一对源极区44a和44b，这些源极区在第一导电类型的体区42中分别与第一沟槽20a和第二沟槽20b相邻并间隔开。
根据本发明的实施方式的功率半导体器件200包括在衬底1中围绕第一沟槽20a的底表面和至少一个侧表面的第一导电类型的浮动区30a，并且包括围绕第一沟槽20b的底表面和至少一个侧表面的第一导电类型的浮动区30b。一对第一导电类型的浮动区30a和30b在衬底1中彼此分开布置。参照衬底1的上表面1s，到浮动区30a和30b的底表面的深度比到第一沟槽20a和第二沟槽20b的底表面的深度深。也就是说，第一导电类型的浮动区30a和30b的最大掺杂深度可以比第一沟槽20a和第二沟槽20b的深度深。
根据本发明的实施方式的功率半导体器件200包括第二导电类型的漂移区10，该漂移区在衬底1中从一对第一导电类型的浮动区30a和30b的底部12穿过该对第一导电类型的浮动区30a与30b之间14，并且延伸到第一导电类型的体区42。具体地，在漂移区10中在该对第一导电类型的浮动区30a与30b之间的第二导电类型掺杂浓度N1相对高于在该对第一导电类型的浮动区30a和30b下方的第二导电类型掺杂浓度N2。
另一方面，第一导电类型的体区42的最大掺杂深度比第一沟槽20a和第二沟槽20b的深度浅，并且第一导电类型的浮动区30a和30b的最大掺杂深度可以比第一沟槽20a和第二沟槽20b的深度深。这里，在漂移区10中在该对第一导电类型的浮动区30a与30b之间以及在第一沟槽20a与第二沟槽20b之间的第二导电类型掺杂浓度可以相对高于在第一导电类型的浮动区30a和30b下方的第二导电类型掺杂浓度。
在衬底1上形成电连接到栅极电极50a和50b的导电图案64以及电连接到源极区44a和44b和体区42的导电图案68。具体地，电连接到源极区44a和44b和体区42的导电图案68可以用作发射极或触点。此外，可以设置绝缘图案62和66以用于电绝缘。
场截止区72可以设置在衬底10的与上表面相对的下表面上。场截止区72可以是高度掺杂有第二导电类型杂质的区。例如，在场截止区72中的第二导电类型杂质浓度可以高于在第二导电类型的漂移区10中的第二导电类型杂质浓度。集电极区74可以设置在场截止区72下方。集电极区74可以是掺杂有第二导电类型杂质的区。集电极76可以设置在集电极区74下方。
如果沟槽20a和20b的底部不存在浮动区30a和30b，则电场在沟槽20a和20b的底部处增大。在浮动区30a和30b存在仅于沟槽20a和20b的底部的情况下，当MOSFET中的沟槽20a与20b之间在供应IGBT的基极电流的方向上的间隔距离减小时，基极电流路径受第一导电类型杂质的扩散限制，并且单元节距不能减小到一定距离以下。
在图6中所示的功率半导体器件200中，由于分布在该对第一导电类型的浮动区30a与30b之间14的第二导电类型掺杂浓度N1相对高于分布在第一导电类型的浮动区30a和30b下方的第二导电类型掺杂浓度N2，即使沟槽20a与20b之间的间隔距离变窄，也能形成基极电流供应路径并供应丰富的基极电流，并且形成N1与P1之间的平衡以在浮动区30a和30b的底表面上形成最大电场，从而增强鲁棒性。
也就是说，当在MOSFET中的沟槽之间的在供应IGBT的基极电流的方向上的间隔距离F减小时，浮动区30a和30b的第一导电杂质扩散并且基极电流路径受限的现象可以通过形成区N1来改善。而且，根据上述功率半导体器件200的配置，当假设相同的跨导以减轻局部温度上升时，以较窄的间隔距离F形成较高的单元密度，从而可以改善短路特性。
除了利用该原理改善IGBT电阻和短路特性之外，同时，调整了区14的第二导电类型杂质浓度N1和浮动区30a和30b的第一导电类型杂质浓度P1的总电荷量，使得在浮动区30a和30b的底表面上形成最大电场，从而改善鲁棒性。这里，形成最大电场的浮动区30a和30b的底表面低于沟槽20a和20b的底表面。
当在C方向上将电压施加到一维时简化静电场与N型耗尽中的电荷量之间的关系时，可以是dE/dx＝(1/ε)*n并且仅看作N掺杂的函数。然而，当在IGBT运行期间注入载流子时，由于对注入的电荷量的影响，该函数变为dE/dx＝(1/ε)*(n+h-e)。当在关断状态下截面G中的空穴密度过大时，在总体结构中，由于电场变化率随着空穴浓度的变化而增加，电场区在相同的最大电场下减小，使内部压力发生急剧下降。然而，在本发明的结构中，在沟槽20a、20b的底表面与体区42的底表面之间形成电场变化率负部分。因此，当电场的斜率增加时，电场区增大，从而减轻了动态内压降低。
另一方面，参考示出了沿图5中所示的Y轴的纵截面的图7，根据本发明的实施方式的功率半导体器件200包括呈梯状形式的第三沟槽栅极50c，该第三沟槽栅极在衬底1中在不同于第一沟槽栅极50a与第二沟槽栅极50b之间的该一个方向的方向上延伸。另外，根据本发明的实施方式的功率半导体器件200包括在衬底1中围绕第三沟槽栅极50c的底表面的第一导电类型的浮动第二区30c。尽管未在图7中示出，它还可以包括分别布置在衬底1中在第一沟槽栅极50a与第三沟槽栅极50c之间以及第二沟槽栅极50b与第三沟槽栅极50c之间的第一导电类型的体区。
电连接到栅极电极50c的导电图案68可以布置在衬底1的上部上。导电图案68可以用作发射极或触点。场截止区72可以设置在衬底10的与上表面相对的下表面上。场截止区72可以是高度掺杂有第二导电类型杂质的区。例如，在场截止区72中的第二导电类型杂质浓度可以高于在第二导电类型的漂移区10中的第二导电类型杂质浓度。集电极区74可以设置在场截止区72下方。集电极区74可以是掺杂有第二导电类型杂质的区。集电极76可以设置在集电极区74下方。
一起参考图6和图7，在第一沟槽栅极50a和第二沟槽栅极50b下面的掩埋层的P/N平衡被设计为等于或高于在第三沟槽栅极50c下面的掩埋层的P/N平衡，使得最大电场可以配置为形成在浮动区30a和30b的底部区中。
在下文中，将描述在根据本发明的实施方式的功率半导体器件中生成的寄生电容的方面。
参考作为示出在沿图5中所示的X轴的纵截面中出现的寄生电容的方面的模拟图像的图8，在包括栅极电极50a和50b与体区42之间的界面的区中生成栅极-发射极寄生电容Cge，并且在包括栅极电极50a和50b与漂移区10之间的界面的区中生成栅极-集电极寄生电容Cgc。在包括位于栅极电极50a和50b的下端处的浮动区30a和30b与漂移区10之间的界面的区中，出现栅极-集电极寄生电容Cgc。
参考作为示出在沿图5中所示的Y轴的纵截面中出现的寄生电容的方面的模拟图像的图9，可以确认，栅极-发射极寄生电容Cge出现在第三沟槽栅极50c的侧部的上端部处，并且栅极-集电极寄生电容Cgc出现在第三沟槽栅极50c的侧部的下端部处。
而且，参考图10，该图放大了图5中所示的局部区，示出了根据本发明的实施方式的具有与闭合单元结构和条状单元结构融合的梯状单元的有源结构的功率半导体器件，可以确认在器件的横截面中出现的寄生电容的方面。据此，可以确认在包括栅极电极50与发射极68之间的界面的区上沿着闭合单元的形状生成了栅极-发射极寄生电容Cge，但是栅极-集电极寄生电容Cgc是沿着第一沟槽栅极50a和第二沟槽栅极50b延伸所在的区集中地生成的。
根据本发明的实施方式的功率半导体器件(其中融合了参照图8至图10描述的闭合单元结构和带状单元结构)所具有的结构中可以实现闭合单元的开关和鲁棒性的优点以及带状单元的静态特性的优点。据此，通过优化寄生电容的大小和比率可以稳定开关特性，并且可以通过高沟道密度保持静态特性的优点。例如，通过自由调整第一沟槽栅极50a、第二沟槽栅极50b和第三沟槽栅极50c的厚度和间隔，可以优化寄生电容的尺寸和比率。
因此，可以理解，根据本发明的实施方式的功率半导体器件具有融合了IGBT的闭合单元和带状单元的优点的结构，使得其可以使掩埋层IGBT的负栅极电容器配置最小化，并且可以通过优化栅极-集电极寄生电容Cgc与栅极-发射极寄生电容器Cge的比率(Cgc:Cge)和由于沟道密度改善导致的导通电阻减小而获得开关操作和并联使用稳定性。
至此，在梯状类型的有源单元单位结构中，形成彼此间隔开的第一沟槽栅极和第二沟槽栅极，并且多个第三沟槽栅极沿竖直方向定位。每个沟槽的下部由掩埋层保护。在第三沟槽栅极的情况下，掩埋层的NP平衡形成得比其他掩埋层的NP平衡强。在梯状单元的沟道形成中，沟槽的截面积和第三沟槽栅极的MOS增益可以形成为低于其他MOS区的增益。第一沟槽栅极和第二沟槽栅极的沟道可以形成为一个或多个，但是相互干扰被最小化。在梯状类型边缘结构中，水平方向上的边缘由第三沟槽栅极终止，并且掩埋层的NP平衡可以形成得比其他埋层的NP平衡强。
根据如上的本发明的实施方式，可以提供一种功率半导体器件，其可以通过优化寄生电容器的尺寸和比率来稳定开关特性，并且可以根据高沟道密度改善来实现导通电阻减小。当然，本发明的范围不受这些效果的限制。
尽管已经参考附图中所示的实施方式描述了本发明，但是这仅是说明性的，并且本领域技术人员将理解，在不背离本发明的范围的情况下可以做出各种改变和修改。因此，本发明的真正范围应由所附权利要求的技术理念确定。

Claims (9)

1.一种功率半导体器件，包括：
多个单位单元，包括
第一沟槽栅极和第二沟槽栅极，所述第一沟槽栅极和第二沟槽栅极在衬底中在一个方向上呈带状形状平行地延伸并且彼此间隔开；
第三沟槽栅极，在所述衬底中在与所述第一沟槽栅极和所述第二沟槽栅极之间的所述一个方向不同的方向上呈梯状形状延伸；
第一导电类型的体区，分别布置在所述衬底中在所述第一沟槽栅极、所述第二沟槽栅极与所述第三沟槽栅极之间；
一对第一导电类型的浮动第一区，在所述衬底中围绕所述第一沟槽栅极和所述第二沟槽栅极的每个底表面和至少一侧；
第一导电类型的浮动第二区，在所述衬底中围绕所述第三沟槽栅极的底表面；
发射极，布置在所述衬底的上表面上并且与所述第一导电类型的体区接触；以及
集电极，布置在所述衬底的底表面上，并且
其中，所述多个单位单元在所述第一沟槽栅极和所述第二沟槽栅极延伸的所述一个方向上彼此相邻的串联布置，并且
其中，所述多个单位单元在与所述一个方向不同的所述第三沟槽栅极延伸的方向上彼此间隔的布置。
2.根据权利要求1所述的功率半导体器件，其中，构成一个单位单元的第一沟槽栅极和第二沟槽栅极连接到构成与所述一个单位单元直接相邻而不彼此分离的另一个单位单元的第一沟槽栅极和第二沟槽栅极。
3.根据权利要求2所述的功率半导体器件，其中，所述第一沟槽栅极连接为一体并且跨多个所述单位单元设置，所述第二沟槽栅极连接为一体并且跨多个所述单位单元设置，并且所述第三沟槽栅极被设置为连接所述第一沟槽栅极之一和所述第二沟槽栅极之一并在所述第一沟槽栅极之一与所述第二沟槽栅极之一之间彼此间隔开的多个沟槽栅极。
4.根据权利要求1所述的功率半导体器件，还包括：第二导电类型的漂移区，所述第二导电类型的漂移区布置在所述衬底中在所述第一导电类型的浮动区、所述第一导电类型的体区与所述集电极之间。
5.根据权利要求4所述的功率半导体器件，还包括第二导电类型的场截止区，所述第二导电类型的场截止区布置在所述第二导电类型的漂移区与所述集电极之间。
6.根据权利要求1所述的功率半导体器件，还包括：一对第二导电类型的源极区，所述第二导电类型的源极区在布置在所述第一沟槽栅极与所述第二沟槽栅极之间的第一导电类型的体区中彼此间隔开并分别与所述第一沟槽栅极和所述第二沟槽栅极相邻。
7.根据权利要求1所述的功率半导体器件，其中，布置在所述第一沟槽栅极与所述第二沟槽栅极之间的所述第一导电类型的体区的掺杂最大深度比所述第一沟槽栅极和所述第二沟槽栅极的深度浅，并且所述第一导电类型的所述浮动第一区的掺杂最大深度比所述第一沟槽栅极和所述第二沟槽栅极的深度深。
8.根据权利要求7所述的功率半导体器件，其中，在所述一对第一导电类型的浮动第一区之间以及在所述第一沟槽栅极与所述第二沟槽栅极之间的第二导电类型掺杂浓度相对高于在漂移区中在所述一对第一导电类型的浮动第一区下方的第二导电类型掺杂浓度。
9.根据权利要求1至8中任一项所述的功率半导体器件，其中，第二导电类型和第一导电类型具有彼此相反的导电类型，并且所述第二导电类型和所述第一导电类型是n型和p型中的任一者。
CN201910539437.5A 2018-06-21 2019-06-20 功率半导体器件及其制造方法 Active CN110634947B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0071618 2018-06-21
KR1020180071618A KR102042832B1 (ko) 2018-06-21 2018-06-21 전력 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN110634947A CN110634947A (zh) 2019-12-31
CN110634947B true CN110634947B (zh) 2023-06-27

Family

ID=68542081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910539437.5A Active CN110634947B (zh) 2018-06-21 2019-06-20 功率半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US10886377B2 (zh)
KR (1) KR102042832B1 (zh)
CN (1) CN110634947B (zh)
DE (1) DE102019208844A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066861B (zh) * 2019-12-16 2023-04-07 株洲中车时代半导体有限公司 沟槽栅功率半导体器件及其制作方法
KR102315054B1 (ko) 2020-05-15 2021-10-21 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790082A (zh) * 2011-05-16 2012-11-21 瑞萨电子株式会社 Ie型沟槽栅igbt
CN104882477A (zh) * 2015-06-03 2015-09-02 杭州士兰集成电路有限公司 沟槽栅型igbt器件及其制造方法
CN107527950A (zh) * 2016-06-21 2017-12-29 奥特润株式会社 功率半导体装置及其制造方法
WO2018074427A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235672A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JP2002110978A (ja) * 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
RU2571175C2 (ru) 2011-09-28 2015-12-20 Тойота Дзидося Кабусики Кайся Биполярный транзистор с изолированным затвором (igbt) и способ его изготовления
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
WO2016027721A1 (ja) * 2014-08-20 2016-02-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6633867B2 (ja) * 2015-08-21 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101870808B1 (ko) * 2016-06-03 2018-06-27 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790082A (zh) * 2011-05-16 2012-11-21 瑞萨电子株式会社 Ie型沟槽栅igbt
CN104882477A (zh) * 2015-06-03 2015-09-02 杭州士兰集成电路有限公司 沟槽栅型igbt器件及其制造方法
CN107527950A (zh) * 2016-06-21 2017-12-29 奥特润株式会社 功率半导体装置及其制造方法
WO2018074427A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20190393316A1 (en) 2019-12-26
US10886377B2 (en) 2021-01-05
KR102042832B1 (ko) 2019-11-08
CN110634947A (zh) 2019-12-31
DE102019208844A1 (de) 2019-12-24

Similar Documents

Publication Publication Date Title
US10170607B2 (en) Semiconductor device
WO2018079417A1 (ja) 半導体装置
CN109075199B (zh) 半导体装置
JP5865618B2 (ja) 半導体装置
US8912632B2 (en) Semiconductor device
KR101701667B1 (ko) 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
JP6606007B2 (ja) スイッチング素子
WO2015141212A1 (ja) 半導体装置
US20120074461A1 (en) Semiconductor device and method for manufacturing same
CN110634947B (zh) 功率半导体器件及其制造方法
JP7115000B2 (ja) 半導体装置
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
CN107527950B (zh) 功率半导体装置及其制造方法
CN108305893B (zh) 半导体装置
JP2017152613A (ja) スイッチング素子
KR102042834B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101870826B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101907460B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101870808B1 (ko) 전력 반도체 소자 및 그 제조방법
KR102100858B1 (ko) 전력 반도체 소자
KR102042833B1 (ko) 전력 반도체 소자 및 그 제조방법
KR102019852B1 (ko) 전력 반도체 소자 및 그 제조방법
US11942535B2 (en) Semiconductor device
US11569360B2 (en) Power semiconductor device and power semiconductor chip
KR101870823B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210311

Address after: Seoul, South Kerean

Applicant after: HYUNDAI MOBIS Co.,Ltd.

Address before: Seoul, South Kerean

Applicant before: HYUNDAI AUTRON Co.,Ltd.

GR01 Patent grant
GR01 Patent grant