JP6158447B1 - 高ジッタ耐性および高速位相ロッキングを有するクロック・データリカバリ - Google Patents
高ジッタ耐性および高速位相ロッキングを有するクロック・データリカバリ Download PDFInfo
- Publication number
- JP6158447B1 JP6158447B1 JP2016565454A JP2016565454A JP6158447B1 JP 6158447 B1 JP6158447 B1 JP 6158447B1 JP 2016565454 A JP2016565454 A JP 2016565454A JP 2016565454 A JP2016565454 A JP 2016565454A JP 6158447 B1 JP6158447 B1 JP 6158447B1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- data input
- input signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 34
- 230000001629 suppression Effects 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000000630 rising effect Effects 0.000 claims description 55
- 238000005070 sampling Methods 0.000 claims description 24
- 230000001960 triggered effect Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 20
- 230000007704 transition Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 9
- 239000000872 buffer Substances 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 101100421135 Caenorhabditis elegans sel-5 gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 101150018075 sel-2 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
クロック位相信号を使用してシリアルデータ入力信号からクロックおよびデータを再生するための回路であって、前記データ入力信号は、データのシリアルストリームを含み、前記クロック位相信号は、前記データ入力信号のデータレートにほぼ合っている周波数で発振し、前記クロック位相信号は位相において均等に間隔が保たれており、前記回路は、下記を備える、
データ入力信号のエッジでクロック位相信号の値をサンプリングするように構成された位相サンプラモジュールと、
前記データ入力信号と前記クロック位相信号とのタイミング関係を決定するために、前記クロック位相信号の前記サンプリングされた値を評価するように構成された位相調整モジュールと、
前記位相調整モジュールによって決定された前記データ入力信号と前記クロック位相信号との前記タイミング関係に基づいて、前記クロック位相信号を使用してクロック出力信号を生成するように構成された位相選択モジュールと、
前記クロック出力信号のエッジで前記データ入力信号をサンプリングすることによってデータ出力信号を生成するように構成されたデータサンプラ。
[C2]
前記位相調整モジュールは、
前記データ入力信号のそれぞれのエッジの前で立ち上がる前記クロック位相信号の最後を決定するために、前記クロック位相信号の前記サンプリングされた値を評価することと、
前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後を利用して、前記データ入力信号と前記クロック位相信号との前記タイミング関係を決定することと、
を行うようにさらに構成される、C1に記載の回路。
[C3]
前記位相選択モジュールは、前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後からの所定のオフセットをもつリーディングエッジを有するように前記クロック出力信号を生成するようにさらに構成される、C2に記載の回路。
[C4]
前記所定のオフセットは、前記クロック位相信号の周期の2分の1に等しい、C3に記載の回路。
[C5]
前記クロック出力信号上のグリッチを抑制するように構成されたグリッチ抑制モジュールをさらに備える、C1に記載の回路。
[C6]
前記グリッチ抑制モジュールは、前記データ入力信号のエッジの後の時間間隔の間、前記クロック出力信号を抑制する、C5に記載の回路。
[C7]
前記クロック位相信号は8個である、C1に記載の回路。
[C8]
前記クロック出力信号は、前記クロック位相信号の周期の3/8のデューティサイクルを有する、C7に記載の回路。
[C9]
前記位相サンプラモジュールは、前記データ入力信号の立ち上がりおよび立ち下がりエッジで前記クロック位相信号の前記値をサンプリングするように構成される、C1に記載の回路。
[C10]
前記データ入力信号のエッジでサンプルパルス信号を生成するように構成されたパルス生成器モジュールをさらに備え、前記位相サンプラモジュールは、前記サンプルパルス信号によってトリガされる前記クロック位相信号の前記値をサンプリングするように構成される、C1に記載の回路。
[C11]
前記パルス生成器モジュールは、グリッチ抑制パルス信号を生成するようにさらに構成され、前記クロック・データリカバリ回路は、前記グリッチ抑制パルス信号を使用して前記クロック出力信号上のグリッチを抑制するように構成されたグリッチ抑制モジュールをさらに備える、C10に記載の回路。
[C12]
データ入力信号からクロックおよびデータを再生するための方法であって、
前記データ入力信号のエッジでクロック位相信号の値をサンプリングすることと、
前記データ入力信号と前記クロック位相信号とのタイミング関係を決定するために、前記クロック位相信号の前記サンプリングされた値を評価することと、
前記データ入力信号と前記クロック位相信号との前記決定されたタイミング関係に基づいて、前記クロック位相信号を使用してクロック出力信号を生成することと、
データ出力信号を生成するために前記クロック出力信号のエッジで前記データ入力信号をサンプリングすることと、
を備える、方法。
[C13]
前記クロック位相信号の前記サンプリングされた値を評価することは、
前記データ入力信号のそれぞれのエッジの前で立ち上がる前記クロック位相信号の最後を決定するために、前記クロック位相信号の前記サンプリングされた値を評価することと、
前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後を利用して、前記データ入力信号と前記クロック位相信号との前記タイミング関係を決定することと、
を備える、C12に記載の方法。
[C14]
前記クロック出力信号を生成することは、前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後からの所定のオフセットをもつリーディングエッジを有するように前記クロック出力信号を生成することを備える、C13に記載の方法。
[C15]
前記所定のオフセットは、前記クロック位相信号の周期の2分の1に等しい、C14に記載の方法。
[C16]
前記クロック出力信号上のグリッチを抑制することをさらに備える、C12に記載の方法。
[C17]
グリッチを抑制することは、前記データ入力信号のエッジの後の時間間隔の間、前記クロック出力信号を抑制することを備える、C16に記載の方法。
[C18]
前記クロック位相信号の前記値は、前記データ入力信号の立ち上がりおよび立ち下がりエッジでサンプリングされる、C12に記載の方法。
[C19]
前記データ入力信号のエッジでサンプルパルス信号を生成することをさらに備え、前記クロック位相信号の前記値をサンプリングすることは、前記サンプルパルス信号を使用する、C12に記載の方法。
[C20]
グリッチ抑制パルス信号を生成することと、
前記グリッチ抑制パルス信号を使用して前記クロック出力信号上のグリッチを抑制することと、
をさらに備える、C19に記載の方法。
[C21]
データ入力信号からクロックおよびデータを再生するための装置であって、
前記データ入力信号のエッジでクロック位相信号の値をサンプリングするための手段と、
前記データ入力信号と前記クロック位相信号とのタイミング関係を決定するために、前記クロック位相信号の前記サンプリングされた値を評価するための手段と、
前記データ入力信号と前記クロック位相信号との前記決定されたタイミング関係に基づいて、前記クロック位相信号を使用してクロック出力信号を生成するための手段と、
データ出力信号を生成するために前記クロック出力信号のエッジで前記データ入力信号をサンプリングするための手段と、
を含む、装置。
[C22]
前記クロック位相信号の前記サンプリングされた値を評価するための前記手段は、さらに、
前記データ入力信号のそれぞれのエッジの前で立ち上がる前記クロック位相信号の最後を決定するために、前記クロック位相信号の前記サンプリングされた値を評価することと、
前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後を利用して、前記データ入力信号と前記クロック位相信号との前記タイミング関係を決定することと、
を行うためのものである、C21に記載の装置。
[C23]
前記クロック出力信号を生成するための前記手段は、前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後からの所定のオフセットをもつリーディングエッジを有するように前記クロック出力信号を生成する、C22に記載の装置。
[C24]
前記所定のオフセットは、前記クロック位相信号の周期の2分の1に等しい、C23に記載の装置。
[C25]
前記クロック出力信号上のグリッチを抑制するための手段をさらに備える、C21に記載の装置。
[C26]
グリッチを抑制するための前記手段は、前記データ入力信号のエッジの後の時間間隔の間、前記クロック出力信号を抑制する、C25に記載の装置。
[C27]
サンプリングするための前記手段は、前記データ入力信号の立ち上がりおよび立ち下がりエッジで前記クロック位相信号の前記値をサンプリングする、C21に記載の装置。
[C28]
前記データ入力信号のエッジでサンプルパルス信号を生成するように構成されたパルス生成器モジュールをさらに備え、サンプリングするための前記手段は、前記サンプルパルス信号によってトリガされる前記クロック位相信号の前記値をサンプリングする、C21に記載の装置。
[C29]
前記パルス生成器モジュールは、グリッチ抑制パルス信号を生成するようにさらに構成され、前記装置は、前記グリッチ抑制パルス信号を使用して前記クロック出力信号上のグリッチを抑制するための手段をさらに備える、C28に記載の装置。
Claims (26)
- クロック位相信号を使用してシリアルデータ入力信号からクロックおよびデータを再生するための回路であって、前記データ入力信号は、データのシリアルストリームを含み、前記クロック位相信号は、前記データ入力信号のデータレートにほぼ合っている周波数で発振し、前記クロック位相信号は位相において均等に間隔が保たれており、前記回路は、下記を備える、
データ入力信号のエッジでクロック位相信号の値をサンプリングするように構成された位相サンプラと、
前記データ入力信号のそれぞれのエッジの前で立ち上がる前記クロック位相信号の最後を決定し、前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後を利用して、前記データ入力信号と前記クロック位相信号とのタイミング関係を決定するために、前記クロック位相信号の前記サンプリングされた値を評価するように構成された位相調整器と、
前記位相調整器によって決定された前記データ入力信号と前記クロック位相信号との前記タイミング関係に基づいて、前記クロック位相信号を使用してクロック出力信号を生成するように構成された位相選択器と、
前記クロック出力信号のエッジで前記データ入力信号をサンプリングすることによってデータ出力信号を生成するように構成されたデータサンプラ。 - 前記位相選択器は、前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後からの所定のオフセットをもつリーディングエッジを有するように前記クロック出力信号を生成するようにさらに構成される、請求項1に記載の回路。
- 前記所定のオフセットは、前記クロック位相信号の周期の2分の1に等しい、請求項2に記載の回路。
- 前記クロック出力信号上のグリッチを抑制するように構成されたグリッチ抑制モジュールをさらに備える、請求項1に記載の回路。
- 前記グリッチ抑制モジュールは、前記データ入力信号のエッジの後の時間間隔の間、前記クロック出力信号を抑制する、請求項4に記載の回路。
- 前記クロック位相信号の数は8個である、請求項1に記載の回路。
- 前記クロック出力信号は、前記クロック位相信号の周期の3/8のデューティサイクルを有する、請求項6に記載の回路。
- 前記位相サンプラは、前記データ入力信号の立ち上がりおよび立ち下がりエッジで前記クロック位相信号の前記値をサンプリングするように構成される、請求項1に記載の回路。
- 前記データ入力信号のエッジでサンプルパルス信号を生成するように構成されたパルス生成器モジュールをさらに備え、前記位相サンプラは、前記サンプルパルス信号によってトリガされる前記クロック位相信号の前記値をサンプリングするように構成される、請求項1に記載の回路。
- 前記パルス生成器モジュールは、グリッチ抑制パルス信号を生成するようにさらに構成され、前記クロック・データリカバリ回路は、前記グリッチ抑制パルス信号を使用して前記クロック出力信号上のグリッチを抑制するように構成されたグリッチ抑制モジュールをさらに備える、請求項9に記載の回路。
- データ入力信号からクロックおよびデータを再生するための方法であって、
前記データ入力信号のエッジでクロック位相信号の値をサンプリングすることと、
前記データ入力信号のそれぞれのエッジの前で立ち上がる前記クロック位相信号の最後を決定するために、前記クロック位相信号の前記サンプリングされた値を評価することと、
前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後を利用して、前記データ入力信号と前記クロック位相信号とのタイミング関係を決定することと、
前記データ入力信号と前記クロック位相信号との前記決定されたタイミング関係に基づいて、前記クロック位相信号を使用してクロック出力信号を生成することと、
データ出力信号を生成するために前記クロック出力信号のエッジで前記データ入力信号をサンプリングすることと、
を備える、方法。 - 前記クロック出力信号を生成することは、前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後からの所定のオフセットをもつリーディングエッジを有するように前記クロック出力信号を生成することを備える、請求項11に記載の方法。
- 前記所定のオフセットは、前記クロック位相信号の周期の2分の1に等しい、請求項12に記載の方法。
- 前記クロック出力信号上のグリッチを抑制することをさらに備える、請求項11に記載の方法。
- グリッチを抑制することは、前記データ入力信号のエッジの後の時間間隔の間、前記クロック出力信号を抑制することを備える、請求項14に記載の方法。
- 前記クロック位相信号の前記値は、前記データ入力信号の立ち上がりおよび立ち下がりエッジでサンプリングされる、請求項11に記載の方法。
- 前記データ入力信号のエッジでサンプルパルス信号を生成することをさらに備え、前記クロック位相信号の前記値をサンプリングすることは、前記サンプルパルス信号を使用する、請求項11に記載の方法。
- グリッチ抑制パルス信号を生成することと、
前記グリッチ抑制パルス信号を使用して前記クロック出力信号上のグリッチを抑制することと、
をさらに備える、請求項17に記載の方法。 - データ入力信号からクロックおよびデータを再生するための装置であって、
前記データ入力信号のエッジでクロック位相信号の値をサンプリングするための手段と、
前記データ入力信号のそれぞれのエッジの前で立ち上がる前記クロック位相信号の最後を決定し、前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後を利用して、前記データ入力信号と前記クロック位相信号とのタイミング関係を決定するために、前記クロック位相信号の前記サンプリングされた値を評価するための手段と、
前記データ入力信号と前記クロック位相信号との前記決定されたタイミング関係に基づいて、前記クロック位相信号を使用してクロック出力信号を生成するための手段と、
データ出力信号を生成するために前記クロック出力信号のエッジで前記データ入力信号をサンプリングするための手段と、
を含む、装置。 - 前記クロック出力信号を生成するための前記手段は、前記データ入力信号の前記それぞれのエッジの前で立ち上がる前記クロック位相信号の前記最後からの所定のオフセットをもつリーディングエッジを有するように前記クロック出力信号を生成する、請求項19に記載の装置。
- 前記所定のオフセットは、前記クロック位相信号の周期の2分の1に等しい、請求項20に記載の装置。
- 前記クロック出力信号上のグリッチを抑制するための手段をさらに備える、請求項19に記載の装置。
- グリッチを抑制するための前記手段は、前記データ入力信号のエッジの後の時間間隔の間、前記クロック出力信号を抑制する、請求項22に記載の装置。
- サンプリングするための前記手段は、前記データ入力信号の立ち上がりおよび立ち下がりエッジで前記クロック位相信号の前記値をサンプリングする、請求項19に記載の装置。
- 前記データ入力信号のエッジでサンプルパルス信号を生成するように構成されたパルス生成器モジュールをさらに備え、サンプリングするための前記手段は、前記サンプルパルス信号によってトリガされる前記クロック位相信号の前記値をサンプリングする、請求項19に記載の装置。
- 前記パルス生成器モジュールは、グリッチ抑制パルス信号を生成するようにさらに構成され、前記装置は、前記グリッチ抑制パルス信号を使用して前記クロック出力信号上のグリッチを抑制するための手段をさらに備える、請求項25に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/268,850 US9281934B2 (en) | 2014-05-02 | 2014-05-02 | Clock and data recovery with high jitter tolerance and fast phase locking |
US14/268,850 | 2014-05-02 | ||
PCT/US2015/020997 WO2015167680A1 (en) | 2014-05-02 | 2015-03-17 | Clock and data recovery with high jitter tolerance and fast phase locking |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6158447B1 true JP6158447B1 (ja) | 2017-07-05 |
JP2017520952A JP2017520952A (ja) | 2017-07-27 |
Family
ID=52998214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016565454A Active JP6158447B1 (ja) | 2014-05-02 | 2015-03-17 | 高ジッタ耐性および高速位相ロッキングを有するクロック・データリカバリ |
Country Status (6)
Country | Link |
---|---|
US (1) | US9281934B2 (ja) |
EP (1) | EP3138228A1 (ja) |
JP (1) | JP6158447B1 (ja) |
KR (1) | KR101718857B1 (ja) |
CN (1) | CN106165298B (ja) |
WO (1) | WO2015167680A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017141258A1 (en) * | 2016-02-18 | 2017-08-24 | Shiv Nadar University | Method for achieving higher jitter tolerance in a cdr circuit and the cdr circuit thereof |
CN107306178B (zh) * | 2016-04-25 | 2021-05-25 | 创意电子股份有限公司 | 时脉数据回复装置与方法 |
KR101985082B1 (ko) * | 2017-07-17 | 2019-05-31 | 숭실대학교산학협력단 | 위상 고정 루프 회로를 이용하지 않는 순수 디지털 클록 데이터 복원 장치 |
US10340897B2 (en) * | 2017-07-28 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Clock generating circuit and method of operating the same |
JP6937194B2 (ja) * | 2017-08-28 | 2021-09-22 | キオクシア株式会社 | システム |
CN109274607B (zh) * | 2018-11-09 | 2020-09-11 | 国网宁夏电力有限公司电力科学研究院 | 一种百/千兆自适应光以太网物理层实现电路 |
CN114363734B (zh) * | 2020-10-12 | 2023-06-20 | 华为技术有限公司 | 一种时钟数据恢复方法、输入输出装置及光线路终端 |
JP2023045141A (ja) * | 2021-09-21 | 2023-04-03 | キオクシア株式会社 | 受信装置、およびメモリシステム |
US11923861B1 (en) * | 2023-02-03 | 2024-03-05 | Qualcomm Incorporated | Wideband rail-to-rail voltage controlled oscillator |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091578A (ja) * | 1996-07-31 | 1998-04-10 | Cselt Spa (Cent Stud E Lab Telecomun) | クロック信号やデータストリームのようなデジタル信号を時間整列するための装置及び方法 |
JP2001177510A (ja) * | 1999-12-17 | 2001-06-29 | Mitsubishi Electric Corp | デジタル同期回路 |
JP2002094494A (ja) * | 2000-07-13 | 2002-03-29 | Tektronix Inc | クロック回復回路 |
US20020085657A1 (en) * | 2000-12-28 | 2002-07-04 | Boerstler David William | Multiphase clock recovery using D-type phase detector |
US20070009066A1 (en) * | 2003-04-29 | 2007-01-11 | Fredriksson Jesper J | Multiphase clock recovery |
JP2008066940A (ja) * | 2006-09-06 | 2008-03-21 | Matsushita Electric Ind Co Ltd | クロック選択回路及びそれを備えたクロックデータリカバリ回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4972443A (en) * | 1987-11-24 | 1990-11-20 | Siemens Aktiengesellschaft | Method and arrangement for generating a correction signal for a digital clock recovery means |
KR930003793Y1 (ko) * | 1991-04-06 | 1993-06-23 | 신수호 | 착암기용 해머브래킷의 통공에 압입된 치즐(Chisel)협지용 부싱(Bushing)탈거장치 |
US6584163B1 (en) | 1998-06-01 | 2003-06-24 | Agere Systems Inc. | Shared data and clock recovery for packetized data |
US6738922B1 (en) | 2000-10-06 | 2004-05-18 | Vitesse Semiconductor Corporation | Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal |
US7099424B1 (en) | 2001-08-28 | 2006-08-29 | Rambus Inc. | Clock data recovery with selectable phase control |
US6545507B1 (en) | 2001-10-26 | 2003-04-08 | Texas Instruments Incorporated | Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability |
JP4163180B2 (ja) * | 2003-05-01 | 2008-10-08 | 三菱電機株式会社 | クロックデータリカバリー回路 |
JP4165335B2 (ja) | 2003-08-07 | 2008-10-15 | 富士通株式会社 | 遅延時間測定装置、ジッター耐性測定装置及びそれらを用いた通話品質評価装置 |
CN100563222C (zh) * | 2006-09-05 | 2009-11-25 | 华为技术有限公司 | 一种时钟数据恢复的方法及电路 |
JP4325731B2 (ja) | 2008-06-11 | 2009-09-02 | 富士通株式会社 | 遅延時間測定装置、ジッター耐性測定装置及びそれらを用いた通話品質評価装置 |
TWI358906B (en) | 2008-08-15 | 2012-02-21 | Ind Tech Res Inst | Burst-mode clock and data recovery circuit using p |
US7986252B1 (en) | 2010-01-17 | 2011-07-26 | Freescale Semiconductor, Inc. | System and method for removing glitches from a bit stream |
US8451969B2 (en) | 2011-03-15 | 2013-05-28 | Intel Corporation | Apparatus, system, and method for timing recovery |
US8948332B2 (en) * | 2012-11-16 | 2015-02-03 | Analog Devices, Inc. | Method of static phase offset correction for a linear phase detector |
-
2014
- 2014-05-02 US US14/268,850 patent/US9281934B2/en active Active
-
2015
- 2015-03-17 EP EP15718283.3A patent/EP3138228A1/en active Pending
- 2015-03-17 JP JP2016565454A patent/JP6158447B1/ja active Active
- 2015-03-17 WO PCT/US2015/020997 patent/WO2015167680A1/en active Application Filing
- 2015-03-17 KR KR1020167030325A patent/KR101718857B1/ko active IP Right Grant
- 2015-03-17 CN CN201580019305.XA patent/CN106165298B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091578A (ja) * | 1996-07-31 | 1998-04-10 | Cselt Spa (Cent Stud E Lab Telecomun) | クロック信号やデータストリームのようなデジタル信号を時間整列するための装置及び方法 |
JP2001177510A (ja) * | 1999-12-17 | 2001-06-29 | Mitsubishi Electric Corp | デジタル同期回路 |
JP2002094494A (ja) * | 2000-07-13 | 2002-03-29 | Tektronix Inc | クロック回復回路 |
US20020085657A1 (en) * | 2000-12-28 | 2002-07-04 | Boerstler David William | Multiphase clock recovery using D-type phase detector |
US20070009066A1 (en) * | 2003-04-29 | 2007-01-11 | Fredriksson Jesper J | Multiphase clock recovery |
JP2008066940A (ja) * | 2006-09-06 | 2008-03-21 | Matsushita Electric Ind Co Ltd | クロック選択回路及びそれを備えたクロックデータリカバリ回路 |
Also Published As
Publication number | Publication date |
---|---|
EP3138228A1 (en) | 2017-03-08 |
US20150318978A1 (en) | 2015-11-05 |
KR20160131122A (ko) | 2016-11-15 |
JP2017520952A (ja) | 2017-07-27 |
US9281934B2 (en) | 2016-03-08 |
KR101718857B1 (ko) | 2017-03-22 |
BR112016025494A2 (pt) | 2017-08-15 |
CN106165298A (zh) | 2016-11-23 |
WO2015167680A1 (en) | 2015-11-05 |
CN106165298B (zh) | 2018-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6158447B1 (ja) | 高ジッタ耐性および高速位相ロッキングを有するクロック・データリカバリ | |
US9479363B2 (en) | Partial response receiver and related method | |
JP6121135B2 (ja) | 同期化回路及びこれを含むクロックデータリカバリ回路 | |
US20070036257A1 (en) | Apparatus and method for clock data recovery with low lock frequency | |
US8754686B2 (en) | Delay control circuit and clock generation circuit including the same | |
JPH1174734A (ja) | 位相検出器 | |
TW201937185A (zh) | 抖動監測電路 | |
US10868552B2 (en) | Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit | |
US6531905B1 (en) | Flip-flop with metastability reduction | |
JP5923730B2 (ja) | クロックデータ復元装置 | |
JP5385449B2 (ja) | ゲート電圧制御発振器およびクロックデータ再生回路 | |
JP6027359B2 (ja) | クロックデータリカバリ回路及び半導体装置 | |
JP6027358B2 (ja) | クロックデータリカバリ回路及び半導体装置 | |
KR102472946B1 (ko) | 신호 복원 회로 | |
JP2748875B2 (ja) | クロック抽出回路 | |
JP4000472B2 (ja) | 位相比較器 | |
JPH04215338A (ja) | Pll回路 | |
BR112016025494B1 (pt) | Método e equipamento para recuperar relógio e dados de um sinal de entrada de dados | |
JPH0591096A (ja) | クロツク再生回路 | |
JP5633132B2 (ja) | データ伝送システム及び方法、データ送信装置及び受信装置 | |
JP2013017076A (ja) | クロック再生回路 | |
US7236037B2 (en) | Alternating clock signal generation for delay loops | |
TWM540371U (zh) | 時脈與資料回復裝置 | |
JP2004222115A (ja) | クロック・データ・リカバリ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6158447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |